JPH09185372A - 電子楽器の制御回路 - Google Patents
電子楽器の制御回路Info
- Publication number
- JPH09185372A JPH09185372A JP7342447A JP34244795A JPH09185372A JP H09185372 A JPH09185372 A JP H09185372A JP 7342447 A JP7342447 A JP 7342447A JP 34244795 A JP34244795 A JP 34244795A JP H09185372 A JPH09185372 A JP H09185372A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- program
- rom
- bus
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/002—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof
- G10H7/006—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof using two or more algorithms of different types to generate tones, e.g. according to tone color or to processor workload
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/002—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof
- G10H7/004—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof with one or more auxiliary processor in addition to the main processing unit
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【課題】１つの半導体にＣＰＵと楽音合成回路を形成し
た半導体チップを用いた制御回路について、機種の異な
る電子楽器に対しても汎用性を高める。 【解決手段】第１のＣＰＵ１１ａ、第２のＣＰＵ１２
ａ、ＲＯＭ１２ｃ、楽音合成回路１４等を１つの半導体
チップにまとめて中央制御回路１とする。中央制御回路
１に外部メモリ２を接続する。鍵盤／パネル３の走査、
自動演奏や自動伴奏の制御等の処理など機種に固有な機
能を対象とする処理を外部メモリ２に書き込まれたプロ
グラムに基づいて第１のＣＰＵ１１ａが実行する。楽音
合成回路１４を対象とる処理をＲＯＭ１２ｃに書き込ま
れたプログラムに基づいて第２のＣＰＵ１２ａが実行す
る。中央制御回路１を異なる機種に用いる場合、機種の
機能に応じたプログラムが書き込まれた外部メモリ２を
接続する。
た半導体チップを用いた制御回路について、機種の異な
る電子楽器に対しても汎用性を高める。 【解決手段】第１のＣＰＵ１１ａ、第２のＣＰＵ１２
ａ、ＲＯＭ１２ｃ、楽音合成回路１４等を１つの半導体
チップにまとめて中央制御回路１とする。中央制御回路
１に外部メモリ２を接続する。鍵盤／パネル３の走査、
自動演奏や自動伴奏の制御等の処理など機種に固有な機
能を対象とする処理を外部メモリ２に書き込まれたプロ
グラムに基づいて第１のＣＰＵ１１ａが実行する。楽音
合成回路１４を対象とる処理をＲＯＭ１２ｃに書き込ま
れたプログラムに基づいて第２のＣＰＵ１２ａが実行す
る。中央制御回路１を異なる機種に用いる場合、機種の
機能に応じたプログラムが書き込まれた外部メモリ２を
接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、１つの半導体上に
ＣＰＵと楽音合成手段を形成した半導体チップを有する
電子楽器の制御回路に関する。
ＣＰＵと楽音合成手段を形成した半導体チップを有する
電子楽器の制御回路に関する。
【０００２】
【従来の技術】従来、１つの半導体上にＣＰＵと楽音合
成手段を形成した半導体チップを用いた電子楽器の制御
回路として特開平５−１８８９５２号公報に開示された
ものがある。この従来の制御回路は、制御システムの中
心をなすＣＰＵ、楽音を合成する音源部、鍵盤やパネル
スイッチ部を走査するスキャン用ポート、表示部を駆動
制御するドライブ用ポート、外部メモリバスを介して外
部のＲＯＭやＲＡＭをアクセス制御するアクセス制御部
等を１つの半導体上に形成したＬＳＩ部を備えている。
成手段を形成した半導体チップを用いた電子楽器の制御
回路として特開平５−１８８９５２号公報に開示された
ものがある。この従来の制御回路は、制御システムの中
心をなすＣＰＵ、楽音を合成する音源部、鍵盤やパネル
スイッチ部を走査するスキャン用ポート、表示部を駆動
制御するドライブ用ポート、外部メモリバスを介して外
部のＲＯＭやＲＡＭをアクセス制御するアクセス制御部
等を１つの半導体上に形成したＬＳＩ部を備えている。
【０００３】そして、ＣＰＵはこのＬＳＩ部の外部に接
続されたＲＯＭに記憶されているプログラムに基づいて
全体の動作を制御し、鍵盤やパネルスイッチ部の走査、
表示部の表示制御、音源部に対する楽音発生処理等を行
う。また、音源部は上記ＲＯＭに記憶された波形データ
を読み出して楽音を発生する。このような回路のチップ
化は、半導体チップの集積度の向上に伴うもので、部品
点数の低減が図れ、回路全体をコンパクトにできるとと
もに接続部分等の信頼性が向上する。
続されたＲＯＭに記憶されているプログラムに基づいて
全体の動作を制御し、鍵盤やパネルスイッチ部の走査、
表示部の表示制御、音源部に対する楽音発生処理等を行
う。また、音源部は上記ＲＯＭに記憶された波形データ
を読み出して楽音を発生する。このような回路のチップ
化は、半導体チップの集積度の向上に伴うもので、部品
点数の低減が図れ、回路全体をコンパクトにできるとと
もに接続部分等の信頼性が向上する。
【０００４】
【発明が解決しようとする課題】ところで、電子楽器
は、幅広いユーザーのニーズに応えるべく様々な機種の
製品が要求されており、その機種の違いに応じて備える
機能も異なっている。例えば、自動演奏や自動伴奏の機
能を備えた高級な機種もあれば、このような機能を必要
としない廉価な機種もある。また、プリセット音色の数
の違いからパネルスイッチの数が機種によって異なって
いたり、鍵盤式のものでは鍵の数も機種によって異なる
ものもある。
は、幅広いユーザーのニーズに応えるべく様々な機種の
製品が要求されており、その機種の違いに応じて備える
機能も異なっている。例えば、自動演奏や自動伴奏の機
能を備えた高級な機種もあれば、このような機能を必要
としない廉価な機種もある。また、プリセット音色の数
の違いからパネルスイッチの数が機種によって異なって
いたり、鍵盤式のものでは鍵の数も機種によって異なる
ものもある。
【０００５】しかしながら、上記のような広い製品ライ
ンアップのなかで前記のような従来の半導体チップを用
いようとすると、機種毎にその機能を実現するためにＲ
ＯＭのプログラムを書き換えなければならず、プログラ
ム設計に手間を要するという問題がある。また、機種が
異なっていても共通となるプログラムもあるが、従来の
半導体チップを用いようとすると、この共通のプログラ
ムを機種毎に一々ＲＯＭに書き込まなければならないと
いう問題がある。さらに、プログラムを書き換えないで
ＲＯＭを共通にすると、利用されないプログラムが入っ
ていてＲＯＭの容量が無駄になる機種もある。
ンアップのなかで前記のような従来の半導体チップを用
いようとすると、機種毎にその機能を実現するためにＲ
ＯＭのプログラムを書き換えなければならず、プログラ
ム設計に手間を要するという問題がある。また、機種が
異なっていても共通となるプログラムもあるが、従来の
半導体チップを用いようとすると、この共通のプログラ
ムを機種毎に一々ＲＯＭに書き込まなければならないと
いう問題がある。さらに、プログラムを書き換えないで
ＲＯＭを共通にすると、利用されないプログラムが入っ
ていてＲＯＭの容量が無駄になる機種もある。
【０００６】本発明は、１つの半導体にＣＰＵと楽音合
成手段を形成した半導体チップを用いる電子楽器の制御
回路において、簡単なＲＯＭの書き換えだけで電子楽器
の多種類の機種に対して汎用性を持たせることを課題と
する。
成手段を形成した半導体チップを用いる電子楽器の制御
回路において、簡単なＲＯＭの書き換えだけで電子楽器
の多種類の機種に対して汎用性を持たせることを課題と
する。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めになした本発明の請求項１記載の電子楽器の制御回路
は、ＣＰＵ、楽音合成手段、ＲＯＭを１つの半導体上に
形成するとともに、上記楽音合成手段を処理の対象とし
て上記ＣＰＵが実行するプログラムを該半導体上の上記
ＲＯＭに記憶しておき、機種に固有な機能を対象として
上記ＣＰＵが実行するプログラムを該半導体に接続され
た外部プログラム記憶手段に記憶しておくようにしたこ
とを特徴とする。
めになした本発明の請求項１記載の電子楽器の制御回路
は、ＣＰＵ、楽音合成手段、ＲＯＭを１つの半導体上に
形成するとともに、上記楽音合成手段を処理の対象とし
て上記ＣＰＵが実行するプログラムを該半導体上の上記
ＲＯＭに記憶しておき、機種に固有な機能を対象として
上記ＣＰＵが実行するプログラムを該半導体に接続され
た外部プログラム記憶手段に記憶しておくようにしたこ
とを特徴とする。
【０００８】また、本発明の請求項２記載の電子楽器の
制御回路は、第１のＣＰＵ、第２のＣＰＵ、外部メモリ
制御手段、入出力手段、第１のバス、第２のバス、楽音
合成手段、ＲＯＭおよびバス接続手段を１つの半導体上
に形成するとともに、該半導体上で、前記第１のＣＰＵ
と前記外部メモリ制御手段および前記入出力手段を前記
第１のバスで相互に接続し、前記第２のＣＰＵと前記Ｒ
ＯＭを前記第２のバスで相互に接続し、前記第１のバ
ス、前記第２のバスおよび前記楽音合成手段を前記バス
接続手段で相互に接続し、前記楽音合成手段を処理の対
象として実行するプログラムを含む前記第２のＣＰＵの
プログラムを前記ＲＯＭに記憶しておき、機種に固有な
機能を対象として前記第１のＣＰＵが実行するプログラ
ムを前記外部メモリ制御手段を介し該半導体に接続され
た外部プログラム記憶手段に記憶しておくようにしたこ
とを特徴とする。
制御回路は、第１のＣＰＵ、第２のＣＰＵ、外部メモリ
制御手段、入出力手段、第１のバス、第２のバス、楽音
合成手段、ＲＯＭおよびバス接続手段を１つの半導体上
に形成するとともに、該半導体上で、前記第１のＣＰＵ
と前記外部メモリ制御手段および前記入出力手段を前記
第１のバスで相互に接続し、前記第２のＣＰＵと前記Ｒ
ＯＭを前記第２のバスで相互に接続し、前記第１のバ
ス、前記第２のバスおよび前記楽音合成手段を前記バス
接続手段で相互に接続し、前記楽音合成手段を処理の対
象として実行するプログラムを含む前記第２のＣＰＵの
プログラムを前記ＲＯＭに記憶しておき、機種に固有な
機能を対象として前記第１のＣＰＵが実行するプログラ
ムを前記外部メモリ制御手段を介し該半導体に接続され
た外部プログラム記憶手段に記憶しておくようにしたこ
とを特徴とする。
【０００９】
【作用】電子楽器の内部動作の基本的な機能を実現する
プログラムには、鍵盤やパネルスイッチ等の操作状態を
検出するためのプログラムあるいは自動演奏や自動伴奏
を実行するためのプログラム、すなわち、その電子楽器
の機種に固有な機能を対象とするプログラムと、音源の
発音チャンネルの割り当てを行うプログラムや音源にキ
ーコードや音色番号等を設定して音源を駆動するプログ
ラム、すなわち、楽音合成手段を処理の対象とするプロ
グラムとがある。
プログラムには、鍵盤やパネルスイッチ等の操作状態を
検出するためのプログラムあるいは自動演奏や自動伴奏
を実行するためのプログラム、すなわち、その電子楽器
の機種に固有な機能を対象とするプログラムと、音源の
発音チャンネルの割り当てを行うプログラムや音源にキ
ーコードや音色番号等を設定して音源を駆動するプログ
ラム、すなわち、楽音合成手段を処理の対象とするプロ
グラムとがある。
【００１０】このうち、機種に固有な機能を対象とする
プログラムは例えば走査する鍵の数やスイッチの数の違
いなど機種によって異なっているが、楽音合成手段を処
理の対象とするプログラムは機種が異なっていても同じ
である。したがって、楽音合成手段を処理の対象とする
プログラムやデータをＣＰＵとともに１つの半導体上の
上記ＲＯＭに記憶し、機種に固有な機能を対象とするプ
ログラムやデータを外部プログラム記憶手段に記憶する
ようにすれば、この外部プログラム記憶手段（例えばＲ
ＯＭ）の内容を機種に応じて書き換えるだけで、機種の
違いに対しても汎用性を持たせることができる。なお、
この外部プログラム記憶手段の内容を機種に応じて設計
するときも、楽音合成手段を処理の対象とするプログラ
ムについてほとんど考慮する必要がないので設計が容易
になる。
プログラムは例えば走査する鍵の数やスイッチの数の違
いなど機種によって異なっているが、楽音合成手段を処
理の対象とするプログラムは機種が異なっていても同じ
である。したがって、楽音合成手段を処理の対象とする
プログラムやデータをＣＰＵとともに１つの半導体上の
上記ＲＯＭに記憶し、機種に固有な機能を対象とするプ
ログラムやデータを外部プログラム記憶手段に記憶する
ようにすれば、この外部プログラム記憶手段（例えばＲ
ＯＭ）の内容を機種に応じて書き換えるだけで、機種の
違いに対しても汎用性を持たせることができる。なお、
この外部プログラム記憶手段の内容を機種に応じて設計
するときも、楽音合成手段を処理の対象とするプログラ
ムについてほとんど考慮する必要がないので設計が容易
になる。
【００１１】また、楽音を発生するとき、上記のような
機種に固有な機能を対象とするプログラムの実行は前段
の処理となり、楽音合成手段を処理の対象とするプログ
ラムの実行は後段の処理となる。したがって、外部プロ
グラム記憶手段に記憶したプログラムに基づいて第１の
ＣＰＵで前段の処理を行い、１つの半導体上に形成され
たＲＯＭに記憶したプログラムに基づいて第２のＣＰＵ
で後段の処理を行うと、機種の違いに対しても汎用性を
持たせることができるとともに、ＣＰＵの負荷を低減す
ることができる。
機種に固有な機能を対象とするプログラムの実行は前段
の処理となり、楽音合成手段を処理の対象とするプログ
ラムの実行は後段の処理となる。したがって、外部プロ
グラム記憶手段に記憶したプログラムに基づいて第１の
ＣＰＵで前段の処理を行い、１つの半導体上に形成され
たＲＯＭに記憶したプログラムに基づいて第２のＣＰＵ
で後段の処理を行うと、機種の違いに対しても汎用性を
持たせることができるとともに、ＣＰＵの負荷を低減す
ることができる。
【００１２】
【発明の実施の形態】図１は本発明の一実施例を示す電
子楽器のブロック図である。この電子楽器は、１つの半
導体チップとして構成された中央制御回路１、ＲＯＭ等
で構成された外部プログラム記憶手段としての外部メモ
リ２、鍵盤／パネル３、ＭＩＤＩインターフェース４、
ＭＩＤＩ用のバッファ５およびサウンドシステム６で構
成されており、電子楽器本体内部は、中央制御回路１と
外部メモリ２の２つのチップと、その他ダイオード等の
簡単な構成になっている。
子楽器のブロック図である。この電子楽器は、１つの半
導体チップとして構成された中央制御回路１、ＲＯＭ等
で構成された外部プログラム記憶手段としての外部メモ
リ２、鍵盤／パネル３、ＭＩＤＩインターフェース４、
ＭＩＤＩ用のバッファ５およびサウンドシステム６で構
成されており、電子楽器本体内部は、中央制御回路１と
外部メモリ２の２つのチップと、その他ダイオード等の
簡単な構成になっている。
【００１３】中央制御回路１において、第１のＣＰＵ１
１ａ、ＲＡＭ１１ｂ、タイマ１１ｃ、パラレル入出力１
１ｄ、シリアル入出力１１ｅおよびメモリ制御回路１１
ｆはバス１１ｇで相互に接続されて第１のマイクロコン
ピュータを構成しており、ＣＰＵ１１ａは外部メモリ２
に記憶されているプログラムに基づいてＲＡＭ１１ｂの
ワーキングエリアを利用して動作する。
１ａ、ＲＡＭ１１ｂ、タイマ１１ｃ、パラレル入出力１
１ｄ、シリアル入出力１１ｅおよびメモリ制御回路１１
ｆはバス１１ｇで相互に接続されて第１のマイクロコン
ピュータを構成しており、ＣＰＵ１１ａは外部メモリ２
に記憶されているプログラムに基づいてＲＡＭ１１ｂの
ワーキングエリアを利用して動作する。
【００１４】また、第２のＣＰＵ１２ａ、ＲＡＭ１２
ｂ、ＲＯＭ１２ｃおよびタイマ１２ｄはバス１２ｅで相
互に接続されて第２のマイクロコンピュータを構成して
おり、ＣＰＵ１２ａはＲＯＭ１２ｃに書き込まれている
プログラムに基づいてＲＡＭ１２ｂのワーキングエリア
を利用して動作する。
ｂ、ＲＯＭ１２ｃおよびタイマ１２ｄはバス１２ｅで相
互に接続されて第２のマイクロコンピュータを構成して
おり、ＣＰＵ１２ａはＲＯＭ１２ｃに書き込まれている
プログラムに基づいてＲＡＭ１２ｂのワーキングエリア
を利用して動作する。
【００１５】バス１１ｇとバス１２ｅはバスセレクタ１
３を介して相互に接続されており、バスセレクタ１３に
は楽音合成回路１４が接続されている。さらに、楽音合
成回路１４にはＤ／Ａ変換回路１５が接続され、Ｄ／Ａ
変換回路１５はサウンドシステム６に接続されている。
３を介して相互に接続されており、バスセレクタ１３に
は楽音合成回路１４が接続されている。さらに、楽音合
成回路１４にはＤ／Ａ変換回路１５が接続され、Ｄ／Ａ
変換回路１５はサウンドシステム６に接続されている。
【００１６】第１のＣＰＵ１１ａ側のタイマ１１ｃは、
鍵盤／パネル３におけるキースイッチやパネルスイッチ
の走査などのタイミングを決めるもので、ＣＰＵ１１ａ
に対して所定の割込み信号を出力し、ＣＰＵ１１ａは割
込み処理によりパラレル入出力１１ｄを介して鍵盤／パ
ネル３を走査してキーイベントやスイッチイベントのデ
ータを取り込む。なお、シリアル入出力１１ｅはＭＩＤ
Ｉのシリアルの通信をするためのものである。
鍵盤／パネル３におけるキースイッチやパネルスイッチ
の走査などのタイミングを決めるもので、ＣＰＵ１１ａ
に対して所定の割込み信号を出力し、ＣＰＵ１１ａは割
込み処理によりパラレル入出力１１ｄを介して鍵盤／パ
ネル３を走査してキーイベントやスイッチイベントのデ
ータを取り込む。なお、シリアル入出力１１ｅはＭＩＤ
Ｉのシリアルの通信をするためのものである。
【００１７】メモリ制御回路１１ｆは外部メモリ２と楽
音合成回路１４に接続されており、ＣＰＵ１１ａがプロ
グラムをアクセスするために外部メモリ２を読みに行く
場合と、楽音合成回路１４が波形データを読み出すため
に外部メモリ２をアクセスする場合とのタイミングを制
御する。
音合成回路１４に接続されており、ＣＰＵ１１ａがプロ
グラムをアクセスするために外部メモリ２を読みに行く
場合と、楽音合成回路１４が波形データを読み出すため
に外部メモリ２をアクセスする場合とのタイミングを制
御する。
【００１８】第１のＣＰＵ１１ａと第２のＣＰＵ１２ａ
はバスセレクタ１３を介してハンドシェイク方式（非同
期確認方式）で通信を行うようになっている。具体的に
は、バスセレクタ１３内に１つのバッファメモリがあ
り、第１のＣＰＵ１１ａがバッファメモリの所定アドレ
スにデータを書き込むと、このデータが書き込まれたと
いう動作がバスセレクタ１３によって第２のＣＰＵ１２
ａに対する割込みとされ、第２のＣＰＵ１２ａはその割
込みによりバッファメモリのデータを取り込む。そし
て、このデータの取り込み動作が第１のＣＰＵ１１ａに
対する割込みになり、第１のＣＰＵ１１ａは第２のＣＰ
Ｕ１２ａがデータを取り込んだことを確認する。
はバスセレクタ１３を介してハンドシェイク方式（非同
期確認方式）で通信を行うようになっている。具体的に
は、バスセレクタ１３内に１つのバッファメモリがあ
り、第１のＣＰＵ１１ａがバッファメモリの所定アドレ
スにデータを書き込むと、このデータが書き込まれたと
いう動作がバスセレクタ１３によって第２のＣＰＵ１２
ａに対する割込みとされ、第２のＣＰＵ１２ａはその割
込みによりバッファメモリのデータを取り込む。そし
て、このデータの取り込み動作が第１のＣＰＵ１１ａに
対する割込みになり、第１のＣＰＵ１１ａは第２のＣＰ
Ｕ１２ａがデータを取り込んだことを確認する。
【００１９】以上の構成により、第１のＣＰＵ１１ａ
は、外部メモリ２に書き込まれているプログラムに基づ
いて動作し、鍵盤／パネル３の走査を行って、キーイベ
ントに応じたキーコードやタッチデータの取り込み処理
や、パネルスイッチのイベントに応じた音色番号と対応
する波形データのアドレスをＲＡＭ１１ｂに記憶するな
どの処理を行う。また、自動演奏や自動伴奏の制御を行
う。すなわち、第１のＣＰＵ１１ａは機種に固有な機能
を対象とするプログラムを実行する。なお、この他に、
第１のＣＰＵ１１ａは、第２のＣＰＵ１２ａに対してキ
ーコード、タッチデータ、音色番号、波形データのアド
レス等のデータを転送して楽音発生を指示する処理も行
う。
は、外部メモリ２に書き込まれているプログラムに基づ
いて動作し、鍵盤／パネル３の走査を行って、キーイベ
ントに応じたキーコードやタッチデータの取り込み処理
や、パネルスイッチのイベントに応じた音色番号と対応
する波形データのアドレスをＲＡＭ１１ｂに記憶するな
どの処理を行う。また、自動演奏や自動伴奏の制御を行
う。すなわち、第１のＣＰＵ１１ａは機種に固有な機能
を対象とするプログラムを実行する。なお、この他に、
第１のＣＰＵ１１ａは、第２のＣＰＵ１２ａに対してキ
ーコード、タッチデータ、音色番号、波形データのアド
レス等のデータを転送して楽音発生を指示する処理も行
う。
【００２０】一方、第２のＣＰＵ１２ａはＲＯＭ１２ｃ
に書き込まれているプログラムに基づいて動作し、楽音
合成回路１４における発音チャンネルの割り当てや、第
１のＣＰＵ１１ａから得られたデータを楽音合成回路１
４のチャンネルに設定する処理などを行い、楽音合成回
路１４を直接駆動する。すなわち、第２のＣＰＵ１２ａ
は楽音合成手段を処理の対象とするプログラムを実行す
る。なお、楽音合成回路１４は、第２のＣＰＵ１２ａか
ら発音指令を受けると、その音色、キーコードに応じた
波形データを外部メモリ２から読みだして楽音信号を発
生し、Ｄ／Ａ変換回路１５を介してサウンドシステム６
で楽音を発生する。
に書き込まれているプログラムに基づいて動作し、楽音
合成回路１４における発音チャンネルの割り当てや、第
１のＣＰＵ１１ａから得られたデータを楽音合成回路１
４のチャンネルに設定する処理などを行い、楽音合成回
路１４を直接駆動する。すなわち、第２のＣＰＵ１２ａ
は楽音合成手段を処理の対象とするプログラムを実行す
る。なお、楽音合成回路１４は、第２のＣＰＵ１２ａか
ら発音指令を受けると、その音色、キーコードに応じた
波形データを外部メモリ２から読みだして楽音信号を発
生し、Ｄ／Ａ変換回路１５を介してサウンドシステム６
で楽音を発生する。
【００２１】図２は外部メモリ２に書き込まれているプ
ログラムとＲＯＭ１２ｃに書き込まれているプログラム
の一例を示す図である。図２(A) のように、外部メモリ
２には、自動演奏を制御するための「自動演奏プログラ
ム」、自動伴奏を制御するための「自動伴奏プログラ
ム」、ＭＩＤＩ通信を行うための「外部通信プログラ
ム」、鍵盤／パネル３のパネルスイッチを走査するため
の「パネル走査プログラム」、鍵盤／パネル３の鍵盤の
キースイッチを走査するための「鍵盤走査プログラ
ム」、その他の処理を行うための「その他処理プログラ
ム」および第２のＣＰＵ１２ａとの通信を行うための
「ＣＰＵ２通信プログラム」が、それぞれ所定のアドレ
スに書き込まれている。なお、外部メモリ２には楽音合
成回路１４が参照するための波形データも書き込まれて
いる。
ログラムとＲＯＭ１２ｃに書き込まれているプログラム
の一例を示す図である。図２(A) のように、外部メモリ
２には、自動演奏を制御するための「自動演奏プログラ
ム」、自動伴奏を制御するための「自動伴奏プログラ
ム」、ＭＩＤＩ通信を行うための「外部通信プログラ
ム」、鍵盤／パネル３のパネルスイッチを走査するため
の「パネル走査プログラム」、鍵盤／パネル３の鍵盤の
キースイッチを走査するための「鍵盤走査プログラ
ム」、その他の処理を行うための「その他処理プログラ
ム」および第２のＣＰＵ１２ａとの通信を行うための
「ＣＰＵ２通信プログラム」が、それぞれ所定のアドレ
スに書き込まれている。なお、外部メモリ２には楽音合
成回路１４が参照するための波形データも書き込まれて
いる。
【００２２】また、図２(B) のように、ＲＯＭ１２に
は、楽音合成回路１４を駆動するための「音源制御プロ
グラム」、楽音合成回路１４の発音チャンネルを割り当
てるための「発音割当プログラム」、その他の処理を行
うための「その他処理プログラム」および第１のＣＰＵ
１１ａとの通信を行うための「ＣＰＵ１通信プログラ
ム」が、それぞれ所定のアドレスに書き込まれている。
は、楽音合成回路１４を駆動するための「音源制御プロ
グラム」、楽音合成回路１４の発音チャンネルを割り当
てるための「発音割当プログラム」、その他の処理を行
うための「その他処理プログラム」および第１のＣＰＵ
１１ａとの通信を行うための「ＣＰＵ１通信プログラ
ム」が、それぞれ所定のアドレスに書き込まれている。
【００２３】図３は第１のＣＰＵ１１ａが行う処理のフ
ローチャートであり、先ずステップＳ１１で初期設定を
行い、その後は、ステップＳ１２〜ステップＳ１８で図
２(A) に示した各プログラムに対応する処理を繰り返
す。また、図４は第２のＣＰＵ１２ａが行う処理のフロ
ーチャートであり、ステップＳ２１で初期設定を行い、
その後は、ステップＳ２２〜ステップＳ２５で図２(B)
に示した各プログラムに対応する処理を繰り返す。
ローチャートであり、先ずステップＳ１１で初期設定を
行い、その後は、ステップＳ１２〜ステップＳ１８で図
２(A) に示した各プログラムに対応する処理を繰り返
す。また、図４は第２のＣＰＵ１２ａが行う処理のフロ
ーチャートであり、ステップＳ２１で初期設定を行い、
その後は、ステップＳ２２〜ステップＳ２５で図２(B)
に示した各プログラムに対応する処理を繰り返す。
【００２４】上記の実施例では、「自動演奏プログラ
ム」と「自動伴奏プログラム」が書き込まれた外部メモ
リ２を用い、第１のＣＰＵ１１ａの処理により自動演奏
と自動伴奏を行うような電子楽器について説明したが、
自動演奏および自動伴奏の機能を必要としない別の機種
の電子楽器も上記実施例の中央制御回路１と同じ構成の
半導体チップを用いて実現することができる。この場合
は、外部メモリ２として「自動演奏プログラム」と「自
動伴奏プログラム」が書き込まれていないＲＯＭを接続
し、ＣＰＵ１１ａの処理を図５のフローチャートに基づ
いて行う。
ム」と「自動伴奏プログラム」が書き込まれた外部メモ
リ２を用い、第１のＣＰＵ１１ａの処理により自動演奏
と自動伴奏を行うような電子楽器について説明したが、
自動演奏および自動伴奏の機能を必要としない別の機種
の電子楽器も上記実施例の中央制御回路１と同じ構成の
半導体チップを用いて実現することができる。この場合
は、外部メモリ２として「自動演奏プログラム」と「自
動伴奏プログラム」が書き込まれていないＲＯＭを接続
し、ＣＰＵ１１ａの処理を図５のフローチャートに基づ
いて行う。
【００２５】すなわち、この図５のフローチャートでス
テップＳ１１′〜ステップＳ１６′は、図３のフローチ
ャートのステップＳ１１〜ステップＳ１４およびステッ
プＳ１７，ステップＳ１８に対応しており、ステップＳ
１５，ステップＳ１６を無くした構成になっている。し
かし、第２のＣＰＵ１２ａが行う処理は図４のフローチ
ャートと全く同一である。
テップＳ１１′〜ステップＳ１６′は、図３のフローチ
ャートのステップＳ１１〜ステップＳ１４およびステッ
プＳ１７，ステップＳ１８に対応しており、ステップＳ
１５，ステップＳ１６を無くした構成になっている。し
かし、第２のＣＰＵ１２ａが行う処理は図４のフローチ
ャートと全く同一である。
【００２６】なお、鍵盤／パネル３におけるパネルスイ
ッチの数や鍵の数が異なる機種の場合は、「パネル走査
プログラム」あるいは「鍵盤走査プログラム」をそれぞ
れ変更した外部メモリ２を用いればよいことはいうまで
もない。
ッチの数や鍵の数が異なる機種の場合は、「パネル走査
プログラム」あるいは「鍵盤走査プログラム」をそれぞ
れ変更した外部メモリ２を用いればよいことはいうまで
もない。
【００２７】以上のように、異なる機種でも楽音合成回
路１４に対する処理は同じでよいので、１つの半導体チ
ップで構成された中央制御回路１を異なる機種に用いる
ことができる。また、外部メモリ２のプログラムを設計
するときには、楽音合成回路１４を制御するプログラム
（ＲＯＭ１２ｃのプログラム）と独立に設計することが
できるので、プログラム設計が容易になる。
路１４に対する処理は同じでよいので、１つの半導体チ
ップで構成された中央制御回路１を異なる機種に用いる
ことができる。また、外部メモリ２のプログラムを設計
するときには、楽音合成回路１４を制御するプログラム
（ＲＯＭ１２ｃのプログラム）と独立に設計することが
できるので、プログラム設計が容易になる。
【００２８】また、上記の実施例では、第１のＣＰＵ１
１ａと第２のＣＰＵ１２ａとにより、楽音発生時の一連
の処理のうち前段の処理と後段の処理を分けて処理する
ようになっているので、両ＣＰＵ間でのタイミングが取
りやすく、確実な制御を行うことができる。
１ａと第２のＣＰＵ１２ａとにより、楽音発生時の一連
の処理のうち前段の処理と後段の処理を分けて処理する
ようになっているので、両ＣＰＵ間でのタイミングが取
りやすく、確実な制御を行うことができる。
【００２９】上記の実施例では、第１のＣＰＵ１１ａは
外部メモリ２に書き込まれたプログラムだけを実行する
ようにしているが、この第１のＣＰＵ１１ａに対応する
ＲＯＭを設け、入出力部分のプログラムに必要なデータ
などのうち、異なる機種間で共通となる部分については
このＲＯＭに書き込むようにしてもよい。
外部メモリ２に書き込まれたプログラムだけを実行する
ようにしているが、この第１のＣＰＵ１１ａに対応する
ＲＯＭを設け、入出力部分のプログラムに必要なデータ
などのうち、異なる機種間で共通となる部分については
このＲＯＭに書き込むようにしてもよい。
【００３０】また、以上の実施例では、第１のＣＰＵ１
１ａと第２のＣＰＵ１２ａの２つのＣＰＵを用いた場合
について説明したが、機種に固有な機能を対象とするプ
ログラムを外部メモリに書き込み、楽音発生手段を対象
とするプログラムを半導体チップのＲＯＭに書き込み、
処理能力の高いＣＰＵを用いてこの両方のプログラムを
１つのＣＰＵで実行するようにしてもよい。
１ａと第２のＣＰＵ１２ａの２つのＣＰＵを用いた場合
について説明したが、機種に固有な機能を対象とするプ
ログラムを外部メモリに書き込み、楽音発生手段を対象
とするプログラムを半導体チップのＲＯＭに書き込み、
処理能力の高いＣＰＵを用いてこの両方のプログラムを
１つのＣＰＵで実行するようにしてもよい。
【００３１】
【発明の効果】以上説明したように本発明の請求項１記
載の電子楽器の制御回路によれば、ＣＰＵ、楽音合成手
段、ＲＯＭを１つの半導体上に形成するとともに、楽音
合成手段を処理の対象としてＣＰＵが実行するプログラ
ムを半導体上のＲＯＭに記憶しておき、機種に固有な機
能を対象としてＣＰＵが実行するプログラムを半導体に
接続された外部プログラム記憶手段に記憶しておくよう
にしたので、外部プログラム記憶手段の簡単なＲＯＭの
書き換えだけで電子楽器の多種類の機種に対して汎用性
を持たせることができる。
載の電子楽器の制御回路によれば、ＣＰＵ、楽音合成手
段、ＲＯＭを１つの半導体上に形成するとともに、楽音
合成手段を処理の対象としてＣＰＵが実行するプログラ
ムを半導体上のＲＯＭに記憶しておき、機種に固有な機
能を対象としてＣＰＵが実行するプログラムを半導体に
接続された外部プログラム記憶手段に記憶しておくよう
にしたので、外部プログラム記憶手段の簡単なＲＯＭの
書き換えだけで電子楽器の多種類の機種に対して汎用性
を持たせることができる。
【００３２】また、本発明の請求項２記載の電子楽器の
制御回路によれば、第１のＣＰＵ、第２のＣＰＵ、外部
メモリ制御手段、入出力手段、第１のバス、第２のバ
ス、楽音合成手段、ＲＯＭおよびバス接続手段を１つの
半導体上に形成するとともに、半導体上で、第１のＣＰ
Ｕと外部メモリ制御手段および入出力手段を第１のバス
で相互に接続し、第２のＣＰＵとＲＯＭを第２のバスで
相互に接続し、第１のバス、第２のバスおよび楽音合成
手段をバス接続手段で相互に接続し、楽音合成手段を処
理の対象として実行するプログラムを含む第２のＣＰＵ
のプログラムを前記ＲＯＭに記憶しておき、機種に固有
な機能を対象として第１のＣＰＵが実行するプログラム
を外部メモリ制御手段を介し接続された外部プログラム
記憶手段に記憶しておくようにしたので、外部プログラ
ム記憶手段の簡単なＲＯＭの書き換えだけで電子楽器の
多種類の機種に対して汎用性を持たせることができる。
制御回路によれば、第１のＣＰＵ、第２のＣＰＵ、外部
メモリ制御手段、入出力手段、第１のバス、第２のバ
ス、楽音合成手段、ＲＯＭおよびバス接続手段を１つの
半導体上に形成するとともに、半導体上で、第１のＣＰ
Ｕと外部メモリ制御手段および入出力手段を第１のバス
で相互に接続し、第２のＣＰＵとＲＯＭを第２のバスで
相互に接続し、第１のバス、第２のバスおよび楽音合成
手段をバス接続手段で相互に接続し、楽音合成手段を処
理の対象として実行するプログラムを含む第２のＣＰＵ
のプログラムを前記ＲＯＭに記憶しておき、機種に固有
な機能を対象として第１のＣＰＵが実行するプログラム
を外部メモリ制御手段を介し接続された外部プログラム
記憶手段に記憶しておくようにしたので、外部プログラ
ム記憶手段の簡単なＲＯＭの書き換えだけで電子楽器の
多種類の機種に対して汎用性を持たせることができる。
【図１】本発明の一実施例を示す電子楽器のブロック図
である。
である。
【図２】実施例における外部メモリとＲＯＭに書き込ま
れているプログラムの一例を示す図である。
れているプログラムの一例を示す図である。
【図３】実施例における第１のＣＰＵが行う処理のフロ
ーチャートである。
ーチャートである。
【図４】実施例における第２のＣＰＵが行う処理のフロ
ーチャートである。
ーチャートである。
【図５】他の実施例における第１のＣＰＵが行う処理の
フローチャートである。
フローチャートである。
１…中央制御回路（半導体チップ）、２…外部メモリ、
３…鍵盤／パネル、１１ａ…第１のＣＰＵ、１２ａ…第
２のＣＰＵ、１２ｃ…ＲＯＭ、１４…楽音合成回路。
３…鍵盤／パネル、１１ａ…第１のＣＰＵ、１２ａ…第
２のＣＰＵ、１２ｃ…ＲＯＭ、１４…楽音合成回路。
Claims (2)
- 【請求項１】 ＣＰＵ、楽音合成手段、ＲＯＭを１つの
半導体上に形成するとともに、上記楽音合成手段を処理
の対象として上記ＣＰＵが実行するプログラムを該半導
体上の上記ＲＯＭに記憶しておき、機種に固有な機能を
対象として上記ＣＰＵが実行するプログラムを該半導体
に接続された外部プログラム記憶手段に記憶しておくよ
うにしたことを特徴とする電子楽器の制御回路。 - 【請求項２】 第１のＣＰＵ、第２のＣＰＵ、外部メモ
リ制御手段、入出力手段、第１のバス、第２のバス、楽
音合成手段、ＲＯＭおよびバス接続手段を１つの半導体
上に形成するとともに、該半導体上で、前記第１のＣＰ
Ｕと前記外部メモリ制御手段および前記入出力手段を前
記第１のバスで相互に接続し、前記第２のＣＰＵと前記
ＲＯＭを前記第２のバスで相互に接続し、前記第１のバ
ス、前記第２のバスおよび前記楽音合成手段を前記バス
接続手段で相互に接続し、 前記楽音合成手段を処理の対象として実行するプログラ
ムを含む前記第２のＣＰＵのプログラムを前記ＲＯＭに
記憶しておき、機種に固有な機能を対象として前記第１
のＣＰＵが実行するプログラムを前記外部メモリ制御手
段を介し該半導体に接続された外部プログラム記憶手段
に記憶しておくようにしたことを特徴とする電子楽器の
制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342447A JP2970511B2 (ja) | 1995-12-28 | 1995-12-28 | 電子楽器の制御回路 |
| US08/763,720 US5804750A (en) | 1995-12-28 | 1996-12-13 | Universal microcomputer chip for electronic musical machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342447A JP2970511B2 (ja) | 1995-12-28 | 1995-12-28 | 電子楽器の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09185372A true JPH09185372A (ja) | 1997-07-15 |
| JP2970511B2 JP2970511B2 (ja) | 1999-11-02 |
Family
ID=18353816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7342447A Expired - Fee Related JP2970511B2 (ja) | 1995-12-28 | 1995-12-28 | 電子楽器の制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5804750A (ja) |
| JP (1) | JP2970511B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001065536A1 (fr) * | 2000-03-03 | 2001-09-07 | Sony Computer Entertainment Inc. | Generateur de sons musicaux |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001509610A (ja) * | 1997-07-02 | 2001-07-24 | クリエイティヴ テクノロジー リミテッド | 減結合の命令実行及び音声データシーケンスを有する音声効果プロセッサ |
| JP2000029462A (ja) * | 1998-05-18 | 2000-01-28 | Sony Corp | 情報処理装置および情報処理方法、並びに提供媒体 |
| JP3675362B2 (ja) * | 2000-08-18 | 2005-07-27 | ヤマハ株式会社 | 楽音生成装置および携帯端末装置 |
| DE10056198A1 (de) * | 2000-11-13 | 2002-02-14 | Infineon Technologies Ag | Kommunikationssystem zum Austausch von Daten unter Verwendung eines zusätzlichen Prozessors |
| US6414229B1 (en) * | 2000-12-14 | 2002-07-02 | Samgo Innovations Inc. | Portable electronic ear-training apparatus and method therefor |
| US8872014B2 (en) | 2001-08-16 | 2014-10-28 | Beamz Interactive, Inc. | Multi-media spatial controller having proximity controls and sensors |
| US8178773B2 (en) * | 2001-08-16 | 2012-05-15 | Beamz Interaction, Inc. | System and methods for the creation and performance of enriched musical composition |
| US8431811B2 (en) * | 2001-08-16 | 2013-04-30 | Beamz Interactive, Inc. | Multi-media device enabling a user to play audio content in association with displayed video |
| JP2004087867A (ja) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | 半導体集積回路装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5584034A (en) * | 1990-06-29 | 1996-12-10 | Casio Computer Co., Ltd. | Apparatus for executing respective portions of a process by main and sub CPUS |
| JP2626387B2 (ja) * | 1991-12-24 | 1997-07-02 | ヤマハ株式会社 | 電子楽器 |
| JP2546098B2 (ja) * | 1992-01-08 | 1996-10-23 | ヤマハ株式会社 | 電子楽器 |
-
1995
- 1995-12-28 JP JP7342447A patent/JP2970511B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-13 US US08/763,720 patent/US5804750A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001065536A1 (fr) * | 2000-03-03 | 2001-09-07 | Sony Computer Entertainment Inc. | Generateur de sons musicaux |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2970511B2 (ja) | 1999-11-02 |
| US5804750A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0721710B2 (ja) | パッド付電子鍵盤楽器 | |
| EP0747878B1 (en) | Music system, tone generator and musical tone-synthesizing method | |
| JP2970511B2 (ja) | 電子楽器の制御回路 | |
| JP2743726B2 (ja) | 電子楽器 | |
| US5376750A (en) | Electronic musical instrument having working RAM controlled by plural CPUs | |
| EP0744733B1 (en) | Electronic musical instrument | |
| JPH0296199A (ja) | 楽音信号発生装置 | |
| JP3152198B2 (ja) | 楽音発生方法および楽音発生装置 | |
| JP3086348B2 (ja) | 電子楽器 | |
| JPH0816220A (ja) | プログラマブルシーケンスコントローラ | |
| US7650468B2 (en) | Device for processing access concurrence to shared memory | |
| JP2959417B2 (ja) | 電子楽器のデータ設定装置 | |
| JP2975510B2 (ja) | 電子楽器 | |
| JP3026344B2 (ja) | 電子機器 | |
| JP3528279B2 (ja) | 音源装置 | |
| JP3646823B2 (ja) | 電子楽器 | |
| JP2650481B2 (ja) | 電子楽器 | |
| JP3835573B2 (ja) | 電子楽器 | |
| JP3075155B2 (ja) | 処理装置 | |
| JP2682384B2 (ja) | 電子機器 | |
| JPH05273972A (ja) | 電子楽器 | |
| JP3375215B2 (ja) | 電子楽器 | |
| JPH0944157A (ja) | 信号処理装置 | |
| JPH08221066A (ja) | 電子楽器の制御装置 | |
| JPH0695665A (ja) | 電子楽器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |