JPH0918460A - パラレルインターフェースのストローブ信号調整装置 - Google Patents
パラレルインターフェースのストローブ信号調整装置Info
- Publication number
- JPH0918460A JPH0918460A JP7163852A JP16385295A JPH0918460A JP H0918460 A JPH0918460 A JP H0918460A JP 7163852 A JP7163852 A JP 7163852A JP 16385295 A JP16385295 A JP 16385295A JP H0918460 A JPH0918460 A JP H0918460A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- selection
- strobe signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 パラレルインターフェースのストローブ信号
調整をハードウェアにより行う装置を提供すること。 【構成】 パラレルデータを所定のストローブ信号に応
じて対象機器に与えるパラレルインターフェースのスト
ローブ信号調整装置において、前記パラレルデータを受
け取るデータレジスタ１と、クロック信号および前記デ
ータを前記データレジスタに書き込むための書き込み信
号からストローブ信号を形成するための複数のタイミン
グを表す信号を形成するシフトレジスタ３と、第１選択
信号および第２選択選択信号と前記シフトレジスタから
の複数のタイミングを表す信号とに基づき、前記ストロ
ーブ信号に対する前記データのセットアップ時間および
その時間幅を決定する選択回路４、５、７と、操作内容
に応じて前記第１および第２選択信号を形成し、前記選
択回路に与える選択スイッチ６と、をそなえたことを特
徴とするパラレルインターフェースのストローブ信号調
整装置。
調整をハードウェアにより行う装置を提供すること。 【構成】 パラレルデータを所定のストローブ信号に応
じて対象機器に与えるパラレルインターフェースのスト
ローブ信号調整装置において、前記パラレルデータを受
け取るデータレジスタ１と、クロック信号および前記デ
ータを前記データレジスタに書き込むための書き込み信
号からストローブ信号を形成するための複数のタイミン
グを表す信号を形成するシフトレジスタ３と、第１選択
信号および第２選択選択信号と前記シフトレジスタから
の複数のタイミングを表す信号とに基づき、前記ストロ
ーブ信号に対する前記データのセットアップ時間および
その時間幅を決定する選択回路４、５、７と、操作内容
に応じて前記第１および第２選択信号を形成し、前記選
択回路に与える選択スイッチ６と、をそなえたことを特
徴とするパラレルインターフェースのストローブ信号調
整装置。
Description
【０００１】
【産業上の利用分野】本発明は、処理に用いるべきパラ
レルデータを所定のストローブ信号に応じて対象機器に
与えるパラレルインターフェースのストローブ信号調整
装置に係り、とくにストローブ信号を任意に調整し得る
装置に関する。
レルデータを所定のストローブ信号に応じて対象機器に
与えるパラレルインターフェースのストローブ信号調整
装置に係り、とくにストローブ信号を任意に調整し得る
装置に関する。
【０００２】
【従来の技術】たとえばコンピュータからのパラレルデ
ータをプリンタに与えて印刷物を作成するには、パラレ
ルデータとストローブ信号とをパラレルインターフェー
スにより接続されるプリンタの特性に合わせて与えるよ
うにしている。
ータをプリンタに与えて印刷物を作成するには、パラレ
ルデータとストローブ信号とをパラレルインターフェー
スにより接続されるプリンタの特性に合わせて与えるよ
うにしている。
【０００３】通常は、コンピュータのソフトウェアをプ
リンタに合わせて作成し、プリンタ毎に適合するように
タイミング制御を行っている。
リンタに合わせて作成し、プリンタ毎に適合するように
タイミング制御を行っている。
【０００４】
【発明が解決しようとする課題】このため、微細なタイ
ミング制御を行うようなソフトウェアが用意されたとき
は、高性能なプロセッサにより実行する必要が生じる。
また、ソフトウェアを高度にすること自体が手数を要
し、時間および費用がかさむことになる。
ミング制御を行うようなソフトウェアが用意されたとき
は、高性能なプロセッサにより実行する必要が生じる。
また、ソフトウェアを高度にすること自体が手数を要
し、時間および費用がかさむことになる。
【０００５】本発明は上述の点を考慮してなされたもの
で、パラレルインターフェースのストローブ信号調整を
ハードウェアにより行う装置を提供することを目的とす
る。
で、パラレルインターフェースのストローブ信号調整を
ハードウェアにより行う装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的達成のため、本
発明では、請求項１記載の、パラレルデータを所定のス
トローブ信号に応じて対象機器に与えるパラレルインタ
ーフェースのストローブ信号調整装置において、前記パ
ラレルデータを受け取るデータレジスタと、クロック信
号および前記データを前記データレジスタに書き込むた
めの書き込み信号からストローブ信号を形成するための
複数のタイミングを表す信号を形成するシフトレジスタ
と、第１選択信号および第２選択信号と前記シフトレジ
スタからの複数のタイミングを表す信号とに基づき、前
記ストローブ信号に対する前記データのセットアップ時
間およびその時間幅を決定する選択回路と、操作内容に
応じて前記第１および第２選択信号を形成し、前記選択
回路に与える選択スイッチと、をそなえたことを特徴と
するパラレルインターフェースのストローブ信号調整装
置、および請求項２記載の、請求項１記載の装置におけ
る前記選択スイッチは、デジタルスイッチであるパラレ
ルインターフェースのストローブ信号調整装置、を提供
するものである。
発明では、請求項１記載の、パラレルデータを所定のス
トローブ信号に応じて対象機器に与えるパラレルインタ
ーフェースのストローブ信号調整装置において、前記パ
ラレルデータを受け取るデータレジスタと、クロック信
号および前記データを前記データレジスタに書き込むた
めの書き込み信号からストローブ信号を形成するための
複数のタイミングを表す信号を形成するシフトレジスタ
と、第１選択信号および第２選択信号と前記シフトレジ
スタからの複数のタイミングを表す信号とに基づき、前
記ストローブ信号に対する前記データのセットアップ時
間およびその時間幅を決定する選択回路と、操作内容に
応じて前記第１および第２選択信号を形成し、前記選択
回路に与える選択スイッチと、をそなえたことを特徴と
するパラレルインターフェースのストローブ信号調整装
置、および請求項２記載の、請求項１記載の装置におけ
る前記選択スイッチは、デジタルスイッチであるパラレ
ルインターフェースのストローブ信号調整装置、を提供
するものである。
【０００７】
【作用】請求項１記載の構成により、データレジスタ
は、処理に用いるべきパラレルデータおよび書き込み信
号を受け取り、パラレルデータの書き込みを行う。書き
込み信号は、シフトレジスタにも与えられる。シフトレ
ジスタは、この書き込み信号とクロック信号とによって
複数のタイミング信号を形成して選択回路に与える。選
択回路は、選択スイッチからの第１選択信号および第２
選択信号とシフトレジスタからの複数のタイミング信号
とに基づき、ストローブ信号に対するパラレルデータの
セットアップ時間およびその時間幅を決定する。選択ス
イッチの操作内容により、パラレルデータを与えるため
の、対象機器によって定まるストローブ信号を対象機器
に与える。
は、処理に用いるべきパラレルデータおよび書き込み信
号を受け取り、パラレルデータの書き込みを行う。書き
込み信号は、シフトレジスタにも与えられる。シフトレ
ジスタは、この書き込み信号とクロック信号とによって
複数のタイミング信号を形成して選択回路に与える。選
択回路は、選択スイッチからの第１選択信号および第２
選択信号とシフトレジスタからの複数のタイミング信号
とに基づき、ストローブ信号に対するパラレルデータの
セットアップ時間およびその時間幅を決定する。選択ス
イッチの操作内容により、パラレルデータを与えるため
の、対象機器によって定まるストローブ信号を対象機器
に与える。
【０００８】請求項２記載の構成により、選択スイッチ
としてデジタルスイッチを用いて数値的操作によりスト
ローブ信号の調整を行う。
としてデジタルスイッチを用いて数値的操作によりスト
ローブ信号の調整を行う。
【０００９】
【実施例】図１は、本発明の一実施例の構成を示したブ
ロック線図である。この図１の実施例では、コンピュー
タなどからのパラレルデータをプリンタに与えるための
構成を示している。
ロック線図である。この図１の実施例では、コンピュー
タなどからのパラレルデータをプリンタに与えるための
構成を示している。
【００１０】たとえばコンピュータなどからデータレジ
スタ１に対して入力データがパラレルデータとして与え
られ、同時にデータ書き込み信号もデータレジスタ１に
与えられる。このとき、最初のデータがデータレジスタ
１に書き込まれることにより、データレジスタ１からプ
リンタ２に対して出力データが送出され始める。
スタ１に対して入力データがパラレルデータとして与え
られ、同時にデータ書き込み信号もデータレジスタ１に
与えられる。このとき、最初のデータがデータレジスタ
１に書き込まれることにより、データレジスタ１からプ
リンタ２に対して出力データが送出され始める。
【００１１】他方、データ書き込み信号はシフトレジス
タ３にも与えられる。シフトレジスタ３は、このデータ
書き込み信号とクロック信号とに応じて複数のタイミン
グ信号を形成する。図示の場合、シフトレジスタ３は４
線パラレル出力であるから、１６種類のタイミング信号
を形成することができる。タイミング信号は２組形成さ
れ、一方は第１の選択回路４に、他方は第２の選択回路
５にそれぞれ与えられる。
タ３にも与えられる。シフトレジスタ３は、このデータ
書き込み信号とクロック信号とに応じて複数のタイミン
グ信号を形成する。図示の場合、シフトレジスタ３は４
線パラレル出力であるから、１６種類のタイミング信号
を形成することができる。タイミング信号は２組形成さ
れ、一方は第１の選択回路４に、他方は第２の選択回路
５にそれぞれ与えられる。
【００１２】第１の選択回路４には、選択スイッチ６か
ら１６種類のタイミング信号のいづれを選択するかに関
する第１選択信号が与えられ、選択されたタイミング信
号がアンド回路７の一方の入力端子に与えられる。ま
た、第２の選択回路５には、同様に、選択スイッチ７か
ら１６種類のタイミング信号のいづれを選択するかに関
する第２選択信号が与えられ、選択されたタイミング信
号がアンド回路７の他方の入力端子に与えられる。この
結果、アンド回路７のアンド条件が成立する期間だけプ
リンタ２に対してストローブ信号が与えられる。
ら１６種類のタイミング信号のいづれを選択するかに関
する第１選択信号が与えられ、選択されたタイミング信
号がアンド回路７の一方の入力端子に与えられる。ま
た、第２の選択回路５には、同様に、選択スイッチ７か
ら１６種類のタイミング信号のいづれを選択するかに関
する第２選択信号が与えられ、選択されたタイミング信
号がアンド回路７の他方の入力端子に与えられる。この
結果、アンド回路７のアンド条件が成立する期間だけプ
リンタ２に対してストローブ信号が与えられる。
【００１３】つまり、第１選択回路４、第２選択回路５
およびアンド回路７により選択スイッチ６からの選択信
号に応じて立ち上がりおよび立ち下がりが決められたス
トローブ信号を形成する選択回路が構成される。すなわ
ち、この選択回路では、アンド回路７に、第１の選択回
路４からのロー（Ｌ）からハイ（Ｈ）に立ち上がる信号
が与えられ、次いで第２の選択回路５からのハイ（Ｈ）
からロー（Ｌ）に立ち下がる信号が与えられて、立ち上
がりから立ち下がりまで持続するストローブ信号を形成
し、プリンタ２に与える。
およびアンド回路７により選択スイッチ６からの選択信
号に応じて立ち上がりおよび立ち下がりが決められたス
トローブ信号を形成する選択回路が構成される。すなわ
ち、この選択回路では、アンド回路７に、第１の選択回
路４からのロー（Ｌ）からハイ（Ｈ）に立ち上がる信号
が与えられ、次いで第２の選択回路５からのハイ（Ｈ）
からロー（Ｌ）に立ち下がる信号が与えられて、立ち上
がりから立ち下がりまで持続するストローブ信号を形成
し、プリンタ２に与える。
【００１４】このストローブ信号が与えられている間、
プリンタ２はデータレジスタ１からの出力データＤを受
入れて印刷動作を行う。
プリンタ２はデータレジスタ１からの出力データＤを受
入れて印刷動作を行う。
【００１５】図２は、図１の回路における各種信号のタ
イミング関係を示したものである。すなわち、データ書
き込み信号ＳW 、出力データＤ、第１選択回路４の出力
Ｓ１、第２選択回路５の出力Ｓ２およびストローブ信号
ＳS のタイミング相関関係を示したものである。これら
各信号につき、図１の回路の動作とともに次に説明す
る。
イミング関係を示したものである。すなわち、データ書
き込み信号ＳW 、出力データＤ、第１選択回路４の出力
Ｓ１、第２選択回路５の出力Ｓ２およびストローブ信号
ＳS のタイミング相関関係を示したものである。これら
各信号につき、図１の回路の動作とともに次に説明す
る。
【００１６】いまコンピュータからデータレジスタ１に
対して、データ書き込み信号ＳW とともに入力データが
与えられたとする。入力データは、データレジスタ１を
介してそのまま出力データＤとしてプリンタ２に与えら
れ、プリンタ２への入力待ち状態とされる。他方、デー
タ書き込み信号ＳW は、シフトレジスタ３に与えられ
る。シフトレジスタ３は、データ書き込み信号ＳW とク
ロックとに基づいて２組の４線パラレル信号を形成し、
一方を第１選択回路４に、他方を第２選択回路に与え
る。
対して、データ書き込み信号ＳW とともに入力データが
与えられたとする。入力データは、データレジスタ１を
介してそのまま出力データＤとしてプリンタ２に与えら
れ、プリンタ２への入力待ち状態とされる。他方、デー
タ書き込み信号ＳW は、シフトレジスタ３に与えられ
る。シフトレジスタ３は、データ書き込み信号ＳW とク
ロックとに基づいて２組の４線パラレル信号を形成し、
一方を第１選択回路４に、他方を第２選択回路に与え
る。
【００１７】これら第１および第２の選択回路４、５に
は、選択スイッチ６から第１選択信号Ｓ１および第２選
択信号Ｓ２がそれぞれ与えられ、４線パラレル信号が表
す１６段階中の１を選択する。そして第１選択回路４
は、第１選択信号Ｓ１に応じたタイミングで立ち上がる
立ち上げ信号を形成してアンドゲート７の一方の入力に
与え、また第２選択回路５は、第２選択信号Ｓ２に応じ
たタイミングで立ち下がる立ち下げ信号を形成してアン
ドゲート７の他方の入力に与える。
は、選択スイッチ６から第１選択信号Ｓ１および第２選
択信号Ｓ２がそれぞれ与えられ、４線パラレル信号が表
す１６段階中の１を選択する。そして第１選択回路４
は、第１選択信号Ｓ１に応じたタイミングで立ち上がる
立ち上げ信号を形成してアンドゲート７の一方の入力に
与え、また第２選択回路５は、第２選択信号Ｓ２に応じ
たタイミングで立ち下がる立ち下げ信号を形成してアン
ドゲート７の他方の入力に与える。
【００１８】これによりアンドゲート７は、第１選択回
路４の出力する立ち上げ信号の立ち上がりタイミングで
立ち上がり、第２選択回路の出力する立ち下げ信号の立
ち下がりタイミングで立ち下がるストローブ信号ＳS を
形成してプリンタ２に与える。ストローブ信号ＳS は、
出力データＤの送出基準タイミングＴ0 からの選択され
た時間経過後の時点ＴS1で立ち上がり、さらに持続時間
ＴW が経過した後のタイミングＴS2で立ち下がるものと
なる。
路４の出力する立ち上げ信号の立ち上がりタイミングで
立ち上がり、第２選択回路の出力する立ち下げ信号の立
ち下がりタイミングで立ち下がるストローブ信号ＳS を
形成してプリンタ２に与える。ストローブ信号ＳS は、
出力データＤの送出基準タイミングＴ0 からの選択され
た時間経過後の時点ＴS1で立ち上がり、さらに持続時間
ＴW が経過した後のタイミングＴS2で立ち下がるものと
なる。
【００１９】上記実施例では、選択スイッチ６は、スト
ローブ信号ＳS の立ち上がりおよび立ち下がり時点を選
択して所定の持続時間を持ったストローブ信号を形成す
るように構成しているが、ストローブ信号の立ち上がり
タイミングとこの立ち上がりタイミングからの持続時間
とを選択するように、選択回路およびアンドゲートを含
めて構成することもできる。
ローブ信号ＳS の立ち上がりおよび立ち下がり時点を選
択して所定の持続時間を持ったストローブ信号を形成す
るように構成しているが、ストローブ信号の立ち上がり
タイミングとこの立ち上がりタイミングからの持続時間
とを選択するように、選択回路およびアンドゲートを含
めて構成することもできる。
【００２０】また上記実施例では、プリンタに対するパ
ラレルインターフェースについての例を示したが、他の
パラレルデータを取り扱うパラレルインターフェースに
対しても本発明を適用することができる。
ラレルインターフェースについての例を示したが、他の
パラレルデータを取り扱うパラレルインターフェースに
対しても本発明を適用することができる。
【００２１】
【発明の効果】請求項１記載の構成によれば、選択スイ
ッチの操作により選択されたタイミングのストローブ信
号によって出力データをプリンタに与えるようにしたた
め、従来のようにソフトウェアによる対応を要すること
なく、選択スイッチの操作によりプリンタ毎に最適タイ
ミングで出力データを与えることができる。
ッチの操作により選択されたタイミングのストローブ信
号によって出力データをプリンタに与えるようにしたた
め、従来のようにソフトウェアによる対応を要すること
なく、選択スイッチの操作によりプリンタ毎に最適タイ
ミングで出力データを与えることができる。
【００２２】また請求項２記載の構成によれば、選択ス
イッチとしてデジタルスイッチを用いているため、簡単
な操作によりストローブ信号のタイミング調整を行うこ
とができる。
イッチとしてデジタルスイッチを用いているため、簡単
な操作によりストローブ信号のタイミング調整を行うこ
とができる。
【図１】本発明の一実施例の構成を示すブロック線図。
【図２】図１の構成における各種信号のタイミング関係
を示すタイミングチャート。
を示すタイミングチャート。
１ データレジスタ ２ プリンタ ３ シフトレジスタ ４ 第１選択回路 ５ 第２選択回路 ６ 選択スイッチ ７ アンドゲート Ｄ 出力データ ＳW データ書き込み信号 Ｓ１ 第１選択回路４の出力 Ｓ２ 第２選択回路５の出力 ＳS ストローブ信号 ＴS1 ストローブ信号を立ち上がり時点 ＴS2 ストローブ信号の立ち下がり時点 ＴW ストローブ信号の持続時間
Claims (2)
- 【請求項１】パラレルデータを所定のストローブ信号に
応じて対象機器に与えるパラレルインターフェースのス
トローブ信号調整装置において、 前記パラレルデータを受け取るデータレジスタと、 クロック信号および前記データを前記データレジスタに
書き込むための書き込み信号からストローブ信号を形成
するための複数のタイミングを表す信号を形成するシフ
トレジスタと、 第１選択信号および第２選択選択信号と前記シフトレジ
スタからの複数のタイミングを表す信号とに基づき、前
記ストローブ信号に対する前記データのセットアップ時
間およびその時間幅を決定する選択回路と、 操作内容に応じて前記第１および第２選択信号を形成
し、前記選択回路に与える選択スイッチと、 をそなえたことを特徴とするパラレルインターフェース
のストローブ信号調整装置。 - 【請求項２】請求項１記載の装置において、 前記選択スイッチは、デジタルスイッチであるパラレル
インターフェースのストローブ信号調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163852A JPH0918460A (ja) | 1995-06-29 | 1995-06-29 | パラレルインターフェースのストローブ信号調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163852A JPH0918460A (ja) | 1995-06-29 | 1995-06-29 | パラレルインターフェースのストローブ信号調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918460A true JPH0918460A (ja) | 1997-01-17 |
Family
ID=15781986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7163852A Pending JPH0918460A (ja) | 1995-06-29 | 1995-06-29 | パラレルインターフェースのストローブ信号調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918460A (ja) |
-
1995
- 1995-06-29 JP JP7163852A patent/JPH0918460A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6041417A (en) | Method and apparatus for synchronizing data received in an accelerated graphics port of a graphics memory system | |
| JPS63303454A (ja) | バス拡張制御方式 | |
| US5680594A (en) | Asic bus interface having a master state machine and a plurality of synchronizing state machines for controlling subsystems operating at different clock frequencies | |
| US5721882A (en) | Method and apparatus for interfacing memory devices operating at different speeds to a computer system bus | |
| JPH04233059A (ja) | 情報処理装置 | |
| JPH0918460A (ja) | パラレルインターフェースのストローブ信号調整装置 | |
| KR960015279A (ko) | 데이타 프로세싱 시스템 및 입/출력 제어 장치 | |
| US7028123B2 (en) | Microcomputer, has selection circuit to select either testing-purpose interrupt request signal or interrupt request selection signal based on delayed selection signal, where selected signals are sent to interrupt controller | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JPH0391195A (ja) | メモリ回路 | |
| JP2001022692A (ja) | マイクロコンピュータ及び制御システム | |
| JPH07212575A (ja) | 画像処理装置の解像度整合回路 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPS6380619A (ja) | 信号優先順位決定回路 | |
| JPS62236200A (ja) | 書込みパルスマ−ジン試験方式 | |
| JPH09251360A (ja) | プリンタ制御装置 | |
| JPH0736819A (ja) | Ｄｍａデータ転送装置 | |
| JPH05158718A (ja) | 集積回路 | |
| JPH0646399B2 (ja) | ディジタル信号処理回路 | |
| JPS5857687A (ja) | メモリ書込パルス調整方式 | |
| JPH02153451A (ja) | バス制御方式 | |
| JPH07325128A (ja) | デジタル・パターン発生器 | |
| JPH113207A (ja) | メモリ制御装置 | |
| JPH01236345A (ja) | シングルチップマイクロコンピュータ |