JPH09251360A - プリンタ制御装置 - Google Patents
プリンタ制御装置Info
- Publication number
- JPH09251360A JPH09251360A JP8085847A JP8584796A JPH09251360A JP H09251360 A JPH09251360 A JP H09251360A JP 8085847 A JP8085847 A JP 8085847A JP 8584796 A JP8584796 A JP 8584796A JP H09251360 A JPH09251360 A JP H09251360A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data reception
- reception buffer
- sub
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 受信タイムアウトの発生を押えることが可能
な複数のデータ入力インターフェイスを有するプリンタ
制御装置を提供する。 【解決手段】 プリンタ制御装置のデータ入力部１１に
は各インターフェイスＩ1〜Ｉnに対応した数の副データ
受信バッファ１１ｃ1〜１１ｃnが設けられている。主デ
ータ受信バッファ１１ｇが使用できない時は、各副デー
タ受信バッファ１１ｃ1〜１１ｃnにデータが格納され
る。タイマー回路１１ｅ1〜１１ｅnは、ホストコンピュ
ータに受信が可能であることを知らせる信号を返すタイ
ミングを制御し、次のデータが受信可能であることを通
知する信号を遅らせることにより、主受信バッファに対
して十分小さい容量の副受信バッファでもホストコンピ
ュータでの送信タイムアウトを避けることができるよう
にする。
な複数のデータ入力インターフェイスを有するプリンタ
制御装置を提供する。 【解決手段】 プリンタ制御装置のデータ入力部１１に
は各インターフェイスＩ1〜Ｉnに対応した数の副データ
受信バッファ１１ｃ1〜１１ｃnが設けられている。主デ
ータ受信バッファ１１ｇが使用できない時は、各副デー
タ受信バッファ１１ｃ1〜１１ｃnにデータが格納され
る。タイマー回路１１ｅ1〜１１ｅnは、ホストコンピュ
ータに受信が可能であることを知らせる信号を返すタイ
ミングを制御し、次のデータが受信可能であることを通
知する信号を遅らせることにより、主受信バッファに対
して十分小さい容量の副受信バッファでもホストコンピ
ュータでの送信タイムアウトを避けることができるよう
にする。
Description
【０００１】
【発明の属する技術分野】本発明は、プリンタ制御装
置、より詳細には、上位のコンピュータに接続され、該
コンピュータの出力する印刷データを印刷するプリンタ
の制御をするプリンタ制御装置に係わり、該プリンタ制
御装置は、複数のデータ入力インターフェイスを持ち、
かつ入力インターフェイス毎に専用の副受信バッファを
持つことにより、受信タイムアウトの発生を押えること
を可能としたプリンタ制御装置に関する。
置、より詳細には、上位のコンピュータに接続され、該
コンピュータの出力する印刷データを印刷するプリンタ
の制御をするプリンタ制御装置に係わり、該プリンタ制
御装置は、複数のデータ入力インターフェイスを持ち、
かつ入力インターフェイス毎に専用の副受信バッファを
持つことにより、受信タイムアウトの発生を押えること
を可能としたプリンタ制御装置に関する。
【０００２】
【従来の技術】複数のデータ入力インターフェイスを持
つプリンタ制御装置では、（１）各々のインターフェイ
スに受信バッファを持つ，（２）１つの受信バッファで
その受信バッファを使用できないインターフェイスは、
データ受信不可状態にしておく，などの方法が取られて
いた。
つプリンタ制御装置では、（１）各々のインターフェイ
スに受信バッファを持つ，（２）１つの受信バッファで
その受信バッファを使用できないインターフェイスは、
データ受信不可状態にしておく，などの方法が取られて
いた。
【０００３】
【発明が解決しようとする課題】しかし、上記（１）の
場合は、受信バッファサイズを大きくすると、そのイン
ターフェイス倍づつメモリを消費する，また、上記
（２）の場合は、受信バッファを使用できない入力イン
ターフェイスに接続されたホストコンピュータでタイム
アウトが発生する，という問題があった。
場合は、受信バッファサイズを大きくすると、そのイン
ターフェイス倍づつメモリを消費する，また、上記
（２）の場合は、受信バッファを使用できない入力イン
ターフェイスに接続されたホストコンピュータでタイム
アウトが発生する，という問題があった。
【０００４】本発明は、上述のごとき実情に鑑みてなさ
れたもので、複数のデータ入力インターフェイスを有す
るプリンタ制御装置に対して、該入力インターフェイス
の各々に対して専用の副データ受信バッファを持つこと
により、受信タイムアウトの発生を押えることを可能と
したプリンタ制御装置を提供するものである。
れたもので、複数のデータ入力インターフェイスを有す
るプリンタ制御装置に対して、該入力インターフェイス
の各々に対して専用の副データ受信バッファを持つこと
により、受信タイムアウトの発生を押えることを可能と
したプリンタ制御装置を提供するものである。
【０００５】
【課題を解決するための手段】請求項１の発明は、ホス
トコンピュータに接続された複数のデータ入力インター
フェイスを有するプリンタ制御装置において、該プリン
タ制御装置は、１つの主データ受信バッファと、前記複
数の入力インターフェイスの数分の副データ受信バッフ
ァとを有し、前記主データ受信バッファに接続されてい
ない入力インターフェイスが受信したデータを前記副デ
ータ受信バッファに格納することを特徴としたものであ
り、選択されてないインターフェイスからも副データ受
信バッファにデータを受信しておくことができるように
し、受信タイムアウトを避けるようにしたものである。
トコンピュータに接続された複数のデータ入力インター
フェイスを有するプリンタ制御装置において、該プリン
タ制御装置は、１つの主データ受信バッファと、前記複
数の入力インターフェイスの数分の副データ受信バッフ
ァとを有し、前記主データ受信バッファに接続されてい
ない入力インターフェイスが受信したデータを前記副デ
ータ受信バッファに格納することを特徴としたものであ
り、選択されてないインターフェイスからも副データ受
信バッファにデータを受信しておくことができるように
し、受信タイムアウトを避けるようにしたものである。
【０００６】請求項２の発明は、請求項１の発明におい
て、時間計測タイマーを有し、該時間計測タイマーは、
前記ホストコンピュータにデータ受信が可能であること
を通知する信号を返すタイミングを制御することを特徴
としたものであり、該タイマーにより次のデータが受信
可能であることを通知する信号を遅らせ、これにより、
受信タイムアウトを避けるようにしたものである。
て、時間計測タイマーを有し、該時間計測タイマーは、
前記ホストコンピュータにデータ受信が可能であること
を通知する信号を返すタイミングを制御することを特徴
としたものであり、該タイマーにより次のデータが受信
可能であることを通知する信号を遅らせ、これにより、
受信タイムアウトを避けるようにしたものである。
【０００７】請求項３の発明は、請求項１あるいは２の
発明において、データ受信を停止した後、前記主データ
受信バッファが空になるまで、該主データ受信バッファ
にデータを格納しないことを特徴としたものであり、主
データ受信バッファが空になるまで次のデータを格納し
ないようにし、これにより、特別な処理を必要とする場
合でも対応できるようにしたものである。
発明において、データ受信を停止した後、前記主データ
受信バッファが空になるまで、該主データ受信バッファ
にデータを格納しないことを特徴としたものであり、主
データ受信バッファが空になるまで次のデータを格納し
ないようにし、これにより、特別な処理を必要とする場
合でも対応できるようにしたものである。
【０００８】
【発明の実施の形態】図１は、本発明が適用されるプリ
ンタ制御装置の一例を説明するための構成図で、図中、
１は上位のコンピュータ、１０はプリンタ制御装置、２
０はプリンタ装置で、プリンタ制御装置１０は、データ
入力部１１、印刷イメージ展開部１２、印刷イメージ記
憶部１３、印刷イメージ転送部１４等よりなっており、
印刷データは、上位のコンピュータ１よりプリンタ制御
装置１０に入力され、印刷イメージに展開後、プリンタ
装置２０に転送され、印刷される。
ンタ制御装置の一例を説明するための構成図で、図中、
１は上位のコンピュータ、１０はプリンタ制御装置、２
０はプリンタ装置で、プリンタ制御装置１０は、データ
入力部１１、印刷イメージ展開部１２、印刷イメージ記
憶部１３、印刷イメージ転送部１４等よりなっており、
印刷データは、上位のコンピュータ１よりプリンタ制御
装置１０に入力され、印刷イメージに展開後、プリンタ
装置２０に転送され、印刷される。
【０００９】図２は、本発明によるプリンタ制御装置１
０のデータ入力部１１の一実施例を説明するための構成
図で、Ｉ1〜Ｉnは入力インターフェイス、１１ａ1〜１
１ａnはデータ受信部、１１ｂ1〜１１ｂnはデータ格納
バッファ制御部、１１ｃ1〜１１ｃnは副データ受信バッ
ファ、１１ｄ1〜１１ｄnはフロー制御部、１１ｅ1〜１
１ｅnはタイマー回路、１１ｆは副→主バッファデータ
転送部、１１ｇは主データ受信バッファである。
０のデータ入力部１１の一実施例を説明するための構成
図で、Ｉ1〜Ｉnは入力インターフェイス、１１ａ1〜１
１ａnはデータ受信部、１１ｂ1〜１１ｂnはデータ格納
バッファ制御部、１１ｃ1〜１１ｃnは副データ受信バッ
ファ、１１ｄ1〜１１ｄnはフロー制御部、１１ｅ1〜１
１ｅnはタイマー回路、１１ｆは副→主バッファデータ
転送部、１１ｇは主データ受信バッファである。
【００１０】図２に示した実施例は、プリンタ制御装置
１０のデータ入力部１１が複数のインターフェイスＩ1
〜Ｉnを有し、各々のインターフェイスＩ1〜Ｉnに対し
て副データ受信バッファ１１ｃ1〜１１ｃnが設けられて
おり、主データ受信バッファ１１ｇが使用可能でないイ
ンターフェイスからの受信データは、そのインターフェ
イスの副受信バッファに格納されるようになっている。
１０のデータ入力部１１が複数のインターフェイスＩ1
〜Ｉnを有し、各々のインターフェイスＩ1〜Ｉnに対し
て副データ受信バッファ１１ｃ1〜１１ｃnが設けられて
おり、主データ受信バッファ１１ｇが使用可能でないイ
ンターフェイスからの受信データは、そのインターフェ
イスの副受信バッファに格納されるようになっている。
【００１１】図３は、本発明によるプリンタ制御装置の
ホストコンピュータからのデータ受信処理の一実施例を
説明するためのフローチャートで、データ入力時（Ｓ
１）にタイマーをクリアしてデータ受信間隔の計測を開
始（Ｓ２）し、主データ受信バッファが使用可能であれ
ば、主データ受信バッファにデータを格納（Ｓ４）し、
そうでなければ、専用の副データ受信バッファにデータ
を格納（Ｓ５）する。
ホストコンピュータからのデータ受信処理の一実施例を
説明するためのフローチャートで、データ入力時（Ｓ
１）にタイマーをクリアしてデータ受信間隔の計測を開
始（Ｓ２）し、主データ受信バッファが使用可能であれ
ば、主データ受信バッファにデータを格納（Ｓ４）し、
そうでなければ、専用の副データ受信バッファにデータ
を格納（Ｓ５）する。
【００１２】図４は、本発明によるプリンタ制御装置の
時間計測タイマーによる時間計測処理（割り込み処理）
の一実施例を説明するためのフローチャートで、データ
入力時にタイマーをクリアしてデータ受信間隔の計測を
開始する。Ｓ１１において、次データ受信可の状態でな
ければ、次データ受信可の状態に移行（Ｓ１３）し、次
データ受信可の状態であれば、前データ受信からの経過
時間を計測（Ｓ１２）し、一定時間が経過していれば、
タイマー計測を終了し（Ｓ１４）、インターフェイス切
り替えフラグをセット（Ｓ１５）して終了する。
時間計測タイマーによる時間計測処理（割り込み処理）
の一実施例を説明するためのフローチャートで、データ
入力時にタイマーをクリアしてデータ受信間隔の計測を
開始する。Ｓ１１において、次データ受信可の状態でな
ければ、次データ受信可の状態に移行（Ｓ１３）し、次
データ受信可の状態であれば、前データ受信からの経過
時間を計測（Ｓ１２）し、一定時間が経過していれば、
タイマー計測を終了し（Ｓ１４）、インターフェイス切
り替えフラグをセット（Ｓ１５）して終了する。
【００１３】図５は、本発明によるプリンタ制御装置の
主データ受信バッファからのデータ取り出し処理の一実
施例を説明するためのフローチャートで、Ｓ２１におい
て、主データ受信バッファにデータがあれば、主データ
受信バッファからデータを取り出し（Ｓ２２）、主デー
タ受信バッファにデータがなければ、主データ受信バッ
ファから副データ受信バッファへのデータ転送処理を呼
出し（Ｓ２３）、再度、主データ受信バッファのチェッ
ク（Ｓ２１）を行う。
主データ受信バッファからのデータ取り出し処理の一実
施例を説明するためのフローチャートで、Ｓ２１におい
て、主データ受信バッファにデータがあれば、主データ
受信バッファからデータを取り出し（Ｓ２２）、主デー
タ受信バッファにデータがなければ、主データ受信バッ
ファから副データ受信バッファへのデータ転送処理を呼
出し（Ｓ２３）、再度、主データ受信バッファのチェッ
ク（Ｓ２１）を行う。
【００１４】図６は、本発明によるプリンタ制御装置の
主データ受信バッファから副データ受信バッファへのデ
ータ転送処理の一実施例を説明するためのフローチャー
トで、それまで使用していたインターフェイスの副デー
タ受信バッファにデータがあれば（Ｓ３１）、その副デ
ータ受信バッファから主データ受信バッファにデータを
転送して処理を終了する（Ｓ３２）。それまで使用して
いたインターフェイスの副データ受信バッファにデータ
がなければ（Ｓ３１）、インターフェイス切り替えフラ
グがセットされているか否かをチェック（Ｓ３３）し、
セットされていれば、次のインターフェイスの副データ
受信バッファを順次チェックする（Ｓ３４）。セットさ
れていなければ、すぐに次のインターフェイスの副デー
タ受信バッファを順次チェック（Ｓ３６）し、副データ
受信バッファにデータがあれば、そのデータ格納バッフ
ァ制御部の主データ受信バッファ使用フラグをセットし
て他のデータ格納バッファ制御部の主データ受信バッフ
ァ使用フラグをクリアする（Ｓ３５，３７）。
主データ受信バッファから副データ受信バッファへのデ
ータ転送処理の一実施例を説明するためのフローチャー
トで、それまで使用していたインターフェイスの副デー
タ受信バッファにデータがあれば（Ｓ３１）、その副デ
ータ受信バッファから主データ受信バッファにデータを
転送して処理を終了する（Ｓ３２）。それまで使用して
いたインターフェイスの副データ受信バッファにデータ
がなければ（Ｓ３１）、インターフェイス切り替えフラ
グがセットされているか否かをチェック（Ｓ３３）し、
セットされていれば、次のインターフェイスの副データ
受信バッファを順次チェックする（Ｓ３４）。セットさ
れていなければ、すぐに次のインターフェイスの副デー
タ受信バッファを順次チェック（Ｓ３６）し、副データ
受信バッファにデータがあれば、そのデータ格納バッフ
ァ制御部の主データ受信バッファ使用フラグをセットし
て他のデータ格納バッファ制御部の主データ受信バッフ
ァ使用フラグをクリアする（Ｓ３５，３７）。
【００１５】
【発明の効果】請求項１の発明は、ホストコンピュータ
に接続された複数のデータ入力インターフェイスを有す
るプリンタ制御装置において、該プリンタ制御装置は、
１つの主データ受信バッファと、前記複数の入力インタ
ーフェイスの数分の副データ受信バッファとを有し、前
記主データ受信バッファに接続されていない入力インタ
フェィスが受信したデータを前記副データ受信バッファ
に格納するようにしたので、それぞれのホストインター
フェイスに対して副データ受信バッファを持つことによ
り、選択されていないインターフェイスからもある程度
のデータを受信しておくことが可能となり、ホストコン
ピュータにおける送信タイムアウトを避けることができ
る。
に接続された複数のデータ入力インターフェイスを有す
るプリンタ制御装置において、該プリンタ制御装置は、
１つの主データ受信バッファと、前記複数の入力インタ
ーフェイスの数分の副データ受信バッファとを有し、前
記主データ受信バッファに接続されていない入力インタ
フェィスが受信したデータを前記副データ受信バッファ
に格納するようにしたので、それぞれのホストインター
フェイスに対して副データ受信バッファを持つことによ
り、選択されていないインターフェイスからもある程度
のデータを受信しておくことが可能となり、ホストコン
ピュータにおける送信タイムアウトを避けることができ
る。
【００１６】請求項２の発明は、請求項１の発明におい
て、時間計測タイマーを設け、該時間計測タイマーによ
り、前記ホストコンピュータにデータ受信が可能である
ことを通知する信号を返すタイミングを制御するように
したので、タイマーにより次のデータが受信可能である
ことを通知する信号を遅らせることができ、これによ
り、主データ受信バッファに対して十分小さい容量の副
データ受信バッファでもホストコンピュータにおける送
信タイムアウトを避けることができる。例えば、タイマ
ー時間を１０秒として副データ受信バッアファサイズが
１００バイトほどでも１６分４０秒稼ぐことが可能であ
る。
て、時間計測タイマーを設け、該時間計測タイマーによ
り、前記ホストコンピュータにデータ受信が可能である
ことを通知する信号を返すタイミングを制御するように
したので、タイマーにより次のデータが受信可能である
ことを通知する信号を遅らせることができ、これによ
り、主データ受信バッファに対して十分小さい容量の副
データ受信バッファでもホストコンピュータにおける送
信タイムアウトを避けることができる。例えば、タイマ
ー時間を１０秒として副データ受信バッアファサイズが
１００バイトほどでも１６分４０秒稼ぐことが可能であ
る。
【００１７】請求項３の発明は、請求項１あるいは２の
発明において、データ受信を停止した後、前記主データ
受信バッファが空になるまで、該主データ受信バッファ
にデータを格納しないようにしたので、一つのホストイ
ンターフェイスから入力されるデータの間隔時間を計測
することにより、インターフェイスの種類によって特別
な処理が必要な時でも、主データ受信バッファが空にな
ることを判別することができ、特別な処理を行うことが
可能となる。
発明において、データ受信を停止した後、前記主データ
受信バッファが空になるまで、該主データ受信バッファ
にデータを格納しないようにしたので、一つのホストイ
ンターフェイスから入力されるデータの間隔時間を計測
することにより、インターフェイスの種類によって特別
な処理が必要な時でも、主データ受信バッファが空にな
ることを判別することができ、特別な処理を行うことが
可能となる。
【図１】 本発明が適用されるプリンタ制御装置の一例
を説明するための構成図である。
を説明するための構成図である。
【図２】 本発明によるプリンタ制御装置のデータ入力
部の一実施例を説明するための構成図である。
部の一実施例を説明するための構成図である。
【図３】 本発明によるプリンタ制御装置のホストコン
ピュータからのデータ受信処理の一実施例を説明するた
めのフローチャート図である。
ピュータからのデータ受信処理の一実施例を説明するた
めのフローチャート図である。
【図４】 本発明によるプリンタ制御装置の時間計測タ
イマーによる時間計測処理の一実施例を説明するための
フローチャート図である。
イマーによる時間計測処理の一実施例を説明するための
フローチャート図である。
【図５】 本発明によるプリンタ制御装置の主データ受
信バッファからのデータ取り出し処理の一実施例を説明
するためのフローチャート図である。
信バッファからのデータ取り出し処理の一実施例を説明
するためのフローチャート図である。
【図６】 本発明によるプリンタ制御装置の主データ受
信バッファから副データ受信バッファへのデータ転送処
理の一実施例を説明するためのフローチャート図であ
る。
信バッファから副データ受信バッファへのデータ転送処
理の一実施例を説明するためのフローチャート図であ
る。
１…上位のコンピュータ、１０…プリンタ制御装置、１
１…データ入力部、１１ａ1〜１１ａn…データ受信部、
１１ｂ1〜１１ｂn…データ格納バッファ制御部、１１ｃ
1〜１１ｃn…副データ受信バッファ、１１ｄ1〜１１ｄn
…フロー制御部、１１ｅ1〜１１ｅn…タイマー回路、１
１ｆ…バッファデータ転送部、１１ｇ…主データ受信バ
ッファ、１２…印刷イメージ展開部、１３…印刷イメー
ジ記憶部、１４…印刷イメージ転送部、２０…プリンタ
装置。
１…データ入力部、１１ａ1〜１１ａn…データ受信部、
１１ｂ1〜１１ｂn…データ格納バッファ制御部、１１ｃ
1〜１１ｃn…副データ受信バッファ、１１ｄ1〜１１ｄn
…フロー制御部、１１ｅ1〜１１ｅn…タイマー回路、１
１ｆ…バッファデータ転送部、１１ｇ…主データ受信バ
ッファ、１２…印刷イメージ展開部、１３…印刷イメー
ジ記憶部、１４…印刷イメージ転送部、２０…プリンタ
装置。
Claims (3)
- 【請求項１】 ホストコンピュータに接続された複数の
データ入力インターフェイスを有するプリンタ制御装置
において、該プリンタ制御装置は、１つの主データ受信
バッファと、前記複数の入力インターフェイスの数分の
副データ受信バッファとを有し、前記主データ受信バッ
ファに接続されていない入力インターフェイスが受信し
たデータを前記副データ受信バッファに格納することを
特徴とするプリンタ制御装置。 - 【請求項２】 時間計測タイマーを有し、該時間計測タ
イマーは、前記ホストコンピュータにデータ受信が可能
であることを通知する信号を返すタイミングを制御する
ことを特徴とする請求項１に記載のプリンタ制御装置。 - 【請求項３】 データ受信を停止した後、前記主データ
受信バッファが空になるまで、該主データ受信バッファ
にデータを格納しないことを特徴とする請求項１あるい
は２に記載のプリンタ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8085847A JPH09251360A (ja) | 1996-03-14 | 1996-03-14 | プリンタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8085847A JPH09251360A (ja) | 1996-03-14 | 1996-03-14 | プリンタ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09251360A true JPH09251360A (ja) | 1997-09-22 |
Family
ID=13870272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8085847A Pending JPH09251360A (ja) | 1996-03-14 | 1996-03-14 | プリンタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09251360A (ja) |
-
1996
- 1996-03-14 JP JP8085847A patent/JPH09251360A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930464A (en) | Apparatus for controlling a direct memory access operation in an image processing apparatus | |
| JP3707509B2 (ja) | 多機能並行処理型電子装置 | |
| JPH09251360A (ja) | プリンタ制御装置 | |
| JP3253547B2 (ja) | データ転送システム | |
| KR20050046932A (ko) | ｉ２Ｃ 버스를 이용한 슬레이브 장치들의 상태 검사 시스템 | |
| GB2290203A (en) | Communication circuit for performing data transfer | |
| US8060676B2 (en) | Method of hot switching data transfer rate on bus | |
| JP3536777B2 (ja) | 非同期系間データ転送回路及び非同期系間データ転送方法 | |
| JP3028932B2 (ja) | 入出力バッファメモリ回路 | |
| JP3741182B2 (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
| US20040105688A1 (en) | Image forming apparatus, image forming system, and image forming operation control method | |
| JPH08249273A (ja) | 転送速度切り替え機能付き非同期転送回路 | |
| JP2626526B2 (ja) | 制御データ受信回路 | |
| JPH0736819A (ja) | Ｄｍａデータ転送装置 | |
| JPH09179813A (ja) | Ｄｍａ転送装置 | |
| JP2008210108A (ja) | ダイレクトメモリアクセス制御装置および記録媒体 | |
| US6510482B1 (en) | Multiplexed bus data transmission control system | |
| JP2004206241A (ja) | データ転送制御方法及びその回路 | |
| JPH08137591A (ja) | データ信号入力回路および印刷装置 | |
| JP2002024168A (ja) | シリアルデータ転送装置 | |
| JP2001005742A (ja) | データ転送方式 | |
| JPS622344A (ja) | 情報伝達装置 | |
| JPH06195185A (ja) | データ処理方法 | |
| JP2004110705A (ja) | データ転送装置 | |
| JP2003281087A (ja) | メモリターゲット装置及びデータ転送システム |