JPH09181305A

JPH09181305A - 半導体装置およびその製造方法

Info

Publication number: JPH09181305A
Application number: JP7333498A
Authority: JP
Inventors: Keiichi Yamada; 圭一山田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-12-21
Filing date: 1995-12-21
Publication date: 1997-07-11

Abstract

(57)【要約】【課題】ＬＤＤ構造を有するＭＯＳトランジスタにお
いて、ドレインの拡散層抵抗を上昇させることなく、サ
イドウォール絶縁膜とシリコン基板との界面準位を低減
し、ホットキャリア耐性を向上させる。【解決手段】本発明は、サイドウォール絶縁膜とシリ
コン基板界面あるいは界面よりもサイドウォール絶縁膜
側の浅く、かつゲート絶縁膜に近いある限定された特定
の位置に窒素を注入することによって界面でのダングリ
ングボンドを終端し、トラップされるホットエレクトロ
ンを減少させるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置および
その製造方法に関し、特に、ＭＯＳトランジスタのＬＤ
Ｄ（Lightly Doped Drain ）構造におけるサイドウォー
ル絶縁膜とシリコン界面近傍への窒素添加を行うことに
よって、素子の特性を向上させることのできる半導体装
置およびその製造方法に関するものである。

【０００２】

【従来の技術】従来、ＭＯＳトランジスタの微細化にと
もなうホットキャリアの発生を抑制する方法として、最
も電界の高いドレイン近傍に濃度の低い不純物領域を設
けて、電界を緩和するＬＤＤ構造がよく知られている。

【０００３】図３８は従来のＮ型ＭＯＳトランジスタに
おけるＬＤＤ構造を示す断面図である。図３８におい
て、１はＰ型シリコン基板、２はＰ型シリコン基板１上
に形成された素子分離酸化膜、３はＰ型シリコン基板１
上に形成されたゲート酸化膜、４はゲート酸化膜３上に
形成されたゲート電極、5bはＰ型シリコン基板１中に形
成されたｎ型の低濃度ソースおよびドレイン領域、6bは
同高濃度ソースおよびドレイン領域、7bはゲート電極４
の側壁に形成されたサイドウォール絶縁膜、９は上層電
極10との絶縁を行うための層間絶縁膜、10は上層電極で
あるＡｌ配線である。

【０００４】次に、図３８に示すＮ型ＭＯＳトランジス
タの製造方法について、図３９〜図４５を用いて説明す
る。まず始めに、通常の素子分離工程により素子分離酸
化膜２を形成した後、Ｐ型シリコン基板１上に熱酸化に
より６５〜１００Å程度の酸化膜３を形成し、続いて、
ＣＶＤ法で酸化膜２および酸化膜３上にポリシリコン層
を２０００Å堆積させる（図３９）。次に、フォトリソ
グラフィーを用いてゲート電極の形状にレジスト11をパ
ターニングした後、前記レジスト11をマスクとして、異
方性エッチングによりポリシリコン４および酸化膜２、
酸化膜３をエッチングし、ゲート電極４およびゲート酸
化膜３を形成する（図４０）。次に、不要となったレジ
スト11を除去した後、ゲート電極４をマスクに自己整合
的にヒ素イオンを注入し、ｎ型の低濃度ソースおよびド
レイン領域5aを形成する（ＬＤＤ形成完了）（図４
１）。次に、ＣＶＤ法によりサイドウォール絶縁膜を形
成するための酸化膜7aを１５００Å堆積し、エッチバッ
クすることによってサイドウォール絶縁膜7bを形成する
（図４２〜図４３）。次に、ゲート電極４およびサイド
ウォール絶縁膜7bをマスクに自己整合的にヒ素イオンを
注入し、ｎ型の高濃度ソースおよびドレイン領域6aを形
成する（図４４）。最後に、大気圧のＡｒ雰囲気におい
て、８５０℃、３０分程度の熱処理を行い注入した不純
物を活性化し、ヒ素の不純物領域、5b,6b を形成しＮ型
のＬＤＤ構造ＭＯＳトランジスタを完成させていた（図
４５）。

【０００５】しかし、さらに素子の微細化が進むにつ
れ、従来のＬＤＤ構造だけでは十分にホットエレクトロ
ンによる素子の劣化を防止することが困難となってきて
いる。これに対し、窒素をゲート酸化膜に添加し、ゲー
ト酸化膜とシリコン基板との界面準位を低減する方法や
同様に窒素をソースおよびドレイン領域に添加し、ソー
スおよびドレインの不純物拡散を抑制することによって
高電界を緩和する浅い接合を得る方法などが提案されて
いる。前者は、界面準位を低減することによって準位に
トラップされるホットキャリアを減少させ、後者は、ホ
ットキャリアそのものの発生を抑制することによってホ
ットキャリア耐性を向上させるものである。

【０００６】例えば、図４６はゲート酸化膜中に窒素を
添加したときの従来のＭＯＳトランジスタの断面構造を
示した図であるが、ゲート酸化膜中に窒素を添加するこ
とによって、ゲート酸化膜とシリコン基板との界面準位
を低減し、ホットキャリア耐性を向上させたものであ
る。界面準位が低減するのは窒素が界面のダングリング
ボンドを終端するからであると考えられている（特開平
７−１７６７４３号公報参照）。本発明もこれと同様
に、窒素添加の方法により界面準位を低減し、界面準位
にトラップされるホットエレクトロンを減少させること
によって、ホットエレクトロン耐性を向上させたもので
ある。

【０００７】ところで、ドレイン近傍で発生したホット
キャリアはゲート酸化膜やゲート酸化膜とシリコン基板
の界面準位にトラップされるだけでなく、ＬＤＤ構造に
おけるサイドウォール絶縁膜やサイドウォール絶縁膜と
シリコン基板の界面準位にもホットエレクトロンがトラ
ップされる場合があり、ゲート酸化膜やゲート酸化膜と
シリコン基板の界面準位にトラップされた場合と同様
に、シリコン基板表面の電位に影響を与え、その結果、
閾値電圧（Ｖｔｈ）が変動するなど、トランジスタ特性
が劣化する。

【０００８】これを解決する方法として、サイドウォー
ル絶縁膜とシリコン界面近傍にも窒素を添加することが
提案されている。図４７はサイドウォール絶縁膜とシリ
コン基板界面近傍に窒素を添加した従来のＭＯＳトラン
ジスタの断面構造を示すものである（特開平７−３０１
１３号公報参照）。図４７において、１〜８は前記従来
例で説明したものと同一又はそれに相当するものであ
る。本従来例では、Ｎ₂Ｏを主成分とする雰囲気を含む
ファーネス中で、ゲート電極の側端部とシリコン基板と
の境界部分を酸窒化する方法によって窒素を添加してい
る。

【０００９】一方、イオン注入技術を用いた窒素の添加
方法としては、前記特開平７−１７６７４３号公報に示
されるような方法が開示されているが（図４８）、この
方法によって前記界面に窒素を注入するためには、厚い
サイドウォール絶縁膜の膜厚分（図４８中のｈ部分）を
透過させるだけの高いエネルギーで窒素イオンを注入し
なければならず、ゲート酸化膜とシリコン基板界面にも
窒素が注入されてしまい、ゲート酸化膜へのダメージや
チャネル移動度の低下など、トランジスタ特性が劣化す
るという問題点がある。また、斜め回転イオン注入法に
よって窒素をサイドウォール絶縁膜下の領域に注入する
方法も同時に開示されているが（図４９）、この方法で
は、シリコン基板の内部にしか注入できず、サイドウォ
ール絶縁膜とシリコン基板界面あるいはそれよりも浅い
サイドウォール絶縁膜中の位置に注入するのは困難であ
り、十分な界面準位の低減効果が望めない。なお、図４
８、４９において8aは窒素注入後の窒素の注入領域を示
す。

【００１０】

【発明が解決しようとする課題】従来の窒素添加におけ
るＭＯＳトランジスタでは、窒素が添加されている領域
が、サイドウォール絶縁膜とシリコン基板とが接する面
の全領域かつ窒素の濃度ピークがサイドウォール絶縁膜
とシリコン基板との界面よりもシリコン基板方向に深い
位置に存在していたため、窒素添加による拡散層抵抗が
上昇してしまい、電流駆動能力が低下するといったよう
な問題点があった。

【００１１】また、イオン注入技術を用いて窒素をサイ
ドウォール絶縁膜とシリコン基板との界面近傍に注入す
る場合において、サイドウォール絶縁膜からシリコン基
板に向かう深さ方向における窒素の濃度ピークを界面あ
るいは界面よりも浅い位置に注入するためには、厚いサ
イドウォール絶縁膜の膜厚分を透過させるだけの飛程と
なるような高い加速エネルギーで窒素イオンを注入しな
ければならないため、ゲート酸化膜とシリコン基板との
界面にも窒素が注入される結果、窒素イオン注入による
ゲート酸化膜のダメージやゲート酸化膜とシリコン基板
界面での窒素原子によるチャネルの移動度の低下など、
トランジスタ特性が劣化するという製造法上の問題点が
あった。

【００１２】本発明は、上記のような問題点を解決する
ためになされたもので、拡散層抵抗を上昇させることな
くホットキャリア耐性向上を可能とする半導体装置およ
びその製造方法を提供することを目的とする。

【００１３】

【課題を解決するための手段】請求項１に係る半導体装
置は、半導体基板と、前記半導体基板上の一部に設けら
れた第１の絶縁膜と、この第１の絶縁膜上に設けられた
電極と、この電極を挟んで両側に前記半導体基板上に設
けられた第２の絶縁膜と、この第２の絶縁膜の下の半導
体基板内に設けられた第１のソースおよびドレイン領域
と、この第１のソースおよびドレイン領域に隣接する半
導体基板内に設けられた第２のソースおよびドレイン領
域とを備え、前記第２の絶縁膜および前記第１のドレイ
ン領域に窒素が添加され、かつ前記第２の絶縁膜から前
記半導体基板に向かう深さ方向における前記窒素の濃度
ピークが、前記第２の絶縁膜と前記半導体基板との界面
または前記界面近傍のより浅い位置に存在することを特
徴とする。

【００１４】さらに、前記第１のドレイン領域におい
て、前記窒素は、前記第１の絶縁膜に近い位置に選択的
に存在することを特徴とする。

【００１５】請求項３に係る半導体装置の製造方法は、
半導体基板上の一部に第１の絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、前記電極を挟む
位置の半導体基板内に不純物を注入する工程と、前記電
極の側面および前記電極を挟む位置の半導体基板内上に
少なくとも２層以上からなる第２の絶縁膜を形成する工
程と、前記電極および第２の絶縁膜をマスクとして前記
半導体基板内に不純物を注入する工程と、前記第２の絶
縁膜の多層膜の内、最表層の絶縁膜のみをエッチングす
る工程の後に、窒素を注入する工程とを備えたことを特
徴とする。

【００１６】さらに、前記窒素の注入は、前記第１の絶
縁膜には窒素が到達せず、かつ第２の絶縁膜およびその
下の半導体基板に到達するように行うことを特徴とす
る。

【００１７】半導体基板上の一部に第１の絶縁膜を形成
する工程と、前記絶縁膜上に電極を形成する工程と、前
記電極を挟む位置の前記半導体基板内に不純物を注入す
る工程と、前記電極の側面および前記電極を挟む位置の
半導体基板内に少なくとも２層以上からなる第２の絶縁
膜を形成する工程と、前記電極および第２の絶縁膜をマ
スクとして前記半導体基板内に不純物を注入する工程
と、前記第２の絶縁膜の多層膜の内、他の層に挟まれた
絶縁膜又は前記電極と他の層に挟まれた絶縁膜を部分的
にエッチングする工程の後に窒素を注入する工程とを備
えたことを特徴とする。

【００１８】さらに、前記窒素の注入は、前記第１の絶
縁膜には窒素が到達せず、かつ第２の絶縁膜のない領域
と第２の絶縁膜下の特定の領域にのみ選択的に窒素が到
達するように行うことを特徴とする。

【００１９】請求項３乃至６のいずれかに係る半導体装
置の製造方法は、前記第２の絶縁膜下への前記窒素の注
入が自己整合的に行われることを特徴とする。

【００２０】

【発明の実施の形態】

発明の実施の形態１.次に、本発明の第１の実施の形態
について説明する。図１は本発明の第１の実施の形態に
係るＬＤＤ構造のＮ型ＭＯＳトランジスタの断面構造図
である。図１において、１はＰ型シリコン基板、２はＰ
型シリコン基板１上に形成された素子分離酸化膜、３は
Ｐ型シリコン基板１上に形成されたゲート酸化膜、４は
ゲート酸化膜３上に形成されたゲート電極、5bはＰ型シ
リコン基板１中に形成されたｎ型の低濃度ソースおよび
ドレイン領域、6bは同高濃度ソースおよびドレイン領
域、8bは窒素の添加領域、12b は本実施の形態における
サイドウォール絶縁膜、９は上層電極10との絶縁を行う
ための層間絶縁膜、10は上層電極であるＡｌ配線であ
る。

【００２１】本実施の形態では、サイドウォール絶縁膜
からシリコン基板に向かう深さ方向における窒素の濃度
ピークが界面あるいは界面よりも浅い位置に添加されて
いる構造となっている。

【００２２】次に、図１に示すＮ型ＭＯＳトランジスタ
の製造方法について説明する。まず、素子分離酸化膜の
形成からゲート電極形成までは、前記従来例で説明した
製造工程と同一あるいはそれに相当するものである。次
に、ゲート電極４をマスクに自己整合的にヒ素イオンを
注入し、ｎ型の低濃度ソースおよびドレイン領域5aを形
成する（ＬＤＤ形成完了）（図２）。次に、ＣＶＤ法に
より窒化膜12a（ＳｉＮ）および酸化膜13a （ＢＰＳ
Ｇ）をそれぞれ２００Å、１５００Å堆積し、これをエ
ッチバックすることによって２層構造のサイドウォール
絶縁膜12b および13b をゲート電極側壁に形成する
（図３〜図４）。次に、ゲート電極４および２層構造の
サイドウォール絶縁膜12b および13b をマスクに自己整
合的にヒ素イオンを注入し、ｎ型の高濃度ソースおよび
ドレイン領域6aを形成する（図５）。次に、サイドウォ
ール絶縁膜13b （ＢＰＳＧ）の部分のみを選択的にエッ
チングし、残りのサイドウォール絶縁膜の部分12b （Ｓ
ｉＮ）を残してＬ字型のサイドウォール絶縁膜12b を形
成する（図６）。この際、エッチングの方法は何でもよ
いが、本実施の形態では、フッ化水素ガス（ＨＦ）を用
いて選択エッチングを行っている。本実施の形態では、
サイドウォール絶縁膜を２層構造としたが、これは２層
以上であれば何層でもよく、他の層に比較してエッチン
グ選択比が大きくとれる膜種（本実施の形態においては
ＢＰＳＧ）が最表面にでるような構造になっていればよ
い。また、多層構造のサイドウォールの内、シリコン基
板と直接接する最下層の膜は、熱処理時に膜中の不純物
がシリコン基板中に拡散し素子特性を劣化させないよう
なものを選択することが望ましい。ただし、最下層膜を
ソースおよびドレインの拡散源として併用する場合、例
えばＢＰＳＧ等をソース、ドレインの不純物拡散源とし
て用いる場合は、これを最下層の膜とすることができ
る。次に、Ｌ字型サイドウォール絶縁膜12b を有するゲ
ート電極４をマスクに自己整合的に窒素イオンを注入
し、Ｌ字型サイドウォール絶縁膜12b とシリコン基板と
の界面近傍に窒素の添加領域8aを形成する（図７）。こ
の時の窒素イオンの注入条件は、ゲート酸化膜３には窒
素が到達せず、かつサイドウォール絶縁膜12b の薄くな
っている部分（図７中のＬの部分）とシリコン基板界面
近傍に窒素の濃度ピークが存在するような条件を選択す
る。本実施の形態では、例えば、加速エネルギーを２５
ＫｅＶ、ドーズ量は所望のトランジスタ特性が得られる
程度の添加量を選択すればよく、例えば、４×１０¹⁵／
ｃｍ²程度がよい。さらに浅い位置に窒素イオンを注入
するためには、例えば、窒素イオンを１０ＫｅＶ、ドー
ズ量を２×１０¹⁵／ｃｍ²とすればよく、サイドウォー
ル絶縁膜とシリコン基板界面の位置から５０Å程度、サ
イドウォール絶縁膜側に窒素の濃度ピークを設定するこ
とができる。不純物の深さ方向の組成分布は、オージェ
（AugerElectron Spectroscopy ）電子分光法またはＳ
ＩＭＳ（Secondary Ion Mass Spectrometry ）の分析手
法を用いて測定する。また、窒素イオンを注入する際の
イオン種は、Ｎ⁺以外にもＮ₂ ⁺あるいは窒素の化合物
等でもよく、この場合には質量が大きくなるため、さら
に浅く窒素を注入することができる。これらは、閾値電
圧、飽和電流特性等、所望の特性が得られるよう、プロ
セス条件的に最適なものを選択すればよい。最後に、大
気圧のＡｒ雰囲気において、８５０℃、３０分程度の熱
処理を加え、注入した不純物層を活性化することによっ
て、ヒ素および窒素の不純物領域、5b,6b および8bを形
成し（ゲート電極中のヒ素の不純物領域は省略する）、
Ｎ型のＬＤＤ構造ＭＯＳトランジスタを完成させる（図
８）。

【００２３】以上の説明では、Ｎ型のＭＯＳトランジス
タの場合についてのみ示したが、Ｐ型のＭＯＳトランジ
スタの場合であってもよい。また、ゲート電極はポリシ
リコンのみの場合を示したが、金属シリサイドおよびポ
リシリコンの２層構造であってもよいのはもちろんであ
る。

【００２４】発明の実施の形態２.次に、本発明の第２
の実施の形態について説明する。図９は本発明の第２
の実施の形態によるＮ型ＭＯＳトランジスタを示した断
面構造図である。図９において、１はＰ型シリコン基
板、２はＰ型シリコン基板1上に形成された素子分離酸
化膜、３はＰ型シリコン基板１上に形成されたゲート酸
化膜、４はゲート酸化膜３上に形成されたゲート電極、
5bはＰ型シリコン基板１中に形成されたｎ型の低濃度ソ
ースおよびドレイン領域、6bは同高濃度ソースおよびド
レイン領域、8bおよび8dは窒素の添加領域、12b は本実
施の形態におけるサイドウォール絶縁膜、９は上層電極
10との絶縁を行うための層間絶縁膜、10は上層電極であ
るＡｌ配線である。

【００２５】本実施の形態は、図４６に示す従来のゲー
ト酸化膜への窒素の添加によるゲート酸化膜とシリコン
基板との界面準位の低減効果と前記実施の形態１におけ
るサイドウォール絶縁膜とシリコン基板との界面近傍へ
の窒素の添加による界面準位の低減効果との併用によ
り、さらにホットエレクトロン耐性を向上させたもので
ある。

【００２６】次に、図９に示すＮ型ＭＯＳトランジスタ
の製造方法について説明する。前記ＬＤＤ構造の製造方
法において、図３９に示す工程を経た後、成膜したポリ
シリコン膜中に窒素イオンを注入する（図１０）。この
時の注入条件としては、最後に不純物を活性化させるた
めの熱処理を行った際、熱拡散により窒素がゲート酸化
膜中に偏析し窒素の濃度ピークが酸化膜中に存在するよ
うな条件で注入する。次に、図１１に示すようにフォト
リソグラフィーを用いてゲート電極の形状にレジスト11
をパターニングした後、前記レジスト11をマスクとした
異方性エッチングによりポリシリコン４および酸化膜
２、酸化膜３をエッチングし、ゲート電極４およびゲー
ト酸化膜３を形成する。次に、ゲート電極４をマスクに
自己整合的にヒ素イオンを注入し、ｎ型の低濃度ソース
およびドレイン領域5aを形成する（ＬＤＤ形成完了）
（図１２）。次に、ＣＶＤ法により窒化膜12a （Ｓｉ
Ｎ）および酸化膜13a （ＢＰＳＧ）をそれぞれ２００
Å、１５００Å堆積し、これをエッチバックすることに
よって２層構造のサイドウォール絶縁膜12b および13b
をゲート電極側壁に形成する（図１３〜図１４）。次
に、ゲート電極４および２層構造のサイドウォール絶縁
膜12b 、13b をマスクに自己整合的にヒ素イオンを注入
し、ｎ型の高濃度ソースおよびドレイン領域6aを形成す
る（図１５）。次に、サイドウォール絶縁膜13b （ＢＰ
ＳＧ）の部分のみを選択的にエッチングし、残りのサイ
ドウォール絶縁膜の部分12b （ＳｉＮ）を残してＬ字型
のサイドウォール絶縁膜12b を形成する（図１６）。こ
の際、エッチングの方法は何でもよいが、本実施の形態
では、フッ化水素ガス（ＨＦ）を用いて選択エッチング
を行っている。本実施の形態では、サイドウォール絶縁
膜を２層構造としたが、これは２層以上であれば何層で
もよく、他の層に比較してエッチング選択比が大きくと
れる膜種（本実施の形態においてはＢＰＳＧ）が最表面
にでるような構造になっていればよい。また、多層構造
のサイドウォールのうちシリコン基板と直接接する最下
層の膜は、熱処理時に膜中の不純物がシリコン基板中に
拡散し素子特性を劣化させないようなものを選択するの
が望ましい。ただし、前述したように、最下層膜をソー
スおよびドレインの拡散源として併用する場合、例えば
ＢＰＳＧ等をソース、ドレインの不純物拡散源として用
いる場合は、これを最下層の膜とすることができる。次
に、Ｌ字型サイドウォール絶縁膜12b を有するゲート電
極４をマスクに自己整合的に窒素イオンを注入し、Ｌ字
型サイドウォール絶縁膜12b とシリコン基板との界面近
傍に窒素の添加領域8aを形成する（図１７）。この時の
窒素の注入条件は、ゲート酸化膜３には窒素が到達せ
ず、かつサイドウォール絶縁膜12b の薄くなっている部
分とシリコン基板界面近傍に窒素の濃度ピークが存在す
るような条件を選択する。本実施の形態では、例えば、
加速エネルギーを２５ＫｅＶ、ドーズ量は所望のトラン
ジスタ特性が得られる程度の添加量を選択すればよく、
例えば、４×１０¹⁵／ｃｍ²程度がよい。さらに浅い位
置に窒素を注入するためには、例えば、窒素イオンを１
０ＫｅＶ、ドーズ量を２×１０¹⁵／ｃｍ²とすればよ
く、サイドウォール絶縁膜とシリコン基板界面の位置か
ら５０Å程度、サイドウォール絶縁膜側に窒素の濃度ピ
ークを設定することができる。不純物の深さ方向の組成
分布は、オージェ（Auger Electron Spectroscopy ）電
子分光法またはＳＩＭＳ（Secondary Ion Mass Spectro
metry ）の分析手法を用いて測定する。また、窒素イオ
ンを注入する際のイオン種は、Ｎ⁺以外にもＮ₂ ⁺ある
いは窒素の化合物等でもよく、この場合には質量が大き
くなるため、さらに浅く窒素を注入することができる。
これらは、閾値電圧、飽和電流特性等、所望の特性が得
られるよう、プロセス条件的に最適なものを選択すれば
よい。最後に、大気圧のＡｒ雰囲気において、８５０
℃、３０分程度の熱処理を加え、注入した不純物層を活
性化することによって、ヒ素および窒素の不純物領域、
5b,6b および8bを形成し、Ｎ型のＬＤＤ構造ＭＯＳトラ
ンジスタを完成させる（図１８）。

【００２７】発明の実施の形態３.次に、本発明の第３
の実施の形態について説明する。図１９は本発明の第３
の実施の形態によるＮ型ＭＯＳトランジスタの断面構造
図である。図１９において、１はＰ型シリコン基板、２
はＰ型シリコン基板１上に形成された素子分離酸化膜、
３はＰ型シリコン基板１上に形成されたゲート酸化膜、
４はゲート酸化膜３上に形成されたゲート電極、5bはＰ
型シリコン基板１中に形成されたｎ型の低濃度ソースお
よびドレイン領域、6bは同高濃度ソースおよびドレイン
領域、8bは窒素の添加領域、14は本実施の形態における
サイドウォール絶縁膜、15はサイドウォール絶縁膜14中
に設けられた凹型の溝部、９は上層電極10との絶縁を行
うための層間絶縁膜、10は上層電極であるＡｌ配線であ
る。

【００２８】本実施の形態において、添加された窒素は
サイドウォール絶縁膜14で覆われていないｎ型の高濃度
ソースおよびドレイン領域6bとサイドウォール絶縁膜14
の凹型になった薄いサイドウォール絶縁膜とシリコン基
板界面近傍の領域にのみ添加されている構造となってい
る。サイドウォール絶縁膜中の溝部の横方向の位置は、
ゲート電極に近ければ近いほどホットエレクトロンに対
する抑制効果は大きくなる。これは、ホットエレクトロ
ンがｎ型の低濃度ドレイン領域とチャネルの近傍で最も
発生しやすいからであるが、閾値電圧や飽和電流特性
等、所望の特性が得られるような位置に設定すればよ
い。

【００２９】次に、図１９に示すＮ型ＭＯＳトランジス
タの製造方法について説明する。まず、素子分離酸化膜
の形成からゲート電極形成までは、実施の形態１と同様
に、前記従来例で説明した製造工程と同一あるいはそれ
に相当するものである。次に、ゲート電極４をマスクに
自己整合的にヒ素イオンを注入し、ｎ型の低濃度ソース
およびドレイン領域5aを形成する（図２０）。次に、Ｃ
ＶＤ法により、酸化膜16a （ＴＥＯＳ）、酸化膜17a
（ＮＳＧ）および窒化膜18a （ＳｉＮ）をそれぞれ２０
０Å、２００Å、１５００Å堆積し、これをエッチバッ
クすることによって３層構造のサイドウォール絶縁膜を
ゲート電極４の側壁に形成する（図２１〜図２２）。次
に、３層構造のサイドウォール絶縁膜を有するゲート電
極４をマスクに自己整合的にヒ素イオンを注入し、ｎ型
の高濃度ソースおよびドレイン領域6aを形成する（図２
３）。次に、３層構造サイドウォール絶縁膜の酸化膜16
b （ＴＥＯＳ）の部分のみを選択的にエッチングし、残
りのサイドウォール絶縁膜の部分、酸化膜17b （ＮＳ
Ｇ）、窒化膜18b （ＳｉＮ）を残して凹型の溝を有する
３層構造のサイドウォール絶縁膜を形成する（図２
４）。エッチングの方法は何でもよいが、サイドウォー
ル絶縁膜の部分18b が消失してしまわないように制御す
る。本実施の形態では、実施の形態１と同様、フッ化水
素ガス（ＨＦ）により酸化膜16b （ＴＥＯＳ）を選択的
にエッチングする。本実施例ではサイドウォール絶縁膜
を３層構造としたが、これは２層以上なら何層構造でも
よく、他の層（ゲート電極膜を含めて）に比較してエッ
チング選択比の大きくとれる膜（本実施例ではＴＥＯＳ
酸化膜を用いた）を、同一条件でエッチングする時のエ
ッチング速度が遅い膜（ＳｉＮ窒化膜とＮＳＧ酸化膜ま
たはゲート電極膜）で挟まれた構造となっていればよ
い。また、サイドウォール絶縁膜溝部の横方向の位置
は、多層構造のサイドウォールの膜種および膜厚の種々
の組み合わせにより任意に設定できる。ただし、多層構
造のサイドウォールのうち、シリコン基板と直接接する
最下層の膜は熱処理時に膜中の不純物がシリコン基板中
に拡散し、素子特性を劣化させないようなものを選択す
る必要があるが、前述したように最下層膜をソースおよ
びドレインの拡散源として併用する場合、例えばＢＰＳ
Ｇ等をソース、ドレインの不純物拡散源として用いる場
合は、これを最下層の膜とすることができる。次に、凹
型の溝部があるサイドウォール絶縁膜を有するゲート電
極４をマスクに自己整合的に窒素イオンを注入し、３層
構造になっているサイドウォール絶縁膜の凹型の溝部直
下のサイドウォール絶縁膜とシリコン基板界面近傍に窒
素の添加領域8aを形成する（図２５）。この時の窒素の
注入条件は、ゲート酸化膜３には窒素Ｎが到達せず、か
つサイドウォール絶縁膜のない領域（図２５中のｒの部
分）と凹型になった薄いサイドウォール絶縁膜とシリコ
ン基板界面近傍にのみ窒素が到達するような条件を選択
する。本実施の形態では、例えば、加速エネルギーを２
５ＫｅＶ、ドーズ量は所望のトランジスタ特性が得られ
る程度の添加量を選択すればよく、例えば、４×１０¹⁵
／ｃｍ²程度がよい。さらに浅い位置に窒素を注入する
ためには、例えば、窒素イオンを１０ＫｅＶ、ドーズ量
を２×１０¹⁵／ｃｍ²とすればよく、サイドウォール絶
縁膜とシリコン基板界面の位置から５０Å程度、サイド
ウォール絶縁膜側に窒素の濃度ピークを設定することが
できる。また、窒素イオンを注入する際のイオン種は、
Ｎ⁺以外にもＮ₂ ⁺あるいは窒素の化合物等でもよく、
これはイオンの質量を大きくし、さらに浅く窒素を注入
することができる。これらは、閾値電圧、飽和電流特性
等、所望の特性が得られるよう、プロセス条件的に最適
なものを選択すればよい。最後に、大気圧のＡｒ雰囲気
において、８５０℃、３０分程度の熱処理を加え、注入
した不純物層を活性化し、ヒ素および窒素の不純物領
域、5b,6b および8bを形成し、Ｎ型のＬＤＤ構造ＭＯＳ
トランジスタを完成させる（図２６）。

【００３０】発明の実施の形態４.次に、本発明の第４
の実施の形態について説明する。図２７は本発明の第４
の実施の形態によるＮ型ＭＯＳトランジスタを示した断
面構造図である。図２７において、１はＰ型シリコン基
板、２はＰ型シリコン基板１上に形成された素子分離酸
化膜、３はＰ型シリコン基板１上に形成されたゲート酸
化膜、４はゲート酸化膜３上に形成されたゲート電極、
5bはＰ型シリコン基板１中に形成されたｎ型の低濃度ソ
ースおよびドレイン領域、6bは同高濃度ソースおよびド
レイン領域、8bおよび8dは窒素の添加領域、14は本実施
の形態におけるサイドウォール絶縁膜、15はサイドウォ
ール絶縁膜14中に設けられた凹型の溝部、９は上層電極
10との絶縁を行うための層間絶縁膜、10は上層電極であ
るＡｌ配線である。そのうち、8dはゲート酸化膜中の窒
素の添加領域を示す。

【００３１】本実施の形態は、図４６に示す従来のゲー
ト酸化膜への窒素の添加によるゲート酸化膜とシリコン
基板との界面準位の低減効果と前記実施の形態３におけ
るサイドウォール絶縁膜とシリコン基板との界面近傍へ
の窒素の添加による界面準位の低減効果との併用によ
り、さらにホットエレクトロン耐性を向上させたもので
ある。

【００３２】次に、図２７に示すＮ型ＭＯＳトランジス
タの製造方法について説明する。前記ＬＤＤ構造の製造
方法において、図３９に示す工程を経た後、成膜したポ
リシリコン膜中に窒素イオンを注入する（図２９）。こ
の時の注入条件としては、最後に不純物を活性化させる
ための熱処理を行った際、熱拡散により窒素がゲート酸
化膜中に偏析し窒素の濃度ピークが酸化膜中に存在する
ような条件で注入する。次に、図３０に示すようにフォ
トリソグラフィーを用いてゲート電極の形状にレジスト
11をパターニングした後、前記レジスト11をマスクとし
て、異方性エッチングによりポリシリコン４および酸化
膜２、酸化膜３をエッチングし、ゲート電極４およびゲ
ート酸化膜３を形成する。次に、ゲート電極４をマスク
に自己整合的にヒ素イオンを注入し、ｎ型の低濃度ソー
スおよびドレイン領域5aを形成する（図３１）。次に、
ＣＶＤ法により、酸化膜16a （ＴＥＯＳ）、酸化膜17a
（ＮＳＧ）および窒化膜18a （ＳｉＮ）をそれぞれ２０
０Å、２００Å、１５００Å堆積し、これをエッチバッ
クすることによって３層構造のサイドウォール絶縁膜を
ゲート電極４の側壁に形成する（図３２〜図３３）。次
に、３層構造のサイドウォール絶縁膜を有するゲート電
極４をマスクに自己整合的にヒ素イオンを注入し、ｎ型
の高濃度ソースおよびドレイン領域6aを形成する（図３
４）。次に、３層構造サイドウォール絶縁膜の酸化膜16
b （ＴＥＯＳ）の部分のみを選択的にエッチングし、残
りのサイドウォール絶縁膜の部分、酸化膜17b （ＮＳ
Ｇ）、窒化膜18b （ＳｉＮ）を残して凹型の溝を有する
３層構造のサイドウォール絶縁膜を形成する（図３
５）。エッチングの方法は何でもよいが、サイドウォー
ル絶縁膜の部分18b が消失してしまわないように制御す
る。本実施の形態では、実施の形態１と同様、フッ化水
素ガス（ＨＦ）により酸化膜16b （ＴＥＯＳ）を選択的
にエッチングする。本実施例ではサイドウォール絶縁膜
を３層構造としたが、これは２層以上なら何層構造でも
よく、他の層（ゲート電極膜を含めて）に比較してエッ
チング選択比の大きくとれる膜（本実施例ではＴＥＯＳ
酸化膜を用いた）を、同一条件でエッチングする時のエ
ッチング速度が遅い膜（ＳｉＮ窒化膜とＮＳＧ酸化膜ま
たはゲート電極膜）で挟まれた構造となっていればよ
い。また、サイドウォール絶縁膜溝部の横方向の位置
は、多層構造のサイドウォールの膜種および膜厚の種々
の組み合わせにより任意に設定できる。ただし、多層構
造のサイドウォールのうち、シリコン基板と直接接する
最下層の膜は熱処理時に膜中の不純物がシリコン基板中
に拡散し、素子特性を劣化させないようなものを選択す
ることが望ましいが、前述したように最下層膜をソース
およびドレインの拡散源として併用する場合、例えばＢ
ＰＳＧ等をソース、ドレインの不純物拡散源として用い
る場合は、これを最下層の膜とすることができる。次
に、凹型の溝部があるサイドウォール絶縁膜を有するゲ
ート電極４をマスクに自己整合的に窒素イオンを注入
し、３層構造になっているサイドウォール絶縁膜の凹型
の溝部直下のサイドウォール絶縁膜とシリコン基板界面
近傍に窒素の添加領域8aを形成する（図３６）。この時
の窒素の注入条件は、ゲート酸化膜３には窒素Ｎが到達
せず、かつサイドウォール絶縁膜のない領域と凹型にな
った薄いサイドウォール絶縁膜とシリコン基板界面近傍
にのみ窒素が到達するような条件を選択する。本実施の
形態では、例えば、加速エネルギーを２５ＫｅＶ、ドー
ズ量は所望のトランジスタ特性が得られる程度の添加量
を選択すればよく、例えば、４×１０¹⁵／ｃｍ²程度が
よい。さらに浅い位置に窒素を注入するためには、例え
ば、窒素イオンを１０ＫｅＶ、ドーズ量を２×１０¹⁵／
ｃｍ²とすればよく、サイドウォール絶縁膜とシリコン
基板界面の位置から５０Å程度、サイドウォール絶縁膜
側に窒素の濃度ピークを設定することができる。また、
窒素イオンを注入する際のイオン種は、Ｎ⁺以外にもＮ
₂ ⁺あるいは窒素の化合物等でもよく、これはイオンの
質量を大きくし、さらに浅く窒素を注入することができ
る。これらは、閾値電圧、飽和電流特性等、所望の特性
が得られるよう、プロセス条件的に最適なものを選択す
ればよい。最後に、大気圧のＡｒ雰囲気において、８５
０℃、３０分程度の熱処理を加え、注入した不純物層を
活性化することによって、ヒ素および窒素の不純物領
域、5b、6b、8bおよび8dを形成し、Ｎ型のＬＤＤ構造Ｍ
ＯＳトランジスタを完成させる（図３７）。

【００３３】

【発明の効果】第１の発明によれば、添加された窒素の
濃度ピークがサイドウォール絶縁膜とシリコン基板との
界面または前記界面よりも浅い位置に存在するので、拡
散層抵抗の上昇を抑制しつつ、左記界面での界面準位を
低減できるので、ホットキャリア耐性向上が可能とな
る。

【００３４】第２の発明によれば、添加された窒素の濃
度ピークがサイドウォール絶縁膜とシリコン基板との界
面または前記界面よりも浅い位置に存在し、かつ特定の
領域に限定されているので、拡散層抵抗の上昇をさらに
抑制しつつ左記界面での界面準位を低減でき、ホットキ
ャリア耐性向上が可能となる。

【００３５】第３の発明によれば、多層膜のサイドウォ
ール絶縁膜を形成し、その内最表層の絶縁膜をエッチン
グすることによってＬ字型の薄いサイドウォール絶縁膜
を形成できるので、イオン注入技術を用いた窒素添加法
においても、窒素をサイドウォール絶縁膜とシリコン基
板との界面あるいは界面よりもサイドウォール絶縁膜側
の浅い位置に添加することが可能となる。

【００３６】第４の発明によれば、窒素を高濃度ドレイ
ン領域およびサイドウォール絶縁膜とシリコン基板との
界面近傍にのみ添加できるので、その部分におけるホッ
トキャリア耐性が向上するとともに、ゲート酸化膜への
ダメージや酸化膜とシリコン界面の窒素原子によるチャ
ネル移動度の低下等、素子特性の劣化を防止することが
可能となる。

【００３７】第５の発明によれば、添加された窒素の濃
度ピークがサイドウォール絶縁膜とシリコン基板との界
面または前記界面よりも浅い位置に存在し、かつ特定の
領域に限定されているので、拡散層抵抗の上昇をさらに
抑制しつつ左記界面での界面準位を低減でき、ホットキ
ャリア耐性向上が可能となる。

【００３８】第６の発明によれば、窒素を高濃度ドレイ
ン領域およびサイドウォール絶縁膜とシリコン基板との
界面の特定の位置にのみ添加するので、低濃度ドレイン
領域の拡散層抵抗を上昇させることなく、その部分にお
けるホットキャリア耐性を向上させることができるとと
もに、ゲート酸化膜へのダメージや酸化膜とシリコン界
面の窒素原子によるチャネル移動度の低下等、素子特性
の劣化を防止することが可能となる。

【００３９】第７の発明によれば、窒素の注入が自己整
合的に行われるため、工程の簡略化が可能となる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの断面構造図である。

【図２】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの製造工程断面図であ
る。

【図３】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの製造工程断面図であ
る。

【図４】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの製造工程断面図であ
る。

【図５】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの製造工程断面図であ
る。

【図６】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの製造工程断面図であ
る。

【図７】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの製造工程断面図であ
る。

【図８】本発明に係る半導体装置の第１の実施の形態
におけるＮ型ＭＯＳトランジスタの製造工程断面図であ
る。

【図９】本発明に係る半導体装置の第２の実施の形態
におけるＮ型ＭＯＳトランジスタの断面構造図である。

【図１０】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１１】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１２】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１３】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１４】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１５】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１６】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１７】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１８】本発明に係る半導体装置の第２の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図１９】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの断面構造図であ
る。

【図２０】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２１】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２２】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２３】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２４】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２５】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２６】本発明に係る半導体装置の第３の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２７】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの断面構造図であ
る。

【図２８】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図２９】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３０】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３１】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３２】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３３】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３４】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３５】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３６】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３７】本発明に係る半導体装置の第４の実施の形
態におけるＮ型ＭＯＳトランジスタの製造工程断面図で
ある。

【図３８】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの断面図である。

【図３９】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの製造工程断面図である。

【図４０】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの製造工程断面図である。

【図４１】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの製造工程断面図である。

【図４２】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの製造工程断面図である。

【図４３】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの製造工程断面図である。

【図４４】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの製造工程断面図である。

【図４５】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの製造工程断面図である。

【図４６】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの断面構造図である。

【図４７】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの断面構造図である。

【図４８】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの断面構造図である。

【図４９】従来例に係る半導体装置のＮ型ＭＯＳトラ
ンジスタの断面構造図である。

【符号の説明】

３ゲート酸化膜４ゲート電極５低濃度ソースおよびドレイン領域６高濃度ソースおよびドレイン領域８窒素添加領
域１２ａ絶縁窒化膜（ＳｉＮ）１２ｂサイド
ウォール絶縁膜１３ａ絶縁酸化膜（ＢＰＳＧ）１３ｂサイド
ウォール絶縁膜１４サイドウォール絶縁膜１５サイドウォール絶縁膜中の凹型溝部１６ａ絶縁酸化膜（ＴＥＯＳ）１６ｂサイド
ウォール絶縁膜１７ａ絶縁酸化膜（ＮＳＧ）１７ｂサイド
ウォール絶縁膜１８ａ絶縁窒化膜（ＳｉＮ）１８ｂサイド
ウォール絶縁膜

Claims

【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板上の一部
に設けられた第１の絶縁膜と、この第１の絶縁膜上に設
けられた電極と、この電極を挟んで両側に前記半導体基
板上に設けられた第２の絶縁膜と、この第２の絶縁膜の
下の半導体基板内に設けられた第１のソースおよびドレ
イン領域と、この第１のソースおよびドレイン領域に隣
接する半導体基板内に設けられた第２のソースおよびド
レイン領域とを備え、前記第２の絶縁膜および前記第１
のドレイン領域に窒素が添加され、かつ前記第２の絶縁
膜から前記半導体基板に向かう深さ方向における前記窒
素の濃度ピークが、前記第２の絶縁膜と半導体との界面
または界面近傍より浅い位置に存在することを特徴とす
る半導体装置。
【請求項２】前記第１のドレイン領域において窒素は
前記第１の絶縁膜に近い位置に選択的に存在することを
特徴とする請求項１に記載の半導体装置。
【請求項３】半導体基板上の一部に第１の絶縁膜を形
成する工程と、前記絶縁膜上に電極を形成する工程と、
前記電極を挟む位置の半導体基板内に不純物を注入する
工程と、前記電極の側面および前記電極を挟む位置の半
導体基板上に少なくとも２層以上からなる第２の絶縁膜
を形成する工程と、前記電極および第２の絶縁膜をマス
クとして前記半導体基板内に不純物を注入する工程と、
前記第２の絶縁膜の多層膜の内、最表層の絶縁膜をエッ
チングする工程の後に窒素を注入する工程とを備えたこ
とを特徴とする半導体装置の製造方法。
【請求項４】前記窒素の注入は前記第１の絶縁膜には
窒素が到達せず、かつ第２の絶縁膜およびその下の半導
体基板に到達するように行うことを特徴とする請求項３
に記載の半導体装置の製造方法。
【請求項５】半導体基板上の一部に第１の絶縁膜を形
成する工程と、前記絶縁膜上に電極を形成する工程と、
前記電極を挟む位置の前記半導体基板内に不純物を注入
する工程と、前記電極の側面および前記電極を挟む位置
の半導体基板内に少なくとも２層以上からなる第２の絶
縁膜を形成する工程と、前記電極および第２の絶縁膜を
マスクとして前記半導体基板内に不純物を注入する工程
と、前記第２の絶縁膜の多層膜の内、他の層に挟まれた
絶縁膜又は前記電極と他の層に挟まれた絶縁膜を部分的
にエッチングする工程の後に窒素を注入する工程とを備
えたことを特徴とする半導体装置の製造方法。
【請求項６】前記窒素の注入は、前記第１の絶縁膜に
は窒素が到達せず、かつ第２の絶縁膜およびそれに隣接
する半導体基板内に到達するように行うことを特徴とす
る請求項５に記載の半導体装置の製造方法。
【請求項７】前記第２の絶縁膜下への前記窒素の注入
は、自己整合的に行われることを特徴とする請求項３乃
至６のいずれかに記載の半導体装置の製造方法。