JPH09181201A - マスクrom - Google Patents
マスクromInfo
- Publication number
- JPH09181201A JPH09181201A JP7336276A JP33627695A JPH09181201A JP H09181201 A JPH09181201 A JP H09181201A JP 7336276 A JP7336276 A JP 7336276A JP 33627695 A JP33627695 A JP 33627695A JP H09181201 A JPH09181201 A JP H09181201A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- word line
- type
- cells
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 フラットNOR型マスクROMでは、1本の
ワード線に複数個のONセルが接続されると、各セルの
チャネルが連続されるため、抵抗、容量が増大され、充
電時間が長くなり、読み出し速度が低下される。 【解決手段】 第1導電型の半導体層11にビット線と
しての複数本の第2導電型の拡散層12が配列形成さ
れ、かつこれら拡散層に直交するようにワード線として
のゲート14がゲート絶縁膜13を介して形成されてな
るフラットNOR型メモリセルを有するマスクROMに
おいて、ワード線の方向に一定のセル数間隔でOFFセ
ル15を設ける。OFFセルは、ワード線14に印加さ
れるゲート電圧ではONしないセルであり、例えば、チ
ャネル領域に第1導電型の不純物がイオン注入されたセ
ルとして構成される。
ワード線に複数個のONセルが接続されると、各セルの
チャネルが連続されるため、抵抗、容量が増大され、充
電時間が長くなり、読み出し速度が低下される。 【解決手段】 第1導電型の半導体層11にビット線と
しての複数本の第2導電型の拡散層12が配列形成さ
れ、かつこれら拡散層に直交するようにワード線として
のゲート14がゲート絶縁膜13を介して形成されてな
るフラットNOR型メモリセルを有するマスクROMに
おいて、ワード線の方向に一定のセル数間隔でOFFセ
ル15を設ける。OFFセルは、ワード線14に印加さ
れるゲート電圧ではONしないセルであり、例えば、チ
ャネル領域に第1導電型の不純物がイオン注入されたセ
ルとして構成される。
Description
【0001】
【発明の属する技術分野】本発明は情報を固定的に記憶
したマスクROMに関し、特にフラットNOR型メモリ
セルからなるマスクROMに関する。
したマスクROMに関し、特にフラットNOR型メモリ
セルからなるマスクROMに関する。
【0002】
【従来の技術】従来、マスクROMのメモリセルを構成
する素子回路方式としてNAND型とNOR型がある。
NAND型は、メモリセルを縦積みとすることにより高
集積化を図っているが、メモリセルの読み出し電流が小
さく、高速化、低電圧化を図るには何らかの工夫が必要
となる。これに対し、NOR型は複数のメモリセルが並
列に接続されており、高速アクセスが可能という長所を
有しているが、NOR型は1ビット当たりのコンタクト
数がNAND型よりも大きいため、高集積化の妨げとな
っている。
する素子回路方式としてNAND型とNOR型がある。
NAND型は、メモリセルを縦積みとすることにより高
集積化を図っているが、メモリセルの読み出し電流が小
さく、高速化、低電圧化を図るには何らかの工夫が必要
となる。これに対し、NOR型は複数のメモリセルが並
列に接続されており、高速アクセスが可能という長所を
有しているが、NOR型は1ビット当たりのコンタクト
数がNAND型よりも大きいため、高集積化の妨げとな
っている。
【0003】従来、NOR型マスクROMの高集積化を
図るために、メモリセルアレイから素子分離領域を無く
し、コンタクトレス構造としたフラットNOR型メモリ
セル構造が提案されている。これは、図4(a),
(b)に示すように、P型半導体基板1にビット線とな
る複数のN+ 拡散層2が平行に形成され、その上にゲー
ト酸化膜3を介してワード線となる複数のポリサイド4
が直交するように形成される。メモリセルMCとなるト
ランジスタはポリサイド4とN+ 拡散層2の交差部がソ
ース・ドレインとなり、そのスペース部にチャネルが形
成される。この構成では、トランジスタのゲート長及び
ゲート幅はそれぞれN+ 拡散層2のスペース及びポリサ
イドの幅で決まる。このように、素子分離領域を無く
し、コンタクトレス構造にすることにより高集積化が可
能となる。
図るために、メモリセルアレイから素子分離領域を無く
し、コンタクトレス構造としたフラットNOR型メモリ
セル構造が提案されている。これは、図4(a),
(b)に示すように、P型半導体基板1にビット線とな
る複数のN+ 拡散層2が平行に形成され、その上にゲー
ト酸化膜3を介してワード線となる複数のポリサイド4
が直交するように形成される。メモリセルMCとなるト
ランジスタはポリサイド4とN+ 拡散層2の交差部がソ
ース・ドレインとなり、そのスペース部にチャネルが形
成される。この構成では、トランジスタのゲート長及び
ゲート幅はそれぞれN+ 拡散層2のスペース及びポリサ
イドの幅で決まる。このように、素子分離領域を無く
し、コンタクトレス構造にすることにより高集積化が可
能となる。
【0004】
【発明が解決しようとする課題】しかしながら、この構
成では、同図(b)に示すように、ワード方向にワード
線選択時にONするメモリセルトランジスタ(ONトラ
ンジスタ)が続いた場合、メモリセルを選択したとき
に、ビット線2に対して各ONトランジスタのチャネル
が縦続接続されることになるため、ビット線からみた抵
抗、容量が大きくなる。このため、充電時間が長くかか
り、読み出し速度が遅くなる。
成では、同図(b)に示すように、ワード方向にワード
線選択時にONするメモリセルトランジスタ(ONトラ
ンジスタ)が続いた場合、メモリセルを選択したとき
に、ビット線2に対して各ONトランジスタのチャネル
が縦続接続されることになるため、ビット線からみた抵
抗、容量が大きくなる。このため、充電時間が長くかか
り、読み出し速度が遅くなる。
【0005】このようなフラットNOR型マスクROM
での読み出し速度を高速化する手法として、例えば特開
平5−259410号公報に記載された技術がある。こ
れは、図5に示すように、P型半導体層21にN+ 拡散
層22、ゲート酸化膜23、ワード線24が形成されて
いる点では同じであるが、メモリセルのソース・ドレイ
ン領域に溝を形成し、この溝に絶縁体25を充填するこ
とで溝の底部と側壁部にのみN+ 拡散層22を存在さ
せ、かつ絶縁体25がソース・ドレインとワード線を分
離するので、寄生容量が発生せず、ワード線の伝搬遅延
時間を短くすることが可能とされるものである。しか
し、この手法ではワード線の伝搬遅延時間が短くされる
ものの、前記したようにワード方向にONセルが続いた
場合には、ビット線からみた抵抗、容量の増加を抑制す
ることはできず、読み出し速度を高速化することは困難
である。
での読み出し速度を高速化する手法として、例えば特開
平5−259410号公報に記載された技術がある。こ
れは、図5に示すように、P型半導体層21にN+ 拡散
層22、ゲート酸化膜23、ワード線24が形成されて
いる点では同じであるが、メモリセルのソース・ドレイ
ン領域に溝を形成し、この溝に絶縁体25を充填するこ
とで溝の底部と側壁部にのみN+ 拡散層22を存在さ
せ、かつ絶縁体25がソース・ドレインとワード線を分
離するので、寄生容量が発生せず、ワード線の伝搬遅延
時間を短くすることが可能とされるものである。しか
し、この手法ではワード線の伝搬遅延時間が短くされる
ものの、前記したようにワード方向にONセルが続いた
場合には、ビット線からみた抵抗、容量の増加を抑制す
ることはできず、読み出し速度を高速化することは困難
である。
【0006】また、特開平6−44778号公報に記載
された技術では、メモリセルの配列をバンク単位に区分
し、バンク内の拡散層をバンク間で孤立させるとともに
各バンクを選択可能とし、充電は選択されたバンクのみ
に行うようにしている。しかしながら、この技術ではバ
ンク単位で選択を行うための充電回路が必要であり、回
路構成が複雑化されるという問題が生じる。
された技術では、メモリセルの配列をバンク単位に区分
し、バンク内の拡散層をバンク間で孤立させるとともに
各バンクを選択可能とし、充電は選択されたバンクのみ
に行うようにしている。しかしながら、この技術ではバ
ンク単位で選択を行うための充電回路が必要であり、回
路構成が複雑化されるという問題が生じる。
【0007】本発明の目的は、ビット線から見た抵抗、
容量を減少させ、読み出し速度を高速化したマスクRO
Mを提供することにある。
容量を減少させ、読み出し速度を高速化したマスクRO
Mを提供することにある。
【0008】
【課題を解決するための手段】本発明は、フラットNO
R型メモリセルを有するマスクROMにおいて、ワード
線の方向に一定のセル数間隔でOFFセルを有すること
を特徴とする。このOFFセルは、ワード線に印加され
るゲート電圧ではONしないセルであり、例えば、チャ
ネル領域に不純物がイオン注入されたセル、或いはチャ
ネル領域に厚い絶縁膜が形成されたセルにより構成され
る。
R型メモリセルを有するマスクROMにおいて、ワード
線の方向に一定のセル数間隔でOFFセルを有すること
を特徴とする。このOFFセルは、ワード線に印加され
るゲート電圧ではONしないセルであり、例えば、チャ
ネル領域に不純物がイオン注入されたセル、或いはチャ
ネル領域に厚い絶縁膜が形成されたセルにより構成され
る。
【0009】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1に断面図を示すように、P型半
導体基板11の主面には、複数本のビット線となるN+
拡散層12が所定の間隔で形成されている。また、半導
体基板11上にゲート酸化膜13が形成され、このゲー
ト酸化膜13上には前記N+ 拡散層12と交差する方向
にポリサイドからなるワード線14が形成されている。
そして、メモリセルトランジスタはワード線14とN+
拡散層12の交差部がソース・ドレインとなり、そのス
ペース部にチャネルが形成され、これにより図4に示し
たと同様にマトリクス状のメモリセルMCが形成され、
フラットNOR型マスクROMが構成される。
参照して説明する。図1に断面図を示すように、P型半
導体基板11の主面には、複数本のビット線となるN+
拡散層12が所定の間隔で形成されている。また、半導
体基板11上にゲート酸化膜13が形成され、このゲー
ト酸化膜13上には前記N+ 拡散層12と交差する方向
にポリサイドからなるワード線14が形成されている。
そして、メモリセルトランジスタはワード線14とN+
拡散層12の交差部がソース・ドレインとなり、そのス
ペース部にチャネルが形成され、これにより図4に示し
たと同様にマトリクス状のメモリセルMCが形成され、
フラットNOR型マスクROMが構成される。
【0010】そして、このマクスROMでは、所要のデ
ータを製造工程中に書き込んでおり、図外のフォトレジ
スト等のマスクを用いてボロン等のP型不純物を選択さ
れたセルのチャネルにイオン注入することで、そのしき
い値を変化させてデータの書き込みを行う。このとき、
データとは別にワード線14の延長方向に一定の間隔、
すなわちワード方向に所定数置きのメモリセルを選択
し、これらのメモリセルのチャネルに同様にボロンをイ
オン注入し、そのしきい値を制御することで、ワード線
選択時にワード線14に印加されるゲート電圧によって
もONしないメモリセルトランジスタ、すなわちOFF
セル15を設けている。なお、同図では1つのOFFセ
ルのみを図示している。
ータを製造工程中に書き込んでおり、図外のフォトレジ
スト等のマスクを用いてボロン等のP型不純物を選択さ
れたセルのチャネルにイオン注入することで、そのしき
い値を変化させてデータの書き込みを行う。このとき、
データとは別にワード線14の延長方向に一定の間隔、
すなわちワード方向に所定数置きのメモリセルを選択
し、これらのメモリセルのチャネルに同様にボロンをイ
オン注入し、そのしきい値を制御することで、ワード線
選択時にワード線14に印加されるゲート電圧によって
もONしないメモリセルトランジスタ、すなわちOFF
セル15を設けている。なお、同図では1つのOFFセ
ルのみを図示している。
【0011】このように、ワード方向に一定間隔でOF
Fセル15を設けることで、1つのワード線につながる
ONセルは、このOFFセルによって分離されることに
なる。図2はその回路の一部を示しており、各ワード線
14にゲートが接続されている複数のセルMCのうち、
各ワード線上の同じ位置のセルをOFFセル15として
構成することで、このOFFセル15によって左右のセ
ルのチャネルは分離されることになる。したがって、メ
モリセル選択時のビット線12からみた抵抗、容量はO
Nセルが連続していたときに比較してOFFセル15に
よって分離された数に逆比例して低減されることにな
り、充電時間を短縮し、読み出し速度を改善することが
できる。
Fセル15を設けることで、1つのワード線につながる
ONセルは、このOFFセルによって分離されることに
なる。図2はその回路の一部を示しており、各ワード線
14にゲートが接続されている複数のセルMCのうち、
各ワード線上の同じ位置のセルをOFFセル15として
構成することで、このOFFセル15によって左右のセ
ルのチャネルは分離されることになる。したがって、メ
モリセル選択時のビット線12からみた抵抗、容量はO
Nセルが連続していたときに比較してOFFセル15に
よって分離された数に逆比例して低減されることにな
り、充電時間を短縮し、読み出し速度を改善することが
できる。
【0012】このように、この実施形態のマクスROM
では、その製造に際してはデータの書き込み用のマスク
にOFFセル形成用の窓を設け、このマスクを利用して
ボロンのイオン注入を行えば、データの書き込みと同時
にOFFセルを形成することができるため、従来のマス
クROMの製造工程数を増加させることはなく、コスト
高を生じることはない。したがって、図5に示した従来
構造を製造するときのような複雑な製造工程は全く不要
でる。また、セルを複数のバンクに区分する技術のよう
な選択用の配線を形成する必要もない。
では、その製造に際してはデータの書き込み用のマスク
にOFFセル形成用の窓を設け、このマスクを利用して
ボロンのイオン注入を行えば、データの書き込みと同時
にOFFセルを形成することができるため、従来のマス
クROMの製造工程数を増加させることはなく、コスト
高を生じることはない。したがって、図5に示した従来
構造を製造するときのような複雑な製造工程は全く不要
でる。また、セルを複数のバンクに区分する技術のよう
な選択用の配線を形成する必要もない。
【0013】また、本発明では前記実施形態のように、
しいき値調整のために不純物をイオン注入する代わり
に、チャネル領域のゲート酸化膜を厚く形成してOFF
セルを設けてもよい。図3はその一例を示す断面図であ
り、ワード方向の所定数毎のメモリセルを選択し、これ
らのメモリセルのチャネルのゲート酸化膜13を極めて
厚いものとしている。実際には、ゲート酸化膜13を形
成する前に、そのチャネル領域の半導体基板11の表面
に酸化膜16を形成しておき、この酸化膜16の上にゲ
ート酸化膜13を重ねて形成することで、結果的に厚い
ゲート酸化膜が形成され、その結果このセルがOFFセ
ル15として構成されることになる。なお、見方を代え
れば、この構造は半導体基板11の主面に素子分離酸化
膜を形成し、これによりONセルを絶縁分離していると
も言える。
しいき値調整のために不純物をイオン注入する代わり
に、チャネル領域のゲート酸化膜を厚く形成してOFF
セルを設けてもよい。図3はその一例を示す断面図であ
り、ワード方向の所定数毎のメモリセルを選択し、これ
らのメモリセルのチャネルのゲート酸化膜13を極めて
厚いものとしている。実際には、ゲート酸化膜13を形
成する前に、そのチャネル領域の半導体基板11の表面
に酸化膜16を形成しておき、この酸化膜16の上にゲ
ート酸化膜13を重ねて形成することで、結果的に厚い
ゲート酸化膜が形成され、その結果このセルがOFFセ
ル15として構成されることになる。なお、見方を代え
れば、この構造は半導体基板11の主面に素子分離酸化
膜を形成し、これによりONセルを絶縁分離していると
も言える。
【0014】このように、厚いゲート酸化膜或いは素子
分離酸化膜を形成することで、そのセルをOFFセルと
して構成することができ、このOFFセルによって1つ
のワード線につながるONセルが分離されることにな
り、これによりメモリセル選択時のビット線からみた抵
抗、容量はONセルが連続していたときに比較してOF
Fセルによって分離された数の逆数に比例して減少され
ることになり、充電時間を短縮し、読み出し速度を改善
することができることは前記実施形態と同じである。
分離酸化膜を形成することで、そのセルをOFFセルと
して構成することができ、このOFFセルによって1つ
のワード線につながるONセルが分離されることにな
り、これによりメモリセル選択時のビット線からみた抵
抗、容量はONセルが連続していたときに比較してOF
Fセルによって分離された数の逆数に比例して減少され
ることになり、充電時間を短縮し、読み出し速度を改善
することができることは前記実施形態と同じである。
【0015】この実施形態では、P型半導体基板11に
N+ 拡散層12を形成した後、或いはその前に該当箇所
の半導体基板の表面を選択酸化することで前記した厚い
酸化膜16を形成すれば、その後の工程は従来の製造工
程を何ら変更する必要がなく、製造を容易に行うことが
できる。また、厚い酸化膜16の形成に際しても、セル
領域を周辺回路領域と絶縁分離するための素子分離領域
を製造するために通常行われている工程において、その
マスクの一部に変更を加えるだけで、工程そのものは何
ら変更することなく製造が実現でき、製造工程が複雑化
されることはなく、低コストに製造することができる。
N+ 拡散層12を形成した後、或いはその前に該当箇所
の半導体基板の表面を選択酸化することで前記した厚い
酸化膜16を形成すれば、その後の工程は従来の製造工
程を何ら変更する必要がなく、製造を容易に行うことが
できる。また、厚い酸化膜16の形成に際しても、セル
領域を周辺回路領域と絶縁分離するための素子分離領域
を製造するために通常行われている工程において、その
マスクの一部に変更を加えるだけで、工程そのものは何
ら変更することなく製造が実現でき、製造工程が複雑化
されることはなく、低コストに製造することができる。
【0016】
【発明の効果】以上説明したように本発明は、チャネル
領域に不純物がイオン注入され、或いはチャネル領域に
厚い絶縁膜が形成されることにより、ワード線に印加さ
れるゲート電圧ではONしないOFFセルを、フラット
NOR型マスクROMのワード線の方向に一定のセル数
間隔で設けることにより、メモリセル選択時のビット線
からみた抵抗、容量を低減し、充電時間を短縮し、読み
出し速度を改善することができ、その一方で従来の製造
工程を何ら変更することなく容易に製造でき、低コスト
化が実現できる効果がある。
領域に不純物がイオン注入され、或いはチャネル領域に
厚い絶縁膜が形成されることにより、ワード線に印加さ
れるゲート電圧ではONしないOFFセルを、フラット
NOR型マスクROMのワード線の方向に一定のセル数
間隔で設けることにより、メモリセル選択時のビット線
からみた抵抗、容量を低減し、充電時間を短縮し、読み
出し速度を改善することができ、その一方で従来の製造
工程を何ら変更することなく容易に製造でき、低コスト
化が実現できる効果がある。
【図1】本発明の実施形態の断面図である。
【図2】図1の要部の回路図である。
【図3】本発明の他の実施形態の断面図である。
【図4】フラットNOR型マクスROMの概念構成を示
す平面図と断面図である。
す平面図と断面図である。
【図5】従来提案されているマスクROMの一部の破断
斜視図である。
斜視図である。
11 P型半導体基板 12 N+ 拡散層(ビット線) 13 ゲート酸化膜 14 ワード線 15 OFFセル 16 厚い酸化膜
Claims (4)
- 【請求項1】 第1導電型の半導体層にビット線として
の複数本の第2導電型の拡散層が配列形成され、かつこ
れら拡散層に直交するようにワード線としてのゲートが
ゲート絶縁膜を介して形成されてなるフラットNOR型
メモリセルを有するマスクROMにおいて、前記ワード
線の方向に一定のセル数間隔でOFFセルを有すること
を特徴とするマスクROM。 - 【請求項2】 OFFセルは、ワード線に印加されるゲ
ート電圧ではONしないセルである請求項1のマスクR
OM。 - 【請求項3】 OFFセルはチャネル領域に第1導電型
の不純物がイオン注入されてなる請求項2のマスクRO
M。 - 【請求項4】 OFFセルはチャネル領域に厚い絶縁膜
が形成されてなる請求項2のマスクROM。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7336276A JP2830809B2 (ja) | 1995-12-25 | 1995-12-25 | マスクrom |
US08/771,690 US5835398A (en) | 1995-12-25 | 1996-12-23 | Flat NOR type mask ROM having off-cells disposed at every predetermined number of memory cells |
TW085115986A TW409271B (en) | 1995-12-25 | 1996-12-24 | Flat NOR type mask ROM |
KR1019960071476A KR100243827B1 (ko) | 1995-12-25 | 1996-12-24 | 플랫 nor형 마스크 rom |
KR1019960071476A KR970053284A (ko) | 1995-12-25 | 1996-12-24 | 플랫 nor형 마스크 rom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7336276A JP2830809B2 (ja) | 1995-12-25 | 1995-12-25 | マスクrom |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181201A true JPH09181201A (ja) | 1997-07-11 |
JP2830809B2 JP2830809B2 (ja) | 1998-12-02 |
Family
ID=18297442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7336276A Expired - Fee Related JP2830809B2 (ja) | 1995-12-25 | 1995-12-25 | マスクrom |
Country Status (4)
Country | Link |
---|---|
US (1) | US5835398A (ja) |
JP (1) | JP2830809B2 (ja) |
KR (2) | KR970053284A (ja) |
TW (1) | TW409271B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010018728A (ko) * | 1999-08-21 | 2001-03-15 | 김영환 | 마스크 롬의 제조 방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1139212A (ja) * | 1997-07-17 | 1999-02-12 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6278649B1 (en) | 2000-06-30 | 2001-08-21 | Macronix International Co., Ltd. | Bank selection structures for a memory array, including a flat cell ROM array |
US20110013443A1 (en) * | 2009-07-20 | 2011-01-20 | Aplus Flash Technology, Inc. | Novel high speed two transistor/two bit NOR read only memory |
US9269405B1 (en) * | 2014-11-04 | 2016-02-23 | Mediatek Inc. | Switchable bit-line pair semiconductor memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04257260A (ja) * | 1990-09-05 | 1992-09-11 | Tom D H Yiu | リードオンリメモリ集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2581411B2 (ja) * | 1993-09-14 | 1997-02-12 | 日本電気株式会社 | 半導体記憶回路装置及びその製造方法 |
JPH07176634A (ja) * | 1993-12-17 | 1995-07-14 | Ricoh Co Ltd | マスクrom装置とその製造方法 |
US5585297A (en) * | 1995-05-25 | 1996-12-17 | United Microelectronics Corporation | Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby |
US5665621A (en) * | 1995-12-22 | 1997-09-09 | United Microelectronics Corporation | Read-only-memory process with self-aligned coding |
-
1995
- 1995-12-25 JP JP7336276A patent/JP2830809B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-23 US US08/771,690 patent/US5835398A/en not_active Expired - Fee Related
- 1996-12-24 TW TW085115986A patent/TW409271B/zh not_active IP Right Cessation
- 1996-12-24 KR KR1019960071476A patent/KR970053284A/ko not_active IP Right Cessation
- 1996-12-24 KR KR1019960071476A patent/KR100243827B1/ko active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04257260A (ja) * | 1990-09-05 | 1992-09-11 | Tom D H Yiu | リードオンリメモリ集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010018728A (ko) * | 1999-08-21 | 2001-03-15 | 김영환 | 마스크 롬의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR970053284A (ko) | 1997-07-31 |
TW409271B (en) | 2000-10-21 |
JP2830809B2 (ja) | 1998-12-02 |
US5835398A (en) | 1998-11-10 |
KR100243827B1 (ko) | 2000-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5117389A (en) | Flat-cell read-only-memory integrated circuit | |
KR100724029B1 (ko) | 반도체 장치 및 트랜지스터 | |
US5399891A (en) | Floating gate or flash EPROM transistor array having contactless source and drain diffusions | |
US6710465B2 (en) | Scalable two transistor memory device | |
JP3695539B2 (ja) | 超高密度交互金属仮想接地rom、ならびにその読み出し方法及びその製造方法 | |
US5012309A (en) | Semiconductor memory device comprising capacitor portions having stacked structures | |
JP3015186B2 (ja) | 半導体記憶装置とそのデータの読み出しおよび書き込み方法 | |
US20200303383A1 (en) | Semiconductor device | |
JPH07226446A (ja) | 半導体装置及びその製造方法 | |
US6037226A (en) | Method of making contactless nonvolatile semiconductor memory with asymmetrical floating gate | |
JPH05299605A (ja) | 半導体記憶装置 | |
JP2830809B2 (ja) | マスクrom | |
US20190034125A1 (en) | Methods and apparatus for three-dimensional nonvolatile memory | |
KR100244268B1 (ko) | 비휘발성 메모리 소자 및 제조 방법 | |
JPH0878635A (ja) | 半導体記憶装置 | |
US6211019B1 (en) | Read-only memory cell device and method for its production | |
JP2853845B2 (ja) | 半導体装置およびその製造方法 | |
JPH1093057A (ja) | メモリセルアレー | |
JPS60261167A (ja) | 半導体集積回路装置 | |
JPH08293588A (ja) | 半導体メモリ装置 | |
CN117998837A (zh) | 半导体结构及其形成方法、存储器 | |
JP2746149B2 (ja) | 半導体装置 | |
JPS6167256A (ja) | 読み出し専用記憶素子 | |
JP2005129596A (ja) | 不揮発性半導体記憶装置 | |
JPH1084050A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |