JPH09172132A - 半導体装置用リードフレームおよび半導体装置 - Google Patents
半導体装置用リードフレームおよび半導体装置Info
- Publication number
- JPH09172132A JPH09172132A JP33306495A JP33306495A JPH09172132A JP H09172132 A JPH09172132 A JP H09172132A JP 33306495 A JP33306495 A JP 33306495A JP 33306495 A JP33306495 A JP 33306495A JP H09172132 A JPH09172132 A JP H09172132A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- inner lead
- lead frame
- adhesive tape
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ＬＯＣ構造パッケージ用リードフレームのイン
ナーリードと両面接着テープとの接着性および安定性を
向上させることにより、ボンディングワイヤーとインナ
ーリードとの接着強度を向上させた半導体装置用リード
フレームおよび半導体装置を提供する。 【解決手段】ベースフィルム３の両面に接着層２を設け
た両面接着テープ４によりＩＣチップ１１と接着するイ
ンナーリード１の両面接着テープとの接触面に、錐状の
凸部１Ａを複数個備える。
ナーリードと両面接着テープとの接着性および安定性を
向上させることにより、ボンディングワイヤーとインナ
ーリードとの接着強度を向上させた半導体装置用リード
フレームおよび半導体装置を提供する。 【解決手段】ベースフィルム３の両面に接着層２を設け
た両面接着テープ４によりＩＣチップ１１と接着するイ
ンナーリード１の両面接着テープとの接触面に、錐状の
凸部１Ａを複数個備える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置用リード
フレーム（以下単に、リードフレーム、と称す）および
半導体装置に係わり、特にＬｅａｄ Ｏｎ Ｃｈｉｐ
（ＬＯＣ）型の半導体装置用リードフレームのインナー
リード構造およびＬＯＣ型の半導体装置に関する。
フレーム（以下単に、リードフレーム、と称す）および
半導体装置に係わり、特にＬｅａｄ Ｏｎ Ｃｈｉｐ
（ＬＯＣ）型の半導体装置用リードフレームのインナー
リード構造およびＬＯＣ型の半導体装置に関する。
【０００２】
【従来の技術】図５はＬＯＣ型半導体装置を示す平面図
である。ＩＣチップ（半導体チップ）１１の主面上にリ
ードフレームの多数のインナーリード１が延在して両面
接着テープ４によりＩＣチップ１１の主面に固着され、
すなわちダイボンディングされ、その後、インナーリー
ド１の先端部分とＩＣチップ１１の電極パッド部１３と
が金属ワイヤー１２でワイヤーボンディングされる。
である。ＩＣチップ（半導体チップ）１１の主面上にリ
ードフレームの多数のインナーリード１が延在して両面
接着テープ４によりＩＣチップ１１の主面に固着され、
すなわちダイボンディングされ、その後、インナーリー
ド１の先端部分とＩＣチップ１１の電極パッド部１３と
が金属ワイヤー１２でワイヤーボンディングされる。
【０００３】図６（Ａ）は、導体パターンであるインナ
ーリード１と両面が接着層であるポリイミド等の両面接
着テープ４の一方の接着層とを接着してある状態を拡大
して示した断面図である。
ーリード１と両面が接着層であるポリイミド等の両面接
着テープ４の一方の接着層とを接着してある状態を拡大
して示した断面図である。
【０００４】図６（Ｂ）は、図６（Ａ）の状態のインナ
ーリード１とＩＣチップ１１とを位置あわせし、ヒータ
ーツールによりＩＣチップ１１を両面接着テープ４の他
方の接着層に加熱接着することによりインナーリードと
ＩＣチップとを固着接続（ダイボンディング）し、イン
ナーリード１を押えた状態でＩＣチップ１１の電極パッ
ド部１３とインナーリード１をＡｕ等のボンディングワ
イヤー１２で配線接続（ワイヤーボンディング）した状
態を示す断面図である。
ーリード１とＩＣチップ１１とを位置あわせし、ヒータ
ーツールによりＩＣチップ１１を両面接着テープ４の他
方の接着層に加熱接着することによりインナーリードと
ＩＣチップとを固着接続（ダイボンディング）し、イン
ナーリード１を押えた状態でＩＣチップ１１の電極パッ
ド部１３とインナーリード１をＡｕ等のボンディングワ
イヤー１２で配線接続（ワイヤーボンディング）した状
態を示す断面図である。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
技術では、ワイヤーボンディング前のインナーリード成
形時あるいは上記ダイボンディングのテーピング時にね
じれ浮き等が発生したまま固定されるため、図６のＡ−
Ａ部の断面図の図７に示すように、長方断面形状のイン
ナーリード１の上面がランダムに傾斜し、水平かつ安定
したワイヤーボンディング面が確保できない。
技術では、ワイヤーボンディング前のインナーリード成
形時あるいは上記ダイボンディングのテーピング時にね
じれ浮き等が発生したまま固定されるため、図６のＡ−
Ａ部の断面図の図７に示すように、長方断面形状のイン
ナーリード１の上面がランダムに傾斜し、水平かつ安定
したワイヤーボンディング面が確保できない。
【０００６】したがってワイヤーボンディング時にボン
ディング強度の低下が発生するという問題を有する。
ディング強度の低下が発生するという問題を有する。
【０００７】したがって本発明は、ＬＯＣ構造パッケー
ジ用リードフレームのインナーリードと両面接着テープ
との接着性および安定性を向上させることにより、ボン
ディングワイヤーとリードフレームとの接着強度を向上
させたリードフレームおよび半導体装置を提供するもの
である。
ジ用リードフレームのインナーリードと両面接着テープ
との接着性および安定性を向上させることにより、ボン
ディングワイヤーとリードフレームとの接着強度を向上
させたリードフレームおよび半導体装置を提供するもの
である。
【０００８】
【課題を解決するための手段】本発明の特徴は、ベース
フィルムの両面に接着層を設けた両面接着テープにより
ＩＣチップと接着するインナーリードを具備するリード
フレームにおいて、前記インナーリードの前記両面接着
テープとの接触面には、錐状の凸部を複数個備えたリー
ドフレームにある。ここで、前記凸部は前記接着層の厚
さと均等な高さ、すなわち前記接着層の厚さをＴμｍと
し、前記凸部の高さをＨμｍとした場合、Ｈは（Ｔ＋
４）μｍ以下で（Ｔ−４）μｍ以上であることが好まし
い。
フィルムの両面に接着層を設けた両面接着テープにより
ＩＣチップと接着するインナーリードを具備するリード
フレームにおいて、前記インナーリードの前記両面接着
テープとの接触面には、錐状の凸部を複数個備えたリー
ドフレームにある。ここで、前記凸部は前記接着層の厚
さと均等な高さ、すなわち前記接着層の厚さをＴμｍと
し、前記凸部の高さをＨμｍとした場合、Ｈは（Ｔ＋
４）μｍ以下で（Ｔ−４）μｍ以上であることが好まし
い。
【０００９】本発明の他の特徴は、ＩＣチップ上を延在
するインナーリードにベースフィルムの両面に接着層を
設けた両面接着テープにより該ＩＣチップが固着された
ＬＯＣ型の半導体装置において、前記インナーリードの
前記両面接着テープとの接触面には鋭角先端を有する凸
部が複数個備えられており、それぞれの前記凸部の鋭角
先端が前記接着層を通して前記ベースフィルムにに食い
込んで達している半導体装置にある。
するインナーリードにベースフィルムの両面に接着層を
設けた両面接着テープにより該ＩＣチップが固着された
ＬＯＣ型の半導体装置において、前記インナーリードの
前記両面接着テープとの接触面には鋭角先端を有する凸
部が複数個備えられており、それぞれの前記凸部の鋭角
先端が前記接着層を通して前記ベースフィルムにに食い
込んで達している半導体装置にある。
【００１０】このような本発明によれば、インナーリー
ド裏面に互いに平行または高さの等しい錘状の凸部すな
わち鋭角先端を有する凸部を複数個設けることにより、
ワイヤーボンディング時に、インナーリードが受ける力
を面から点あるいは線で受けることで、インナーリード
裏面への抵抗が減少し、インナーリード裏面の凸部がベ
ースフィルムに食い込む。これにより、ワイヤーボンデ
ィング時に、インナーリードの横すべりや上下へのバラ
ツキを減少し、インナーリードと両面接着テープとお接
着強度が高くなり、インナーリードのワイヤーボンディ
ング上面が水平になり、これらによりインナーリードへ
のワイヤーボンディング性が向上する。
ド裏面に互いに平行または高さの等しい錘状の凸部すな
わち鋭角先端を有する凸部を複数個設けることにより、
ワイヤーボンディング時に、インナーリードが受ける力
を面から点あるいは線で受けることで、インナーリード
裏面への抵抗が減少し、インナーリード裏面の凸部がベ
ースフィルムに食い込む。これにより、ワイヤーボンデ
ィング時に、インナーリードの横すべりや上下へのバラ
ツキを減少し、インナーリードと両面接着テープとお接
着強度が高くなり、インナーリードのワイヤーボンディ
ング上面が水平になり、これらによりインナーリードへ
のワイヤーボンディング性が向上する。
【００１１】
【発明の実施の形態】以下図面を用いて本発明を説明す
る。
る。
【００１２】図５に示すようなＬＯＣ型の半導体装置を
製造する本発明の実施の形態において、まず図１の断面
図に示すような両面接着テープ４を用いる。
製造する本発明の実施の形態において、まず図１の断面
図に示すような両面接着テープ４を用いる。
【００１３】この両面接着テーフ４は、ポリイミドから
なるベースフィルム３の両面にフェノール系樹脂からな
る接着層２を塗布形成して構成されている。また接着層
２の膜厚Ｔは２０μｍになるように設計されている。
なるベースフィルム３の両面にフェノール系樹脂からな
る接着層２を塗布形成して構成されている。また接着層
２の膜厚Ｔは２０μｍになるように設計されている。
【００１４】Ｃｕ合金もしくは４２合金からなるこの実
施の形態におけるリードフレームのインナーリードの図
６のＡ−Ａ部に相当する箇所の断面は、図２や図３に示
すように、インナーリード１の裏面すなわち両面接着テ
ープとの接着面は、２箇所（両側端に沿ってたがいに平
行にそれぞれ１箇所）のたがいに高さが等しい錘状の凸
部すなわち鋭角先端を有する凸部１Ａが設けられてい
る。この凸部１Ａの高さＨは中心を２０μｍとし２４μ
ｍ以下で１６μｍ以上の寸法範囲になるように、すなわ
ち接着層２の膜厚Ｔの±４μｍになるように加工されて
いる。このような寸法範囲は接着層の各部分における膜
厚のバラツキを考慮し、本発明の効果に実質的に影響を
及ぼさない範囲を検討してから定めたものである。
施の形態におけるリードフレームのインナーリードの図
６のＡ−Ａ部に相当する箇所の断面は、図２や図３に示
すように、インナーリード１の裏面すなわち両面接着テ
ープとの接着面は、２箇所（両側端に沿ってたがいに平
行にそれぞれ１箇所）のたがいに高さが等しい錘状の凸
部すなわち鋭角先端を有する凸部１Ａが設けられてい
る。この凸部１Ａの高さＨは中心を２０μｍとし２４μ
ｍ以下で１６μｍ以上の寸法範囲になるように、すなわ
ち接着層２の膜厚Ｔの±４μｍになるように加工されて
いる。このような寸法範囲は接着層の各部分における膜
厚のバラツキを考慮し、本発明の効果に実質的に影響を
及ぼさない範囲を検討してから定めたものである。
【００１５】次に本発明の実施の形態の図２において、
前記のように構成されたＬＯＣ構造パッケージ用リード
フレームは、従来技術と同様にダイボンディング及びワ
イヤーボンディングされるが、ワイヤーボンディング前
には図２（Ａ）に示すようにランダムに傾いていたイン
ナーリード１が、ワイヤーボンディングする時にボンデ
ィング位置周辺を押さえつけること、また、ワイヤーを
接着するツールによりインナーリードが加圧されること
により、インナーリード裏面のそれぞれの凸部１Ａが両
面接着テープの接着層２を通してベースフィルム３に到
達しそこに食い込むようにすることにより、図２（Ｂ）
に示すように、インナーリード１のワイヤーボンディン
グ上面が水平となりインナーリードが安定し、信頼性が
高いワイヤーボンディングが可能となる。
前記のように構成されたＬＯＣ構造パッケージ用リード
フレームは、従来技術と同様にダイボンディング及びワ
イヤーボンディングされるが、ワイヤーボンディング前
には図２（Ａ）に示すようにランダムに傾いていたイン
ナーリード１が、ワイヤーボンディングする時にボンデ
ィング位置周辺を押さえつけること、また、ワイヤーを
接着するツールによりインナーリードが加圧されること
により、インナーリード裏面のそれぞれの凸部１Ａが両
面接着テープの接着層２を通してベースフィルム３に到
達しそこに食い込むようにすることにより、図２（Ｂ）
に示すように、インナーリード１のワイヤーボンディン
グ上面が水平となりインナーリードが安定し、信頼性が
高いワイヤーボンディングが可能となる。
【００１６】図４は他の実施の形態におけるインナーリ
ードを示す斜視図である。先に説明した実施の形態にお
けるインナーリード裏面の凸部１Ａは両面接着テープの
ベースフィルムに線接触するもであったが、図４のイン
ナーリードは点で接触する様な形状となっているから、
その加工は多少複雑となるが、ベースフィルムへの食い
込みがより容易になり、インナーリードをより安定させ
ることができる。
ードを示す斜視図である。先に説明した実施の形態にお
けるインナーリード裏面の凸部１Ａは両面接着テープの
ベースフィルムに線接触するもであったが、図４のイン
ナーリードは点で接触する様な形状となっているから、
その加工は多少複雑となるが、ベースフィルムへの食い
込みがより容易になり、インナーリードをより安定させ
ることができる。
【００１７】
【発明の効果】以上説明したように本発明によれば、イ
ンナーリード裏面に凸部１Ａを設けることでワイヤーボ
ンディング時にインナーリードが両面接着テープに固定
されるから、ワイヤーボンディング時にインナーリード
が安定する。これによりワイヤー接着強度の低下や剥れ
等の不具合を低減することができる。
ンナーリード裏面に凸部１Ａを設けることでワイヤーボ
ンディング時にインナーリードが両面接着テープに固定
されるから、ワイヤーボンディング時にインナーリード
が安定する。これによりワイヤー接着強度の低下や剥れ
等の不具合を低減することができる。
【図１】本発明の実施の形態に用いる両面接着テープを
示す断面図である。
示す断面図である。
【図２】本発明の実施の形態を示す図であり、（Ａ）は
ワイヤーボンディング工程前の断面図、（Ｂ）はワイヤ
ーボンディング工程中及びそれ以降の断面図である。
ワイヤーボンディング工程前の断面図、（Ｂ）はワイヤ
ーボンディング工程中及びそれ以降の断面図である。
【図３】本発明の実施の形態のインナーリードを示す斜
視図である。
視図である。
【図４】本発明の他の実施の形態のインナーリードを示
す斜視図である。
す斜視図である。
【図５】ＬＯＣ型の半導体装置を示す平面図である。
【図６】図５の一部を拡大して示した図であり、（Ａ）
はインナーリードに両面接着テープを接着した状態の断
面図、（Ｂ）は（Ａ）の状態のインナーリードと半導体
チップとを接着し、ワイヤーボンディングを行った状態
の断面図である。
はインナーリードに両面接着テープを接着した状態の断
面図、（Ｂ）は（Ａ）の状態のインナーリードと半導体
チップとを接着し、ワイヤーボンディングを行った状態
の断面図である。
【図７】従来技術を示す断面図である。
１ インナーリード １Ａ 凸部 ２ 接着層 ３ ベースフィルム ４ 両面接着テープ １１ ＩＣチップ １２ ボンディングワイヤー １３ 電極パッド部
Claims (4)
- 【請求項１】 ベースフィルムの両面に接着層を設けた
両面接着テープによりＩＣチップと接着するインナーリ
ードを具備する半導体装置用リードフレームにおいて、
前記インナーリードの前記両面接着テープとの接触面に
は、錐状の凸部を複数個備えたことを特徴とする半導体
装置用リードフレーム。 - 【請求項２】 前記凸部は前記接着層の厚さと均等な高
さを有していることを特徴とする請求項１記載の半導体
装置用リードフレーム。 - 【請求項３】 前記接着層の厚さをＴμｍとし、前記凸
部の高さをＨμｍとした場合、Ｈは（Ｔ＋４）μｍ以下
で（Ｔ−４）μｍ以上であることを特徴とする請求項２
記載の半導体装置用リードフレーム。 - 【請求項４】 ＩＣチップ上を延在するインナーリード
にベースフィルムの両面に接着層を設けた両面接着テー
プにより該ＩＣチップが固着されたＬＯＣ型の半導体装
置において、前記インナーリードの前記両面接着テープ
との接触面には鋭角先端を有する凸部が複数個備えられ
ており、それぞれの前記凸部の鋭角先端が前記接着層を
通して前記ベースフィルムにに食い込んで達しているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7333064A JP2788885B2 (ja) | 1995-12-21 | 1995-12-21 | 半導体装置用リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7333064A JP2788885B2 (ja) | 1995-12-21 | 1995-12-21 | 半導体装置用リードフレームおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172132A true JPH09172132A (ja) | 1997-06-30 |
| JP2788885B2 JP2788885B2 (ja) | 1998-08-20 |
Family
ID=18261869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7333064A Expired - Fee Related JP2788885B2 (ja) | 1995-12-21 | 1995-12-21 | 半導体装置用リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788885B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119444A (ja) * | 2009-12-03 | 2011-06-16 | Tdk Corp | コイル部品、トランス、及びコイル部品の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241959A (ja) * | 1985-04-18 | 1986-10-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体モジユ−ル |
| JPH04170059A (ja) * | 1990-11-02 | 1992-06-17 | Nec Kyushu Ltd | リードフレーム |
-
1995
- 1995-12-21 JP JP7333064A patent/JP2788885B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241959A (ja) * | 1985-04-18 | 1986-10-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体モジユ−ル |
| JPH04170059A (ja) * | 1990-11-02 | 1992-06-17 | Nec Kyushu Ltd | リードフレーム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119444A (ja) * | 2009-12-03 | 2011-06-16 | Tdk Corp | コイル部品、トランス、及びコイル部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2788885B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844306A (en) | Die pad structure for solder bonding | |
| JP2953424B2 (ja) | フェイスダウンボンディング用リードフレーム | |
| US6624059B2 (en) | Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond | |
| US6158645A (en) | Method of bonding radiation plate | |
| KR100721279B1 (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
| JPH11121543A (ja) | チップスケールパッケージ | |
| JP2606606B2 (ja) | 半導体装置の製造方法 | |
| JP2788885B2 (ja) | 半導体装置用リードフレームおよび半導体装置 | |
| JPH09293905A (ja) | 半導体素子及びその製造方法 | |
| JPH05267385A (ja) | ワイヤーボンディング装置 | |
| JP4550580B2 (ja) | モノリシック集積回路用の支持装置 | |
| JPH10112479A (ja) | 基板の接続方法 | |
| KR100721274B1 (ko) | 반도체 칩 조립체의 형성 방법 | |
| JPH02106061A (ja) | 半導体リードフレームのテーピング方法 | |
| JPH0529404A (ja) | Ａｌ配線リードのボンデイング用ツール | |
| JPS63239852A (ja) | 半導体装置 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| JPH01215047A (ja) | 半導体チップのバンプ形成方法 | |
| JPS583239A (ja) | ボンデイング用ワイヤ− | |
| JPH08162598A (ja) | 半導体装置 | |
| JPS6188537A (ja) | 半導体装置のリ−ド | |
| JPH05326812A (ja) | 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法 | |
| JPS60226155A (ja) | フイルムキヤリアの製造方法 | |
| JPH06151522A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |