JPH09160886A - マルチプロセッサのトラフィック制御方法 - Google Patents

マルチプロセッサのトラフィック制御方法

Info

Publication number
JPH09160886A
JPH09160886A JP7323167A JP32316795A JPH09160886A JP H09160886 A JPH09160886 A JP H09160886A JP 7323167 A JP7323167 A JP 7323167A JP 32316795 A JP32316795 A JP 32316795A JP H09160886 A JPH09160886 A JP H09160886A
Authority
JP
Japan
Prior art keywords
processor
traffic
bus
information
processing data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7323167A
Other languages
English (en)
Inventor
Takahiro Maeno
隆宏 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP7323167A priority Critical patent/JPH09160886A/ja
Publication of JPH09160886A publication Critical patent/JPH09160886A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 処理データのバスバンド幅を低下させない、
マルチプロセッサのトラフィック制御方法を得る。 【解決手段】 あらかじめ定められた周期でプロセッサ
PM1又はPM3が処理データを生産する工程1又は8
と、プロセッサPM2及びPM4があらかじめ固定され
た順序で、プロセッサPM1又はPM3にバスB2を介
して処理データの読出しを要求する工程3、5又は12
と、処理データの生産を完了し、且つプロセッサPM2
又はPM4の要求を受信したプロセッサPM1又はPM
3が、制御情報を伴わない処理データをバスB2に送り
出し、読出しを要求したプロセッサPM2又はPM4
が、処理データをバスB2を介して受信する工程2、9
又は11とを有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は例えば信号処理シス
テムにおける、複数のプロセッサによりデータの処理を
するマルチプロセッサのトラフィック制御方法、特にそ
のプロセッサ間の同期方法に関するものである。
【0002】
【従来の技術】独立に動作しているプロセッサを通信路
によって相互に結合し、全体として一つのまとまった処
理を実行するマルチプロセッサにおいては、図2のよう
にバスB1を介してプロセッサPM1〜PMnが、それ
ぞれデータのやりとりをしている。それぞれのプロセッ
サをうまく協調動作させるには、プロセッサが処理を進
めるのに必要なデータを転送すること、また正しい処理
結果が得られるようにそれぞれのプロセッサが処理を実
行する順序を制御すること、つまりプロセッサ間の同期
が必要となる。
【0003】従来のマルチプロセッサのトラフィック制
御方法としては、共有変数を奪い合う行為に基づく同期
機構、またハードウェアの同期機構として例えばテスト
・アンド・セット、さらにソフトウェアの同期機構とし
ては例えばセマフォ等がある。他の方法としては、デー
タの送信側と受信側を指定する制御情報をデータと共に
転送するメッセージパッシングという方法もある。
【0004】
【発明が解決しようとする課題】しかし、上記のような
従来のマルチプロセッサのトラフィック制御方法では、
様々な粒度の共有資源を様々な場面で扱えるように、汎
用性に重点がおかれている。したがって信号処理システ
ムのようにトラフィックの送受信先がほぼ固定されてい
るようなシステムにおいても、制御情報等を用いること
になる。これでは制御情報等のために本来処理すべきデ
ータの送信量が制限され、プロセッサの処理性能やプロ
セッサ間を結ぶ通信路のバンド幅が低下してしまい、例
えば多数の複素フーリエ変換をリアルタイムで処理する
ことが課せられているような大規模な信号処理システム
に要求を満足させるのは困難であった。
【0005】そこで、プロセッサの処理性能や、処理デ
ータのバスバンド幅を低下させない、より簡素で効率的
な同期機構のマルチプロセッサのトラフィック制御方法
が望まれていた。
【0006】
【課題を解決するための手段】本発明に係るマルチプロ
セッサのトラフィック制御方法は、情報を送信する生産
側のプロセッサと、情報を受信する消費側のプロセッサ
とがバスを介して相互に結合され、協調動作を行うマル
チプロセッサのトラフィック制御方法において、あらか
じめ定められた周期で、生産側のプロセッサが処理デー
タを生産する工程と、消費側のプロセッサが、あらかじ
め固定された順序で生産側のプロセッサにバスを介して
処理データの読出しを要求する工程と、処理データの生
産を完了し、且つ消費側のプロセッサの要求を受信した
生産側のプロセッサが、制御情報を伴わない処理データ
をバスに送り出す工程と、読出しを要求した消費側のプ
ロセッサが処理データをバスを介して受信する工程とを
有している。消費側のプロセッサが処理データの読出し
要求の順序をあらかじめ固定して、生産側のプロセッサ
に読出しを要求し、要求を受信した生産側のプロセッサ
が送り出した処理データを、要求を受信した消費側のプ
ロセッサが受信する。制御情報が伴わなくても処理デー
タを受け取る消費側のプロセッサが決まる。したがって
受信先等の制御情報を処理データとともに送出しなくて
すみ、その分、処理データのバスバンド幅が拡大され
る。
【0007】
【発明の実施の形態】
実施形態1.図1は本発明の第1の実施の形態に係るマ
ルチプロセッサのトラフィック制御方法手順図である。
本実施の形態においては、プロセッサはPM1〜PM4
の4個のプロセッサを用いるものとする。また、プロセ
ッサPM2はトラフィックT12、トラフィックT32
の順でトラフィックの制御をし、プロセッサPM3はト
ラフィックT32、トラフィックT34の順でトラフィ
ックの制御をすることが要求されているものとする。さ
らに、初期状態において、PM2がフラグが立っている
状態等により、メッセージM42受信状態になっている
ものとする。
【0008】ここでトラフィックとは、処理を受けなが
らネットワーク内を移動するものを指し、ここでは「処
理データの流れ」がそれに相当する。また、トラフィッ
ク制御とは、あるプロセッサが入力あるいは出力するト
ラフィックの発信順序又は受信順序を時間軸上の並びで
制御することを意味する。あるトラフィックに関わる全
てのプロセッサは、各々がそのトラフィックに同期して
自らの処理を実行するので、トラフィックを制御するこ
とがこれらのプロセッサ間で同期をとることになる。
【0009】図3は本発明の第1の実施の形態に係る構
成及びデータの流れを示す図である。プロセッサPM1
はトラフィックT12のソース(情報生産側)となるプ
ロセッサであり、トラフィックT12となる情報の生産
を周期的に繰り返す。同様に、プロセッサPM3はトラ
フィックT32及びトラフィックT34のソースとなる
プロセッサであり、トラフィックT32となる情報、及
びトラフィックT34となる情報の生産を周期的に繰り
返す。
【0010】プロセッサPM2はトラフィックT12及
びトラフィックT32のディステネーション(情報消費
側)となるプロセッサであり、トラフィックT12の情
報及びトラフィックT32の情報の消費を周期的に繰り
返す。同様に、プロセッサPM4はトラフィックT34
のディステネーションとなるプロセッサであり、トラフ
ィックT34の情報の消費を周期的に繰り返す。トラフ
ィックの生起はディステネーション側からの読出しによ
って行われるので、トラフィックのディステネーション
側プロセッサが、バストランザクション要求者となり、
ソース側プロセッサがバストランザクション応答者とな
る。
【0011】次に、図1に基づいてそれぞれのプロセッ
サの手順について説明する。プロセッサPM1は、プロ
セッサPM2が消費を行うトラフィックT12情報の生
産1を行う。プロセッサPM1は、情報の生産1を完了
し、且つトラフィックT12の読出し要求3により、プ
ロセッサPM2から送信された読出し要求R21を受信
するまで待ち状態に入る。トラフィックT12情報の生
産1が完了し、且つ読出し要求R21を受信すると、プ
ロセッサPM1はトラフィックT12読出し応答2を開
始し、生産したトラフィックT12情報を送信する。ト
ラフィックT12の送信が完了すると、再びトラフィッ
クT12情報の生産1に戻り、上記の手順を繰り返す。
【0012】プロセッサPM2は、トラフィックT12
読出し要求3において、読出し要求R21をプロセッサ
PM1に送信し、待ち状態に入る。トラフィックT12
読出し応答2により、プロセッサPM1からトラフィッ
クT12が送信されると、プロセッサPM2はそのトラ
フィックT12を受信し、トラフィックT12情報の消
費4を開始してトラフィックT12情報を処理する。ト
ラフィックT12情報の消費4を完了し、且つメッセー
ジM42受信状態になるまで、プロセッサPM2は待ち
状態に入る。トラフィックT12情報を消費し、且つメ
ッセージM42受信状態になると、プロセッサPM2は
プロセッサPM3にトラフィックT32の読出し要求5
を行い、読出し要求R23を送信して待ち状態に入る。
トラフィックT32読出し応答9により、プロセッサP
M3からトラフィックT32が送信されると、プロセッ
サPM2はそのトラフィックT32を受信する。トラフ
ィックT32の受信を完了すると、プロセッサPM2
は、プロセッサPM4にトラフィックT32受信完了の
旨のメッセージ送信6を行い、メッセージM24を送信
する。メッセージM24送信後、プロセッサPM2はト
ラフィックT32情報の消費7を開始してトラフィック
T32情報を処理する。トラフィックT32情報の消費
7を完了すると、再びトラフィックT12読出し要求3
に戻り、上記の手順を繰り返す。
【0013】プロセッサPM3は、プロセッサPM2が
消費を行うトラフィックT32情報の生産8を行う。プ
ロセッサPM3は、トラフィックT32情報の生産8を
完了し、且つトラフィックT32の読出し要求5によ
り、プロセッサPM2から送信された読出し要求R23
を受信するまで待ち状態に入る。トラフィックT32情
報の生産8が完了し、且つ読出し要求R23を受信する
と、プロセッサPM3はトラフィックT32読出し応答
9を開始し、生産したトラフィックT32を送信する。
トラフィックT32読出し応答9が完了すると、プロセ
ッサPM3はトラフィックT34情報の生産10を開始
する。プロセッサPM3は、トラフィックT34情報の
生産10を完了し、且つトラフィックT34の読出し要
求12によりプロセッサPM4から送信された読出し要
求R43を受信するまでは待ち状態に入る。トラフィッ
クT34情報の生産10を完了し、且つ読出し要求R4
3を受信すると、プロセッサPM3はトラフィックT3
4の読出し応答11を開始し、生産したトラフィックT
34を送信する。トラフィックT34の読出し応答11
が終了すると、プロセッサPM3は再びトラフィックT
32情報の生産8に戻り、上記の手順を繰り返す。
【0014】プロセッサPM4は、メッセージM24の
受信状態になるまで待ち状態となる。メッセージM24
受信状態になると、プロセッサPM4はプロセッサPM
3に対してトラフィックT34の読出し要求12を開始
し、読出し要求R43を送信して待ち状態に入る。トラ
フィックT34の読出し応答11により、プロセッサP
M3からトラフィックT34が送信されると、プロセッ
サPM4はそのトラフィックT34を受信する。トラフ
ィックT34の受信を完了すると、プロセッサPM4は
プロセッサPM2に対して、トラフィックT34受信完
了の旨のメッセージ送信13を行い、メッセージM42
を送信する。メッセージM42送信後、トラフィックT
34情報の消費14を開始してトラフィックT34情報
を処理する。トラフィックT34情報の消費14が完了
し、且つメッセージM24が受信状態になると、プロセ
ッサPM4は再びトラフィックT34読出し要求12に
戻り、上記の手順を繰り返す。
【0015】図4、図5及び図6は、本発明の第1の実
施形態に係るバストランザクションを含めた制御手順図
である。図4及び図5はプロセッサPM2を中心とした
制御手順図であり、図6はプロセッサPM4を中心とし
た制御手順図である。ここでは、トラフィックの読出し
要求並びに読出し応答、及び受信完了メッセージについ
て、トラフィックT12読出し要求3並びにトラフィッ
クT12読出し応答2、及びメッセージ送信6を例とし
て説明する。
【0016】トラフィックT12読出し要求3をする際
に、プロセッサPM2は、バスB2の占有要求31を、
プロセッサ間のバス調停者であるバスアービタBAに送
信する。バスアービタBAからのバス占有許可32を受
信すると、プロセッサPM2は、トラフィックT12情
報が格納されているアドレスを指定するために、プロセ
ッサPM1に読出しアドレス33を送信する。プロセッ
サPM1は読出しアドレス33を受信すると、プロセッ
サPM2にスプリット応答34を送信する。ここで、ス
プリット応答34とはバス占有許可を受けているプロセ
ッサPM2が、プロセッサPM2に選択されたプロセッ
サPM1に要求を出した場合に、プロセッサPM1が様
々な理由により要求に応答できない場合に、プロセッサ
PM2に待ちの命令を送信するものである。また、プロ
セッサPM1はこのスプリット応答34を送信する際
に、読出し応答の際に使用する読出し応答アドレス情報
も指定して送信する。この読出し応答アドレス情報は、
待ち状態の際に他のデータと混同しないように特別なア
ドレスを指定しておく。プロセッサPM2はスプリット
応答34を受信すると、一度バス解放35によりバスB
2を解放し、プロセッサPM2からの処理データ送信の
待ち状態に入る。このトラフィックT12読出し要求3
においては処理データ25の転送は伴わない。上記の読
出し要求の手順は、トラフィックT32読出し要求5及
びトラフィックT34読出し要求12に関しても、同様
の手順で行われる。
【0017】プロセッサPM1はトラフィックT12情
報を送信する準備が整うと、トラフィックT12読出し
応答2を開始し、バスアービタBAに対してバス占有要
求21を送信する。バスアービタBAからのバス占有許
可22を受信すると、プロセッサPM1は、バスB2に
読出し応答アドレス23を送信する。プロセッサPM2
はバスB2を介して読出し応答アドレス23を受信する
と、受信したことを示すアドレス応答24をプロセッサ
PM1に送信する。アドレス応答24を受信したプロセ
ッサPM1は、処理データ25、つまりトラフィックT
12情報の送信を開始する。処理データ量が多い場合
は、複数回にわけて送信する。プロセッサPM2は、受
信したことを示すデータ応答26をプロセッサPM1に
送信する。処理データ25の転送が終了すると、プロセ
ッサPM2はバス解放27によりバスB2を解放する。
上記の読出し応答の手順は、トラフィックT32読出し
応答9及びトラフィックT34読出し応答11に関して
も、同様の手順で行われる。
【0018】プロセッサPM2は、トラフィックT32
読出し応答9の受信を完了し、メッセージM24を送出
する際に、バスアービタBAにバス占有要求61を送信
する。バスアービタBAからのバス占有許可62を受信
すると、プロセッサPM2はプロセッサPM4にメッセ
ージ書き込み用アドレス63の指定をする。プロセッサ
PM4はこれを受信したことを示すアドレス応答64を
プロセッサPM2に送信する。アドレス応答を受信する
と、プロセッサPM2はプロセッサPM4にメッセージ
データ65、つまりメッセージM24を送信する。メッ
セージデータ65とは、それを受信したプロセッサが読
出し要求が可能であることを示すフラグ等を立てるもの
である。また、メッセージの送信先等のデータを送信す
ることも可能である。プロセッサPM4はメッセージM
24を受信することによって、プロセッサPM2がトラ
フィックT32の受信を完了し、トラフィックT34読
出し要求12が可能になったことを認識する。プロセッ
サPM4は受信したことを示すデータ応答66をプロセ
ッサPM2に送信する。データ応答66を受信すると、
PM2はバス解放67によりバスB2を解放する。上記
の受信完了メッセージの送信の手順は、メッセージ送信
13に関しても、同様の手順で行われる。
【0019】各プロセッサは、これらの動作をそれぞれ
独立して行うが、プロセッサPM2及びPM4の読出し
要求順序等があらかじめ固定され、全体として正しい処
理結果が得られるように協調動作が行われる。
【0020】上記のように構成されたマルチプロセッサ
のトラフィック制御方法においては、ソース側プロセッ
サプロセッサPM1及びプロセッサPM3が、トラフィ
ックT12、トラフィックT32及びトラフィックT3
4を生産し、且つディステネーション側プロセッサPM
2及びプロセッサPM4により、読出し要求R21、読
出し要求R23及び読出し要求R43が送信されてか
ら、ソース側プロセッサプロセッサPM1及びプロセッ
サPM3はトラフィックT12、トラフィックT32及
びトラフィックT34をディステネーション側プロセッ
サPM2及びプロセッサPM4に送信するように固定し
たので、それぞれのプロセッサの送受信の順序が定ま
り、バスバンド幅が少なくなるような制御情報等の送信
がなくても協調動作が可能になる。
【0021】また、ソース側プロセッサPM3からそれ
ぞれ別のトラフィックT32又はトラフィックT34を
読出すディステネーション側プロセッサPM2又はプロ
セッサPM4は、読出しが完了するとメッセージM24
又はメッセージM42を互いに送受信することで読出し
要求の順番を制御できるので、互いに協調動作を行うこ
とができる。
【0022】さらに、トラフィックの読出しを行う際
に、読出し要求と読出し応答とに分割し、それぞれが終
了する度にバスB2を解放するようにしたので、待ち状
態でもバスB2を占有することがなく、他のプロセッサ
がバスB2を使用することも可能である。したがってバ
スバンド幅が無駄に消費されない。
【0023】実施形態2.図7は本発明の第2の実施の
形態に係る構成及びデータの流れを示す図である。図7
において図3と同じ番号を付している箇所は、第1の実
施形態と同様の動作を行う。本実施の形態においては、
プロセッサはPM1、PM2A、PM3A、及びPM4
Aの4個のプロセッサを用いるものとする。また、プロ
セッサPM2AはトラフィックT12、トラフィックT
32の順でトラフィックの制御をし、プロセッサPM3
AはトラフィックT32、トラフィックT34の順でト
ラフィックの制御をすることが要求されているものとす
る。さらに、初期状態において、PM2Aがフラグが立
っている状態等により、メッセージM42受信状態にな
っているものとする。
【0024】プロセッサPM2AはプロセッサPM2と
ほぼ同様の動作を行うが、トラフィックT32受信完了
のメッセージM23をプロセッサPM3Aに送信する。
また、プロセッサPM4AはプロセッサPM4とほぼ同
様の動作を行うが、トラフィックT34受信完了のメッ
セージM43をプロセッサPM3Aに送信する。さら
に、プロセッサPM3AはプロセッサPM3とほぼ同様
の動作を行うが、メッセージM23及びメッセージM4
3を受信する動作が新たに加わる。
【0025】図8は本発明の第2の実施の形態に係るマ
ルチプロセッサのトラフィック制御方法手順図である。
図8において図1と同じ番号が付されている、トラフィ
ックT12情報の生産1、トラフィックT12読出し応
答2、トラフィックT12読出し要求3、トラフィック
T12情報の消費4、トラフィックT32情報の生産
8、トラフィックT32情報の消費7、トラフィックT
34情報の生産10及びトラフィックT34情報の消費
14は、第1の実施形態と同様の動作を行う。
【0026】次に、図8に基づいてそれぞれのプロセッ
サの手順について説明する。プロセッサPM1は、プロ
セッサPM2Aが消費を行うトラフィックT12情報の
生産1を行う。プロセッサPM1は、情報の生産1を完
了し、且つトラフィックT12の読出し要求3により、
プロセッサPM2Aから送信された読出し要求R21を
受信するまで待ち状態に入る。トラフィックT12情報
の生産1が完了し、且つ読出し要求R21を受信する
と、プロセッサPM1はトラフィックT12読出し応答
2を開始し、生産したトラフィックT12情報を送信す
る。トラフィックT12の送信が完了すると、再びトラ
フィックT12情報の生産1に戻り、上記の手順を繰り
返す。
【0027】プロセッサPM2Aは、トラフィックT1
2読出し要求3において、読出し要求R21をプロセッ
サPM1に送信し、待ち状態に入る。トラフィックT1
2読出し応答2により、プロセッサPM1からトラフィ
ックT12が送信されると、プロセッサPM2Aはその
トラフィックT12を受信し、トラフィックT12情報
の消費4を開始してトラフィックT12情報を処理す
る。トラフィックT12情報の消費4を完了すると、プ
ロセッサPM3AにトラフィックT32読出し要求5A
を開始し、読出し要求R23を送信して待ち状態に入
る。トラフィックT32読出し応答9Aにより、プロセ
ッサPM3AからトラフィックT32が送信されると、
プロセッサPM2AはそのトラフィックT32を受信す
る。トラフィックT32の受信を完了すると、プロセッ
サPM2Aは、プロセッサPM3AにトラフィックT3
2受信終了の旨のメッセージ送信6Aを行い、メッセー
ジM23を送信する。メッセージM23送信後、プロセ
ッサPM2AはトラフィックT32情報の消費7を開始
してトラフィックT32情報を処理する。トラフィック
T32情報の消費7を完了すると、再びトラフィックT
12読出し要求3に戻り、上記の手順を繰り返す。
【0028】プロセッサPM3Aは、プロセッサPM2
Aが消費を行うトラフィックT32情報の生産8を行
う。プロセッサPM3Aは、トラフィックT32情報の
生産8を完了し、トラフィックT32の読出し要求5に
より、プロセッサPM2Aから送信された読出し要求R
23を受信し、且つプロセッサPM4Aから送信された
トラフィックT34受信完了メッセージM43の受信状
態になるまで待ち状態に入る。トラフィックT32情報
の生産8が完了し、且つ読出し要求R23及びメッセー
ジM43を受信すると、プロセッサPM3Aはトラフィ
ックT32読出し応答9Aを開始し、生産したトラフィ
ックT32を送信する。トラフィックT32読出し応答
9Aが完了すると、プロセッサPM3Aはトラフィック
T34情報の生産10を開始する。プロセッサPM3A
は、トラフィックT34情報の生産10を完了し、トラ
フィックT34の読出し要求12により、プロセッサP
M4Aから送信された読出し要求R43をプロセッサP
M4から受信し、且つプロセッサPM2Aからのトラフ
ィックT32受信完了メッセージM23の受信状態にな
るまで待ち状態に入る。トラフィックT34情報の生産
10を完了し、且つ読出し要求R43及びメッセージM
23を受信すると、プロセッサPM3Aはトラフィック
T34読出し応答11Aを開始し、生産したトラフィッ
クT34を送信する。トラフィックT34読出し応答1
1Aが完了すると、プロセッサPM3Aは再びトラフィ
ックT32情報の生産8に戻り、上記の手順を繰り返
す。
【0029】プロセッサPM4Aは、トラフィックT3
4の読出し要求12Aにおいて、読出し要求R43をプ
ロセッサPM3Aに送信して待ち状態に入る。トラフィ
ックT34読出し応答11Aにより、プロセッサPM3
AからトラフィックT34が送信されると、プロセッサ
PM4AはそのトラフィックT34を受信する。トラフ
ィックT34の受信を完了すると、プロセッサPM4A
は、プロセッサPM3AにトラフィックT34受信終了
メッセージ送信13Aを行い、メッセージM43を送信
する。メッセージM43送信後、トラフィックT34情
報の消費14を開始してトラフィックT34情報を処理
する。トラフィックT34情報の消費14が完了する
と、プロセッサPM4Aは再びトラフィックT34読出
し要求12Aに戻り、上記の手順を繰り返す。
【0030】上記のように構成されたマルチプロセッサ
のトラフィック制御方法においては、読出し完了のメッ
セージM23及びメッセージM43をプロセッサPM3
Aが集中して受けるので、障害が発生した場合にもプロ
セッサPM3Aを解析するだけでよい。
【0031】実施形態3.なお、上述の実施の形態にお
いては、バスアービタBAはそれぞれのプロセッサのバ
ス要求等を集中管理して受けたが、それぞれのプロセッ
サにバスアービタBAを持たせる分散による管理でもよ
い。
【0032】また、上述の実施の形態においては、初期
状態において、プロセッサPM2がメッセージM42受
信状態となっていたが、本発明ではそれに限定されるも
のではなく、メッセージが受信状態となるプロセッサを
固定する必要はない。なお、この場合には、読出しを要
求できるのは、メッセージの受信状態となっているプロ
セッサからである。
【0033】さらに、上述の実施の形態においては、メ
ッセージの到着はフラグ等により認識させるようにして
いたが、本発明ではそれに限定されるものではなく、周
期的にアドレスを確認するポーリングにより、到着を認
識するようにしてもよい。
【0034】
【発明の効果】以上のように本発明によれば、制御情報
が伴わなくても読出しを要求した消費側のプロセッサ
が、生産側のプロセッサが送り出した処理データを受信
できるようにしたので、処理データのバスバンド幅が拡
大され、処理データ量が多く送出できる。したがって大
規模な信号処理システム等の処理データ量が多いシステ
ムにも対応できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るマルチプロセ
ッサのトラフィック制御方法手順図である。
【図2】信号処理システムの概略図である。
【図3】本発明の第1の実施の形態に係る構成及びデー
タの流れを示す図である。
【図4】本発明の第1の実施の形態に係るバストランザ
クションを含めたPM2を中心とする制御手順図である
(その1)。
【図5】本発明の第1の実施の形態に係るバストランザ
クションを含めたPM2を中心とする制御手順図である
(その2)。
【図6】本発明の第1の実施の形態に係るバストランザ
クションを含めたPM4を中心とする制御手順図であ
る。
【図7】本発明の第2の実施の形態に係る構成及びデー
タの流れを示す図である。
【図8】本発明の第2の実施の形態に係るマルチプロセ
ッサのトラフィック制御方法手順図である。
【符号の説明】
PM1、PM2、PM3、PM4、PM2A、PM3
A、PM4A プロセッサ B1、B2 バス BA バスアービタ T12、T32、T34 トラフィック M24、M42 メッセージ R21、R23、R43 読出し要求

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 情報を送信する生産側のプロセッサと、
    前記情報を受信する消費側のプロセッサとがバスを介し
    て相互に結合され、協調動作を行うマルチプロセッサの
    トラフィック制御方法において、 あらかじめ定められた周期で、前記生産側のプロセッサ
    が処理データを生産する工程と、 前記消費側のプロセッサが、あらかじめ固定された順序
    で前記生産側のプロセッサに前記バスを介して前記処理
    データの読出しを要求する工程と、 前記処理データの生産を完了し、且つ前記消費側のプロ
    セッサの要求を受信した前記生産側のプロセッサが、制
    御情報を伴わない前記処理データを前記バスに送り出す
    工程と、 前記読出しを要求した前記消費側のプロセッサが前記処
    理データを前記バスを介して受信する工程とを有するこ
    とを特徴とするマルチプロセッサのトラフィック制御方
    法。
  2. 【請求項2】 前記生産側のプロセッサは、前記処理デ
    ータの生産が完了するまでの間、前記消費側のプロセッ
    サに、前記処理データの読出しをするために占有してい
    る前記バスを解放させることを特徴とする請求項1記載
    のマルチプロセッサのトラフィック制御方法。
  3. 【請求項3】 前記生産側の同一のプロセッサからそれ
    ぞれ前記処理データを受信する複数の前記消費側のプロ
    セッサにおいて、前記生産側の同一のプロセッサから前
    記処理データを受信した前記消費側のプロセッサは、受
    信を完了した旨のメッセージデータを、あらかじめ定め
    られた前記消費側のプロセッサに送信し、前記メッセー
    ジデータを受信した前記消費側のプロセッサが、次に前
    記生産側の同一のプロセッサに前記処理データの読出し
    を要求することを特徴とする請求項1又は2記載のマル
    チプロセッサのトラフィック制御方法。
  4. 【請求項4】 前記生産側の同一のプロセッサからそれ
    ぞれ前記処理データを受信する複数の前記消費側のプロ
    セッサにおいて、前記生産側の同一のプロセッサから前
    記処理データを受信した前記消費側のプロセッサは、受
    信を完了した旨のメッセージデータを前記生産側の同一
    のプロセッサに送信し、前記生産側の同一のプロセッサ
    は、前記メッセージデータを受信するまで、次の消費側
    のプロセッサの読出し要求に応答しないことを特徴とす
    る請求項1又は2記載のマルチプロセッサのトラフィッ
    ク制御方法。
JP7323167A 1995-12-12 1995-12-12 マルチプロセッサのトラフィック制御方法 Pending JPH09160886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7323167A JPH09160886A (ja) 1995-12-12 1995-12-12 マルチプロセッサのトラフィック制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7323167A JPH09160886A (ja) 1995-12-12 1995-12-12 マルチプロセッサのトラフィック制御方法

Publications (1)

Publication Number Publication Date
JPH09160886A true JPH09160886A (ja) 1997-06-20

Family

ID=18151833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7323167A Pending JPH09160886A (ja) 1995-12-12 1995-12-12 マルチプロセッサのトラフィック制御方法

Country Status (1)

Country Link
JP (1) JPH09160886A (ja)

Similar Documents

Publication Publication Date Title
JPH04312160A (ja) マルチプロセッサシステムおよびそのメッセージ送受信制御装置
CN112711550A (zh) Dma自动配置模块和片上系统soc
US20110219155A1 (en) Processing system and method for transmitting data
JPH09160886A (ja) マルチプロセッサのトラフィック制御方法
KR100357284B1 (ko) 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로
JPS5833970B2 (ja) プロセッサ間通信方式
JP2011070701A (ja) データを伝送する処理システム及び方法
KR101276837B1 (ko) 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치
JP2006171833A (ja) Plcのデータ交換システム、及びplcのデータ交換システムの制御方法
JPH0730576A (ja) 伝送システム
JP2665185B2 (ja) データ送信システム
JPH11338523A (ja) プログラマブルコントローラにおける入出力制御方式
JP3861649B2 (ja) モジュール間のメッセージ通信方式
JPS60217446A (ja) 高速プログラマブルロジツクコントロ−ラ
JPH0573509A (ja) プロセツサ間通信方式
JPH0129465B2 (ja)
JPS6029139B2 (ja) 処理装置間結合方式
JPH09212473A (ja) トラフィック制御方法
JP3817741B2 (ja) 編集装置
JPS61294506A (ja) プログラマブル・コントロ−ラにおける高速pio伝送方法
SU1221656A1 (ru) Многоканальное устройство управлени обменом информацией между ЭВМ
JPH0437947A (ja) プロセッサ間通信方式
JPS6266360A (ja) 優先度制御方式
JPH11353286A (ja) マルチプロセッサおよびそのバス使用権の決定方法
JPH077954B2 (ja) 制御装置