JPH11338523A - プログラマブルコントローラにおける入出力制御方式 - Google Patents

Abstract

(57)【要約】 【課題】 従来のＰＣでは、各ＣＰＵモジュール間では
非同期に処理が行われていた。またマルチタスク処理の
場合、各タスク間も非同期であった。 【解決手段】 ＰＣの各モジュールをリング上のシリア
ルリンクバス１によって接続する。ＣＰＵモジュール２
及びＩ／Ｏモジュール３内のシリアルリンク制御ＬＳＩ
１０はこのシリアルリンクバス１の転送速度と同じ速度
で、一定周期毎に実行プロセッサにタクト割込みを発生
させ、各ＣＰＵモジュール２内の実行プロセッサは、こ
のタクト割込みに同期させて、Ｉ／Ｏモジュール３に対
する入出力処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、産業用制御装置で
あるプログラマブルコントローラにおける入出力制御方
式に関する。

【０００２】

【従来の技術】近年、プラント、工場などでは、機械や
装置のシーケンス制御に多くのプログラマブルコントロ
ーラ（以下ＰＣという）を用い、ＦＡ（ファクトリーオ
ートメーション）化を実現している。

【０００３】１つのＰＣは、プログラムの実行やデータ
の演算処理等を行うＣＰＵモジュールや、制御機器とプ
ロセスデータの入出力を行うＩ／Ｏモジュールが複数バ
スで接続されて構成されている。

【０００４】図２０に従来のＰＣの構成例を示す。１つ
のＰＣは、図２０に示すように、システムバス１０１に
ＣＰＵモジュール１０２、Ｉ／Ｏモジュール１０３及び
不図示の通信モジュールが複数接続されて構成されてい
る。これら各モジュールは、システムバス１０１を介し
て互いにデータのやりと合りを行い、接続機器の制御処
理を行う。

【０００５】図２０の様に、ＰＣが複数のＣＰＵモジュ
ール１０２を備える構成の場合、各ＣＰＵモジュール１
０２はそれぞれ非同期に動作処理を行っており、またＩ
／Ｏモジュール１０３に対するプロセスデータの入出力
処理もそれぞれ非同期に行っている。

【０００６】図２１にＣＰＵモジュール１０２で行われ
る従来のタスク動作とプロセスデータの入出力処理の関
係を示す。図２１に示すように各ＣＰＵモジュール１０
２は、１スキャンの開始時及び終了時にＩ／Ｏモジュー
ル１０３に対するプロセスデータの入力処理と出力処理
を行う。

【０００７】ここでの１スキャンとは、ＣＰＵモジュー
ル２上でアプリケーションプログラム等が実行されるプ
ログラムレベル（以下Ｐレベルという）での、データ入
力処理、演算及びデータ出力処理からなるタスクの始ま
りから終わりまでを指す。また入力処理とはＩ／Ｏモジ
ュール１０３などからＣＰＵモジュール１０２にデータ
を取込む処理、出力処理とはＣＰＵモジュール１０２か
ら演算結果等をＩ／Ｏモジュール１０３などに出力する
処理を指す。

【０００８】各ＣＰＵモジュール１０２は、それぞれが
非同期に処理を行うため、ＣＰＵモジュール１０２間で
入出力処理に対する競合が発生する場合がある。この場
合は１つのＣＰＵモジュールのみが入出力処理を行うこ
とが出来、他のＣＰＵモジュール１０２はその間処理の
実行を待たされることになる。例えば図２１の場合、Ｃ
ＰＵ０はＣＰＵ１の出力処理が終了するまで自己の出力
処理の実行を待ち、ＣＰＵ１はＣＰＵ０の入力処理が終
了するまで自己の入力処理の実行を待っている。

【０００９】ＣＰＵモジュール１０２が複数のタスクを
並列実行するマルチタスク処理を行う場合、その入出力
処理の方法には図２２に示す様なものがある。例えば図
２２に示す場合の様にＰレベルのタスクと、より優先レ
ベルの高い上位レベルの定周期タスクが実行されている
場合、上位レベルのタスクにおける入出力処理の方法と
しては、(1) に示すように上位レベルである定周期タス
ク内で特別な命令を用いてＩ／Ｏモジュール１０３と直
接入出力を行う方法と、(2) に示すようにＰレベルの入
出力処理と同じタイミング内で定周期タスクの入出力を
行う方法とがある。

【００１０】

【発明が解決しようとする課題】ＰＣが複数のＣＰＵモ
ジュール１０２を備える構成の場合、各ＣＰＵモジュー
ル１０２は個々に動作し、よって従来から行われている
入出力制御方式では、ＣＰＵモジュール１０２によるＩ
／Ｏモジュール１０３などからのプロセスデータの取込
みや、Ｉ／Ｏモジュールなどへのプロセスデータの出力
を行う入出力処理は、各ＣＰＵモジュール１０２間で非
同期に行われる。

【００１１】このため各ＣＰＵモジュール１０２間では
同期したデータを使用して処理を行っていない。さらに
Ｉ／Ｏモジュール１０３へのプロセスデータの出力につ
いても、各ＣＰＵモジュール１０２は独自のタイミング
で出力しているので、Ｉ／Ｏモジュール１０３へのプロ
セスデータの出力は各ＣＰＵモジュール１０２間で同期
していない。

【００１２】各Ｉ／Ｏモジュール１０３は、リアルタイ
ムで接続機器からのプロセスデータの出力を行い、また
ＣＰＵモジュール１０２からのデータを必要としている
ので、複数のＣＰＵモジュール１０２が連携して処理を
行う場合に、ＣＰＵモジュール１０２間やタスク間で同
期が行われていないと、異なるデータを同じデータと認
識して処理してしまうなどの問題が生じる場合がある。

【００１３】本発明は上記問題点を考慮し、ＣＰＵモジ
ュール間やマルチタスク処理時のタスク間でが同期して
データのやり取りを行うことが可能なＰＣ及びその入出
力制御方式を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明によるプログラマ
ブルコントローラは、１乃至複数のＣＰＵモジュールと
１乃至複数のＩ／Ｏモジュールがバスによって接続され
る構成を前提としている。

【００１５】上記ＣＰＵモジュールは、タクト割込み発
生手段及び同期手段を備える。タクト割込み発生手段
は、上記バスの転送速度に合わせて一定周期で割込みを
発生させる。

【００１６】同期手段は、上記タクト割込み発生手段に
よる割込みに同期して、上記Ｉ／Ｏモジュールに対する
データの入出力処理を行う。上記ＣＰＵモジュールは、
該ＣＰＵモジュールで実行されるアプリケーションプロ
グラムを上記タクト割込み発生手段による割込みに同期
して実行する実行手段を更に備えるとすることも出来
る。

【００１７】この実行手段は、例えばマルチタスクで上
記アプリケーションプログラムを実行する時、該マルチ
タスクのタスクは上記Ｉ／Ｏモジュールに対するデータ
の入力処理及び出力処理を上記割込みに同期して行う。

【００１８】また実行手段は、上記出力処理が上記割込
み発生手段による割込みが発生する前に終了するかどう
かを判断し、終了しないと判断したときに該出力処理を
該割込みが終了するまで遅らせる。

【００１９】更に本発明のプログラマブルコントローラ
では、各モジュールが接続されるバスはリング上の構成
を備え、上記ＣＰＵモジュール及びＩ／Ｏモジュール
は、上記バス上をデータを巡回させて他のモジュールと
のデータの入出力処理を行う構成とすることも出来る。
この場合、上記ＣＰＵモジュールは上記Ｉ／Ｏモジュー
ルに対してデータを送る場合トータルフレーム方式によ
り、上記Ｉ／Ｏモジュールは上記ＣＰＵモジュールに対
してデータを送る場合マルチキャスト方式によりデータ
の転送を行う。

【００２０】本発明によれば、プログラマブルコントロ
ーラを構成するＣＰＵモジュールは、タクト割込み発生
手段が発生させる割込みに同期して、上記Ｉ／Ｏモジュ
ールに対するデータの入出力処理を行う。よって複数の
ＣＰＵモジュールを備える構成の場合、各ＣＰＵモジュ
ールは、この割込みに同期して処理を行う。

【００２１】また例えばマルチタスクで上記アプリケー
ションプログラムを実行するに場合においても、該マル
チタスクのタスクは上記Ｉ／Ｏモジュールに対するデー
タの入出力処理を上記割込みに同期して行うので、各タ
スクは同期して処理を行う。

【００２２】

【発明の実施の形態】図１は本実施形態のＰＣの構成を
示す図である。本実施形態のＰＣでは、複数のＣＰＵモ
ジュール２と複数のＩ／Ｏモジュール３がリング型の伝
送トポロジーをもつシリアルリンクバス１によって接続
されるネットワーク構成をもつ。このシリアルリンクバ
ス１に接続されている各モジュールは、そのネットワー
ク上での局としてそれぞれを一意に識別する局番が設定
されている。本実施形態でのネットワークは、その局と
して最大２５６局接続できるものとし、各局にその局番
として＃０〜２５５が設定される。

【００２３】まず、シリアルリンクバス１上のデータの
流れを説明する。図２は、ＰＣ内の各モジュールの接続
及びシリアルリンク１内を流れるデータの流れを示す図
である。

【００２４】ネットワーク上の局となるＣＰＵモジュー
ル２、Ｉ／Ｏモジュール３等ＰＣ内の各モジュールは、
内部にシリアルリンク制御ＬＳＩ１０を備え、このシリ
アルリンク制御ＬＳＩ１０を介してシリアルリンクバス
１と接続されている。

【００２５】ネットワーク上を流れるフレームデータ
は、シリアルリンクバス１上を一定方向に巡回し、シリ
アルリンク制御ＬＳＩ１０は、上流局から送信されたフ
レームを自己の受信バッファに取込み、それが自局に対
するものでなければそのまま下流局に送り、また自局に
対するものあればそれを取込む。これによってシリアル
リンクバス１上をフレームデータが一定方向に巡回す
る。

【００２６】シリアルリンク制御ＬＳＩ１０は、シリア
ルリンクバス１から受信したフレームデータを下流のモ
ジュールに流すと共に、入力バッファ転送テーブルを参
照して必要なデータを入力バッファに取込む。

【００２７】本実施形態では、ＣＰＵモジュール２がＩ
／Ｏモジュール３等からデータを受信する受信処理のと
きのデータ転送は、トータルフレーム方式により行う。
またＣＰＵモジュール２からＩ／Ｏモジュール３などへ
データを出力する送信し処理のときのデータ転送は、マ
ルチキャスト方式により行う。これらの転送方式によ
り、シリアルリンクバス１上の各モジュールは、一定周
期毎に同一のデータを同期して送受信することになる。

【００２８】まずトータルフレーム方式について説明す
る。トータルフレーム方式は、ＣＰＵモジュール２がＩ
／Ｏモジュール３からのデータを受取る時に用いるデー
タ転送方式である。

【００２９】トータルフレーム方式は、リング上のトポ
ロジーを持つシリアルリンクバス１において、巡回する
１つのフレームに対してＩ／Ｏモジュール３の各局が自
局データを追加してゆき、フレームがシリアルリンクバ
ス１を２巡回することで、自局データの送信及び他局デ
ータの受信を行い、各局が他局のデータの共有化を図る
と共に伝送効率を上げるようにした伝送方式である。

【００３０】図３はトータルフレーム方式によるデータ
通信の説明図である。本実施形態では、シリアルリンク
バス１の局の内の１つをリングマスター局とし、このリ
ングマスター局によってトータルフレーム方式及び後述
するマルチキャスト方式によるデータ転送を管理する。
また図３中のＤｉはＩ／Ｏモジュール３の中で入力装
置、Ｄｏは出力装置の局を示す。

【００３１】トータルフレーム方式では、ネットワーク
上に唯一存在するリングマスター局により、まずトータ
ルフレーム送信の要求を表すＲＥＱフレームが送信され
る。図３ではこの時のＲＥＱフレームはｒｅｑ０と表さ
れている。

【００３２】このＲＥＱフレームには、フレームのデミ
リタ部（スタートデミリタ（ＳＤ）部）にこのフレーム
がＲＥＱフレームであることを示すデータ（ＪＫコー
ド）が設定されており、このフレームの受信局はＳＤ部
を調べることによりこのフレームがＲＥＱフレームであ
ることを認識する。

【００３３】ＲＥＱフレームを受信した局は、そのフレ
ーム最後に自局のデータを付加して下流局へ送信する。
図３の場合、Ｄｉ局はＲＥＱフレームを受信すると、そ
の末尾に自己の入力データＤｉ１を付加して下流局のＤ
ｏ１局へ送信する。Ｄｏ１局ではこのフレームを受信す
ると、その末尾に自己の出力データＤｏ１を付加して出
力する。以下、順に各局はフレームを受取ると自己のデ
ータをフレームの末尾に付加して下流局へ送信する。
尚、本実施形態は複数のＣＰＵモジュール２を使用する
マルチＣＰＵの構成であり、ＣＰＵモジュール２が他の
ＣＰＵモジュール２が出力装置に出力したデータを参照
できるようにするため、各出力装置の局Ｄｏも自己のデ
ータの出力を行っている。しかし、ＣＰＵモジュールを
１つしか持たないＰＣの構成の場合には、この様な必要
はない。

【００３４】ＲＥＱフレームがシリアルリンクバス１を
１巡して、これをリングマスター局が受信すると、リン
グマスター局はこのフレームのＳＤ部に設定されている
データを２巡目のＲＥＱフレームであることを示すデー
タ（ＪＪコード）に変更し、またフレームの最後に自己
のデータを付加して隣の下流局であるＤｉ１局へ送信す
る。

【００３５】このフレームを受信したＤｉ１局は、受信
フレームのＳＤ部を調べ、これが２巡目のＲＥＱフレー
ムであることを認識すると、フレームのＳＤ部の次にあ
る１巡目の時に自己が付加した自局データを削除して下
流局へ中継する。図３の場合、Ｄｉ局は２巡目のＲＥＱ
フレームを受信すると、１巡目で自己が付加した自局の
データＤｉ１を削除して下流局のＤｏ１局へ送信し、Ｄ
ｏ１局は受信フレームのＳＤ部の次にある自己の出力デ
ータＤｏ１を削除して次の下流局であるＤｉ２局へ送信
する。以下、順に各局はフレームを受取ると１巡目で付
加した自己のデータをフレームから削除して下流局へ送
信する。

【００３６】この２巡回目のＲＥＱフレームがシリアル
リンクバス１を巡回して、リングマスター局に戻ってく
ると、リングマスター局は、このフレームをシリアルリ
ンクバス１から除去する。これによってトータルフレー
ム通信は完了する。

【００３７】次にマルチキャスト方式によるデータ転送
について説明する。マルチキャスト方式は、ＣＰＵモジ
ュール２から出力機器が接続されているＩ／Ｏモジュー
ル３に対してデータの出力を行う時用いられるデータ転
送方式である。

【００３８】マルチキャスト方式は、シリアルリンクバ
ス１上にマルチキャスト通信用のフリートークンを巡回
させ、データ伝送を要求する局（出力装置に出力するた
めの送信データが用意されており、また当該送信帯域の
送信許可設定がされている局）はそのフリートークンを
確保して代わりにマルチキャストフレームの送信を行
う。マルチキャストフレームはシリアルリンクバス１上
を巡回し、このマルチキャストフレームを受信したネッ
トワーク上の局は、それを下流へ中継して巡回させると
共にフレーム内の出力データの設定内容に基づいてデー
タの取込みを行う。

【００３９】図４は、マルチキャスト方式による通信の
説明図である。マルチキャスト方式による通信では、ま
ず、シリアルリンクバス１上に１つだけ存在するネット
ワーク管理を行うリングマスター局が、データ転送の権
限を制御するフリートークンを生成し、シリアルリンク
バス１上にリリースする。このフリートークンのリリー
スによって、マルチキャスト通信は開始される。

【００４０】リリースされたフリートークンは、各局が
順次下流局へ中継してゆき、シリアルリンクバス１上を
巡回する。そしてデータの出力を行いたいＣＰＵモジュ
ール２は、このフリートークンを受信すると、これをシ
リアルリンクバス１から確保し、マスター局となる。

【００４１】マスター局は、用意してある送信データ
を、ＳＤ部にこのフレームがマルチキャスト通信のフレ
ームであることを示すデータを設定したマルチキャスト
フレームとしてシリアルリンクバス１上に流す。図４で
は、マスター局は、保持したフリートークンの代わりに
Ｄｏ１局に対する出力データ（Ｍ−＞Ｄｏ１）とＤｏ２
局に対する出力データ（Ｍ−＞Ｄｏ２）の２つの局に対
する出力データがマルチキャストフレームとして、下流
局Ｄｏ２へ送信される。

【００４２】このマルチキャストフレームを受取った局
は、そのフレーム内の出力データに設定されている出力
データの格納先の局番を参照し、この出力データが自局
に対するものであれば、それを取込むと共にそのフレー
ムをそのまま下流局へ送信する。図４では、マルチキャ
ストフレームを受信したＤｏ２局及びＤｏ１局はそれぞ
れ自局にあててマスタ局が出力した出力データ（Ｍ−＞
Ｄｏ２、Ｍ−＞Ｄｏ１）を取込むと共に、その受信フレ
ームをそのまま隣の下流局であるリングマスター局及び
マスター局へ送信する。

【００４３】フレームが１巡すると、そのフレームを最
初に送信したマスタ局は、これをシリアルリンクバス１
から除去し、代わりにフリートークンを生成して１上に
リリースする。

【００４４】そしてフリートークンがシリアルリンクバ
ス１を１巡して戻ってくると、リングマスター局はデー
タ伝送要求の有無をチェックし、要求があれば当該送信
データの送信を行う。その後、自局が送信したデータフ
レームがシリアルリンクを１巡して自局に戻ってきたこ
とでリングマスター局はフリートークンをシリアルリン
ク上から除去し、これによってマルチキャスト通信は終
了する。

【００４５】尚、マルチキャスト通信に限らず、シリア
ルリンクバス１上では、リングマスター局のデータフレ
ームは常に最後に送信される。次にシリアルリンクバス
１上の局となっている、各モジュールにおけるデータの
送受信処理について説明する。

【００４６】まずＣＰＵモジュール２での処理について
説明する。ＣＰＵモジュール２内のシリアルリンク制御
ＬＳＩ１０は、シリアルリンクバス１からトータルフレ
ーム方式により送信されてくるフレーム（トータルフレ
ーム）を受信すると、それを下流のモジュールに送信す
ると共に、入力バッファ転送テーブルを参照して必要な
データを入力バッファに取込む。図５はこの時のＣＰＵ
モジュール２内での入力データに対する制御処理を示す
図である。

【００４７】図５に示すように、ＣＰＵモジュール２内
には、データの入力制御を行うための構成要素としてシ
リアルリンク制御ＬＳＩ１０の他に入力バッファ２１、
Ｉ／Ｏ領域２２、入力バッファ転送テーブル２３及び入
力データ転送テーブル２４を備える。

【００４８】入力バッファ２１は、上流局から流れてき
たデータの内自モジュールで必要な局からのプロセスデ
ータを、入力バッファ転送テーブル２３を参照して取込
むバッファである。またＩ／Ｏ領域２２は自局で実行さ
れている複数のアプリケーションプログラムの各タスク
２５が直接アクセスすることが出来るメモリ領域であ
る。ＣＰＵモジュール２内にあるプログラム処理を行う
実行プロセッサ（不図示）は、このＩ／Ｏ領域２２内か
ら自己が必要とするデータを読み出したり、あるいはＩ
／Ｏモジュール３への出力データをＩ／Ｏ領域２２に書
込む。

【００４９】シリアルリンク制御ＬＳＩ１０は、シリア
ルリンクバス１からトータルフレーム方式で送信されて
きたデータを自己の受信バッファ１１に取込むと共に下
流局のモジュールに流す。

【００５０】シリアルリンクバス１から受信したデータ
は、受信バッファ１１に取込まれた後、シリアルリンク
バス１の転送周期と同一周期のタクト周期で、入力バッ
ファ転送テーブル２３を参照して受信バッファ１１から
自局が必要とする局のデータが入力バッファ２１に格納
される。そして、タスク起動時にそのタスクに対応する
入力データ転送テーブル２４が参照されてそのタスクが
必要とするデータがＩ／Ｏ領域２２に転送される。なお
タクト周期については後述する。

【００５１】この処理をトータルフレーム方式による２
つのフレーム（１巡目、２巡目）に対して行うことによ
って、ＣＰＵモジュール２は、シリアルリンクバス１上
の全てのＩ／Ｏモジュール３のデータを取込むことが出
来る。

【００５２】図６は、図５の入力バッファ転送テーブル
２３と入力データ転送テーブル２４によるデータ転送を
説明する図である。入力バッファ転送テーブル２３は、
ネットワーク上の全ての局の局番と対応づけて、その局
からのデータの入力バッファ２１での格納位置がアドレ
スとして格納されており、局番により入力バッファ転送
テーブル２３を参照することにより、その局からのデー
タを格納する入力バッファ２１上のアドレスを求めるこ
とが出来る。尚自局が必要とせず、データ転送を行わな
い局に対応する部分にはアドレスとして“ＦＦＦＦ”が
設定されており、データの転送処理を行う際にはバッフ
ァ転送テーブル２３に“ＦＦＦＦ”以外の値が設定され
ている局のデータに対してその局の局番、データのサイ
ズ及びステータス情報と共に受信バッファ１１内のトー
タルフレームから入力バッファ２１の対応するアドレス
の位置に順次転送される。

【００５３】入力データ転送テーブル２４は、入力バッ
ファ２１からＩ／Ｏ領域２２へのデータの転送を行う際
に参照されるものである。入力データ転送テーブル２４
は、各タスク毎に複数存在し、そのタスクが使用するデ
ータの入力バッファ２１での格納位置であるアドレス
１、Ｉ／Ｏ領域２２での格納位置であるアドレス２及び
データサイズが格納されている。タスクが起動される際
に、入力バッファ２１からＩ／Ｏ領域２２へのデータの
転送を行うときには、そのタスクに対応した入力データ
転送テーブル２４を使用してそのタスクが起動される前
に入力バッファからＩ／Ｏ領域２２にそのタスクが使用
するデータのみが転送される。また入力バッファのステ
ータスがエラーを示していれば、そのデータはＩ／Ｏ領
域２２に転送しない。

【００５４】なおこの入力バッファ転送テーブル２３及
び入力データ転送テーブル２４は、アプリケーションプ
ログラムを作成し、コンパイルした時にプログラム作成
ツール（ローダ）がＩ／ＯモジュールなどのＰＣのシス
テムの定義情報を参照し、自動生成する。またこれらの
テーブルは、アプリケーションプログラムをＣＰＵモジ
ュール２にダウンロードする時に同時にシステム定義と
してダウンロードされ、アプリケーションプログラムが
実行される前に予めＣＰＵモジュール２に設定されてい
る。

【００５５】ＣＰＵモジュール２は、受信バッファ１１
から入力バッファ転送テーブル２３によって指定された
自己で使用する入力データを入力バッファ２１に取込む
が、このデータの転送はシリアルリンクバス１での転送
速度と同一速度の一定間隔の周期で行われる。またシリ
アルリンク制御ＬＳＩ１０は、このデータ転送と同一周
期で実行プロセッサに対して割込みを発生させる。この
割込みが、図７に示すタクト割込みである。またこのタ
クト割込みの発生周期をタクト周期という。

【００５６】ＣＰＵモジュール２内の実行プロセッサ
は、タクト割込みを受けるとタスクの起動条件をチェッ
クし、最もタスクレベルの高い、すなわち最も優先度の
高いタスクを起動する。その動作を示したのが図７であ
る。

【００５７】図７では、Ｐレベルと、それよりタスクレ
ベルの高いタスク０、タスク１の２つの定周期タスクの
動作例を示している。タクト割込みが発生すると、実行
プロセッサはタスクの起動条件をチェックし、起動すべ
きタスクがあると、タスクレベルの高い順にそのタスク
に割り当てられたプロセスデータのデータ入力処理を行
う。図７の場合、最初のタクト割込みが発生すると、タ
スク０、タスク１、Ｐレベルの順に各タスクのデータ入
力処理が行われる。

【００５８】ここで言うデータ入力処理とは、図５に示
す入力バッファ２１からＩ／Ｏ領域２２へデータを転送
することである。実際のタスクは、その実行時にこのＩ
／Ｏ領域２２のデータに対して演算処理を行う。この入
力バッファ２１からＩ／Ｏ領域２２へのデータ転送は、
各タスク毎に存在する入力データ転送テーブル２４を参
照して行われる。この入力データ転送テーブル２４を参
照することにより、起動しようとしているタスクで必要
とするプロセスデータが判り、使用するプロセスデータ
のみが入力バッファ２１からＩ／Ｏ領域２２へ転送され
る。

【００５９】このタクト割込みによる入力処理は、割込
み発生時に、別のタスクが実行中であっても、そのタス
クによる処理を中断して行われる。例えば、図７の場
合、２回目及び５回目のタクト割込みが発生した時、Ｐ
レベルのタスクは処理の実行中であったが、その処理を
中断してタスク０及びタスク１のデータ入力処理が実行
され、全てのデータ実行処理が完了後、中断されていた
Ｐレベルのタスクの実行が再開される。

【００６０】図８は図７で説明したタスクを示す図であ
る。図８中のＰｘｘｘはプログラムを示し、１つのタス
クは複数のプログラムから構成されている。各タスク毎
にプログラム管理テーブルが作成され、タスク内ではこ
のプログラム管理テーブルに登録されている順番にプロ
グラムが起動される。

【００６１】１つのタスクではその開始時に、まずデー
タ入力処理が行われ、タスクの終了時にデータ出力処理
が行われる。図９は、図７でのタスクの中断を説明する
図である。

【００６２】図９（ａ）は、他のタスクの入力処理によ
って処理の中断が発生した場合、図９（ｂ）は２つのタ
クト周期に跨がったために中断が発生した場合を示す。
図９（ａ）では、このタスクを含む全てのタスクでデー
タ入力処理が完了するまでプログラムの実行は行われ
ず、全てのタスクでデータ入力処理が完了した時点でプ
ログラムが実行される。また図９（ｂ）では、プログラ
ムＰ１５７を実行中にタクト割込みが発生すると、この
Ｐ１５７の処理は中断され、他のタスクでのデータ入力
処理が実行される。そして、全てのタスクでデータ入力
処理が完了すると、Ｐ１５７の処理が再開される。

【００６３】図１０は、ＣＰＵモジュール２内での出力
データに対する制御処理を示す図である。ＣＰＵモジュ
ール２内にはデータの出力制御を行うための構成要素と
して、出力バッファ２６、出力データ転送テーブル２７
及びシリアルリンク制御ＬＳＩ１０内に送信バッファ１
２を有する。出力バッファ２６は、出力データ転送テー
ブル２７の参照結果によりデータを出力する局毎にタス
ク２５が出力処理を行うデータを、出力を行うＩ／Ｏモ
ジュールの局の局番、データのサイズ及びマスク情報と
共に蓄積するバッファである。尚マスク情報については
後述する。出力データ転送テーブル２７は、タスク毎に
存在し、そのタスクが出力する出力データをＩ／Ｏ領域
２２から出力バッファ２６へ転送を行う際に参照される
ものである。

【００６４】タスク処理が終了した時点で実行プロセッ
サは、出力データ転送テーブル２７を参照し、Ｉ／Ｏ領
域２２から出力バッファ２６へそのタスクに割り当てら
れたデータのみ転送する。

【００６５】出力バッファ２６のデータは、実行プロセ
ッサによるＣＰＵモジュール２の内部処理とは無関係に
タクト周期でシリアルリンク上に出力される。この様な
一連の動作により、シリアルリンクバス１に接続された
各モジュールは、一定周期（タクト周期）中は共通のデ
ータを用いて動作することが可能である。

【００６６】図１１は、図１０の出力データ転送テーブ
ル２７によるＩ／Ｏ領域２２から出力バッファ２６への
データの転送を説明する図である。出力データ転送テー
ブル２７は、Ｉ／Ｏ領域２２から出力バッファ２６への
データの転送を行う際に参照されるものである。入力デ
ータ転送テーブル２７は、各タスク毎に複数存在し、そ
のタスクが出力処理を行うデータ毎に、そのデータのＩ
／Ｏ領域２２での格納位置であるアドレス３と出力バッ
ファ２６での格納位置であるアドレス４が格納されてい
る。

【００６７】データ出力処理では、タスクの終了時に、
そのタスクに対応した出力データ転送テーブル２７が参
照され、Ｉ／Ｏ領域２２から出力バッファ２６にデータ
が転送される。出力バッファ２６は、マルチキャスト方
式のフレームフォーマットそのものの構成をもち、シリ
アルリンク制御ＬＳＩ１０は、マルチキャスト用のトー
クンを受信すると出力バッファ２６内のデータをマルチ
キャストフレームとして、シリアルリンクバス１上にＤ
ＭＡ転送する。

【００６８】この出力データ転送テーブル２７も、前述
した入力バッファ転送テーブル２３や２４と同様、コン
パイル時にプログラム作成ツール（ローダ）がＩ／Ｏモ
ジュールなどのＰＣのシステムの定義情報を参照し、自
動生成する。またこれのテーブルは、アプリケーション
プログラムをＣＰＵモジュール２にダウンロードする時
に同時にシステム定義としてダウンロードされ、アプリ
ケーションプログラムが実行される前に予めＣＰＵモジ
ュール２に設定されている。

【００６９】このＣＰＵモジュール２でのデータ出力処
理は、Ｉ／Ｏ領域２２から出力バッファへ２６のデータ
転送（データ出力処理）と、出力バッファ２６からシリ
アルリンク１へ出力するタイミングは非同期に行われ
る。このため、この２つのデータ転送が重ならないよう
にする必要がある。このためには、データ出力処理がタ
クト割込みの発生タイミングと重ならないようにすれば
よい。

【００７０】図１２は、このデータ転送のタイミングの
調節処理を説明する図である。ＣＰＵモジュール２で
は、図１２の様に、タスクが終了しデータ出力処理に入
る前に、タクト周期からタクト割込みの発生からの経過
時間を引いた残り時間と、そのタスクに割り当てられて
いるデータ出力処理のために必要な時間とを比較する。
そして残り時間よりデータ転送に必要な時間の方が短け
れば（図１２の（ａ）の場合）、そのままデータ出力処
理を行う。またデータ転送に必要な時間の方が長ければ
（図１２（ｂ）の場合）、次のタクト割込みまでにデー
タ出力処理は完了しないので、このデータ出力処理の実
行を次のタクト周期まで遅らせ、データ転送が重ならな
い様にする。

【００７１】この様にタスクの中断処理の調整を行うこ
とにより、タクト周期より長いタスク処理であっても、
タクト周期に同期した処理をすることが可能となる。次
にＩ／Ｏモジュール３における入出力処理について説明
する。

【００７２】図１３（ａ）は、Ｉ／Ｏモジュール３にお
ける入力処理を説明する図である。Ｉ／Ｏモジュールに
おける入力処理とは、出力装置であるＩ／Ｏモジュール
３がシリアルリンクバス１より受信したマルチキャスト
フレームの中から、自己に対するデータを取込み、自己
に接続されている制御装置等に出力することである。

【００７３】Ｉ／Ｏモジュール３内のシリアルリンク制
御ＬＳＩ１０は、シリアルリンクバス１よりマルチキャ
ストフレームを受信すると、自己の受信バッファ（不図
示）内にそのフレームを取込むと共に下流局へ送信す
る。

【００７４】マルチキャストフレームには、送信局によ
って出力された１乃至複数の出力データが含まれてお
り、各出力データにはそれぞれ出力相手局を示す局番、
データのサイズ及びマスク情報が付されている。

【００７５】Ｉ／Ｏモジュール３は、受信フレーム内の
各出力データに対し、付されている局番と自己の局番情
報を比較しゆき、一致するものがあれば対応する出力デ
ータを入力バッファ３１に取込む。

【００７６】入力バッファ３１に取込んだ出力データ
は、データと共に送信されてきたマスク情報によって有
効なデータのみが制御装置に出力する。図１３（ｂ）
は、そのマスク処理を示す図である。

【００７７】マルチキャストフレームによって送信され
てくる出力データには、それぞれマスク情報が付されて
おり、制御装置へ出力するデータとしては、このマスク
情報で示された有効なデータ部のみが用いられる。例え
ば図１３（ｂ）では、ＣＰＵモジュール＃０及びＣＰＵ
モジュール＃１の２つのＣＰＵモジュール２からの出力
データに対して、マスク情報を用いて、ＣＰＵモジュー
ル＃０からの出力データの上位８ビットとＣＰＵモジュ
ール＃１からの出力データの下位８ビットから制御装置
への出力データを生成して出力している。これにより、
制御装置への出力データの上位ビットをＣＰＵモジュー
ル＃０、下位ビットをＣＰＵモジュール＃１が使用する
ことになり、マスク情報を用いることにより、１つの出
力装置を複数のＣＰＵモジュール２で共有することが可
能となる。図１４は、Ｉ／Ｏモジュール３における出力
処理を説明する図である。

【００７８】Ｉ／Ｏモジュール３に於ける出力処理と
は、入力装置であるＩ／Ｏモジュール３が制御装置等か
らの入力データをＣＰＵモジュール２に対してトータル
フレーム方式で出力することである。

【００７９】Ｉ／Ｏモジュール３内のシリアルリンク制
御ＬＳＩ１０は、シリアルリンクバス１よりＳＤ部にＪ
Ｋコードが設定されているトータルフレーム方式のフレ
ーム（１巡目のフレーム）を受信すると、受信したフレ
ームに末尾に自己のデータを付加して出力する。この出
力データは、Ｉ／Ｏモジュール３に接続されている複数
の制御装置からの入力データに基づいて、事前に出力バ
ッファ３２内に生成しておいたもので、これに自局の局
番情報、データサイズ及びステータス情報と共にトータ
ルフレームの末尾に付加して出力する。

【００８０】またシリアルリンクバス１よりＳＤ部にＪ
Ｊコードが設定されているフレーム（２巡目のフレー
ム）を受信すると、受信フレームのＳＤ部の次のデータ
は自己が付加したデータなのでそれを削除し、残りのデ
ータをそのまま下流局へ出力する。

【００８１】以上の様にして、Ｉ／Ｏモジュール３で
は、マルチキャスト方式による入力処理及びトータルフ
レーム方式による出力処理が行われる。図１５は、シリ
アルリンクバス１とＣＰＵモジュール２内の実行プロセ
ッサでの処理の流れを示す図である。図１５中「Ｔ・Ｆ
１」はトータルフレーム方式で転送されるデータ転送の
時間帯域、「Ｍ・Ｃ」はマルチキャスト方式で転送され
るデータ転送の時間帯域、「ＭＳＧ」はＣＰＵモジュー
ル２間やＣＰＵモジュール２と通信モジュールなどとの
間で行われるメッセージ転送様の時間帯域を示してい
る。

【００８２】図１５に示されるように、１タクト周期内
で「Ｔ・Ｆ１」と「Ｍ・Ｃ」が送信されており、よって
各ＣＰＵモジュール２の実行プロセッサは、同一タクト
周期内で行った入力処理では同じデータ値を得られ、各
ＣＰＵモジュール２間で同期を取ることが出来る。

【００８３】尚図１５中のタクト周期の時間は１ｍｓｅ
ｃ＊Ｎで、このＮの値はシリアルリンクバス１上の局数
に応じて変動する。図１６は、ＣＰＵモジュール２での
データ入力処理時に、シリアルリンク制御ＬＳＩ１０に
よって行われる受信バッファ１１から入力バッファ２１
へのデータ転送処理のフローを示すフローチャートであ
る。

【００８４】図１６において処理が開始されると、まず
ステップＳ１としてシリアルリンクバス１よりトータル
フレームを受信したかどうかが判断され、受信していな
いのならば（ステップＳ１、Ｎ）、処理を終了する。

【００８５】ステップＳ１において、トータルフレーム
を受信したのならば（ステップＳ１Ｙ）、次にステップ
Ｓ２として入力バッファ転送テーブル２３を参照し、局
番からデータの転送先である入力バッファ２１のアドレ
スを求める。

【００８６】ステップＳ２で求めたアドレスが“ＦＦＦ
Ｆ”であったならば（ステップＳ３、Ｙ）、この局のデ
ータは必要としていないので、ステップＳ２の処理に戻
り、次の局に対するアドレスを求める。またステップＳ
３で、ステップＳ２で求めたアドレスが“ＦＦＦＦ”以
外の値であれば（ステップＳ３、Ｎ）、その局のデータ
は必要であるので、受信バッファ１１からまずその局の
ステータス情報を入力バッファ２１へ書込む（ステップ
Ｓ４）。

【００８７】そして、その局のデータに対して、ステッ
プＳ５及び６でアドレスを＋１インクリメントしなが
ら、サイズ分のデータを入力バッファ２１へ転送する
（ステップＳ６）。

【００８８】そしてサイズ分のデータ転送が終了したす
ると（ステップＳ５、Ｙ）、ステップＳ７として全ての
局のデータに対する転送処理が終了したかどうかが判断
され、まだ未処理の局があれば（ステップＳ７、Ｎ）、
ステップＳ２に戻りこれまでの処理を繰り返す。また全
ての局のデータの転送が終了したのならば（ステップＳ
７、Ｙ）、処理を終了する。

【００８９】図１７は、ＣＰＵモジュール２でのデータ
入力処理として、タスクがその処理開始時に行う入力バ
ッファ２１からＩ／Ｏ領域２２への出力データの転送処
理を示すフローチャートである。

【００９０】図１７において処理が開始されると、まず
ステップＳ１１として、タスクは自己の入力データ転送
テーブル２４を参照する。次にステップＳ１２として、
入力データ転送テーブル２４に登録されている、このタ
スクが出力する出力データ全てに対しての処理が終了し
たかどうかが判断される。そして全て終了していれば
（ステップＳ１２、Ｙ）、このタスクは出力処理を終了
する。

【００９１】またステップＳ１２で、処理が終了してい
ないデータがあれば（ステップＳ１２、Ｎ）、次にステ
ップＳ１３として未転送のデータについて、そのサイズ
分のデータ転送が終了したかどうかが判断される。サイ
ズ分のデータが転送されていれば（ステップＳ１３、
Ｙ）、そのデータは転送が完了しているので、ステップ
Ｓ１２に戻り、まだ転送が完了していないデータがある
かが判断される。

【００９２】このステップＳ１３の判断で、まだサイズ
分のデータ転送が終了していなければ（ステップＳ１
３、Ｎ）、入力データ転送テーブル２４から読み出し
た、出力データの入力バッファ２１での格納位置である
アドレス１及びＩ／Ｏ領域２２での格納位置であるアド
レス２を用い、ステップＳ１４として、出力データを入
力バッファ２１のアドレス１の位置から読み出す。そし
て次にデータをステップＳ１５として、Ｉ／Ｏ領域２２
のアドレス２の位置へ書込む。

【００９３】この後、ステップＳ１６として、アドレス
１及びアドレス２の値を＋１インクリメントし、またサ
イズを−１デクリメントしてそれぞれ値を更新する。以
上ステップＳ１３〜１６での処理がサイズの値が０にな
るまで繰り返され、１つの出力データに対する転送処理
が終了すると、ステップＳ１２の判断に処理は移り、入
力データ転送テーブル２４に登録されている全てのデー
タに対して同様の処理が繰り返されて、タスクによる出
力データの転送処理が完了する。

【００９４】図１８は、データ入力処理時にタスクがそ
の処理終了時に行うＩ／Ｏ領域２２から出力バッファ２
６への出力データの転送処理を示すフローチャートであ
る。図１８において処理が開始されると、まずステップ
Ｓ２１として、タスクは自己の出力データ転送テーブル
２７を参照する。次にステップＳ２２として、出力デー
タ転送テーブル２７に登録されている、このタスクが出
力する出力データ全てに対しての処理が終了したかどう
かが判断される。そして全てに対して処理が終了してい
れば（ステップＳ２２、Ｙ）、このタスクは出力データ
の転送処理を終了する。

【００９５】またステップＳ２２で処理が終了していな
いデータがあれば（ステップＳ２２、Ｎ）、次にステッ
プＳ２３として未転送のデータについて、そのサイズ分
のデータ転送が終了したかどうかが判断される。サイズ
分のデータが転送されていれば（ステップＳ２３、
Ｙ）、そのデータは転送が完了しているので、ステップ
Ｓ２２に戻り、まだ転送が完了していないデータがある
かが判断される。

【００９６】またステップＳ２３の判断で、まだサイズ
分のデータ転送が終了していなければ（ステップＳ２
３、Ｎ）、出力データ転送テーブル２７から読み出した
Ｉ／Ｏ領域２２での出力データの格納位置であるアドレ
ス３及び出力バッファ２６での出力先のアドレスである
アドレス４を用い、ステップＳ２４として、まず、Ｉ／
Ｏ領域２２のアドレス３の位置からデータを読み出す。
そしてこのデータをステップＳ２５として、出力バッフ
ァ２６のアドレス４の位置へ書込む。

【００９７】この後、ステップＳ２６として、アドレス
３及びアドレス４の値を＋１インクリメントし、またサ
イズを−１デクリメントしてそれぞれ値を更新する。以
上ステップＳ２３〜２６での処理がサイズの値が０にな
るまで繰り返され、１つの出力データに対する転送処理
が終了すると、ステップＳ２２の判断に処理は移り、入
力データ転送テーブル２４に登録されている全てのデー
タに対して同様の処理が繰り返されて、タスクによるデ
ータの出力データの転送処理が完了する。

【００９８】図１９は、ＣＰＵモジュール２での出力処
理において、シリアルリンク制御ＬＳＩ１０によって行
われる出力バッファ２６からシリアルリンク制御ＬＳＩ
１０内の送信バッファ１２への送信処理を示すフローチ
ャートである。

【００９９】図１９において処理が開始されると、ステ
ップＳ３１として、タクト周期で、出力バッファ２６内
のデータがシリアルリンク制御ＬＳＩ１０によってＤＭ
Ａ転送され、全てのデータが転送し終わると処理は終了
する。

【０１００】

【発明の効果】以上の様に本発明によるＰＣにおいて
は、そのＰＣ構成するＣＰＵモジュールが、タクト割込
み発生手段が発生させる割込みに同期して、上記Ｉ／Ｏ
モジュールに対するデータの入出力処理を行う。よって
複数のＣＰＵモジュールを備える構成の場合、各ＣＰＵ
モジュール間でこの割込みの発生に合わせて同期処理を
行うことが出来る。

【０１０１】また例えばマルチタスクで上記アプリケー
ションプログラムを実行する場合ににおいても、該マル
チタスクのタスクは上記Ｉ／Ｏモジュールに対するデー
タの入出力処理を上記割込みに同期して行うので、各タ
スク間で同期を取ることが出来る。

【図面の簡単な説明】

【図１】本実施形態のＰＣの構成を示す図である。

【図２】ＰＣ内の各モジュールの接続及びシリアルリン
ク内を流れるデータの流れを示す図である。

【図３】トータルフレーム方式による通信の説明図であ
る。

【図４】マルチキャスト方式による通信の説明図であ
る。

【図５】ＣＰＵモジュール内での入力データに対する制
御処理を示す図である。

【図６】入力バッファ転送テーブルと入力データ転送テ
ーブルによるデータ転送を説明する図である。

【図７】タクト割込みとタスク動作を説明する図であ
る。

【図８】タスクの詳細を示す図である。

【図９】タスクの中断を説明する図である。

【図１０】ＣＰＵモジュール内での出力データに対する
制御処理を示す図である。

【図１１】出力データ転送テーブルによるＩ／Ｏ領域か
ら出力バッファへのデータの転送を説明する図である。

【図１２】データ出力処理のタイミング調節処理を説明
する図である。

【図１３】Ｉ／Ｏモジュールにおける入力処理及び出力
データのマスク処理を説明する図である。

【図１４】Ｉ／Ｏモジュールにおける出力処理を説明す
る図である。

【図１５】シリアルリンクバスとＣＰＵモジュール内の
実行プロセッサでの処理の流れを示す図である。

【図１６】シリアルリンク制御ＬＳＩによって行われる
受信バッファから入力バッファへのデータ転送処理のフ
ローを示すフローチャートである。

【図１７】タスクがその処理開始時に行う入力バッファ
からＩ／Ｏ領域への出力データの転送処理のフローを示
すフローチャートである。

【図１８】タスクがその処理終了時に行うＩ／Ｏ領域か
ら出力バッファへの出力データの転送処理のフローを示
すフローチャートである。

【図１９】シリアルリンク制御ＬＳＩによって行われる
出力バッファから送信バッファへの送信処理を示すフロ
ーチャートである。

【図２０】従来のＰＣの構成例を示す図である。

【図２１】ＣＰＵモジュールで行われる従来のタスク動
作とプロセスデータの入出力処理の関係を示す図であ
る。

【図２２】従来のタスク動作を示す図である。

【符号の説明】

１ シリアルリンクバス ２ ＣＰＵモジュール ３ Ｉ／Ｏモジュール １０ シリアルリンク制御ＬＳＩ １１ 送信バッファ １２ 受信バッファ ２１、３１ 入力バッファ ２２ Ｉ／Ｏ領域 ２３ 入力バッファ転送テーブル ２４ 入力データ転送テーブル ２５ タスク ２６、３２ 出力バッファ ２７ 出力データ転送テーブル

Claims (8)

【特許請求の範囲】
1. 【請求項１】 １乃至複数のＣＰＵモジュールと１乃至
   複数のＩ／Ｏモジュールがバスによって接続されるプロ
   グラマブルコントローラであって、 前記ＣＰＵモジュールは、 前記バスの転送速度に合わせて、一定周期で割込みを発
   生させるタクト割込み発生手段と、 前記タクト割込み発生手段による割込みに同期して、前
   記Ｉ／Ｏモジュールに対するデータの入出力処理を行う
   同期手段と、 を備えることを特徴とするプログラマブルコントロー
   ラ。
2. 【請求項２】 前記ＣＰＵモジュールは、該ＣＰＵモジ
   ュールで実行されるアプリケーションプログラムを前記
   タクト割込み発生手段による割込みに同期して実行する
   実行手段を更に備えることを特徴とする請求項１記載の
   プログラマブルコントローラ。
3. 【請求項３】 前記実行手段がマルチタスクで前記アプ
   リケーションプログラムを実行する時、該マルチタスク
   のタスクは前記Ｉ／Ｏモジュールに対するデータの入力
   処理及び出力処理を前記割込みに同期して行うことを特
   徴とする請求項２記載のプログラマブルコントローラ。
4. 【請求項４】 前記実行手段は、前記出力処理が前記割
   込み発生手段による割込みが発生する前に終了するかど
   うかを判断し、終了しないと判断したときに該出力処理
   を該割込みが終了するまで遅らせることを特徴とする請
   求項２又は３記載のプログラマブルコントローラ。
5. 【請求項５】 前記バスはリング上の構成を備え、前記
   ＣＰＵモジュール及びＩ／Ｏモジュールは、前記バス上
   をデータを巡回させて他のモジュールとのデータの入出
   力処理を行うことを特徴とする請求項１乃至４のいずれ
   か１つに記載のプログラマブルコントローラ。
6. 【請求項６】 前記ＣＰＵモジュールは前記Ｉ／Ｏモジ
   ュールに対してデータを送る場合トータルフレーム方式
   により、前記Ｉ／Ｏモジュールは前記ＣＰＵモジュール
   に対してデータを送る場合マルチキャスト方式によりデ
   ータの転送を行うことを特徴とする請求項５記載のプロ
   グラマブルコントローラ。
7. 【請求項７】 １乃至複数のＣＰＵモジュールと１乃至
   複数のＩ／Ｏモジュールがバスによって接続されるプロ
   グラマブルコントローラにおけるＣＰＵモジュールであ
   って、 アプリケーションプログラムを実行する実行手段と、 前記アプリケーションプログラムによる処理のために必
   要な、前記Ｉ／Ｏモジュールからの入力データを保持す
   る第１の入力バッファ手段と、 前記バスから受信した前記Ｉ／Ｏモジュールからの入力
   データを保持する第２の入力バッファ手段と、 前記アプリケーションプログラムの実行により生じた前
   記Ｉ／Ｏモジュールへの出力データを保持する第１の出
   力バッファ手段と、 前記バスに出力する出力データを保持する第２の出力バ
   ッファ手段と、 前記バスの転送速度に合わせて、一定周期で割込みを発
   生させるタクト割込み発生手段と、 前記タクト割込み発生手段による割込みに同期して、前
   記第２の入力バッファ手段が保持する入力データを前記
   第１の入力バッファ手段へ転送する第１の同期手段と、 前記タクト割込み発生手段による割込みに同期して、前
   記第１の出力バッファ手段が保持する出力データを前記
   第２の出力バッファ手段へ転送する第２の同期手段と、 を備えることを特徴とするプログラマブルコントローラ
   のＣＰＵモジュール。
8. 【請求項８】 １乃至複数のＣＰＵモジュールと１乃至
   複数のＩ／Ｏモジュールがバスによって接続されるプロ
   グラマブルコントローラでのデータの入出力方法であっ
   て前記ＣＰＵモジュールが、 前記バスの転送速度に合わせて、一定周期で割込みを発
   生させ、 前記割込みに同期して、前記Ｉ／Ｏモジュールに対する
   データの入出力処理を行う、 ことを特徴とするプログラマブルコントローラでのデー
   タの入出力方法。