JP2011070701A - データを伝送する処理システム及び方法 - Google Patents
データを伝送する処理システム及び方法 Download PDFInfo
- Publication number
- JP2011070701A JP2011070701A JP2010281533A JP2010281533A JP2011070701A JP 2011070701 A JP2011070701 A JP 2011070701A JP 2010281533 A JP2010281533 A JP 2010281533A JP 2010281533 A JP2010281533 A JP 2010281533A JP 2011070701 A JP2011070701 A JP 2011070701A
- Authority
- JP
- Japan
- Prior art keywords
- data
- functional unit
- identifier
- communication thread
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
【課題】本発明は、データを伝送する方法に関する。
【解決手段】データと該データのための通信スレッドの識別子とを、ソース機能ユニットSFUから宛先機能ユニットDFUまで0個以上の中間機能ユニットIFUを介する通信経路に沿って伝送する分割プロトコル伝送方法が、記載されている。前記通信経路内のデータ消費機能ユニットCFU及びデータ生成機能ユニットPFUは、前記データ消費機能ユニットCFUが前記データ生成機能ユニットPFUに通信スレッドの識別子TIDを示すハンドシェイク手順によって、互いに直接的に通信する。前記データ生成機能ユニットは、前記データ消費機能ユニットに、前記通信スレッドの識別子に関するデータを供給する。同様に、この方法を使用するデータ処理システムが記載されている。
【選択図】図1
【解決手段】データと該データのための通信スレッドの識別子とを、ソース機能ユニットSFUから宛先機能ユニットDFUまで0個以上の中間機能ユニットIFUを介する通信経路に沿って伝送する分割プロトコル伝送方法が、記載されている。前記通信経路内のデータ消費機能ユニットCFU及びデータ生成機能ユニットPFUは、前記データ消費機能ユニットCFUが前記データ生成機能ユニットPFUに通信スレッドの識別子TIDを示すハンドシェイク手順によって、互いに直接的に通信する。前記データ生成機能ユニットは、前記データ消費機能ユニットに、前記通信スレッドの識別子に関するデータを供給する。同様に、この方法を使用するデータ処理システムが記載されている。
【選択図】図1
Description
本発明は、処理システムに関する。
本発明は、更に、データを伝送する方法に関する。
システム・オン・シリコンは、絶え間なく増加している新しいフィーチャの実施及び既存の機能の改善の必要性のために、複雑性が連続的に増していることを示している。このことは、構成要素が集積回路上に組み込まれることができる集積度を向上することによって、可能にされている。同時に、回路が動作されるクロック速度も増加される傾向にある。高いクロック速度と増加された集積度の構成要素と組み合わせは、同じクロックドメイン内で同期して動作することができる領域を減少させてきた。このことは、モジュールの取り組み方の必要性を生じた。前記のような取り組み方によれば、前記処理システムは、複数の相対的に独立な、複雑なモジュールを有する。従来型の処理システムにおいて、前記モジュールは、通常、互いにバスを介して通信する。しかしながら、モジュールの数が増加するほど、通信のこの仕方は、以下の理由のために、もはや実用的ではない。一方で、多数のモジュールは、非常に高いバスの負荷を形成する。他方で、前記バスは、1つのデバイスだけがデータを該バスに送信することができるようにするので、通信のボトルネックを形成する。通信ネットワークは、これらの不利な点を克服する効果的な仕方を形成する。前記通信ネットワークは、複数の部分的に接続されているノードを有する。モジュールからのメッセージは、ノードにより、1つ以上の他のノードに再指向される。
ソース機能ユニットによって送信されるメッセージは、命令又はパケット状のデータを含み得る。前記メッセージは、前記宛先ユニットに到達するまでに、1つ以上の中間ユニットを介して転送される。前記宛先機能ユニットは、自身の番の際に、前記ソース機能ユニットにメッセージを送っても良い。機能ユニットとは、データストリーム内に含まれているいかなるユニットでも良く、例えば、CPU、DSP若しくはVLIWのようなデータに演算を施すユニット、メモリのようなデータを記憶するユニット、又はルータ若しくはインターフェースのようなデータを転送するユニットである。
分割プロトコルとは、トランザクションが要求及び応答に分割されるプロトコルとして規定される。ソース機能ユニットから通信経路内の前記第1中間機能ユニットまでの要求の伝送が完了した後、前記ソース機能ユニットは、前記宛先機能ユニットからの前記要求に対する応答を待つ必要なく、次の伝送に進むことができる。前記宛先機能ユニットは、応答を与える必要がある場合、別個のアービトレーション手順を開始する。分割バスプロトコルは、スレーブにおける応答生成に時間が掛かる場合に、より効率的である。パイプラインによって、マスターが複数の未処理の要求(即ち、応答を待っている要求)を有することが可能になる。前記同じ通信スレッド内の全てのトランザクションは、順序化される(応答は、これらの応答のための要求がマスターによって発行されたのと同じ順序で供給される)。異なる通信スレッドによるトランザクションは、いかなる順序化の制約も有さない。
米国特許第6,182,183号公報は、前記ソース機能ユニットから前記宛先機能ユニットまでの通信経路において、2つの後続する機能ユニット間でメッセージを交換するためのリンクレベルプロトコルを提供している。既知のプロトコルによれば、マスター機能ユニットは、命令(Cmd)、アドレス(Addr)又はデータ(DataReq)のような情報を生成すると同時に、前記情報が属するスレッドの識別子(ReqThreadID)を供給する。同様に、前記スレーブ機能ユニットは、情報(DataResp)を供給することができ、前記情報が属する通信スレッドを、識別子(RespThreadID)によって示すことができる。
既知の分割された、パイプライン化されたバスプロトコルの不利な点は、データ消費機能ユニットが、自身がこのデータを受信する順序において限定された制御しか有さないことにある。前記データ消費機能ユニットが、いくつかの通信スレッドに関してデータに対して発行された要求を有する場合、データ生成機能ユニットが、これらのスレッドうちのどれが最初に供給されるかを決定する。このことは、要求された前記データが、前記データ消費機能ユニットの最適な機能を可能にしない順序で到達する結果を有し得る。
本発明の目的は、改良されたリンクレベルの通信プロトコルと、前記のような通信プロトコルを使用する改良された処理システムとを提供することにある。
この目的は、添付請求項1に記載の本発明による方法によって、及び添付請求項9に記載の処理システムによって、達成される。本発明者らによって、このことは、データ生成機能ユニットではなくデータ消費機能ユニットが、情報が交換される通信スレッドを選択する場合、いくつかの状況において有利であると認識されている。従って、本発明の処理システム及び方法において、一方では、通信経路における分割伝送プロトコルが適用される。他方では、互いに通信している通信経路内の少なくとも1対のデータ消費及びデータ生成機能ユニットに対して、前記データ消費機能ユニットは、自身がデータを受信する通信スレッドに関する直接的な制御を有する。
これらの一例は、前記データ消費機能ユニットがメモリコントローラである、データ処理ステムである。メモリコントローラは、特に、いくつかの通信スレッドからの情報の記憶/取得のスケジューリングを最適化する機能を有しており、この結果、記憶及び取得は、最短時間で行われることができる。本発明によるメモリコントローラは、自身が情報を要求するスレッドの順序を自身で選択することができるので、情報の記憶を非常に効率的にスケジュールすることができる。代替的には、前記メモリコントローラに、大きい入力バッファを設けることもできる。これにより、前記メモリバッファは、いくつかのスレッドから大量の情報を受信し、前記入力バッファから適切な順序で情報を選択することができるようになるが、このことは、他の機能用のシリコン領域の減少を犠牲にして行われる。
データ消費機能ユニットが処理スレッドを選択することができることが好ましい他の例は、データ消費機能ユニットが、複数のタスクを実行するように配されたプロセッサである場合である。各タスクの切り替えは、典型的には数百から千個の処理サイクルを必要とし得る。タスクの切り替えは、典型的には、前記プロセッサが、特定のスレッドに対して利用可能であるデータが不十分である場合に、生じ得る。本発明の実施例において、マルチタスク型のプロセッサは、同じスレッドによって継続するように、自身がデータを要求するスレッドを選択することができる。即ち、前記プロセッサは、自身の読み出しデータ要件を考慮に入れてタスクをスケジュールし、このことを、通信スレッドの識別子によってデータ生成機能ユニットに示す。
このようにして、タスク切り替えの頻度は、低減されることができる。
本発明のこれら及び他の見地は、添付図面を参照して、より詳細に記載される。
図1は、複数の機能ユニットを接続しているネットワークを有するデータ処理システムを模式的に示している。前記処理システムは、データと該データのための通信スレッドの識別子とを、分割プロトコルに従って、ソース機能ユニットSFUから宛先機能ユニットDFUまでの1つ以上の中間ユニットIFU1、…、及びIFU5を介する通信経路(矢印で示されている)に沿って伝送する。データを通信スレッドの識別子と一緒に伝送することにより、互いに異なる通信スレッドの識別子を有する複数の関連のないトランザクションが、独立に発生されることができる。
図2は、1対のデータ消費機能ユニットCFU及びデータ生成機能ユニットPFUを、より詳細に、模式的に示している。一例として、データ消費機能ユニットCFU及びデータ生成機能ユニットPFUは、図1において、それぞれ宛先機能ユニットDFU及び第5中間ユニットIFU5である。
当該通信経路内のデータ消費機能ユニット(CFU)及びデータ生成機能ユニット(PFU)は、ハンドシェイク手順によって互いに直接的に通信する。ここで、データ消費機能ユニットPFUは、データに対する要求REQを発行し、自身が該データを要求する通信スレッドを識別する通信スレッドの識別子TIDを示す。前記データ消費機能ユニットは、TIDの有効性を信号TIDVALによって明示的に示す。代替的には、要求REQ及び通信スレッドの識別子TIDの有効性は、これらの信号REQ及びTIDの一方の特定の値によって示されることもできる。データ生成機能ユニットPFUが、利用可能な、要求された前記通信スレッドに関するデータを有する場合、該データ生成機能ユニットPFUは、信号ACCEPTPによって受理を示し、要求されたデータRESPDATを供給することによって、応答する。他の実施例において、前記データ生成機能ユニットは、固定数のクロックサイクルにおいて、前記要求を受理する。この場合、受理を示す別個の信号は不要である。
自身の番において、データ消費機能ユニットCFUは、信号ACCEPTCによってデータの受理を示す。他の実施例において、前記データ消費機能ユニットは、常に、固定数のクロックサイク内で前記データを受理し、別個の受理信号は、前記データ消費機能ユニットによって発生される必要はない。
図3は、拡張されたプロトコルを示している。前記プロトコルは、データ消費機能ユニットCFUによって同じ仕方で開始され、該データ消費機能ユニットCFUは、通信スレッドの識別子TIDに関する指示を供給し、通信スレッドの識別子TIDが有効であることを信号TIDVALによって明示的に示す、又はTID信号の特定値を確保することによって黙示的に示すことにより、通信スレッドの識別子TIDが有効な通信スレッドを表していないことを示す。この例において、データ消費機能ユニットCFUは、特定の通信スレッドの識別子を供給することにより、データを読み出すための要求を発行することができるのみである。データ消費機能ユニットCFUが他の命令発行することも望まれている場合、1つ以上の付加的な要求識別信号が、前記命令の種類を特定するように付加されることができる。
図2に示されている実施例とは対照的に、データ生成機能ユニットPFUは、CFUに自身がデータを受信したい他の通信スレッドの識別子TIDを示すように付加的に要求することができる。前記のような目的のために、PFUは、第1及び第2出力信号ACCEPTP及びREADYを供給し、これらは、好適実施例において、以下の意味を有する:
肯定応答の発行は複数のサイクルを取り得て、この時間においてREADY信号はlow(0)に保持される。この時間の間、信号ACCEPTPの値は、重要ではない(*)。PFUがレディである場合、READYが上げられ(1)、信号ACCEPTPにおいて、トランザクションが受理された(1)か又は受理されていない(0)かを示す。トランザクションが遅延されている場合(ACCEPTP=0)、他の通信スレッドに切り替えることもできる。
図3の実施例において、リンクレベルのデータ交換が進行されることができるかどうか又はこれが遅延されているかどうかを符号化する1つの付加的な信号がある。ただ1つの付加的な信号によって、単に進行/遅延のフィードバックが実現可能である。このことは、なぜトランザクションが通信スレッド上で進行することができないのか(空/満杯のバッファ、及び通信スレッド上のデータを期待していない処理がCPU上で走らされている等のような、複数の原因があり得る場合)、又はどれくらいの長さのトランザクションが通信スレッド上で進行されることができるか(例えば、少なくともN個のトランザクションを通信スレッド上で進行させるのに十分なバッファリング/データがある場合)に関するより入念なフィードバックを符号化することによって、一般化されることができる。
本発明の更に他の実施例は、図面4及び5を参照して説明される。これらの図において、当該伝送方法は、情報が、通信スレッドの情報を交換するようにデータ生成機能ユニット(PFU)からデータ消費機能ユニット(CFU)に交換される他のハンドシェイク手順を含む。前記他のハンドシェイク手順は、データが交換される前記ハンドシェイク手順と独立である。図4及び5において、信号TID、TIDVAL、RESPDAT、ACCEPTP及びACCEPTCは、図2を参照して記載された意味を有する。これらの信号は、データ消費機能ユニットCFUによって示される特定の通信スレッドに関してデータを交換する第1ハンドシェイク手順の一部を形成している。データ生成機能ユニットPFUによって供給される通信スレッドの情報は、前記CFU内のスケジューラによって、該スケジューラがデータを要求する通信スレッドの順序をより良くスケジュールするのに使用されることができる。前記情報とは、例えば、前記通信スレッドに関して利用可能であるデータの量、又は新しいデータが利用可能になるまでに期待される時間間隔であり得る。
図4の実施例において、前記他のハンドシェイク手順は、データ消費機能ユニットCFUによって制御される情報要求信号INFTIDを含んでいる。この信号は、前記データ消費機能ユニットCFUが付加的な情報を示している特定の通信スレッドを示している。データ消費機能ユニットCFUは、情報要求信号INFTIDの有効性を信号INFVALによって示す。固定数のクロックサイクルにおいて、データ生成機能ユニットPFUは、指定されている通信スレッドに関する情報TIDINFOを供給する。固定数サイクルの後に情報TIDINFOを供給する代わりに、これは、データ生成機能ユニットPFUがこの情報の有効性を示す信号を供給する場合、可変な時間間隔で供給されることもできる。図4の実施例において、データ消費機能ユニットCFUは、このことが独立のハンドシェイク(TID、TIDVAL、RESPDAT、ACCEPTP、ACCEPTC)において行われるので、データの転送と独立にPFUに情報をポーリングする。
図5は、PFUが、前記他のハンドシェイク手順において通信スレッドの情報の転送を制御する実施例を示している。PFUは、自身が情報を有している通信スレッドを信号INFTIDによって示し、該情報を信号TIDINFOによって供給する。これらの信号の有効性は、信号INFVALによって示される。PFUは、各ハンドシェイクにおいて全ての通信スレッドに関する情報を供給することができると共に、これは独立のハンドシェイク(TID、TIDVAL、RESPDAT、ACCEPTP、ACCEPTC)において行われているので、データの転送とは独立に供給される。代替的には、PFUは、この時点において、1つの通信スレッドに関する前記情報を供給することもできる。好適実施例において、情報は、通信スレッドの状態が変化されている場合にのみ、供給される。
本発明の保護範囲は、本明細書に記載されている実施例に限定されるのものではないことを特筆する。情報(例えば、通信スレッドに関するデータ、通信スレッドに関する情報)は、いくつかの仕方(直列、並列又は組み合わせの仕方)で、処理ユニット間で交換されることができることに留意されたい。
本発明の保護範囲は、添付請求項における符号によって制限されるものでもない。「有する」という語は、請求項に記載されていない他の部分を排除するものではない。単数形の構成要素は、複数のこのような構成要素を排除するものではない。本発明の一部を形成している手段は、専用ハードウェアの形態、又はプログラムされた汎用プロセッサの形態の両方において実施されることができる。本発明は、各新しいフィーチャ又はフィーチャの組み合わせにある。
Claims (11)
- データと該データのための通信スレッドの識別子とを、ソース機能ユニットから宛先機能ユニットへの通信経路に沿って伝送する分割プロトコル伝送方法であって、該通信経路内で、データ消費機能ユニット及びデータ生成機能ユニットは、前記データ消費機能ユニットが前記データ生成機能ユニットに通信スレッドの識別子を示し、前記データ生成機能ユニットが前記データ消費機能ユニットに前記通信スレッドの識別子に関するデータを供給するハンドシェイク手順によって、互いに直接的に通信する分割プロトコル伝送方法。
- 前記データ生成機能ユニットは、該データ生成機能ユニットが前記通信スレッドの識別子を受理したときを示すことを特徴とする、請求項1に記載の方法。
- 前記データ生成機能ユニットは、固定数のクロックサイクル内で前記通信スレッドの識別子を受理する、請求項1に記載の方法。
- 前記データ消費機能ユニットは、該データ消費機能ユニットが前記データ生成機能ユニットから前記データを受理したときを示す、請求項1に記載の方法。
- 前記データ消費機能ユニットは、固定数のクロックサイクル内で、前記データ生成機能ユニットから前記データを受理する、請求項1に記載の方法。
- 前記データ生成機能ユニットは、
― 前記データ消費機能ユニットが、前記通信スレッドの識別子を示すことを継続しなければならない状況と、
― 示された前記通信スレッドの識別子が受理された状況と、
― 前記データ消費機能ユニットが他の通信スレッドの識別子を示すように要求されている状況と、
のうちの1つが存在するかどうかを示す情報を供給する、請求項2に記載の方法。 - 通信スレッドの情報を交換するように、情報が前記データ生成機能ユニットから前記データ消費機能ユニットに交換される他のハンドシェイク手順であって、請求項1に記載のハンドシェイク手順とは独立である他のハンドシェイク手順を特徴とする、請求項1に記載の方法。
- 前記データ消費機能ユニットは、自身が前記通信スレッドに関する前記識別子を受理した場合、スレッド受理信号を供給し、自身が前記スレッド受理信号を供給する後まで、データを供給するステップを遅延させる、請求項2に記載の方法。
- 複数の機能ユニットを有する処理システムであって、該処理システムは、データと該データのための通信スレッドの識別子とを、ソース機能ユニットから宛先機能ユニットへの通信経路に沿って分割プロトコルに従って伝送し、該通信経路内のデータ消費機能ユニット及びデータ生成機能ユニットは、前記データ消費機能ユニットが前記データ生成機能ユニットに通信スレッドの識別子を示し、前記データ生成機能ユニットが前記データ消費機能ユニットに前記通信スレッドの識別子に関するデータを供給するハンドシェイク手順によって互いに直接的に通信する、処理システム。
- 前記データ消費機能ユニットは、到来する読み出しデータに基づいてタスクをスケジュールすることができる特定アプリケーション向けプロセッサである、請求項9に記載の処理システム。
- 前記データ消費機能ユニットが、メモリアクセス時間を減少する順序で、通信スレッドの識別子の指示を供給するスケジューラを有するメモリコントローラである、請求項9に記載の処理システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03101264 | 2003-05-07 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006506937A Division JP2006525585A (ja) | 2003-05-07 | 2004-05-04 | データを伝送する処理システム及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011070701A true JP2011070701A (ja) | 2011-04-07 |
Family
ID=33427185
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006506937A Withdrawn JP2006525585A (ja) | 2003-05-07 | 2004-05-04 | データを伝送する処理システム及び方法 |
JP2010281533A Withdrawn JP2011070701A (ja) | 2003-05-07 | 2010-12-17 | データを伝送する処理システム及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006506937A Withdrawn JP2006525585A (ja) | 2003-05-07 | 2004-05-04 | データを伝送する処理システム及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7356669B2 (ja) |
EP (1) | EP1623330A2 (ja) |
JP (2) | JP2006525585A (ja) |
KR (1) | KR101073479B1 (ja) |
CN (1) | CN100422974C (ja) |
TW (1) | TWI350967B (ja) |
WO (1) | WO2004099999A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8937622B2 (en) | 2010-09-20 | 2015-01-20 | Qualcomm Incorporated | Inter-processor communication techniques in a multiple-processor computing platform |
CN102156684A (zh) * | 2010-12-15 | 2011-08-17 | 成都市华为赛门铁克科技有限公司 | 接口延时保护方法、协处理器及数据处理系统 |
JP6759354B2 (ja) * | 2016-04-04 | 2020-09-23 | ウィルス インスティテュート オブ スタンダーズ アンド テクノロジー インコーポレイティド | フラグメンテーションを利用する無線通信方法及びそれを使用する無線通信端末 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641276A (en) * | 1984-10-22 | 1987-02-03 | General Electric Company | Serial-parallel data transfer system for VLSI data paths |
US5101479A (en) * | 1989-07-21 | 1992-03-31 | Clearpoint Research Corporation | Bus device for generating and responding to slave response codes |
US5745684A (en) * | 1995-11-06 | 1998-04-28 | Sun Microsystems, Inc. | Apparatus and method for providing a generic interface between a host system and an asynchronous transfer mode core functional block |
GB9805479D0 (en) | 1998-03-13 | 1998-05-13 | Sgs Thomson Microelectronics | Microcomputer |
US6182183B1 (en) * | 1998-11-13 | 2001-01-30 | Sonics, Inc. | Communications system and method with multilevel connection identification |
US6330225B1 (en) * | 2000-05-26 | 2001-12-11 | Sonics, Inc. | Communication system and method for different quality of service guarantees for different data flows |
US7100124B2 (en) | 2000-07-03 | 2006-08-29 | Cadence Design Systems, Inc. | Interface configurable for use with target/initiator signals |
US7856543B2 (en) | 2001-02-14 | 2010-12-21 | Rambus Inc. | Data processing architectures for packet handling wherein batches of data packets of unpredictable size are distributed across processing elements arranged in a SIMD array operable to process different respective packet protocols at once while executing a single common instruction stream |
US20030065862A1 (en) * | 2001-09-28 | 2003-04-03 | Wyland David C. | Computer system and method for communications between bus devices |
-
2004
- 2004-05-04 TW TW093112536A patent/TWI350967B/zh active
- 2004-05-04 US US10/555,403 patent/US7356669B2/en active Active
- 2004-05-04 JP JP2006506937A patent/JP2006525585A/ja not_active Withdrawn
- 2004-05-04 CN CNB2004800121049A patent/CN100422974C/zh not_active Expired - Fee Related
- 2004-05-04 EP EP04731082A patent/EP1623330A2/en not_active Withdrawn
- 2004-05-04 WO PCT/IB2004/050571 patent/WO2004099999A2/en active Application Filing
- 2004-05-04 KR KR1020057020935A patent/KR101073479B1/ko active IP Right Grant
-
2010
- 2010-12-17 JP JP2010281533A patent/JP2011070701A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN100422974C (zh) | 2008-10-01 |
WO2004099999A2 (en) | 2004-11-18 |
WO2004099999A3 (en) | 2005-01-20 |
TW200525357A (en) | 2005-08-01 |
US7356669B2 (en) | 2008-04-08 |
KR101073479B1 (ko) | 2011-10-17 |
KR20060009292A (ko) | 2006-01-31 |
US20060248246A1 (en) | 2006-11-02 |
CN1784668A (zh) | 2006-06-07 |
EP1623330A2 (en) | 2006-02-08 |
JP2006525585A (ja) | 2006-11-09 |
TWI350967B (en) | 2011-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4259751B2 (ja) | リアルタイムで動的に帯域幅を割り当てる完全パイプライン式固定待ち時間通信システム | |
JP4083987B2 (ja) | 多重レベル接続識別を備えた通信システム | |
JP5036120B2 (ja) | 非ブロック化共有インターフェイスを持つ通信システム及び方法 | |
JP4638216B2 (ja) | オンチップバス | |
US6119196A (en) | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates | |
EP0993680B1 (en) | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory | |
JP2011070701A (ja) | データを伝送する処理システム及び方法 | |
JP6290761B2 (ja) | データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム | |
US20110219155A1 (en) | Processing system and method for transmitting data | |
KR20080074545A (ko) | 버스 시스템 및 그 제어 방법 | |
JPH10320365A (ja) | データ交換装置およびその方法 | |
US7167939B2 (en) | Asynchronous system bus adapter for a computer system having a hierarchical bus structure | |
JP4684031B2 (ja) | バス・システム、バス管理装置、ノード装置、およびバス管理装置用のプログラム | |
JP3925105B2 (ja) | マルチプロセッサシステム | |
JP3980401B2 (ja) | メモリアクセス制御システム及びメモリアクセス制御方法 | |
JP4842804B2 (ja) | データを通信する処理システム及び方法 | |
JP4567373B2 (ja) | データ転送装置及び通信データ処理システム | |
JP2003044424A (ja) | データバス転送システム | |
JP2003218890A (ja) | ネットワーク通信における送信時間幅制御法 | |
JPH02183854A (ja) | 一斉通知方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120214 |