JPH0437947A - プロセッサ間通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマルチプロセッサシステムにおけるプロセッ
サ間通信方式に関するものである。

〔従来の技術〕

一般ニマルチプロセッサシステムの目的ハ、システムの
機能を分割し、それぞれ専用のプロセッサに負わせるこ
とによって高速処理を行わせることにある。

ソシて、マルチプロセッサシステムにおいては、プロセ
ッサ間の通信は必須であシ、プロセッサ間通信をいかに
効率的に行うかがマルチプロセッサシステムの課題でも
ある。

従来、この種のプロセッサ間通信については、次のよう
なものがあった。

第４図および第５図は、例えば、特公昭６２−３９７８
９号公報に示された従来のプロセッサ間通信号式を示す
図であシ、第４図は従来のプロセッサ間通信号式の一例
を示すマルチプロセッサシステムの構成図、第５図は第
４図の動作説明に供するプロセッサ間通信のフローチャ
ートである。

第４図において、２１は共有メモリ、２２はジョブプロ
セッサ、２３はファイルコントロールプロセッサ、２４
はＩ１０コントロールプロセッサ、２５はコミュニケー
ションコントロールプロ七ツサ、２６は高速バス、２７
．２８はリングバス、２９は入出力装置、３０は通信回
路、３１は他システムである。

第５図において第４図と同一符号のものは相当部分を示
し、３２は通信バッファ、３３はデバイス制御ｆ　−７
’ル、３４ＵＩ１０コントロールプロセツサ２４用のプ
ロセッサ間通信待行列ポインタ、３５はジョブプロセッ
サ２２用のプロセッサ間通信待行列ポインタである。

つぎに動作について説明する。

まず、第４図において、リングバス２８を介して各種入
出力装置２９が接続されるが、ここでは、割込み処理や
入出力装置２９を駆動するためのＩ１０コントロールプ
ロセッサ２４とジョブプロセッサ２２間の入出力方法に
ついて説明する。

また、第５図は、この場合の、プロセッサ間通信の概要
を示す動作関連図で、図中実線の矢印Ｐｓ　、ｐ３１Ｐ
ＩＩ　、Ｐ７１ＰＩはデータの流れを示し、破線の矢印
Ｐ＊　ｅ　Ｐ４＃　ｐｓ　ｔ　ｐｇは制御信号の流れを
示している。

ユーザタスクの処理を行うジョブプロセッサ２２ではユ
ーザタスクから発行された入出力要求マクロ命令によっ
て入出力実行に必要な制御情報を通信バッファ３２に作
成後、Ｉ１０コントロールプロセッサ２４用プロセッサ
間通信待行列ポインタ３４に接続しく　Ｐｉ　）　、こ
のＩ１０コントロールプロセッサ２４に対してプロセッ
サ間連絡側込み（Ｐ２）をかける。この後、ユーザタス
クはプログラム処理と入出力実行処理との同期をとるた
めに入出力実行処理待となり、他のタスクに制御が移る
。

ソシて、Ｉ１０コントロールプロセッサ２４はジョブプ
ロセッサ２２からのプロセッサ連絡割込ミ（Ｐｇ）を受
は取ると、このＩ１０コントロールロセツサ２４用プロ
セッサ間通信待行列ポインタ３４に接続されている通信
バッファ３２から要求されたＩ１０デバイス番号を取り
出す。そして、デバイス制御テーブル３３によって入出
力装置２９が使用中か否かを調べる。そこで、入出力装
置２９が空いていれば、通信バッファ３２に格納されて
いる制御情報から入出力装置２９に対して転送すべき入
出力動作指令や入出力装置動作用のデータを作成して（
Ｐ３）、入出力装置２９に対して起動指令な出力する（
Ｐ４）。

入出力装置２９は入出力動作が完了するとＶＯコントロ
ールプロセッサ２４に対して入出力終了報告を返送する
（ＰＳ）。すると、工１０コントロールプロセッサ２４
では入出力装置２９からの入出力終了報告管受けて、入
出力結果を通信バッファ３２をジョブプロセッサ２２の
プロセッサ間通信待行列ポインタ３５に接続して（Ｐ７
　）、ジョブプロセッサ２２に対し、プロセッサ間通信
連絡側込み（Ｐｓ）をかける。

■１０　コントロールプロセッサ２４からのプロセッサ
間連絡側込みをうけたジョブプロセッサ２２では、自プ
ロセッサへのプロセッサ間通信待行列ポインタ３５に４
ｉｌ続されている通信バッファ３２を待行列から削除し
くＰｓ）、入出力処理結果を入出力要求マクロ命令発行
タスクにリターンコードとして返し、タスクの入出力実
行終了待状態を解除する。この動作によって一連のＩ１
０入出力実折制御が完結する。

〔発明が解決しようとする課題〕 上記のような従来のプロセッサ間通信号式では、処理要
求元から要求された処理要求は先着順に記憶され、処理
要求先のプロセッサはその順番でしか処理要求を受は取
れないため、処Ｍ９求先のプロセッサで複数の処理（タ
スク）が並行で行なわれている場合に、受信された処理
要求が該当するタスクにうまく渡らない場合や、各タス
クが自分に必要な処理要求を探すのに時間がかかる場合
があるという課題があった。

この発明はかかる課題を解決するためになされたもので
、処理要求先のプロセッサの各タスクが処理要求元のプ
ロセッサから送信された複数、の処理要求の中から自分
に関係のある処Ｍ４１求を即座に取シ出せるようにし、
効率的表マルチプロセッサ間システムを実現できるプロ
セッサ間過信方式を得ることを目的とする。

〔課題を解決するための手段〕

この発明によるプロセッサ間通信方式は、複数のプロセ
ッサと、この複数のプロセッサが共通にその内容を参照
および更新をすることが可能な共有メモリと、上記複数
のプロセッサを管理するシステムコントローラを備え、
上記共有メモリ上に、要求元の上記プロセッサよＣ’ｆ
ｆ求先の上記プロセッサに伝達される処理要求の内容を
格納する複数の通信バッファと、この複数の通信バッフ
ァを順次接続して待行列に構成する待行列ポインタとを
設定して、上記処理要求を上記通信バッファを介して要
求元の上記プロセッサから要求先の上記ブｏ−にツサへ
伝達スるマルチプロセッサシステムにおいて、上記処理
要求内に要求先プロセッサ内で上記処理を行なう処理の
ＩＤを記憶させるとともに、その処理を行なうタスクの
数だけ処理要求を接続する待行列ポインタを設け、処理
要求先のプロセッサのタスクが処理要求を出し念とき、
そのタスクのＩＤに対応する待行列に接続されている処
理要求をシステムコントローラより上記処理要求先のプ
ロセッサへ通知するようにし九ものである。

〔作用〕

この発明においては、処理要求元のプロセッサからの処
理要求を待行列に接続するときに処理要求内にある処理
要求先タスクＩＤを調べ、処理要求先プロセッサに対応
する該当タスクＩＤの待行列へ接続する。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明によるプロセッサ間通信方式の一実施
例を示すブロック図である。

図において、１，２はプロセッサ、３はこのプロセッサ
１．２が共通にその内容を参照および更新をすることが
可能な共有メそり、４はプロセッサ１，２を管理するシ
ステムコントローラ、５は高速バス、６はＩ１０コント
ローラ、７は入力装置、８は出力装置である。

第２図はプロセッサ間通信のデータの待行列への接続方
法の一例を示す説明図である。

この第２図において、９ｍ、９ｂは要求元のプロセッサ
より要求先のプロセッサに伝達される処理要求の内容を
格納する通信バッファ１０ａ　、　１０ｈはこの通信バ
ッファ９ｍ、９ｂを順次接続して待行列に構成する待行
列ポインタでこれらは共有メモリ３上に設定されている
。１１はメイルボックス管理テーブルである。

そして、処理要求を通信バッフ７９ｍ、９ｂを介して要
求元のプロセッサから要求先のプロセッサへ伝達するよ
うに構成され、１＋、処理要求内に要求先プロセッサ内
で処理を行なう処理（タスク）のＩＤを記憶させるとと
もに、その処理を行うタスクの数だけ処理要求を接続す
る待行列ポインタを設け、処理要求先のプロセッサのタ
スクが処理要求を出したとき、そのタスクのＩＤに対応
する待行列に接続されている処理要求をシステムコント
ローラより処理要求先のプロセッサへ通知するように構
成されている。

第３図はこの発明の動作を示すフローチャートで、各ス
テップ１０１〜１０６においてはそれぞれ所定の処理を
実行する。

つぎに第１図に示す実施例の動作を第２図および第３図
を参照して説明する。まず、この発明においては、説明
を簡単にするために、プロセッサの数を２台に限定した
例について説明する。

第１図に示すような、高速バス５にシステムコントロー
ラ４．プロセッサ１〜２．共有メモリ３゜Ｉｌｏ　　コ
ントローラ６が接続されたシステムにおいて、プロセッ
サ１とプロセッサ２０間でのプロ竜ツサ間通信方法は以
下のように行われる。すなわち、システムコントローラ
４はこの発明によるプロセッサ間通信方式の全体の制御
を行うもので、そのプロセッサ１〜２への仕事の分担、
例えば、入力装置Ｔ、出力装置８からのプログラム読み
込みと、そのプログラムをプロセッサ１〜２へロードす
る機能を有する。いま、プロセッサ１へは仕事人および
仕事Ｂを、プロセッサ２へは仕事Ｃおよび仕事りを与え
るものとする。どこで、仕事ムはＩ１０コントローラ６
からの入力データを処理して結果を仕事Ｃへ渡し、仕事
ＢはＩ１０コントローラ６からの入力データを処理して
結果を仕事りへ渡し、仕事Ｃは仕事ムからの入力データ
を処理して結果’１ｉ−Ｉ１０コントローラ６および共
有メモリ３へ出力し、仕事りは仕事Ｂからの入力データ
を処理して結果をＩ１０コントローラ６および共有メモ
リ３へ出力するものとする。

ソシて、システムコントローラ４はプロセッサ１．２か
らの要求により、共有メモリ３内に処理要求の待行列を
生成する。処理要求元のプロセッサは、メイルボックス
の生成をシステムコントローラ４に依頼し、処理要求先
のプロセッサは、それぞれメイルボックスに関する待行
列の生成を、各々システムコントローラに依頼する。今
、処理要求元であるプロセッサ１よりメイルボックス生
成の依頼が行われ、また、処理要求先であるプロセッサ
２より上記メイルボックスに関する待行列の生成の依頼
が行われたとすると、システムコントローラ４の働きに
より、共有メモリ３内にメイルボックス管理テーブル１
１、そのメイルボックス管理テーブル１１に対応する待
行列ポインタ１０ａ、１０ｂが生成される。これは、処
理（仕事）Ｃおよび処理（仕事）Ｄが各々の処理要求を
別々に受信するように指定したためである。

また、システムコントローラ４は処理要求（メツセージ
）の送信および受信を行わせる機能を有する。すなわち
、システムコントローラ４はプロセッサ１からのメツセ
ージ送信要求を受けると、そのメツセージを共有メモリ
３内の通信バッファへ格納する。そして、プロセッサ２
からの受信要求を受けると、通信バッファの内容を取シ
出し、プロセッサ１に与える。

つぎＫ、実際のプロセッサ間通信を第２図を参照して説
明する。

プロセッサ１上の仕事ＡがＩ１０コントローラ６からの
入力データを処理し、その結果をプロセッサ２へ渡すた
めにシステムコントローラ４に対しメツセージを送信要
求すると、そのシステムコントローラ４はそのメツセー
ジを待行列ポインタ１０ａの通信バッファ９ａに格納す
る。そして、プロセッサ１上の仕事Ａは引続きＩ１０コ
ントローラ６からの入力データを受は取り、そのデータ
の処理を行う。

そして、プロセッサ１上の仕事Ｂも上記と同様にＩ１０
コントローラ６からの入力データを処理し、その結果を
プロセッサ２へ渡すためにシステムコントローラ４に対
しメツセージを送信要求すると、システムコントローラ
４はそのメツセージを待行列ポインタ１０ａの通（ｉバ
ッファ９ｂに格納する。そして、プロセッサ２上の仕事
Ｂは、引続き共有メモリ３のデータの処理を行う。

つぎに、プロセッサ２上の仕事Ｃがメツセージ受信要求
をシステムコントローラ４に対して行うと、このシステ
ムコントローラ４は待行列ポインタ１０ｍの通信バッフ
ァ９ａからメツセージが存在するならば取り出してプロ
セッサ２へ渡す。メツセージを受は取ったプロセッサ２
でｉｉ、仕事ｃが上記メツセージを基に処理を行い、そ
の結果をＩ、１０コントローラ６および共有メモリ３へ
出力し、続けてプロセッサ１からのメツセージを待つ。

このとき、システムコントローラ４は第３図に示すよう
な頴序で動作をする。すなわち、他のプロセッサからの
割込みを検知すると（ステップ１０１）、その割込みの
種類がどのような要求であるかを判断する（ステップ１
０２）。その結果、処理要求元のプロセッサから処理要
求先のプロセッサへの送信要求であれば、その送信メツ
セージの中身を調査しくステップ１０３）、処理要求先
のタスクのＩＤ（仕事Ｃ１仕事り等）と一致する待行列
にキューイングする（ステップ１０４）。

そして、割込みが処理要求先からの受信要求であれば、
処理要求先の受信を要求したタスクのよりを調べ（ステ
ップ１０５）、そのＩＤと一致する待行列からメツセー
ジを取シ出し、その処理要求先のプロセッサへ通知する
（ステップ１０６）。システムコントローラは上記処理
を繰シ返す。

このようにして、プロセッサ１からプロセッサ２への通
信が行われる。

なお、上記説明においては、システムコントローラが処
理要求先のプロセッサ内のタスクＩＤに対応した待行列
を作成しその各々の待行列内に該当する処理要求を接続
していたが、待行列を複数個作成せずに全ての処理要求
を１つの待行列に接続し、受信要求がきた時点で受信要
求をしたタスクのＩＤに対応した処理要求を探して該当
するものを処理要求先プロセッサへ渡すようにしてもよ
い。

〔発明の効果〕

この発明は以上説明したとおシ、処理要求元のプロセッ
サ内の処理（タスク）がその処理要求を行なう処理（タ
スク）を指定できるようにしたので、並行処理を行なっ
ているプロセッサ間の通信処理を効率的に行なうことが
できる効果がある。

【図面の簡単な説明】

第１図はこの発明によるプロセッサ間通信方式の一実施
例を示すブロック図、第２図はプロセッサ間通信のデー
タの待行列への接続方法の一例を示す説明図、第３図は
この発明の動作を示すフローチャート、第４図は従来の
プロセッサ間通信方式の一例を示すマルチプロセッサシ
ステムの構成図、第５図は第４図の動作説明に供するプ
ロセッサ間通信のフローチャートである。 １．２・・Φ・プロセッサ、３・・・・共有メモリ、４
ｅ・・φシステムコントローラ、５・ｅ・・高速バス、
６・・・・工１０コントローラ、９Ｂ　、　９ｂｅ　＊
　ＩＩ　＠通信バッファ、Ｉ　Ｄａ　、　１０ｂ中・・
・待行列ポインタ。

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサと、この複数のプロセッサが共通にそ
   の内容を参照および更新をすることが可能な共有メモリ
   と、前記複数のプロセッサを管理するシステムコントロ
   ーラを備え、前記共有メモリ上に、要求元の前記プロセ
   ッサより要求先の前記プロセッサに伝達される処理要求
   の内容を格納する複数の通信バッファと、この複数の通
   信バツファを順次接続して待行列に構成する待行列ポイ
   ンタとを設定して、前記処理要求を前記通信バッファを
   介して要求元の前記プロセッサから要求先の前記プロセ
   ツサへ伝達するマルチプロセッサシステムにおいて、前
   記処理要求内に要求先プロセッサ内で前記処理を行う処
   理のＩＤを記憶させるとともに、該処理を行うタスクの
   数だけ処理要求を接続する待行列ポインタを設け、処理
   要求先のプロセッサのタスクが処理要求を出したとき、
   該タスクのＩＤに対応する待行列に接続されている処理
   要求をシステムコントローラより前記処理要求先のプロ
   セツサへ通知するようにしたことを特徴とするプロセッ
   サ間通信方式。