JPH0773151A - プロセッサ間通信方法 - Google Patents

Abstract

(57)【要約】 【目的】 マルチプロセッサシステムにおいて、同一の
処理要求を複数のプロセッサに送信する場合、処理要求
を１回行うだけで要求する全てのプロセッサに処理要求
を行うことができるようにする。 【構成】 プロセッサ１０１〜１０４のうちの処理要求
元のプロセッサが送信するメッセージの中にプロセッサ
１０１〜１０４のうちの複数の処理要求先のプロセッサ
を示すアドレスを挿入する。システムコントローラ１０
０がそのメッセージの内容を見て、要求先の全てのプロ
セッサに共有メモリ１内の通信バッファを介してメッセ
ージを送信する。 【効果】 複数の要求先に各々処理要求を出す必要がな
く、通信の効率化をはかることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、システムコントロー
ラにより複数のプロセッサを管理するようにしたマルチ
プロセッサシステムにおけるプロセッサ間通信方法に関
するものである。

【０００２】

【従来の技術】一般にマルチプロセッサシステムの目的
は、システムの機能を分割し、各機能をそれぞれ専用の
プロセッサに負わせることによって高速処理を行なわせ
ることにある。このようなマルチプロセッサシステムに
おいては、プロセッサ間の通信は必須であり、プロセッ
サ間通信をいかに効率的に行なうかがマルチプロセッサ
システムの課題でもある。

【０００３】図７は例えば特公昭６２−３９７８９号公
報に示された従来のプロセッサ間通信方法を示すブロッ
ク図であり、図において、１は共有メモリ、２はユーザ
タスク処理を行うと共に各プロセッサを制御するジョブ
プロセッサ、３はファイルコントロールプロセッサ、４
はＩ／Ｏコントロールプロセッサ、５はコミュニケーシ
ョンコントロールプロセッサ、６は各部を接続する高速
バス、７はファイルコントロールプロセッサ３に接続さ
れた入出力装置、８はＩ／Ｏコントロールプロセッサ４
に接続されたリングバス、９はリングバス８に接続され
た各種の入出力装置、１０は通信回線、１１は通信回線
１０を通じてコミュニュケーションコントロールプロセ
ッサ５と通信を行う他システムである。

【０００４】図８は共有メモリ１の構成及びプロセッサ
間通信の動作を示すブロック図であり、図において、２
２は通信バッファ、２３はデバイス制御テーブル、２４
はＩ／Ｏコントロールプロセッサ４用のプロセッサ間通
信待行列ポインタ、２５はジョブプロセッサ２用のプロ
セッサ間通信待行列ポインタである。

【０００５】次に動作について説明する。図７におい
て、リングバス８を介して各種入出力装置９が接続され
ているが、ここでは、割込み処理や各種入出力装置９を
駆動するためのＩ／Ｏコントロールプロセッサ４とジョ
ブプロセッサ２間の入出力方法について説明する。図８
はこの場合のプロセッサ間通信の概要を示す動作関連図
で、図中実線の矢印はデータの流れを示し、破線の矢印
は制御信号の流れを示している。

【０００６】ユーザタスクの処理を行なうジョブプロセ
ッサ２では、ユーザタスクから発行された入出力要求マ
クロ命令によって、図８のＰ１で示すように入出力実行
に必要な制御情報を通信バッファ２２に作成後、その通
信バッファ２２をＩ／Ｏコントロールプロセッサ４用の
プロセッサ間通信待行列ポインタ２４に接続する。次に
Ｐ２で示すようにＩ／Ｏコントロールプロセッサ４に対
してプロセッサ間連絡割込みをかける。この後、ユーザ
タスクはプログラム処理と入出力実行処理との同期をと
るために入出力実行終了待ちとなり、他のタスクに制御
が移る。

【０００７】Ｉ／Ｏコントロールプロセッサ４は、Ｐ２
のジョブプロセッサ２からのプロセッサ間連絡割込みを
受け取ると、Ｉ／Ｏコントロールプロセッサ４用のプロ
セッサ間通信待行列ポインタ２４に接続されている通信
バッファ２２から要求されたＩ／Ｏデバイス番号を取り
出す。そして、デバイス制御テーブル２３によって各種
入出力装置９が使用中か否かを調べる。各種入出力装置
９が空いていれば、Ｐ３で示すように通信バッファ２２
に格納されている制御情報から各種入出力装置９に対し
て転送すべき入出力動作指令や入出力装置動作用のデー
タを作成して、Ｐ４のように各種入出力装置９に対して
起動指令を出力する。

【０００８】各種入出力装置９は、入出力動作が完了す
ると、Ｐ５のようにＩ／Ｏコントロールプロセッサ４に
対して入出力終了報告を返送する。Ｉ／Ｏコントロール
プロセッサ４では、各種入出力装置９からのＰ５の入出
力終了報告を受けて、Ｐ６，Ｐ７で示すように入出力結
果を通信バッファ２２のジョブプロセッサ２のプロセッ
サ間通信待行列ポインタ２５に接続し、また、ジョブプ
ロセッサ２に対してＰ８のようにプロセッサ間通信連絡
割込みをかける。

【０００９】Ｉ／Ｏコントロールプロセッサ４からのプ
ロセッサ間連絡割込みをうけたジョブプロセッサ２で
は、Ｐ９で示すように自プロセッサへのプロセッサ間通
信待行列ポインタ２５に接続されている通信バッファ２
２を待行列から削除し、入出力処理結果を入出力要求マ
クロ命令発行タスクにリターンコードとして返し、タス
クの入出力実行終了待状態を解除する。この動作によっ
て一連のＩ／Ｏ入出力実行制御が完結する。

【００１０】

【発明が解決しようとする課題】従来のプロセッサ間通
信方法は以上のように構成されているので、処理要求を
送信するプロセッサが送信先に対応する待行列ポインタ
に接続するようにしているため、同一処理要求の送り先
が複数存在する場合は、送信元のプロセッサがそれを判
断して、その数だけ送り先プロセッサに対応した待行列
ポインタに接続しなければならない。すなわち、同一の
処理要求を複数のプロセッサに送信する場合は、送信先
の数だけ処理要求を出す必要があり、このため効率的な
マルチプロセッサシステムの構成ができないなどの問題
点があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、同一の処理要求を複数のプロセ
ッサに送信する場合に、処理要求を１回行うだけで、要
求する全てのプロセッサに処理要求がなされるようにし
た効率的なプロセッサ間通信方法を得ることを目的とす
る。

【００１２】

【課題を解決するための手段】この発明に係るプロセッ
サ間通信方法は、同一の処理要求を複数のプロセッサに
送信する場合にその処理要求の中に複数の要求先のプロ
セッサを示すアドレスを挿入しておくようにしたもので
ある。

【００１３】

【作用】この発明におけるプロセッサ間通信方法は、シ
ステムコントローラが要求元からの処理要求の中に含ま
れる要求先プロセッサのアドレスを調べ、要求先が複数
あるときは、その全てのプロセッサに処理要求を通知す
る。

【００１４】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例が適用されるマルチプ
ロセッサシステムを示すブロック図、図２は共有メモリ
１上におけるプロセッサ間通信のデータの待行列への接
続方法の一例を示すブロック図である。図１において、
１は共有メモリ、６は高速バス、１００はシステムコン
トローラ、１０１〜１０４はプロセッサ（以下ＣＰＵと
いう）、１１０はＩ／Ｏコントローラ、１１１，１１２
はＩ／Ｏコントローラ１１０に接続された入出力装置で
ある。

【００１５】図２において、２２ａは第１の通信バッフ
ァ、２２ｂは第２の通信バッファ、２２ｃは第３の通信
バッファ、２４ａは第１の待行列ポインタ、２４ｂは第
２の待行列ポインタ、２４ｃは第３の待行列ポインタ、
２６ａ，２６ｂ，２６ｃはメイルボックスである。

【００１６】次に動作について説明する。本実施例にお
いては、説明を簡単にするために、プロセッサの数を４
台に限定した例について説明する。図１に示すような、
高速バス６にシステムコントローラ１００、第１〜第４
のＣＰＵ１０１〜１０４、共有メモリ１、Ｉ／Ｏコント
ローラ１１０が接続されたシステムにおいて、第１〜第
４のＣＰＵ１０１〜１０４の間でのプロセッサ間通信方
法は以下のように行なわれる。

【００１７】すなわち、システムコントローラ１００は
全体の制御を行なうもので、ＣＰＵ１０１〜１０４への
仕事の分担、例えば、入出力装置１１１，１１２からの
プログラム読込みと、そのプログラムをＣＰＵ１０１〜
１０４へロードする機能を有する。いま、第１のＣＰＵ
１０１へは仕事Ａ、第２のＣＰＵ１０２へは仕事Ｂ、第
３のＣＰＵ１０３へは仕事Ｃ、第４のＣＰＵ１０４へは
仕事Ｄを与えているものとする。

【００１８】ここで、仕事ＡはＩ／Ｏコントローラ１１
０からの入力データを処理して結果を仕事Ｂと仕事Ｃへ
渡し、仕事Ｂと仕事Ｃは仕事Ａからの入力データを処理
して結果を仕事Ｄへ渡し、仕事Ｄは仕事Ｂおよび仕事Ｃ
からの入力データを処理して結果をＩ／Ｏコントローラ
１１０へ渡すものとする。

【００１９】システムコントローラ１００はＣＰＵ１０
１〜１０４からの要求により、共有メモリ１内に処理要
求の待行列を生成する。処理要求元のＣＰＵは、メイル
ボックスの生成をシステムコントローラ１００に依頼
し、処理要求先のＣＰＵは、それぞれメイルボックス２
６ａ〜２６ｃに関する待行列の生成を各々システムコン
トローラ１００に依頼する。いま、処理要求元である第
１のＣＰＵ１０１，第２のＣＰＵ１０２および第３のＣ
ＰＵ１０３よりメイルボックス生成の依頼が行なわれ、
また、処理要求先である第２のＣＰＵ１０２、第３のＣ
ＰＵ１０３および第４のＣＰＵ１０４より前記メイルボ
ックス２６ａ〜２６ｃに関する待行列の生成の依頼が行
なわれたとする。

【００２０】システムコントローラ１００の働きによ
り、共有メモリ１内にメイルボックス２６ａ，２６ｂ，
２６ｃ、これらのメイルボックスに対応する第１，第２
および第３の待行列ポインタ２４ａ，２４ｂ，２４ｃが
生成される（待行列構成工程）。

【００２１】また、システムコントローラ１００は処理
要求（メッセージ）の送信および受信を行なわせる機能
を有する。すなわち、システムコントローラ１００はＣ
ＰＵ１０１〜１０４からのメッセージ送信要求を受ける
と、そのメッセージを共有メモリ１内の通信バッファ２
２ａ〜２２ｃに格納する（格納工程）。そしてＣＰＵ１
０１〜１０４からの受信要求を受けると、通信バッファ
２２ａ〜２２ｃの内容を取り出し、ＣＰＵ１０１〜１０
４に与える（伝達工程）。

【００２２】次に、動作について、実際のプロセッサ間
通信方法を図２を参照して説明する。第１のＣＰＵ１０
１上の仕事ＡがＩ／Ｏコントローラ１１０からの入力デ
ータを処理し、その結果を第２のＣＰＵ１０２および第
３のＣＰＵ１０３へ渡すためにシステムコントローラ１
００に対しメッセージを送信要求する。このとき、第１
のＣＰＵ１０１はメッセージの中に処理要求先である第
２のＣＰＵ１０２と第３のＣＰＵ１０３の論理アドレス
を挿入する（アドレス挿入工程）。そこで、システムコ
ントローラ１００は、処理要求先のシステムのアドレス
を調べて、そのメッセージを第１の待行列ポインタ２４
ａの第１の通信バッファ２２ａおよび第２の待行列ポイ
ンタ２４ｂの第２の通信バッファ２２ｂに格納する。

【００２３】次に、第２のＣＰＵ１０２上の仕事Ｂがメ
ッセージ受信要求をシステムコントローラ１００に対し
て行うと、システムコントローラ１００は、第１の待行
列ポインタ２４ａの第１の通信バッファ２２ａからメッ
セージを取り出して第２のＣＰＵ１０２へ渡す。メッセ
ージを受け取った第２のＣＰＵ１０２では、仕事Ｂが上
記メッセージを基に処理を行い、その結果を第４のＣＰ
Ｕ１０４へ渡すためにシステムコントローラ１００に対
しメッセージを送信要求する。同様に第３のＣＰＵ１０
３上の仕事Ｃもシステムコントローラ１００に対してメ
ッセージ受信要求を出してメッセージを受信し、そのメ
ッセージを基に処理を行い、その結果を第４のＣＰＵ１
０４へ渡すために、システムコントローラ１００に対し
てメッセージを送信要求する。

【００２４】システムコントローラ１００は、第２のＣ
ＰＵ１０２からのメッセージあるいは第３のＣＰＵ１０
３からのメッセージを第４のＣＰＵ１０４上の仕事Ｄへ
渡すために第３の待行列ポインタ２４ｃの第３の通信バ
ッファ２２ｃに格納する。

【００２５】次に第４のＣＰＵ１０４の仕事Ｄがメッセ
ージ受信要求をシステムコントローラ１００に対して行
うと、システムコントローラ１００は第３の待行列ポイ
ンタ２４ｃの第３の通信バッファ２２ｃからメッセージ
を取り出して、第４のＣＰＵ１０４へ渡す。メッセージ
を受けた第４のＣＰＵ１０４では、仕事Ｄが上記メッセ
ージを基に処理を行い、その結果をＩ／Ｏコントローラ
１１０へ出力し、続けて第２のＣＰＵ１０２あるいは第
３のＣＰＵ１０３からのメッセージを待つ。

【００２６】上述した動作において、システムコントロ
ーラ１００は図３に示すような順序で動作する。先ず、
他のＣＰＵからの割込みを検知すると（ステップＳＴ
１）、その割込みの種類がどのような要求であるかを判
断する（ステップＳＴ２）。その結果、処理要求元のＣ
ＰＵから処理要求先のＣＰＵへの送信要求であれば、送
信メッセージ中の要求先アドレスを調査し（ステップＳ
Ｔ３）、該当する全ての送信メッセージを待行列にキュ
ーイングする（ステップＳＴ４）とともに、処理要求元
ＣＰＵに対して当該処理の終了を通知する（ステップＳ
Ｔ５）。

【００２７】ステップＳＴ２において、割込みが処理要
求先からの受信要求であれば、待行列からメッセージを
取り出し、当該処理要求先のＣＰＵに通知する（ステッ
プＳＴ６）。システムコントローラ１００は上記処理を
繰り返す。

【００２８】このようにして、第１のＣＰＵ１０１から
第２のＣＰＵ１０２および第３のＣＰＵ１０３、第２の
ＣＰＵ１０２および第３のＣＰＵ１０３から第４のＣＰ
Ｕ１０４への通信が行われる。

【００２９】図４はメッセージにおけるデータフォーマ
ットの一例を示すもので、要求先の複数のＣＰＵのアド
レスと、データ容量を示すデータ数と、データとから成
る。データの部分はデータでも命令でもよく、この部分
はシステムによって自由に決定される。また、ＣＰＵア
ドレスの「０」には送信しないものとする。

【００３０】図５は待行列ポインタの生成される様子を
示すもので、図５（ａ）の初期状態では各メイルボック
ス２６ａ，２６ｂ，２６ｃには、例えば１，２，３等の
メイルボックス番号が入っている。また、各待行列ポイ
ンタ２４ａ，２４ｂ，２４ｃはキューの先頭ポインタを
示しているが、初期状態ではキューイングされているキ
ューがないため、自分自身を示している。

【００３１】この状態でメイルボックス２６ａに対して
待行列の依頼があると、図５（ｂ）に示すように要求先
と対応する第１の通信バッファ２２ａにメッセージが格
納されると共に、この第１の通信バッファ２２ａのアド
レスが第１の待行列ポインタ２４ａに入る。また、通信
バッファ２２ａのポインタとして第１の待行列ポインタ
２４ａのアドレスが入る。このようにして順次キューイ
ングが行われ、待行列が生成される。

【００３２】実施例２．なお、上記実施例１において
は、複数の処理要求先を指定するときに、処理要求メッ
セージの中に処理要求先アドレスを格納するように構成
したが、これをメイルボックス２６ａ，２６ｂ，２６ｃ
内に格納するように構成してもよい。図６はその場合の
処理の流れを示す。図６においては、処理要求先のアド
レスをメイルボックス２６ａ間を調べて決定する（ステ
ップＳＴ３ａ）以外の動作は、上記実施例１と同様であ
る。

【００３３】

【発明の効果】以上のように、この発明によれば、処理
要求元のプロセッサからの処理要求の中に要求先プロセ
ッサのアドレスを挿入するように構成したので、同一処
理要求を同時に複数のプロセッサに送信する場合、１回
の送信要求で実行することができる。特に同一のデータ
を複数のプロセッサで同一の処理を行い、その結果を比
較するというようなシステムを構成する場合には、プロ
セッサ間の通信効率が向上するという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例が適用されるマルチプロセ
ッサシステムを示すブロック図である。

【図２】プロセッサ間通信のデータの待行列への接続方
法の一例を説明するためのブロック図である。

【図３】システムの動作を説明するためのフローチャー
ト図である。

【図４】メッセージのデータフォーマットを示す構成図
である。

【図５】待行列が生成される様子を示すブロック図であ
る。

【図６】システムの他の動作を説明するためのフローチ
ャート図である。

【図７】従来のプロセッサ間通信方法が適用されるマル
チプロセッサシステムを示すブロック図である。

【図８】従来方法を説明するための動作及び関連部分を
示すブロック図である。

【符号の説明】

１ 共有メモリ １００ システムコントローラ １０１〜１０４ プロセッサ ２２ａ〜２２ｃ 通信バッファ ２４ａ〜２４ｃ 待行列ポインタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサをシステムコントロー
   ラにより管理する管理工程と、待行列ポインタにより複
   数の通信バッファを順次接続して待行列に構成する待行
   列構成工程と、上記システムコントローラと上記複数の
   プロセッサとによりその内容を参照及び更新する共有メ
   モリに設けられた前記複数の通信バッファに、処理要求
   の要求元プロセッサから要求先プロセッサに伝える処理
   要求の内容を格納する格納工程と、上記要求元プロセッ
   サからの処理要求を上記通信バッファを介して上記要求
   先プロセッサに伝達する伝達工程と、上記要求元プロセ
   ッサが同一の処理要求を複数の要求先プロセッサに伝達
   する際に上記処理要求の中に上記複数の要求先プロセッ
   サのアドレスを挿入するアドレス挿入工程とを備えたプ
   ロセッサ間通信方法。