JPH09129896A - 表面微細加工構造を集積化したモノリシック半導体素子の製造方法 - Google Patents
表面微細加工構造を集積化したモノリシック半導体素子の製造方法Info
- Publication number
- JPH09129896A JPH09129896A JP8247224A JP24722496A JPH09129896A JP H09129896 A JPH09129896 A JP H09129896A JP 8247224 A JP8247224 A JP 8247224A JP 24722496 A JP24722496 A JP 24722496A JP H09129896 A JPH09129896 A JP H09129896A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sensor
- forming
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000012545 processing Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000007789 sealing Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 229920005591 polysilicon Polymers 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 2
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 43
- 230000008569 process Effects 0.000 description 16
- 238000000151 deposition Methods 0.000 description 9
- 239000005360 phosphosilicate glass Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000005459 micromachining Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 241000518994 Conta Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】
【課題】 表面微細加工構造を集積化したモノリシック
半導体素子の製造方法を提供する。 【解決手段】 半導体基板（１０）は、基板（１０）を
覆う、相互接続層（１４）と第１犠牲層（１６）とを有
する。第１犠牲層（１６）にパターニングを行うことに
より、センサ領域（３０）とＩＣ領域（４０）とを形成
する。センサ領域（３０）内にパターニングされたセン
サ構造層（３２）を形成し、第２犠牲層（３４）および
密閉層（３６）によって保護する。一方ＩＣ領域（４
０）内にＩＣ素子を形成する。ＩＣ処理に続いて、ＲＴ
Ａアニールを行い、センサ層（３２）内の応力を緩和す
る。センサ領域（３０）をＩＣ領域（４０）に電気的に
結合し、犠牲層（１６，３４）を除去し、センサ領域
（４０）内のセンサ素子を解放する。
半導体素子の製造方法を提供する。 【解決手段】 半導体基板（１０）は、基板（１０）を
覆う、相互接続層（１４）と第１犠牲層（１６）とを有
する。第１犠牲層（１６）にパターニングを行うことに
より、センサ領域（３０）とＩＣ領域（４０）とを形成
する。センサ領域（３０）内にパターニングされたセン
サ構造層（３２）を形成し、第２犠牲層（３４）および
密閉層（３６）によって保護する。一方ＩＣ領域（４
０）内にＩＣ素子を形成する。ＩＣ処理に続いて、ＲＴ
Ａアニールを行い、センサ層（３２）内の応力を緩和す
る。センサ領域（３０）をＩＣ領域（４０）に電気的に
結合し、犠牲層（１６，３４）を除去し、センサ領域
（４０）内のセンサ素子を解放する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にセンサを
集積化した半導体素子に関し、更に特定すれば、集積表
面微細加工構造を有する(integrated surface micromac
hined structure)モノリシック半導体素子に関するもの
である。
集積化した半導体素子に関し、更に特定すれば、集積表
面微細加工構造を有する(integrated surface micromac
hined structure)モノリシック半導体素子に関するもの
である。
【０００２】
【従来の技術】センサを集積化した半導体素子は、例え
ば、加速度、流量または圧力の検出を必要とする用途に
おいて、コスト削減およびサイズ縮小の潜在的可能性が
あるために、高い関心が寄せられている。長年の間、個
別の微細加工されたセンサは商業的に入手可能であっ
た。これら個別センサは殆ど例外的にバルク微細加工技
術(bulk micromachining techniques)によって製造され
ていた。即ち、シリコン基板を加工して検出素子を形成
するのである。これまでに開発された技術によって信頼
性の高い素子が生産されるようになったが、かかる素子
は通常大きく、しかも最近の半導体集積回路（ＩＣ）素
子の処理との集積化は容易ではない。その結果、表面微
細加工、即ち、基板表面に堆積された層の微細加工が、
極く最近の研究の主題となっている。
ば、加速度、流量または圧力の検出を必要とする用途に
おいて、コスト削減およびサイズ縮小の潜在的可能性が
あるために、高い関心が寄せられている。長年の間、個
別の微細加工されたセンサは商業的に入手可能であっ
た。これら個別センサは殆ど例外的にバルク微細加工技
術(bulk micromachining techniques)によって製造され
ていた。即ち、シリコン基板を加工して検出素子を形成
するのである。これまでに開発された技術によって信頼
性の高い素子が生産されるようになったが、かかる素子
は通常大きく、しかも最近の半導体集積回路（ＩＣ）素
子の処理との集積化は容易ではない。その結果、表面微
細加工、即ち、基板表面に堆積された層の微細加工が、
極く最近の研究の主題となっている。
【０００３】表面微細加工は、バルク微細加工センサ技
術で可能なセンサよりも、大幅に小型化されたセンサを
製造する潜在的可能性を提供する。この潜在的可能性
は、単一チップ上でＩＣ素子とかかるセンサとを一体化
し、モノリシック半導体素子の生産をもたらす可能性も
ある。モノリシック素子固有の利点には、高い信頼性お
よび低いコストが含まれる。その上、これらの集積素子
は、個別素子よりも、感度および精度が高く、しかもサ
イド・エフェクト(side effect) やデータ獲得(data ac
quisition)に対する補償も優れている。
術で可能なセンサよりも、大幅に小型化されたセンサを
製造する潜在的可能性を提供する。この潜在的可能性
は、単一チップ上でＩＣ素子とかかるセンサとを一体化
し、モノリシック半導体素子の生産をもたらす可能性も
ある。モノリシック素子固有の利点には、高い信頼性お
よび低いコストが含まれる。その上、これらの集積素子
は、個別素子よりも、感度および精度が高く、しかもサ
イド・エフェクト(side effect) やデータ獲得(data ac
quisition)に対する補償も優れている。
【０００４】表面微細加工素子に固有の問題の１つとし
て、表面微細加工素子は、採用する個々の処理方式への
依存性が極端に高いことが証明されている。しばしば、
センサを製造するための最良のプロセスが、ＩＣ素子を
製造するためのプロセスとは全く矛盾することがある。
例えば、フィールド酸化またはソース／ドレイン駆動の
ような、高温（９００℃以上）のＩＣプロセスは、表面
微細加工構造（ＳＭＳ）に必要とされる比較的厚い（１
ないし２ミクロン）ポリシリコン層に、応力を生じる可
能性がある。繰り返される高温プロセスのためにかかる
応力が蓄積されると、その結果、センサ構造が変形する
可能性がある。
て、表面微細加工素子は、採用する個々の処理方式への
依存性が極端に高いことが証明されている。しばしば、
センサを製造するための最良のプロセスが、ＩＣ素子を
製造するためのプロセスとは全く矛盾することがある。
例えば、フィールド酸化またはソース／ドレイン駆動の
ような、高温（９００℃以上）のＩＣプロセスは、表面
微細加工構造（ＳＭＳ）に必要とされる比較的厚い（１
ないし２ミクロン）ポリシリコン層に、応力を生じる可
能性がある。繰り返される高温プロセスのためにかかる
応力が蓄積されると、その結果、センサ構造が変形する
可能性がある。
【０００５】最近、１９９５年５月２３日に発行され
た、米国特許第5,417,111 号、"MONOLITHIC CHIP CONTA
INING INTEGRATED CIRCUITRY AND SUSPENDED MICROSTRU
CTURE"において、Steven J. Sherman, et al. は、この
一体化問題に対する解決案として、バイポーラ回路素子
または金属酸化物半導体（ＭＯＳ:metal oxide semicon
doctor) 回路素子、あるいは双方のタイプの素子を組み
合わせたＢｉＭＯＳのいずれかを含む構造を示唆してい
る。具体的に説明すると、Sherman et al.は、ＳＭＳの
前にバイポーラおよび／またはＭＯＳ回路素子を作成す
ることによって、前述の高温問題を回避するプロセスを
提案した。しかしながら、この処理シーケンスは、種々
の層の厚さの能力を制限する等、ＳＭＳのプロセスの最
適化に対して制限を強いるものである。即ち、既に形成
されているＩＣ回路素子があるために、最適なＳＭＳを
形成するための熱アニールやドーピング・サイクルの使
用が制限されることになる。このような熱アニールの熱
およびドーピング・サイクルは、かかる回路素子の性能
を低下させる可能性がある。
た、米国特許第5,417,111 号、"MONOLITHIC CHIP CONTA
INING INTEGRATED CIRCUITRY AND SUSPENDED MICROSTRU
CTURE"において、Steven J. Sherman, et al. は、この
一体化問題に対する解決案として、バイポーラ回路素子
または金属酸化物半導体（ＭＯＳ:metal oxide semicon
doctor) 回路素子、あるいは双方のタイプの素子を組み
合わせたＢｉＭＯＳのいずれかを含む構造を示唆してい
る。具体的に説明すると、Sherman et al.は、ＳＭＳの
前にバイポーラおよび／またはＭＯＳ回路素子を作成す
ることによって、前述の高温問題を回避するプロセスを
提案した。しかしながら、この処理シーケンスは、種々
の層の厚さの能力を制限する等、ＳＭＳのプロセスの最
適化に対して制限を強いるものである。即ち、既に形成
されているＩＣ回路素子があるために、最適なＳＭＳを
形成するための熱アニールやドーピング・サイクルの使
用が制限されることになる。このような熱アニールの熱
およびドーピング・サイクルは、かかる回路素子の性能
を低下させる可能性がある。
【０００６】したがって、最適化されたＩＣおよびＳＭ
Ｓ素子を有する、集積化表面微細加工構造を有するモノ
リシック半導体素子を製造する新規なプロセスを考案す
れば、有益であろう。
Ｓ素子を有する、集積化表面微細加工構造を有するモノ
リシック半導体素子を製造する新規なプロセスを考案す
れば、有益であろう。
【０００７】
【発明が解決しようとする課題】したがって、本発明の
目的は、最適化されたＩＣおよびＳＭＳ素子双方を有す
るモノリシック半導体素子を製造するための、新規なプ
ロセスを提供することである。
目的は、最適化されたＩＣおよびＳＭＳ素子双方を有す
るモノリシック半導体素子を製造するための、新規なプ
ロセスを提供することである。
【０００８】本発明の他の目的は、信頼性向上およびコ
スト削減を図った素子を得ることができる、集積化表面
微細加工構造を有するモノリシック半導体素子を製造す
るための新規なプロセスを提供することである。
スト削減を図った素子を得ることができる、集積化表面
微細加工構造を有するモノリシック半導体素子を製造す
るための新規なプロセスを提供することである。
【０００９】本発明の更に他の目的は、感度および精度
の向上を図り、サイド・エフェクトの補償およびデータ
獲得を改善する素子を得ることができる、集積化表面微
細加工構造を有するモノリシック半導体素子を製造する
ための新規で改良された方法を提供することである。
の向上を図り、サイド・エフェクトの補償およびデータ
獲得を改善する素子を得ることができる、集積化表面微
細加工構造を有するモノリシック半導体素子を製造する
ための新規で改良された方法を提供することである。
【００１０】
【課題を解決するための手段】本発明の目的は、表面微
細加工構造を集積化したモノリシック半導体素子の製造
方法によって達成される。まず、半導体基板を用意し、
基板を覆う相互接続層と第１犠牲層とを堆積する。第１
犠牲層にパターニングを行うことにより、センサ領域と
ＩＣ領域とを形成する。センサ領域内にパターニングさ
れたセンサ構造層を形成し、第２犠牲層および密閉層に
よって保護する。一方ＩＣ領域内にＩＣ素子を形成す
る。ＩＣ処理に続いて、ＲＴＡアニールを行い、センサ
層内の応力を緩和する。センサ領域をＩＣ領域に電気的
に結合し、犠牲層を除去し、センサ領域内のセンサ素子
を解放する。
細加工構造を集積化したモノリシック半導体素子の製造
方法によって達成される。まず、半導体基板を用意し、
基板を覆う相互接続層と第１犠牲層とを堆積する。第１
犠牲層にパターニングを行うことにより、センサ領域と
ＩＣ領域とを形成する。センサ領域内にパターニングさ
れたセンサ構造層を形成し、第２犠牲層および密閉層に
よって保護する。一方ＩＣ領域内にＩＣ素子を形成す
る。ＩＣ処理に続いて、ＲＴＡアニールを行い、センサ
層内の応力を緩和する。センサ領域をＩＣ領域に電気的
に結合し、犠牲層を除去し、センサ領域内のセンサ素子
を解放する。
【００１１】
【発明の実施の形態】本発明は、表面微細加工センサ構
造と、かかるセンサ構造によって発生された信号を処理
する回路との双方を内蔵した、モノリシック半導体素子
を製造する新規な方法に関するものである。説明および
理解を容易にするために、図１の集積化表面微細加工構
造を有するモノリシック半導体素子およびそれ以降の図
は、表面微細加工片持ちばりビーム(cantilever beam)
を描いたものとする。しかしながら、これより図示し説
明する本発明は、ダイアフラム、ブリッジ、およびトラ
ンポリン構造のような、他のタイプの表面微細加工構造
を作成するためにも採用可能であることは理解されよ
う。例えば、１９９４年８月１６日に発行され、Motoro
la.Inc. に譲渡された、米国特許第5,337,606 号、"LAT
ERALLY SENSITIVE ACCELEROMETER AND METHOD OF MAKIN
G"において、Bennett et al.は、本発明の方法でも作成
し得る微細加工コンデンサ構造について記載している。
造と、かかるセンサ構造によって発生された信号を処理
する回路との双方を内蔵した、モノリシック半導体素子
を製造する新規な方法に関するものである。説明および
理解を容易にするために、図１の集積化表面微細加工構
造を有するモノリシック半導体素子およびそれ以降の図
は、表面微細加工片持ちばりビーム(cantilever beam)
を描いたものとする。しかしながら、これより図示し説
明する本発明は、ダイアフラム、ブリッジ、およびトラ
ンポリン構造のような、他のタイプの表面微細加工構造
を作成するためにも採用可能であることは理解されよ
う。例えば、１９９４年８月１６日に発行され、Motoro
la.Inc. に譲渡された、米国特許第5,337,606 号、"LAT
ERALLY SENSITIVE ACCELEROMETER AND METHOD OF MAKIN
G"において、Bennett et al.は、本発明の方法でも作成
し得る微細加工コンデンサ構造について記載している。
【００１２】ここで図１を参照すると、本発明の一実施
例を用いて製造した素子の一部をかなり簡略化した断面
図が示されている。半導体基板１０は、センサ領域３０
と、集積回路領域４０とを有する。センサ領域３０内で
は、ポリシリコン微細構造、即ち、型持ちばりビーム３
２が示されており、下地の相互接続層１４と結合されて
いる。相互接続層１４は絶縁層１２を覆うものとして示
されている。集積回路領域４０は、ソースおよびドレイ
ン領域４２、酸化物層４４、金属接点４６、ゲート電極
４７およびゲート酸化物層４８から成る、非常に簡略化
されたＭＯＳ素子を有するものとして示されている。
例を用いて製造した素子の一部をかなり簡略化した断面
図が示されている。半導体基板１０は、センサ領域３０
と、集積回路領域４０とを有する。センサ領域３０内で
は、ポリシリコン微細構造、即ち、型持ちばりビーム３
２が示されており、下地の相互接続層１４と結合されて
いる。相互接続層１４は絶縁層１２を覆うものとして示
されている。集積回路領域４０は、ソースおよびドレイ
ン領域４２、酸化物層４４、金属接点４６、ゲート電極
４７およびゲート酸化物層４８から成る、非常に簡略化
されたＭＯＳ素子を有するものとして示されている。
【００１３】半導体基板１０は、細部を最小限に止めて
示されているが、基板１０は、集積回路領域４０内に形
成される半導体回路の歩留りおよび性能を最高に高める
ように、調整されることは理解されよう。したがって、
基板１０は、図１に示したようなシリコン半導体ウエハ
で構成することができ、あるいは、基板１０は、エピタ
キシャル・シリコン層が上に配されている半導体ウエハ
で構成することもできる。加えて、基板１０は、シリコ
ン接合ウエハ構造(silicon bonded wafer structure)、
または半導体素子製造に相応しい、当業者には既知のい
ずれかの他の構造を含むこともできる。半導体基板１０
は、その中にいかなる数のドープ領域でも形成すること
ができ、単一ＭＯＳ、相補形ＭＯＳ（ＣＭＯＳ）、Ｂｉ
ＭＯＳおよびバイポーラ回路を含むがこれらには限定さ
れない、広範囲の半導体素子をここに作成し収容するこ
とができる。本発明は、殆どのタイプの半導体素子の、
殆どの表面微細加工センサ構造との集積化を可能にする
ものである。
示されているが、基板１０は、集積回路領域４０内に形
成される半導体回路の歩留りおよび性能を最高に高める
ように、調整されることは理解されよう。したがって、
基板１０は、図１に示したようなシリコン半導体ウエハ
で構成することができ、あるいは、基板１０は、エピタ
キシャル・シリコン層が上に配されている半導体ウエハ
で構成することもできる。加えて、基板１０は、シリコ
ン接合ウエハ構造(silicon bonded wafer structure)、
または半導体素子製造に相応しい、当業者には既知のい
ずれかの他の構造を含むこともできる。半導体基板１０
は、その中にいかなる数のドープ領域でも形成すること
ができ、単一ＭＯＳ、相補形ＭＯＳ（ＣＭＯＳ）、Ｂｉ
ＭＯＳおよびバイポーラ回路を含むがこれらには限定さ
れない、広範囲の半導体素子をここに作成し収容するこ
とができる。本発明は、殆どのタイプの半導体素子の、
殆どの表面微細加工センサ構造との集積化を可能にする
ものである。
【００１４】図２は、本発明の一実施例であるプロセス
の主要工程を示すフロー・チャートである。堆積工程１
００は、基板１０上での絶縁層１２の堆積、ならびに相
互接続層１４の堆積およびパターニングから成る。絶縁
層１２は任意の層である。即ち、用途によっては絶縁層
１２の堆積は必要でない。しかしながら、絶縁層１２は
センサ素子を基板１０から絶縁すると共に、センサ領域
３０の処理の間ＩＣ領域４０を保護する役割を果たすこ
とができるので、殆どの用途では、絶縁層１２を用いる
ことによって利点が得られる。この二重の目的を達成す
るために、通常、層１２は、例えば、低圧化学蒸着（Ｌ
ＰＣＶＤ:low pressure chemical vapordeposition ）
によって堆積された窒化シリコン(Si3N4) である。ある
いは、絶縁層１２は、二酸化シリコン(SiO2)とその上に
配されたSi3N4 層との結合層とすることもできる。
の主要工程を示すフロー・チャートである。堆積工程１
００は、基板１０上での絶縁層１２の堆積、ならびに相
互接続層１４の堆積およびパターニングから成る。絶縁
層１２は任意の層である。即ち、用途によっては絶縁層
１２の堆積は必要でない。しかしながら、絶縁層１２は
センサ素子を基板１０から絶縁すると共に、センサ領域
３０の処理の間ＩＣ領域４０を保護する役割を果たすこ
とができるので、殆どの用途では、絶縁層１２を用いる
ことによって利点が得られる。この二重の目的を達成す
るために、通常、層１２は、例えば、低圧化学蒸着（Ｌ
ＰＣＶＤ:low pressure chemical vapordeposition ）
によって堆積された窒化シリコン(Si3N4) である。ある
いは、絶縁層１２は、二酸化シリコン(SiO2)とその上に
配されたSi3N4 層との結合層とすることもできる。
【００１５】相互接続層１４は、少なくとも部分的に
は、センサ領域３０内の素子をＩＣ領域４０内の素子に
電気的に結合する役割を果たす。通常、相互接続層１４
は、ドープ・ポリシリコンで作成されるが、一般的に用
いられている耐熱金属シリサイドまたはサリサイド(sal
icides) を用いてもよい。ドープ・ポリシリコン、シリ
サイドまたはサリサイドを形成するために一般的に用い
られる技術のいずれかを用いて相互接続層１４を形成可
能であることは、理解されよう。形成の後、標準的フォ
トリソグラフィおよびエッチング技法を用いることによ
って、相互接続層１４にパターニングを行う。 工程１
１０は、第１犠牲層１６の堆積およびパターニングから
成る。層１６は、典型的に、厚さ約１ないし２ミクロン
（μ）に堆積された、燐ケイ酸ガラス（ＰＳＧ:phospos
ilicate glass)である。ＰＳＧ犠牲層１６の堆積には、
例えば、化学蒸着（ＣＶＤ）のような一般的に用いられ
ている技法のいずれかを用いることができる。ＰＳＧが
選択されたのは、そのエッチング速度が速く、ポリシリ
コンに対するエッチング選択性が高く、かつ物質が検出
用構造の形成に通常用いられているからである。ここで
図３を参照すると、堆積およびパターニング工程１１０
が完了し、マスキング層（図示せず）を全て除去した後
の、モノリシック半導体素子の一部をかなり簡略化した
断面図が示されている。標準的なフォトリソグラフィお
よびエッチング・プロセスによって層１６にパターニン
グを行い、アンカー開口(anchor opening)１８を規定す
る。ドライ・エッチング技法を用いて層１６のパターニ
ングを行うことができるが、通常、第１犠牲層１６のエ
ッチングには、アンカー開口１８の底面に露出されて示
されている下地の相互接続層１４に対して選択性が高い
バッファ酸化物エッチャント（ＢＯＥ:buffer oxide ec
hant) を用いる。
は、センサ領域３０内の素子をＩＣ領域４０内の素子に
電気的に結合する役割を果たす。通常、相互接続層１４
は、ドープ・ポリシリコンで作成されるが、一般的に用
いられている耐熱金属シリサイドまたはサリサイド(sal
icides) を用いてもよい。ドープ・ポリシリコン、シリ
サイドまたはサリサイドを形成するために一般的に用い
られる技術のいずれかを用いて相互接続層１４を形成可
能であることは、理解されよう。形成の後、標準的フォ
トリソグラフィおよびエッチング技法を用いることによ
って、相互接続層１４にパターニングを行う。 工程１
１０は、第１犠牲層１６の堆積およびパターニングから
成る。層１６は、典型的に、厚さ約１ないし２ミクロン
（μ）に堆積された、燐ケイ酸ガラス（ＰＳＧ:phospos
ilicate glass)である。ＰＳＧ犠牲層１６の堆積には、
例えば、化学蒸着（ＣＶＤ）のような一般的に用いられ
ている技法のいずれかを用いることができる。ＰＳＧが
選択されたのは、そのエッチング速度が速く、ポリシリ
コンに対するエッチング選択性が高く、かつ物質が検出
用構造の形成に通常用いられているからである。ここで
図３を参照すると、堆積およびパターニング工程１１０
が完了し、マスキング層（図示せず）を全て除去した後
の、モノリシック半導体素子の一部をかなり簡略化した
断面図が示されている。標準的なフォトリソグラフィお
よびエッチング・プロセスによって層１６にパターニン
グを行い、アンカー開口(anchor opening)１８を規定す
る。ドライ・エッチング技法を用いて層１６のパターニ
ングを行うことができるが、通常、第１犠牲層１６のエ
ッチングには、アンカー開口１８の底面に露出されて示
されている下地の相互接続層１４に対して選択性が高い
バッファ酸化物エッチャント（ＢＯＥ:buffer oxide ec
hant) を用いる。
【００１６】再び図２に戻って、マスキング層（図示せ
ず）の除去後、工程１２０において、構造層３２を堆積
し、ドープし、かつこれにパターニングを行う。通常、
構造層３２にはポリシリコンを用い、例えば、ＬＰＣＶ
Ｄによってコンフォーマルに形成することにより、アン
カー開口１８を完全に充填し、相互接続１４に結合す
る。構造層３２の厚さは、形成されるセンサ構造素子の
タイプの関数であるが、図示のポリシリコン片持ちばり
ビームに対しては、１ないし２ミクロンが通常の厚さで
ある。
ず）の除去後、工程１２０において、構造層３２を堆積
し、ドープし、かつこれにパターニングを行う。通常、
構造層３２にはポリシリコンを用い、例えば、ＬＰＣＶ
Ｄによってコンフォーマルに形成することにより、アン
カー開口１８を完全に充填し、相互接続１４に結合す
る。構造層３２の厚さは、形成されるセンサ構造素子の
タイプの関数であるが、図示のポリシリコン片持ちばり
ビームに対しては、１ないし２ミクロンが通常の厚さで
ある。
【００１７】センサ構造素子には通常ポリシリコンが用
いられるが、タングステン（Ｗ）のような他の半導体ま
たは導電性物質を用いてセンサ構造素子を形成すること
も可能である。しかしながら、ポリシリコンを用いる場
合、現場でドープされたポリシリコンよりもむしろ、ド
ープされないポリシリコンを堆積した場合に最高の堆積
速度が得られる。したがって、通常、ドープされないポ
リシリコン膜（層３２）を堆積し、続いて、例えば、イ
オン注入のような、ポリシリコンにドープするためのい
くつかの既知で一般的に用いられている方法の１つを用
いて、これをドープする。ドーピングの後、構造層３２
にパターニングを行い、必要とされる特定センサ構造素
子を形成する。構造層３２のドーピングは、とりわけ、
層３２のアンカー開口１８を通じての相互接続層１４へ
の電気的結合を強化する役割を果たすことも理解されよ
う。
いられるが、タングステン（Ｗ）のような他の半導体ま
たは導電性物質を用いてセンサ構造素子を形成すること
も可能である。しかしながら、ポリシリコンを用いる場
合、現場でドープされたポリシリコンよりもむしろ、ド
ープされないポリシリコンを堆積した場合に最高の堆積
速度が得られる。したがって、通常、ドープされないポ
リシリコン膜（層３２）を堆積し、続いて、例えば、イ
オン注入のような、ポリシリコンにドープするためのい
くつかの既知で一般的に用いられている方法の１つを用
いて、これをドープする。ドーピングの後、構造層３２
にパターニングを行い、必要とされる特定センサ構造素
子を形成する。構造層３２のドーピングは、とりわけ、
層３２のアンカー開口１８を通じての相互接続層１４へ
の電気的結合を強化する役割を果たすことも理解されよ
う。
【００１８】次に図４を参照すると、工程１２０が完了
し、マスキング層（図示せず）を除去した後のモノリシ
ック半導体素子の一部を、かなり簡略化した断面図が示
されている。図示の構造層３２は、アンカー開口１８が
充填されており、これによって物理的および電気的に相
互接続層１４に結合されている状態である。各センサ素
子３２には、いかなる数のアンカー開口１８を形成して
もよい。例えば、ブリッジ型センサ素子が必要な場合、
２つのアンカー開口１８が形成される。更に、多数のセ
ンサ素子３２を単一基板１０上に形成可能である。
し、マスキング層（図示せず）を除去した後のモノリシ
ック半導体素子の一部を、かなり簡略化した断面図が示
されている。図示の構造層３２は、アンカー開口１８が
充填されており、これによって物理的および電気的に相
互接続層１４に結合されている状態である。各センサ素
子３２には、いかなる数のアンカー開口１８を形成して
もよい。例えば、ブリッジ型センサ素子が必要な場合、
２つのアンカー開口１８が形成される。更に、多数のセ
ンサ素子３２を単一基板１０上に形成可能である。
【００１９】再び図２に戻り、構造層３２のパターニン
グの後、工程１３０において、まず第２犠牲層３４の堆
積およびパターニングを行い、パターニングされた構造
層３２を完全に被覆する。第２犠牲層３４は通常ＰＳＧ
で構成される。図５を参照すると、層３４にパターニン
グを行った結果、層３４および層１６がＩＣ領域４０か
ら除去され、相互接続層１４が露出されたままとなって
いる。図２の工程１３０では、次に熱アニールを行う。
通常、約９００℃のアニール温度が用いられる。このア
ニールは、パターニングされた構造層３２において応力
を緩和し、第１および第２犠牲層双方１６，３４からの
燐の拡散により、層３２をドープする役割を果たす。こ
のようにパターニングされた層３２にドーピングを行う
と、犠牲層１６，３４から層３２により効率的にドーパ
ントが拡散することがわかっている。次に図５を参照す
ると、層３２が、それぞれ第１および第２犠牲層１６，
３４間に完全に閉じ込められている様子を見ることがで
きる。こうして、パターニングされた構造層３２の全表
面を、ＰＳＧ層およびドーパント源と接触した状態にす
る。
グの後、工程１３０において、まず第２犠牲層３４の堆
積およびパターニングを行い、パターニングされた構造
層３２を完全に被覆する。第２犠牲層３４は通常ＰＳＧ
で構成される。図５を参照すると、層３４にパターニン
グを行った結果、層３４および層１６がＩＣ領域４０か
ら除去され、相互接続層１４が露出されたままとなって
いる。図２の工程１３０では、次に熱アニールを行う。
通常、約９００℃のアニール温度が用いられる。このア
ニールは、パターニングされた構造層３２において応力
を緩和し、第１および第２犠牲層双方１６，３４からの
燐の拡散により、層３２をドープする役割を果たす。こ
のようにパターニングされた層３２にドーピングを行う
と、犠牲層１６，３４から層３２により効率的にドーパ
ントが拡散することがわかっている。次に図５を参照す
ると、層３２が、それぞれ第１および第２犠牲層１６，
３４間に完全に閉じ込められている様子を見ることがで
きる。こうして、パターニングされた構造層３２の全表
面を、ＰＳＧ層およびドーパント源と接触した状態にす
る。
【００２０】再び図２を参照する。工程１４０では、ま
ず、密閉層３６の堆積およびパターニングを行い、ＩＣ
領域４０における回路素子製造の間、センサ領域３０の
ための保護を設ける。ここに開示する方法は本質的に層
３２内の全ＳＭＳ構造を規定するが、センサ領域３０内
のこれらセンサ構造素子３２は、それぞれ第１および第
２犠牲層１６，３４間に閉じ込められ、かつこれらによ
って保護されていることは理解されよう。したがって、
高温処理を利用して図１に示したソース／ドレイン領域
４２のようなＩＣ素子の構成要素が形成される間、セン
サ構造素子３２は、ＩＣ処理において利用される高温に
よって生じる応力の蓄積および損傷から保護された状態
を保つ。更に、密閉層３６によって、ＩＣ処理の間、セ
ンサ領域３０および内部のＳＭＳ構造に対する付加的な
保護も設ける。次に、図６を参照すると、通常Si3N4 か
ら成る密閉層３６にパターニングを行い、ＩＣ領域４０
内の基板１０を露出させ、センサ領域３０にほぼ密閉構
造を形成し、相互接続領域１５およびＩＣ領域４０を密
閉せずに残した状態が示されている。
ず、密閉層３６の堆積およびパターニングを行い、ＩＣ
領域４０における回路素子製造の間、センサ領域３０の
ための保護を設ける。ここに開示する方法は本質的に層
３２内の全ＳＭＳ構造を規定するが、センサ領域３０内
のこれらセンサ構造素子３２は、それぞれ第１および第
２犠牲層１６，３４間に閉じ込められ、かつこれらによ
って保護されていることは理解されよう。したがって、
高温処理を利用して図１に示したソース／ドレイン領域
４２のようなＩＣ素子の構成要素が形成される間、セン
サ構造素子３２は、ＩＣ処理において利用される高温に
よって生じる応力の蓄積および損傷から保護された状態
を保つ。更に、密閉層３６によって、ＩＣ処理の間、セ
ンサ領域３０および内部のＳＭＳ構造に対する付加的な
保護も設ける。次に、図６を参照すると、通常Si3N4 か
ら成る密閉層３６にパターニングを行い、ＩＣ領域４０
内の基板１０を露出させ、センサ領域３０にほぼ密閉構
造を形成し、相互接続領域１５およびＩＣ領域４０を密
閉せずに残した状態が示されている。
【００２１】図２の工程１４０では、更に、ＩＣ領域４
０に回路を形成する。採用する具体的なプロセス工程
は、所望の最終構造、およびそうして形成されたＩＣ回
路の機能性(functionality) によって異なることは理解
されよう。また、かかるプロセス工程は、本発明におい
て利用することを意図したものであることも理解されよ
う。次に図７を参照すると、ソース／ドレイン領域４２
のようなほぼ全てのＩＣ回路素子が形成され、酸化物層
４４に覆われている状態が図示されている。採用された
特定のＩＣ処理に対して、高速熱アニール（ＲＴＡ:rap
id thermal aneal) を調整し、センサ層３２を第１およ
び第２犠牲層１６，３４間に閉じ込めた状態で、ＩＣ処
理の間に調整した高速熱アニールを行った場合、パター
ニングされた構造層３２に生じる応力を効果的に軽減で
きることが分かっている。かかる調整は、通常のＭＯＳ
プロセスでは、ＲＴＡを約９００℃で約３０秒とすれば
有効であることが証明されている。尚、異なるＲＴＡ条
件が必要となる可能性もあり、これは、製造するセンサ
素子のタイプ、および実行される特定ＩＣ処理工程の関
数であることは、理解されよう。更に、これら異なるＲ
ＴＡ条件は、検査用構造の評価を通して、容易に実験的
に決定可能であることも理解されよう。最後に、熱アニ
ールの前または後に、密閉層３６を除去してもよいこと
も理解されよう。図７は、工程１４０の完了時に、本発
明方法の一実施例によって製造された構造を示す。ここ
では、密閉層３６はＲＴＡの前に既に除去されている。
０に回路を形成する。採用する具体的なプロセス工程
は、所望の最終構造、およびそうして形成されたＩＣ回
路の機能性(functionality) によって異なることは理解
されよう。また、かかるプロセス工程は、本発明におい
て利用することを意図したものであることも理解されよ
う。次に図７を参照すると、ソース／ドレイン領域４２
のようなほぼ全てのＩＣ回路素子が形成され、酸化物層
４４に覆われている状態が図示されている。採用された
特定のＩＣ処理に対して、高速熱アニール（ＲＴＡ:rap
id thermal aneal) を調整し、センサ層３２を第１およ
び第２犠牲層１６，３４間に閉じ込めた状態で、ＩＣ処
理の間に調整した高速熱アニールを行った場合、パター
ニングされた構造層３２に生じる応力を効果的に軽減で
きることが分かっている。かかる調整は、通常のＭＯＳ
プロセスでは、ＲＴＡを約９００℃で約３０秒とすれば
有効であることが証明されている。尚、異なるＲＴＡ条
件が必要となる可能性もあり、これは、製造するセンサ
素子のタイプ、および実行される特定ＩＣ処理工程の関
数であることは、理解されよう。更に、これら異なるＲ
ＴＡ条件は、検査用構造の評価を通して、容易に実験的
に決定可能であることも理解されよう。最後に、熱アニ
ールの前または後に、密閉層３６を除去してもよいこと
も理解されよう。図７は、工程１４０の完了時に、本発
明方法の一実施例によって製造された構造を示す。ここ
では、密閉層３６はＲＴＡの前に既に除去されている。
【００２２】再び図２を参照する。工程１５０におい
て、相互接続領域１５を用いて、センサ領域３０をＩＣ
領域４０に電気的に結合する。図８に示すように、酸化
物層４４に、接点開口４９が形成されている。金属接点
層４６の堆積およびパターニングが行われて金属接点４
６が形成されており、これによって、センサ領域３０を
ＩＣ領域４０に電気的に結合すると共に、図示の種々の
ＩＣ回路素子に対する電気的結合も行う。続いて、工程
１５０では、パシベーション層５０の堆積およびパター
ニングが行われる。パシベーション層５０をパターニン
グして、センサ領域３０を露出させ、更にＩＣ領域４０
内の接合領域（図示せず）を露出させ、チップ外部用電
気結合部(off chip electraical coupling) を設ける。
パシベーション層５０は、通常Si3N4 から成り、少なく
とも最上層として含むことは理解されよう。Si3N4 また
はＰＳＧに対して高い選択性を有するその他のいずれか
の誘電体物質の選択は、後に犠牲層を除去する間、ＩＣ
領域４０を完全に保護するために重要である。最後に、
第１および第２犠牲層１６，３４それぞれにエッチング
を行い、パターニングされている構造層３２を解放す
る。通常、犠牲層のエッチングにはＢＯＥ溶液を用い
る。これは、構造素子３２およびパシベーション層５
０、ならびにあらゆる露出金属層に対する選択性を与え
るのを助ける。図８は、工程１５０の完了時における、
本発明の一実施例によって製造された構造を示す。
て、相互接続領域１５を用いて、センサ領域３０をＩＣ
領域４０に電気的に結合する。図８に示すように、酸化
物層４４に、接点開口４９が形成されている。金属接点
層４６の堆積およびパターニングが行われて金属接点４
６が形成されており、これによって、センサ領域３０を
ＩＣ領域４０に電気的に結合すると共に、図示の種々の
ＩＣ回路素子に対する電気的結合も行う。続いて、工程
１５０では、パシベーション層５０の堆積およびパター
ニングが行われる。パシベーション層５０をパターニン
グして、センサ領域３０を露出させ、更にＩＣ領域４０
内の接合領域（図示せず）を露出させ、チップ外部用電
気結合部(off chip electraical coupling) を設ける。
パシベーション層５０は、通常Si3N4 から成り、少なく
とも最上層として含むことは理解されよう。Si3N4 また
はＰＳＧに対して高い選択性を有するその他のいずれか
の誘電体物質の選択は、後に犠牲層を除去する間、ＩＣ
領域４０を完全に保護するために重要である。最後に、
第１および第２犠牲層１６，３４それぞれにエッチング
を行い、パターニングされている構造層３２を解放す
る。通常、犠牲層のエッチングにはＢＯＥ溶液を用い
る。これは、構造素子３２およびパシベーション層５
０、ならびにあらゆる露出金属層に対する選択性を与え
るのを助ける。図８は、工程１５０の完了時における、
本発明の一実施例によって製造された構造を示す。
【００２３】以上、表面微細加工構造を集積化したモノ
リシック半導体素子を製造するための新規な方法を開示
した。本方法は、ＩＣ領域４０内にＩＣ素子の構成要素
を形成する前に、センサ領域３０内に全構造をほぼ形成
しようとするものである。また、本方法は、第１に全て
のセンサ構造素子３２を第１および第２犠牲層１６，３
４間に閉じ込めることによって、熱処理の影響からこれ
らセンサ構造素子３２を全て保護しようとするものであ
る。第２に、センサ領域３０を覆う密閉層３６を設ける
ことによって、密閉層３６内のセンサ領域３０を完全に
密閉する。最後に、ＲＴＡプロセスを調整し、最適化Ｉ
Ｃプロセスの間に素子３２に蓄積されるあらゆる応力を
緩和する。加えて、本方法では、センサ領域３０および
ＩＣ領域４０の処理はそれぞれ互いに独立しているの
で、センサ領域３０内のセンサ素子およびＩＣ領域４０
内のＩＣ素子を、あらゆるタイプのものとすることもで
きる。
リシック半導体素子を製造するための新規な方法を開示
した。本方法は、ＩＣ領域４０内にＩＣ素子の構成要素
を形成する前に、センサ領域３０内に全構造をほぼ形成
しようとするものである。また、本方法は、第１に全て
のセンサ構造素子３２を第１および第２犠牲層１６，３
４間に閉じ込めることによって、熱処理の影響からこれ
らセンサ構造素子３２を全て保護しようとするものであ
る。第２に、センサ領域３０を覆う密閉層３６を設ける
ことによって、密閉層３６内のセンサ領域３０を完全に
密閉する。最後に、ＲＴＡプロセスを調整し、最適化Ｉ
Ｃプロセスの間に素子３２に蓄積されるあらゆる応力を
緩和する。加えて、本方法では、センサ領域３０および
ＩＣ領域４０の処理はそれぞれ互いに独立しているの
で、センサ領域３０内のセンサ素子およびＩＣ領域４０
内のＩＣ素子を、あらゆるタイプのものとすることもで
きる。
【００２４】ここに提供した方法は、従来技術の方法に
対して、センサ素子およびＩＣ素子を独立して最適化が
可能であるという利点があることは、理解されよう。当
業者は知っているように、製造プロセスを最適化するこ
とにより、その結果、信頼性向上およびコスト削減を図
った素子を得ることができる。加えて、最適化は、サイ
ド・エフェクト自体の減少、および性能が向上した最適
化素子の製造の双方により、サイド・エフェクトの補償
も改善することができる。最後に、かかる最適化素子
は、センサおよびＩＣ双方の機能性の最適化により、デ
ータ獲得の改善も可能とする。
対して、センサ素子およびＩＣ素子を独立して最適化が
可能であるという利点があることは、理解されよう。当
業者は知っているように、製造プロセスを最適化するこ
とにより、その結果、信頼性向上およびコスト削減を図
った素子を得ることができる。加えて、最適化は、サイ
ド・エフェクト自体の減少、および性能が向上した最適
化素子の製造の双方により、サイド・エフェクトの補償
も改善することができる。最後に、かかる最適化素子
は、センサおよびＩＣ双方の機能性の最適化により、デ
ータ獲得の改善も可能とする。
【００２５】以上本発明の具体的な実施例について示し
かつ説明したが、更に他の変更や改善も当業者には想起
されよう。したがって、本発明はここに示した特定形態
には限定されないと理解されることを望み、本発明の精
神および範囲から逸脱しない全ての変更は、特許請求の
範囲に含まれることを意図するものである。
かつ説明したが、更に他の変更や改善も当業者には想起
されよう。したがって、本発明はここに示した特定形態
には限定されないと理解されることを望み、本発明の精
神および範囲から逸脱しない全ての変更は、特許請求の
範囲に含まれることを意図するものである。
【図１】本発明を用いて製造した、処理終了間際の素子
の一部を示す、非常に簡略化した断面図。
の一部を示す、非常に簡略化した断面図。
【図２】本発明の一実施例の主要プロセス工程を表わす
フロー・チャート。
フロー・チャート。
【図３】図２の主要プロセス工程に相関付けて、本発明
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
【図４】図２の主要プロセス工程に相関付けて、本発明
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
【図５】図２の主要プロセス工程に相関付けて、本発明
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
【図６】図２の主要プロセス工程に相関付けて、本発明
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
【図７】図２の主要プロセス工程に相関付けて、本発明
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
【図８】図２の主要プロセス工程に相関付けて、本発明
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
を用いて製造する素子の部分を示す、非常に簡略化した
断面図。
１０ 半導体基板 １２ 絶縁層 １４ 相互接続層 １８ アンカー開口 ３０ センサ領域 ３２ 構造層 ３４ 第２犠牲層 ３６ 密閉層 ４０ 集積回路領域 ４２ ソースおよびドレイン領域 ４４ 酸化物層 ４６ 金属接点 ４７ ゲート電極 ４８ ゲート酸化物層 ４９ 接点開口 ５０ パシベーション層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク・エー・シェマンスカイ，ジュニ ア アメリカ合衆国アリゾナ州フェニックス、 イースト・マウンテン・スカイ・アベニュ ー1905
Claims (2)
- 【請求項１】表面微細加工構造を集積化したモノリシッ
ク半導体素子の製造方法であって：半導体基板（１０）
を用意する段階；センサ領域（３０）内で前記半導体基
板を覆う、少なくとも１つの導電性微細構造（３２）を
形成し、前記少なくとも１つの導電性微小構造を密閉す
る段階；前記少なくとも１つの導電性微小構造を形成す
る段階に続いて、少なくとも１つの半導体素子を形成す
る段階であって、導電性ドープ領域を含む前記少なくと
も１つの半導体素子を、集積回路領域（４０）内に形成
する段階；前記少なくとも１つの半導体素子を形成する
段階に続いて、熱アニールを行う段階；前記少なくとも
１つの導電性微小構造の密閉を解き、前記少なくとも１
つの導電性微細構造を懸垂させる段階；および前記少な
くとも１つの導電性微細構造を前記少なくとも１つの半
導体素子に、電気的に結合する段階；から成ることを特
徴とする方法。 - 【請求項２】表面微細加工センサ構造を集積化したモノ
リシック半導体素子の製造方法であって：上面を有する
半導体基板（１０）を用意する段階；前記上面を覆う相
互接続層（１４）を形成する段階；前記相互接続層（１
４）を覆う第１犠牲層（１６）を形成する段階；前記第
１犠牲層にパターニングを行い、集積回路領域（４０）
とセンサ領域（３０）とを規定し、前記センサ領域にお
いて前記第１犠牲層の選択部分を除去して、前記相互接
続層を露出させる少なくとも１つのアンカー開口（１
８）を形成する段階；前記第１犠牲層を覆う構造層（３
２）を形成し、前記少なくとも１つのアンカー開口を通
じて前記相互接続層に前記構造層を結合する段階；前記
構造層にパターニングを行い、前記センサ領域内に少な
くとも１つのセンサ構造素子を形成する段階；前記セン
サ領域を覆う第２犠牲層（３４）を形成する段階；前記
センサ領域を覆う密閉層（３６）を形成する段階；次
に、前記集積回路領域内において、導電性ドープ領域を
含む、半導体素子構造を形成する段階；高速熱アニール
を行う段階；前記集積回路領域を覆うパシベーション層
（５０）を形成する段階；前記密閉層、第１犠牲層およ
び第２犠牲層を除去し、前記少なくとも１つのセンサ構
造素子を懸垂させる段階；および前記少なくとも１つの
センサ構造素子と前記半導体素子構造とを電気的に結合
する段階；から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/523,581 US5550090A (en) | 1995-09-05 | 1995-09-05 | Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures |
| US523581 | 1995-09-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129896A true JPH09129896A (ja) | 1997-05-16 |
| JP4138036B2 JP4138036B2 (ja) | 2008-08-20 |
Family
ID=24085580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24722496A Expired - Fee Related JP4138036B2 (ja) | 1995-09-05 | 1996-08-28 | 表面微細加工構造を集積化したモノリシック半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5550090A (ja) |
| EP (1) | EP0762510B1 (ja) |
| JP (1) | JP4138036B2 (ja) |
| KR (1) | KR100440651B1 (ja) |
| DE (1) | DE69624645T2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11345986A (ja) * | 1998-04-30 | 1999-12-14 | Robert Bosch Gmbh | マイクロマシンの構成要素の製造方法 |
| JPWO2003010828A1 (ja) * | 2001-07-23 | 2004-11-18 | 三菱電機株式会社 | 薄膜構造体の製造方法 |
| JPWO2003012859A1 (ja) * | 2001-07-30 | 2004-11-25 | 三菱電機株式会社 | 電極構造、薄膜構造体の製造方法 |
| JP2007001004A (ja) * | 2005-05-27 | 2007-01-11 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2007152554A (ja) * | 2005-05-27 | 2007-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007175862A (ja) * | 2005-11-30 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 微小構造体及びその作製方法並びに微小電気機械式装置 |
| JP2007283480A (ja) * | 2006-03-20 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | マイクロマシン、およびその作製方法 |
| JP2010074173A (ja) * | 2009-10-08 | 2010-04-02 | Mitsubishi Electric Corp | 電極構造 |
| US8008737B2 (en) | 2005-05-27 | 2011-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8470695B2 (en) | 2006-03-20 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing micromachine having spatial portion within |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4341271B4 (de) * | 1993-12-03 | 2005-11-03 | Robert Bosch Gmbh | Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors |
| US6012336A (en) * | 1995-09-06 | 2000-01-11 | Sandia Corporation | Capacitance pressure sensor |
| US5963788A (en) * | 1995-09-06 | 1999-10-05 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
| US5798283A (en) * | 1995-09-06 | 1998-08-25 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
| US6281560B1 (en) | 1995-10-10 | 2001-08-28 | Georgia Tech Research Corp. | Microfabricated electromagnetic system and method for forming electromagnets in microfabricated devices |
| US6377155B1 (en) | 1995-10-10 | 2002-04-23 | Georgia Tech Research Corp. | Microfabricated electromagnetic system and method for forming electromagnets in microfabricated devices |
| US5847631A (en) * | 1995-10-10 | 1998-12-08 | Georgia Tech Research Corporation | Magnetic relay system and method capable of microfabrication production |
| DE19537814B4 (de) * | 1995-10-11 | 2009-11-19 | Robert Bosch Gmbh | Sensor und Verfahren zur Herstellung eines Sensors |
| US5867302A (en) * | 1997-08-07 | 1999-02-02 | Sandia Corporation | Bistable microelectromechanical actuator |
| US6136677A (en) * | 1997-09-25 | 2000-10-24 | Siemens Aktiengesellschaft | Method of fabricating semiconductor chips with silicide and implanted junctions |
| US6028343A (en) * | 1997-10-24 | 2000-02-22 | Stmicroelectronics, Inc. | Integrated released beam sensor for sensing acceleration and associated methods |
| KR100271138B1 (ko) * | 1998-01-22 | 2001-03-02 | 윤덕용 | 잉크젯 프린트 헤드 및 그 제조 방법 |
| DE19820816B4 (de) * | 1998-05-09 | 2006-05-11 | Robert Bosch Gmbh | Bondpadstruktur und entsprechendes Herstellungsverfahren |
| DE19960094A1 (de) | 1999-12-14 | 2001-07-05 | Bosch Gmbh Robert | Verfahren zur mikromechanischen Herstellung eines Halbleiterelements, insbesondere Beschleunigungssensors |
| EP1370877A4 (en) * | 2001-02-23 | 2007-01-03 | Water Corp | VIBRATION MEASURING DEVICE |
| US6756317B2 (en) * | 2001-04-23 | 2004-06-29 | Memx, Inc. | Method for making a microstructure by surface micromachining |
| US6600587B2 (en) | 2001-04-23 | 2003-07-29 | Memx, Inc. | Surface micromachined optical system with reinforced mirror microstructure |
| WO2002103808A1 (fr) * | 2001-06-13 | 2002-12-27 | Mitsubishi Denki Kabushiki Kaisha | Structure de films minces et son procede de fabrication et accelerometre et son procede de fabrication |
| JPWO2003001608A1 (ja) * | 2001-06-21 | 2004-10-14 | 三菱電機株式会社 | 薄膜構造体の製造方法 |
| JPWO2003015183A1 (ja) * | 2001-08-01 | 2004-12-02 | 三菱電機株式会社 | 薄膜構造体の製造方法 |
| TWI220423B (en) * | 2001-08-30 | 2004-08-21 | Hrl Lab Llc | A method of fabrication of a sensor |
| US6792804B2 (en) | 2001-10-19 | 2004-09-21 | Kionix, Inc. | Sensor for measuring out-of-plane acceleration |
| US6747340B2 (en) * | 2002-03-15 | 2004-06-08 | Memx, Inc. | Multi-level shielded multi-conductor interconnect bus for MEMS |
| US7265429B2 (en) * | 2002-08-07 | 2007-09-04 | Chang-Feng Wan | System and method of fabricating micro cavities |
| US7429495B2 (en) * | 2002-08-07 | 2008-09-30 | Chang-Feng Wan | System and method of fabricating micro cavities |
| US7265477B2 (en) * | 2004-01-05 | 2007-09-04 | Chang-Feng Wan | Stepping actuator and method of manufacture therefore |
| US7651758B2 (en) * | 2005-10-18 | 2010-01-26 | Endres Machining Innovations Llc | System for improving the wearability of a surface and related method |
| US20100289065A1 (en) * | 2009-05-12 | 2010-11-18 | Pixart Imaging Incorporation | Mems integrated chip with cross-area interconnection |
| RU2511614C2 (ru) * | 2012-07-17 | 2014-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" | Электронная схема и/или микроэлектромеханическая система с радиационным источником подвижных носителей заряда |
| US9340412B2 (en) * | 2014-07-28 | 2016-05-17 | Ams International Ag | Suspended membrane for capacitive pressure sensor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938621A (ja) * | 1982-08-27 | 1984-03-02 | Nissan Motor Co Ltd | 振動分析装置 |
| JPS6055655A (ja) * | 1983-09-07 | 1985-03-30 | Nissan Motor Co Ltd | 梁構造体を有する半導体装置 |
| US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
| US5326726A (en) * | 1990-08-17 | 1994-07-05 | Analog Devices, Inc. | Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure |
| US5417111A (en) * | 1990-08-17 | 1995-05-23 | Analog Devices, Inc. | Monolithic chip containing integrated circuitry and suspended microstructure |
| US5337606A (en) * | 1992-08-10 | 1994-08-16 | Motorola, Inc. | Laterally sensitive accelerometer and method for making |
| US5369544A (en) * | 1993-04-05 | 1994-11-29 | Ford Motor Company | Silicon-on-insulator capacitive surface micromachined absolute pressure sensor |
| US5504026A (en) * | 1995-04-14 | 1996-04-02 | Analog Devices, Inc. | Methods for planarization and encapsulation of micromechanical devices in semiconductor processes |
-
1995
- 1995-09-05 US US08/523,581 patent/US5550090A/en not_active Expired - Lifetime
-
1996
- 1996-08-28 JP JP24722496A patent/JP4138036B2/ja not_active Expired - Fee Related
- 1996-08-28 KR KR1019960036106A patent/KR100440651B1/ko not_active IP Right Cessation
- 1996-08-30 EP EP96113884A patent/EP0762510B1/en not_active Expired - Lifetime
- 1996-08-30 DE DE69624645T patent/DE69624645T2/de not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603641B2 (ja) * | 1998-04-30 | 2010-12-22 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | マイクロマシンの構成要素の製造方法 |
| JPH11345986A (ja) * | 1998-04-30 | 1999-12-14 | Robert Bosch Gmbh | マイクロマシンの構成要素の製造方法 |
| JPWO2003010828A1 (ja) * | 2001-07-23 | 2004-11-18 | 三菱電機株式会社 | 薄膜構造体の製造方法 |
| JP4558315B2 (ja) * | 2001-07-23 | 2010-10-06 | 三菱電機株式会社 | 薄膜構造体の製造方法 |
| JP4540983B2 (ja) * | 2001-07-30 | 2010-09-08 | 三菱電機株式会社 | 電極構造、薄膜構造体の製造方法 |
| JPWO2003012859A1 (ja) * | 2001-07-30 | 2004-11-25 | 三菱電機株式会社 | 電極構造、薄膜構造体の製造方法 |
| JP2007152554A (ja) * | 2005-05-27 | 2007-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007001004A (ja) * | 2005-05-27 | 2007-01-11 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| US8008737B2 (en) | 2005-05-27 | 2011-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8455287B2 (en) | 2005-05-27 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including microstructure |
| JP2007175862A (ja) * | 2005-11-30 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 微小構造体及びその作製方法並びに微小電気機械式装置 |
| JP2007283480A (ja) * | 2006-03-20 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | マイクロマシン、およびその作製方法 |
| US8470695B2 (en) | 2006-03-20 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing micromachine having spatial portion within |
| US8884384B2 (en) | 2006-03-20 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Micromachine and method for manufacturing the same |
| US9487390B2 (en) | 2006-03-20 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Micromachine and method for manufacturing the same |
| JP2010074173A (ja) * | 2009-10-08 | 2010-04-02 | Mitsubishi Electric Corp | 電極構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0762510A3 (en) | 1997-07-30 |
| JP4138036B2 (ja) | 2008-08-20 |
| KR970017990A (ko) | 1997-04-30 |
| EP0762510A2 (en) | 1997-03-12 |
| EP0762510B1 (en) | 2002-11-06 |
| DE69624645T2 (de) | 2003-04-24 |
| DE69624645D1 (de) | 2002-12-12 |
| KR100440651B1 (ko) | 2004-10-22 |
| US5550090A (en) | 1996-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138036B2 (ja) | 表面微細加工構造を集積化したモノリシック半導体素子の製造方法 | |
| US5963788A (en) | Method for integrating microelectromechanical devices with electronic circuitry | |
| US6012336A (en) | Capacitance pressure sensor | |
| US5798283A (en) | Method for integrating microelectromechanical devices with electronic circuitry | |
| JP3778128B2 (ja) | メンブレンを有する半導体装置の製造方法 | |
| US6913941B2 (en) | SOI polysilicon trench refill perimeter oxide anchor scheme | |
| US7671430B2 (en) | MEMS resonator and manufacturing method of the same | |
| US7342263B2 (en) | Circuit device | |
| US6109113A (en) | Silicon micromachined capacitive pressure sensor and method of manufacture | |
| JP4970662B2 (ja) | 半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法 | |
| US5929497A (en) | Batch processed multi-lead vacuum packaging for integrated sensors and circuits | |
| EP1333503B1 (en) | Process for a monolithically-integrated micromachined sensor and circuit | |
| US7678601B2 (en) | Method of forming an acceleration sensor | |
| JPH10148624A (ja) | 化学抵抗ガスマイクロセンサを含む半導体集積回路装置及びその製造方法 | |
| US20040053435A1 (en) | Electronic device and method for fabricating the electronic device | |
| US20030118076A1 (en) | Sensor for a contact-free temperature measurement | |
| JPH0897439A (ja) | ワン・チップ集積センサ | |
| US6392158B1 (en) | Structure equipped with electric contacts formed through said structure substrate and method for obtaining said structure | |
| JPH10300705A (ja) | 化学抵抗性ガスマイクロセンサを有する半導体集積装置およびその製造プロセス | |
| US5939722A (en) | Semiconductor detector for infrared radiation and method for manufacturing same | |
| JPH0797643B2 (ja) | 圧力変換装置の製造方法 | |
| JPH06213747A (ja) | 容量型半導体センサ | |
| JPH10300603A (ja) | 半導体式変位検出装置の製造方法 | |
| JP3055508B2 (ja) | 圧力検出器の製造方法 | |
| US6720635B1 (en) | Electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |