JPH09129866A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09129866A JPH09129866A JP27944395A JP27944395A JPH09129866A JP H09129866 A JPH09129866 A JP H09129866A JP 27944395 A JP27944395 A JP 27944395A JP 27944395 A JP27944395 A JP 27944395A JP H09129866 A JPH09129866 A JP H09129866A
- Authority
- JP
- Japan
- Prior art keywords
- region
- single crystal
- silicon substrate
- crystal silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】温度変化によるドレイン・ソース間の電流・電
圧特性の変化が小さく、閾値や飽和電流等の特性パラメ
ータの変化が小さい半導体装置を提供する。 【解決手段】単結晶シリコン基板２内に、ドレイン領域
１、チャネル領域６が離間して形成され、チャネル領域
６中にソース領域４が形成され、ドレイン領域１にはド
レイン電極３が、チャネル領域６の一部およびソース領
域４の一部にはソース電極５が、単結晶シリコン基板２
の一部およびチャネル領域６の一部およびソース領域４
の一部上には絶縁膜９を介してゲート電極７が、夫々形
成されているＭＯＳＦＥＴにおいて、ドレイン領域１・
ソース領域４間の単結晶シリコン基板２の一部に、単結
晶シリコン基板２と抵抗率が略等しい多結晶シリコン層
８を設けた。
圧特性の変化が小さく、閾値や飽和電流等の特性パラメ
ータの変化が小さい半導体装置を提供する。 【解決手段】単結晶シリコン基板２内に、ドレイン領域
１、チャネル領域６が離間して形成され、チャネル領域
６中にソース領域４が形成され、ドレイン領域１にはド
レイン電極３が、チャネル領域６の一部およびソース領
域４の一部にはソース電極５が、単結晶シリコン基板２
の一部およびチャネル領域６の一部およびソース領域４
の一部上には絶縁膜９を介してゲート電極７が、夫々形
成されているＭＯＳＦＥＴにおいて、ドレイン領域１・
ソース領域４間の単結晶シリコン基板２の一部に、単結
晶シリコン基板２と抵抗率が略等しい多結晶シリコン層
８を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、車載用ＩＣ等の高温用の半導体装置に関する
ものである。
し、特に、車載用ＩＣ等の高温用の半導体装置に関する
ものである。
【０００２】
【従来の技術】従来より、車載用ＩＣ等に用いられる単
極性（ユニポーラ）の半導体装置であるＭＯＳＦＥＴ
は、図４に示すように、単結晶シリコン基板２内に、ド
レイン領域１、チャネル領域６が離間して形成され、チ
ャネル領域６中にソース領域４が形成されている。ここ
で、単結晶シリコン基板２は、ＭＯＳＦＥＴのベース領
域となる。ドレイン領域１にはドレイン電極３が、チャ
ネル領域６の一部およびソース領域４の一部にはソース
電極５が、単結晶シリコン基板２の一部およびチャネル
領域６の一部およびソース領域４の一部上には絶縁膜９
を介してゲート電極７が、夫々形成されている。
極性（ユニポーラ）の半導体装置であるＭＯＳＦＥＴ
は、図４に示すように、単結晶シリコン基板２内に、ド
レイン領域１、チャネル領域６が離間して形成され、チ
ャネル領域６中にソース領域４が形成されている。ここ
で、単結晶シリコン基板２は、ＭＯＳＦＥＴのベース領
域となる。ドレイン領域１にはドレイン電極３が、チャ
ネル領域６の一部およびソース領域４の一部にはソース
電極５が、単結晶シリコン基板２の一部およびチャネル
領域６の一部およびソース領域４の一部上には絶縁膜９
を介してゲート電極７が、夫々形成されている。
【０００３】一方、半導体集積回路の設計においては、
予め決められたプロセスで、敷き詰められるセルデバイ
スの特性、特にその半導体集積回路を使用する温度環境
に対する温度特性を考慮して、チップ上に形成する回路
を決める。
予め決められたプロセスで、敷き詰められるセルデバイ
スの特性、特にその半導体集積回路を使用する温度環境
に対する温度特性を考慮して、チップ上に形成する回路
を決める。
【０００４】
【発明が解決しようとする課題】ところで、上記ＭＯＳ
ＦＥＴでは、ドレイン領域１・ソース領域４間を流れる
電流に関する抵抗成分を決めるベース領域が単結晶シリ
コン基板２のみで形成されているので、ベース領域は温
度変化に対して正の抵抗温度係数を持つ。このため、図
５に示すように、室温Ｔ1 でのドレイン電極３・ソース
電極５間の電流電圧特性をｍ1 ’とすると、高温Ｔ2 で
の電流電圧特性はｍ2 ’のようになり、温度上昇にとも
なって不飽和領域での直線の傾きがなだらかになるとと
もに、高温Ｔ2 時の飽和電流Ｉsat2’も常温時の飽和電
流Ｉsat1’に比べて小さくなる。
ＦＥＴでは、ドレイン領域１・ソース領域４間を流れる
電流に関する抵抗成分を決めるベース領域が単結晶シリ
コン基板２のみで形成されているので、ベース領域は温
度変化に対して正の抵抗温度係数を持つ。このため、図
５に示すように、室温Ｔ1 でのドレイン電極３・ソース
電極５間の電流電圧特性をｍ1 ’とすると、高温Ｔ2 で
の電流電圧特性はｍ2 ’のようになり、温度上昇にとも
なって不飽和領域での直線の傾きがなだらかになるとと
もに、高温Ｔ2 時の飽和電流Ｉsat2’も常温時の飽和電
流Ｉsat1’に比べて小さくなる。
【０００５】つまり、上記ＭＯＳＦＥＴは、使用環境温
度（・動作温度）が高くなるとベース領域の抵抗が高く
なり、特性パラメータである閾値や飽和電流が大幅に変
化する。従って、車載用ＩＣ等の高温用の半導体装置
は、高温時の特性を設計パラメータとして回路設計を行
う必要があるが、高温での特性はばらつきが大きいため
設計マージンが少ないという問題がある（その結果、プ
ロセス条件のマージンも小さくなり歩留りが低下すると
いう問題もある）。
度（・動作温度）が高くなるとベース領域の抵抗が高く
なり、特性パラメータである閾値や飽和電流が大幅に変
化する。従って、車載用ＩＣ等の高温用の半導体装置
は、高温時の特性を設計パラメータとして回路設計を行
う必要があるが、高温での特性はばらつきが大きいため
設計マージンが少ないという問題がある（その結果、プ
ロセス条件のマージンも小さくなり歩留りが低下すると
いう問題もある）。
【０００６】本発明は上記事由に鑑みて為されたもので
あり、その目的は、温度変化によるドレイン・ソース間
の電流・電圧特性の変化が小さく、温度変化による閾値
や飽和電流等の特性パラメータの変化が小さい半導体装
置を提供することにある。
あり、その目的は、温度変化によるドレイン・ソース間
の電流・電圧特性の変化が小さく、温度変化による閾値
や飽和電流等の特性パラメータの変化が小さい半導体装
置を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、単結晶シリコン基板の主表面に
ドレイン領域およびソース領域が離間して形成され、前
記ドレイン領域・前記ソース領域間を流れる電流を制御
するゲートを有する単極性の半導体装置において、前記
ドレイン領域・前記ソース領域間の前記単結晶シリコン
基板の一部に、前記単結晶シリコン基板と略等しい抵抗
率の多結晶シリコン層を有することを特徴とするので、
単結晶シリコン基板と多結晶シリコン層との抵抗温度係
数の極性が異なることによって、温度変化に伴うドレイ
ン・ソース間の電流電圧特性の変動を抑制することがで
き、このため、温度変化に伴う閾値や飽和電流等の特性
パラメータの変化を小さくすることができる。その結
果、高温用の半導体装置を、常温での特性パラメータに
よって回路設計を行うことができるので、従来よりも高
温用の半導体装置の設計マージンが大きくなり、歩留り
が向上する。
目的を達成するために、単結晶シリコン基板の主表面に
ドレイン領域およびソース領域が離間して形成され、前
記ドレイン領域・前記ソース領域間を流れる電流を制御
するゲートを有する単極性の半導体装置において、前記
ドレイン領域・前記ソース領域間の前記単結晶シリコン
基板の一部に、前記単結晶シリコン基板と略等しい抵抗
率の多結晶シリコン層を有することを特徴とするので、
単結晶シリコン基板と多結晶シリコン層との抵抗温度係
数の極性が異なることによって、温度変化に伴うドレイ
ン・ソース間の電流電圧特性の変動を抑制することがで
き、このため、温度変化に伴う閾値や飽和電流等の特性
パラメータの変化を小さくすることができる。その結
果、高温用の半導体装置を、常温での特性パラメータに
よって回路設計を行うことができるので、従来よりも高
温用の半導体装置の設計マージンが大きくなり、歩留り
が向上する。
【０００８】請求項２の発明は、単結晶シリコン基板の
主表面にドレイン領域およびソース領域が離間して形成
され、前記ドレイン領域・前記ソース領域間を流れる電
流を制御するゲートを有する単極性の半導体装置におい
て、前記ドレイン領域・前記ソース領域間の前記単結晶
シリコン基板の一部に、シリコン中で深い準位を形成す
る重金属イオンまたは重金属が添加されたディープレベ
ルトラップ層を有することを特徴とするので、単結晶シ
リコン基板と前記ディープレベルトラップ層との抵抗温
度係数の極性が異なることによって、温度変化に伴うド
レイン・ソース間の電流電圧特性の変動を抑制すること
ができ、このため、温度変化に伴う閾値や飽和電流等の
特性パラメータの変化を小さくすることができる。その
結果、高温用の半導体装置を、常温での特性パラメータ
によって回路設計を行うことができるので、従来よりも
高温用の半導体装置の設計マージンが大きくなり、歩留
りが向上する。
主表面にドレイン領域およびソース領域が離間して形成
され、前記ドレイン領域・前記ソース領域間を流れる電
流を制御するゲートを有する単極性の半導体装置におい
て、前記ドレイン領域・前記ソース領域間の前記単結晶
シリコン基板の一部に、シリコン中で深い準位を形成す
る重金属イオンまたは重金属が添加されたディープレベ
ルトラップ層を有することを特徴とするので、単結晶シ
リコン基板と前記ディープレベルトラップ層との抵抗温
度係数の極性が異なることによって、温度変化に伴うド
レイン・ソース間の電流電圧特性の変動を抑制すること
ができ、このため、温度変化に伴う閾値や飽和電流等の
特性パラメータの変化を小さくすることができる。その
結果、高温用の半導体装置を、常温での特性パラメータ
によって回路設計を行うことができるので、従来よりも
高温用の半導体装置の設計マージンが大きくなり、歩留
りが向上する。
【０００９】
（実施の形態１）本実施の形態は請求項１の発明に対応
するものであり、以下、図１により説明する。本実施の
形態のＭＯＳＦＥＴは、図１に示すように、その基本構
造は従来例の図４と略同じであり、本実施の形態のＭＯ
ＳＦＥＴの特徴とするところは、ドレイン領域１・ソー
ス領域４間の単結晶シリコン基板２（つまり、ベース領
域）の一部に、単結晶シリコン基板２と抵抗率が略等し
い多結晶シリコン層８を設けたことにある。
するものであり、以下、図１により説明する。本実施の
形態のＭＯＳＦＥＴは、図１に示すように、その基本構
造は従来例の図４と略同じであり、本実施の形態のＭＯ
ＳＦＥＴの特徴とするところは、ドレイン領域１・ソー
ス領域４間の単結晶シリコン基板２（つまり、ベース領
域）の一部に、単結晶シリコン基板２と抵抗率が略等し
い多結晶シリコン層８を設けたことにある。
【００１０】ここで、単結晶シリコン基板２の抵抗温度
係数が正の値であるのに対して、多結晶シリコン層８の
抵抗温度係数は負の値であるので、温度変化に伴うドレ
イン電極・ソース電極間の電流電圧特性の変動を従来例
よりも抑制することができる。例えば、図２に示すよう
に、室温Ｔ1 でのドレイン電極３・ソース電極５間の電
流電圧特性をｍ1 とすると、高温Ｔ2 での電流電圧特性
はｍ2 のようになり、温度上昇に伴う不飽和領域での直
線の傾きの変化は従来例に比べて小さく、高温Ｔ2 時の
飽和電流Ｉsat2の値も常温時の飽和電流Ｉsat1に比べて
従来例ほど変化しない。
係数が正の値であるのに対して、多結晶シリコン層８の
抵抗温度係数は負の値であるので、温度変化に伴うドレ
イン電極・ソース電極間の電流電圧特性の変動を従来例
よりも抑制することができる。例えば、図２に示すよう
に、室温Ｔ1 でのドレイン電極３・ソース電極５間の電
流電圧特性をｍ1 とすると、高温Ｔ2 での電流電圧特性
はｍ2 のようになり、温度上昇に伴う不飽和領域での直
線の傾きの変化は従来例に比べて小さく、高温Ｔ2 時の
飽和電流Ｉsat2の値も常温時の飽和電流Ｉsat1に比べて
従来例ほど変化しない。
【００１１】従って、ＭＯＳＦＥＴの常温時と高温時と
の電流電圧特性の変動が抑えられるので、温度変化によ
るＭＯＳＦＥＴの特性パラメータの変動が少なくなり、
常温での特性パラメータのばらつきの範囲で回路設計を
行え、効率良く品質の高い半導体装置が得られる。 （実施の形態２）本実施の形態は請求項２の発明に対応
するものであり、以下、図３により説明する。
の電流電圧特性の変動が抑えられるので、温度変化によ
るＭＯＳＦＥＴの特性パラメータの変動が少なくなり、
常温での特性パラメータのばらつきの範囲で回路設計を
行え、効率良く品質の高い半導体装置が得られる。 （実施の形態２）本実施の形態は請求項２の発明に対応
するものであり、以下、図３により説明する。
【００１２】本実施の形態のＭＯＳＦＥＴは、図３に示
すように、その基本構造は従来例の図４と略同じであ
り、本実施の形態のＭＯＳＦＥＴの特徴とするところ
は、ドレイン領域１・ソース領域４間の単結晶シリコン
基板２（つまり、ベース領域）の一部に、熱拡散または
イオン注入などによって、シリコン中で深い準位を形成
する重金属（例えば、ＡｕやＰｔ等）またはその重金属
イオンが添加されたディープレベルトラップ層１８を設
けたことにある。
すように、その基本構造は従来例の図４と略同じであ
り、本実施の形態のＭＯＳＦＥＴの特徴とするところ
は、ドレイン領域１・ソース領域４間の単結晶シリコン
基板２（つまり、ベース領域）の一部に、熱拡散または
イオン注入などによって、シリコン中で深い準位を形成
する重金属（例えば、ＡｕやＰｔ等）またはその重金属
イオンが添加されたディープレベルトラップ層１８を設
けたことにある。
【００１３】ここで、単結晶シリコン基板２の抵抗温度
係数が正の値である。一方、ディープレベルトラップ層
１８は、温度が低いほど深い準位のトラップの影響で電
気伝導が抑制されるので、抵抗値が大きく、温度が上昇
すると電気伝導が起こりやすくなって抵抗値が小さくな
る。つまり、ディープレベルトラップ層１８の抵抗温度
係数は負の値であるので、温度変化に伴うドレイン電極
・ソース電極間の電流電圧特性の変動を従来例よりも抑
制することができる。
係数が正の値である。一方、ディープレベルトラップ層
１８は、温度が低いほど深い準位のトラップの影響で電
気伝導が抑制されるので、抵抗値が大きく、温度が上昇
すると電気伝導が起こりやすくなって抵抗値が小さくな
る。つまり、ディープレベルトラップ層１８の抵抗温度
係数は負の値であるので、温度変化に伴うドレイン電極
・ソース電極間の電流電圧特性の変動を従来例よりも抑
制することができる。
【００１４】従って、実施の形態１と同様に、ＭＯＳＦ
ＥＴの常温時と高温時との電流電圧特性の変動が抑えら
れるので、温度変化によるＭＯＳＦＥＴの特性パラメー
タの変動が少なくなり、常温での特性パラメータのばら
つきの範囲で回路設計を行え、効率良く品質の高い半導
体装置が得られる。
ＥＴの常温時と高温時との電流電圧特性の変動が抑えら
れるので、温度変化によるＭＯＳＦＥＴの特性パラメー
タの変動が少なくなり、常温での特性パラメータのばら
つきの範囲で回路設計を行え、効率良く品質の高い半導
体装置が得られる。
【００１５】
【発明の効果】請求項１の発明は、ドレイン領域・ソー
ス領域間の単結晶シリコン基板の一部に、前記単結晶シ
リコン基板と略等しい抵抗率の多結晶シリコン層を有す
るので、単結晶シリコン基板と多結晶シリコン層との抵
抗温度係数の極性が異なることによって、温度変化に伴
うドレイン・ソース間の電流電圧特性の変動を抑制する
ことができるという効果があり、このため、温度変化に
伴う閾値や飽和電流等の特性パラメータの変化を小さく
することができるという効果がある。その結果、高温用
の半導体装置を、常温での特性パラメータによって回路
設計を行うことができるので、従来よりも高温用の半導
体装置の設計マージンが大きくなり、歩留りが向上する
という効果がある。
ス領域間の単結晶シリコン基板の一部に、前記単結晶シ
リコン基板と略等しい抵抗率の多結晶シリコン層を有す
るので、単結晶シリコン基板と多結晶シリコン層との抵
抗温度係数の極性が異なることによって、温度変化に伴
うドレイン・ソース間の電流電圧特性の変動を抑制する
ことができるという効果があり、このため、温度変化に
伴う閾値や飽和電流等の特性パラメータの変化を小さく
することができるという効果がある。その結果、高温用
の半導体装置を、常温での特性パラメータによって回路
設計を行うことができるので、従来よりも高温用の半導
体装置の設計マージンが大きくなり、歩留りが向上する
という効果がある。
【００１６】請求項２の発明は、ドレイン領域・ソース
領域間の単結晶シリコン基板の一部に、シリコン中で深
い準位を形成する重金属イオンまたは重金属が添加され
たディープレベルトラップ層を有するので、単結晶シリ
コン基板と前記ディープレベルトラップ層との抵抗温度
係数の極性が異なることによって、温度変化に伴うドレ
イン・ソース間の電流電圧特性の変動を抑制することが
できるという効果があり、このため、温度変化に伴う閾
値や飽和電流等の特性パラメータの変化を小さくするこ
とができるという効果がある。その結果、高温用の半導
体装置を、常温での特性パラメータによって回路設計を
行うことができるので、従来よりも高温用の半導体装置
の設計マージンが大きくなり、歩留りが向上するという
効果がある。
領域間の単結晶シリコン基板の一部に、シリコン中で深
い準位を形成する重金属イオンまたは重金属が添加され
たディープレベルトラップ層を有するので、単結晶シリ
コン基板と前記ディープレベルトラップ層との抵抗温度
係数の極性が異なることによって、温度変化に伴うドレ
イン・ソース間の電流電圧特性の変動を抑制することが
できるという効果があり、このため、温度変化に伴う閾
値や飽和電流等の特性パラメータの変化を小さくするこ
とができるという効果がある。その結果、高温用の半導
体装置を、常温での特性パラメータによって回路設計を
行うことができるので、従来よりも高温用の半導体装置
の設計マージンが大きくなり、歩留りが向上するという
効果がある。
【図１】実施の形態１を示す構造断面図である。
【図２】実施の形態１の動作説明図である。
【図３】実施の形態２を示す構造断面図である。
【図４】従来例の構造断面図である。
【図５】従来例の動作説明図である。
１ ドレイン領域 ２ 単結晶シリコン基板 ３ ドレイン電極 ４ ソース領域 ５ ソース電極 ６ チャネル領域 ７ ゲート電極 ８ 多結晶シリコン層 ９ 絶縁膜
Claims (2)
- 【請求項１】 単結晶シリコン基板の主表面にドレイン
領域およびソース領域が離間して形成され、前記ドレイ
ン領域・前記ソース領域間を流れる電流を制御するゲー
トを有する単極性の半導体装置において、前記ドレイン
領域・前記ソース領域間の前記単結晶シリコン基板の一
部に、前記単結晶シリコン基板と略等しい抵抗率の多結
晶シリコン層を有することを特徴とする半導体装置。 - 【請求項２】 単結晶シリコン基板の主表面にドレイン
領域およびソース領域が離間して形成され、前記ドレイ
ン領域・前記ソース領域間を流れる電流を制御するゲー
トを有する単極性の半導体装置において、前記ドレイン
領域・前記ソース領域間の前記単結晶シリコン基板の一
部に、シリコン中で深い準位を形成する重金属イオンま
たは重金属が添加されたディープレベルトラップ層を有
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27944395A JPH09129866A (ja) | 1995-10-26 | 1995-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27944395A JPH09129866A (ja) | 1995-10-26 | 1995-10-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129866A true JPH09129866A (ja) | 1997-05-16 |
Family
ID=17611145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27944395A Withdrawn JPH09129866A (ja) | 1995-10-26 | 1995-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180116A (ja) * | 2005-12-27 | 2007-07-12 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
-
1995
- 1995-10-26 JP JP27944395A patent/JPH09129866A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180116A (ja) * | 2005-12-27 | 2007-07-12 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101267293B1 (ko) | 개선된 성능 및 방법을 가진 전력 반도체 디바이스 | |
| JPS6072243A (ja) | 半導体集積回路装置 | |
| JPS63120442A (ja) | 半導体にドープして接続部に導電性スルーホールを形成する方法 | |
| JP2002185011A (ja) | 半導体装置 | |
| US4641164A (en) | Bidirectional vertical power MOS device and fabrication method | |
| JPH06334189A (ja) | 電力ｍｏｓ装置用集積構造電流感知抵抗 | |
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| JPH09129866A (ja) | 半導体装置 | |
| US4700460A (en) | Method for fabricating bidirectional vertical power MOS device | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| KR100192973B1 (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법 | |
| JPH11345964A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0329326A (ja) | 接合型電界効果型トランジスタ | |
| JPS5868979A (ja) | 半導体装置 | |
| JPS6321341B2 (ja) | ||
| JP2768202B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPH0480957A (ja) | 電界効果トランジスタ | |
| JP2008518435A (ja) | ドープされたチタン酸ボディを有するＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイス | |
| JPH10144871A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH07240522A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0563197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0936352A (ja) | 半導体装置 | |
| TWI596673B (zh) | 半導體元件及其製造方法 | |
| JPS6110990B2 (ja) | ||
| JPH0653250A (ja) | ショットキー型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |