JP2008518435A - ドープされたチタン酸ボディを有するMOS(Metal−Oxide−Semiconductor)デバイス - Google Patents

ドープされたチタン酸ボディを有するMOS(Metal−Oxide−Semiconductor)デバイス Download PDF

Info

Publication number
JP2008518435A
JP2008518435A JP2007537455A JP2007537455A JP2008518435A JP 2008518435 A JP2008518435 A JP 2008518435A JP 2007537455 A JP2007537455 A JP 2007537455A JP 2007537455 A JP2007537455 A JP 2007537455A JP 2008518435 A JP2008518435 A JP 2008518435A
Authority
JP
Japan
Prior art keywords
region
semiconductor
mos
doped
mos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007537455A
Other languages
English (en)
Inventor
川 有紀子 古
ビンセント、シー.ベネジア
ラドゥ、サーディーヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008518435A publication Critical patent/JP2008518435A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

単結晶のチタン酸ストロンチウム又はチタン酸バリウム(10)のボディを有するMOS(Metal-Oxide-Semiconductor)デバイスが提供され、ボディは、絶縁領域に隣接するドープされた半導体領域(24)を備えている。ボディは、絶縁領域により、半導体領域から分離した、ドープされた導通領域を、さらに備えていてもよい。様々な手法でドープされた場合の単結晶チタン酸ストロンチウムの材料特性は、MOSスタックの絶縁構成部、導通構成部、及び、半導体構成部を提供するために、用いられる。有利なことに、単一のボディを用いることにより、スタック構成部の間のインターフェースレイヤの存在を回避することができ、電界効果トランジスタなどのMOSデバイスの特性を改善する。

Description

本発明は、絶縁領域に隣接するドープされた半導体領域を有するMOS(Metal - Oxide - Semiconductor)デバイスに関する。
MOSデバイスは、半導体領域を導通領域から分離する絶縁領域を備えている。このようなデバイスの例には、電界効果トランジスタ(MOSFET)、FRAM、DRAM、及び、LDMOSデバイスが含まれている。MOSFETでは、半導体領域は電流が流れるチャネルを提供し、導通領域はゲートとしての機能を果たす。電流は、ゲートに印加される電圧信号により制御される。ゲートと絶縁領域と半導体領域は、複数のレイヤのシーケンスで共通に形成され、集合的にゲートスタックと呼ばれる。
絶縁膜又はゲート絶縁膜は、半導体を導通ゲートから電気的に絶縁する役割を果たす。過剰なトンネル電流又はリーク電流を防止するため、ゲート絶縁膜は、十分に厚くなければならない。絶縁膜の現実的な最小の厚さは、使用材料の誘電率kにより、決定される。ゲート絶縁膜は、容認できるリーク電流にするために、十分に厚くなければならない。
今日の電子マーケットにおいては、より小さく、よりコンパクトな電子デバイスを望んでおり、より小さい、よりコンパクトな集積回路部品を提供するための製造への挑戦を、もたらしている。例えば、より狭いゲート幅のMOSFETが望まれている。しかし、効率的な動作のための十分なゲート容量を維持するために、高いkのゲート絶縁膜が採用されている。これは、十分なゲート容量を維持しながら、より小さいゲート幅を用いる場合に、ゲート絶縁膜の厚さの増大を認めることとなる。
用語「高いkの絶縁体」は、MOSデバイス及び容量キャパシタに共通に絶縁体として用いられる材料であるSiOについてのk値で、3.9より大きい誘電率を有する絶縁体に用いられる。高いkの絶縁体の例は、SrTiO、つまり、チタン酸ストロンチウム(strontium titanate)がある。
Panらによる論文「LaをドープしたSrTiOヘテロ構造に基づく薄膜電界効果トランジスタ、"Thin-film field-effect transistors based on La-doped SrTiO3 heterostructures"」Appl Phys Letts、ボリューム84、No.9の1573頁〜1575頁には、絶縁ゲートとしてSrTiOを用い、n型埋め込み半導体チャネルとしてランタンをドープしたSrTiOを用いて製造されたFETが開示されている。エピタキシャルヘテロ構造が、ゲートスタックを形成するために、順次、基板上に成長される。第1に、ランタンをドープしたSrTiOの半導体レイヤが、基板上に成長される。ランタンは、ストロンチウムサイトに代替ドーパントとして機能する希土類元素である。ドープされた材料は、半導体特性を示す。第2に、SrTiOのゲート絶縁レイヤが成長される。第3に、メタルコンタクトが、熱蒸発方式とリフトオフ技術を用いて堆積されて、ゲートとゲートコンタクトを定義するようにパターニングされる。
SrTiOのエピタキシャル堆積は、速度が遅く、比較的難しいプロセスである。これは、CMOSデバイスの大量生産の高価格化もたらし、大規模なCMOSプロセスにおけるSrTiOの使用を妨げるであろう。
本発明の第1の観点によれば、単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディを有するMOS(Metal-Oxide-Semiconductor)デバイスであって、ボディが絶縁領域に隣接するドープされた半導体領域を備えるMOSデバイスが提供される。MOSデバイスのゲート絶縁膜及び半導体は、単結晶のボディにより提供されるため、これらの構成部レイヤの間のインターフェースレイヤの存在を回避する。有利なことに、MOS構造の重要な特性は維持され、デバイスのパフォーマンスを改善する。
単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディは、絶縁領域及び半導体領域を提供するように、ドープできるという発明者による認識を、本発明は包含している。
好適な実施形態においては、ボディは、絶縁領域により、半導体領域から分離した、ドープされた導通領域を、さらに備えている。単結晶のチタン酸ストロンチウム及びチタン酸バリウム(特に、前者)は、材料に導電性を持たせるように処理できると、発明者はさらに認識している。この有益な特性は、インターフェースレイヤのないゲートスタックを提供するために用いられる。したがって、単結晶は、MOSデバイスのゲート、ゲート絶縁膜、及び、半導体の領域を提供する役割を果たす。有利なことに、メタルゲート電極に関する結晶方位の局所的な差異は回避され、これにより、駆動機能の均一性が改善する。
用語「チタン酸ストロンチウム」及び「チタン酸バリウム」は、その派生物を含むと解釈されるべきであると、理解されるべきである。例えば、チタン酸バリウムの単結晶におけるバリウムサイトの小さな割合が、(Ba,Sr)TiO、(Ba,Ca)TiO、又は、(Ba,Pb)TiOの単結晶を与える他の元素で、占められるようにしてもよい。同様に、チタンサイトの所定の割合が、例えば、Ba(Ti,Sn)O、又は、Ba(Ti,Zr)Oを与えるスズ又はジルコニウムで、占められるようにしてもよい。
好ましくは、導通領域及び/又は半導体領域は、La又はその酸化物などの少なくとも1つの希土類イオンで、ドープされる。他の代替物には、Nd、Ho、Dy、Sm、Pr、Gd、Nb及びTaが含まれる。
本発明の第2の観点によれば、絶縁領域により、導通領域から分離された半導体領域を備えるMOS(Metal-Oxide-Semiconductor)デバイスの製造方法であって、単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディの第1の面に、第1の濃度で希土類酸化物をドーピングし、絶縁領域を形成するボディの絶縁化領域に隣接する半導体領域を形成する方法が提供される。
エピタキシャルの堆積を避けることで、半導体領域及び絶縁領域の形成に必要とされるステップが、より少なくなる。有利なことに、これは、製造コストを低減し、高いkの絶縁体を組み込んだ電子デバイスの大量生産を実現する現実的な手段を提供する。
好適な実施形態においては、方法は、ボディの反対側の第2の面に、第1の濃度より高い第2の濃度で希土類酸化物をドーピングする工程と、第2の面をアニールし、還元して、絶縁領域により半導体領域から分離された導通領域を形成する工程とを、さらに備えている。これは、エピタキシャルの堆積をせずに、半導体領域、絶縁領域及び導通領域の形成を可能にし、これにより有利なことに、必要なプロセスステップ数をさらに削減する。
第2の面上に還元性材料を堆積し、空気中でこの面を加熱することにより、第2の面をアニールし、還元するようにしてもよい。或いは、第2の面を還元性雰囲気で加熱することにより、第2の面をアニールし、還元するようにしてもよい。この場合、第1の面は、アニールの間、酸化レイヤによりカバーされるようにしてもよく、及び/又は、第2の面を、レーザーを用いる局所的なラピッドサーマルアニールにより加熱するようにしてもよい。これは、第1の面の還元を防止する役割を果たす。還元性雰囲気は、N及び/又はHガスを含んでいてもよい。
発明を実施するための形態
ここで、単なる例示として、添付している図面を参照して、本発明を説明する。
本発明を、MOSFETに関連して説明する。しかしながら、これはMOSデバイスの単なる一例であると認識されるべきであり、本発明は序論で述べたような他のMOSデバイスにも同様に適用可能であると認識されるべきである。
MOSFETは、半導体領域上のゲート絶縁領域上に導通ゲート領域を有するゲートスタックを、備えている。ゲート領域に印加される電圧形式の電気的なゲート信号は、半導体領域にあるチャネルを流れる電流を制御する役割を果たす。ゲート絶縁膜は、ゲート領域を、下側のチャネルから、電気的に絶縁する役割を果たす。
図1は、単結晶のチタン酸ストロンチウムのボディから形成されたゲートスタック10を示している。図面は模式的なものであり、MOSFETの一部だけを示していることは、理解されるべきである。単純化及び理解の容易化を図るために、ソース及びドレイン電極などの他の構成部は、この図には示されていない。以下の実施形態で記述されるボディは単結晶のチタン酸ストロンチウムにより形成されているが、チタン酸バリウム(barium titanate)、又は、チタン酸ストロンチウム若しくはチタン酸バリウムの派生物を、代わりに用いるようにしてもよい。例えば、単結晶の(Ba,Sr)TiO、(Ba,Ca)TiO、(Ba,Pb)TiO、Ba(Ti,Sn)O、又は、Ba(Ti,Zr)Oを、用いてもよい。
単結晶のチタン酸ストロンチウムのボディは、ドープされた導通ゲート領域22と、ドープされた半導体領域24とを備えており、これらは、ゲート絶縁領域26により分離されている。これらの構成領域に施される電気的接続は、示していない。
図2A乃至図2Eを参照して、本発明に基づくデバイスの製造工程の例示的方法を、説明する。
ゲートスタックは、未加工である単結晶のチタン酸ストロンチウムのウェハ又は薄い矩形プレートを処理することにより、形成される。ウェハは(図示しない)サンプルホルダに支持されている。第1に、図2Aに示すように、ウェハの第1の主面30(裏側)に、100で示されているように、La又はLaソースを用いるランタンイオンを打ち込む。Nd、Ho、Dy、Sm、Pr、Gd、Nb及びTaを含む他の希土類元素及びそれらの酸化物を代わりに用いてもよい。或いは、Sn又はCeをウェハに打ち込むために用いることができる。打ち込み領域24の一部は、最終デバイスの半導体チャネルを形成する。面30へのイオンの打ち込みに続いて、例えばSiO(図示せず)の保護レイヤが、その上に堆積される。
そして、フォトレジストのレイヤが、第1の主面30の反対側である第2の主面31に、堆積される。そして、フォトレジストの一部はUV照射に曝され、図2Bに示したように、マスクとしての役割を果たすフォトレジスト部32を残すように、レジストの一部を取り除くために、ウエットエッチングが用いられる。しかしながら、他の既知の技術をマスク32形成のために利用できることは、理解されるべきである。そして、200で示されているように、ランタンイオンがウェハの第2の主面31の露出部分に打ち込まれ、これは、用いられたドーパントに依存して、50〜300nmの範囲の所定の深さに達する。第2の面31に適用されるドーピング濃度は、第1の面30に適用されるドーピング濃度より、高い。例えば、第1の面30(半導体領域)に適用されるドーピング濃度は0.15mol%より小さくてよく、第2の面31に適用されるドーピング濃度は0.15〜0.25mol%の範囲内でよい。第2の打ち込み領域22は、最終デバイスの導通ゲートを形成し、ゲートは絶縁(誘電体)領域26により半導体チャネル24から分離される。
そして、ゲート領域22内の希土類ドーパントは、加熱により活性化され、(化学的に)領域を還元する。このプロセスの効果は、下側の絶縁領域26の導電性が大きく変化するのを避けるように、ゲート領域だけに限られるべきである。N−H混合などの還元性雰囲気の中で第2の面を加熱することにより、ゲート領域22は、アニールされ、還元される。他の領域の露出面は、還元を防止するために、酸化レイヤによりカバーすることができる。第2の面だけが還元されるようにするために、例えばレーザーを用いるような、局所的なフラッシュラピッドサーマルアニール(Rapid Thermal Anneal:RTA)を用いることができる。
或いは、(図示しない)窒化シリコン(Silicon nitride)のレイヤを、高濃度ドープゲート領域22上に選択的に堆積する。そして、ドーパント及びボディ材料に依存して、1分から1時間、1000℃より高い温度に加熱した空気の中で、ウェハをアニールする。窒化シリコンのレイヤは、アニールステップの間、ゲート22だけを還元する役割を果たす。しかしながら、例えば窒化チタン(titanium nitride)及び窒化アルミニウム(aluminum nitride)など、他の還元性材料を代わりに用いてもよい。
そして、図2Cを参照すると、例えばSi、AlN、又は、TiNの保護レイヤ35がウェハ上に堆積され、活性化された導通ゲート領域22上の窒化ハードマスク35を残して、フォトレジスト部32が除去される。
そして、図2Dに示すように、ドープされていない材料の部分を取り除くように、半導体領域24の境界の下まで、ウェハの露出面がエッチングされる。そして、ウェハの半導体領域の現在露出している面にドーパント種300を打ち込むことにより、ソース及びドレイン領域40、42が形成される。そして、ドーパントイオンは、サーマルアニールにより活性化される。そして、図2Eに示すように、ハードマスク35が除去されて、MOSデバイスが残される。
ソース及びドレイン領域は、多くの異なる手法で、及び、既知のn型及びp型のドーパント種を用いて、形成することができることは、理解されるべきである。しかしながら、ソース/ドレインの形成は、本発明に係るデバイス及び方法にとって重要ではなく、その詳細は更には説明しない。
ゲートスタックは絶縁されていると説明したが、そのようなゲートスタックを有するMOSFETは、例えば集積回路チップなどの、多くの異なる分野に組み込むことができると、理解されるべきである。
単結晶のチタン酸ストロンチウム又はチタン酸バリウムは、絶縁領域に隣接する半導体領域を提供するためにドープされ得るという認識を、本発明は包含している。したがって、上述した実施形態における単結晶のボディは導通領域も備えているが、本発明に係るMOSデバイスにとって、これは本質的なことではないと理解されるべきである。例えば、半導体及び絶縁領域を提供する単結晶のチタン酸バリウムのボディを有し、エピタキシャル的に形成された導通領域を有するMOSデバイスは、本発明の範囲にある。
要約すると、単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディを有するMOSデバイスが提供され、このボディは、絶縁領域に隣接するドープされた半導体領域を備えている。ボディは、絶縁領域により半導体領域から分離した、ドープされた導通領域をさらに備えていてもよい。様々な手法でドープされた場合の単結晶のチタン酸ストロンチウムの材料特性は、MOSスタックの絶縁構成部、導通構成部、及び、半導体構成部を提供するために、用いられる。有利なことに、単一のボディを用いることにより、スタック構成部の間のインターフェースレイヤの存在を回避することができ、電界効果トランジスタなどのMOSデバイスの特性を改善する。
本開示を読むことにより、当業者にとって、他の変形及び改造は明白であろう。そのような変形及び改造は、半導体の設計、製造及び利用において既知である均等物及び他の特徴を含んでいてもよく、それらは、ここに開示する特徴に加えて、又は、特徴に代えて、用いてもよい。
図1は、本発明に係る電界効果トランジスタの一部の非常に模式的な断面図である。 図2Aは、本発明に基づく製造工程における各段階のMOSデバイスの模式的な断面図である。 図2Bは、本発明に基づく製造工程における各段階のMOSデバイスの模式的な断面図である。 図2Cは、本発明に基づく製造工程における各段階のMOSデバイスの模式的な断面図である。 図2Dは、本発明に基づく製造工程における各段階のMOSデバイスの模式的な断面図である。 図2Eは、本発明に基づく製造工程における各段階のMOSデバイスの模式的な断面図である。

Claims (12)

  1. 単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディを有するMOS(Metal-Oxide-Semiconductor)デバイスであって、前記ボディは、絶縁領域に隣接するドープされた半導体領域を備える、ことを特徴とするMOSデバイス。
  2. 前記半導体領域は、少なくとも1つの希土類酸化物でドープされている、ことを特徴とする請求項1に記載のMOSデバイス。
  3. 前記希土類酸化物は、Laである、ことを特徴とする請求項2に記載のMOSデバイス。
  4. 前記ボディは、前記絶縁領域により、前記半導体領域から分離した、ドープされた導通領域を、さらに備えることを特徴とする請求項1乃至請求項3のいずれかに記載のMOSデバイス。
  5. 前記導通領域はゲートとしての役割を果たし、前記絶縁領域はゲート絶縁膜としての役割を果たし、前記半導体領域は導通チャネルを備える、ことを特徴とする請求項4に記載のMOSデバイス。
  6. 絶縁領域により、導通領域から分離された半導体領域を備えるMOS(Metal-Oxide-Semiconductor)デバイスの製造方法であって、
    単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディの第1の面に、第1の濃度で希土類酸化物をドーピングし、前記絶縁領域を形成する前記ボディの絶縁化領域に隣接する半導体領域を形成する工程を、
    備えることを特徴とするMOSデバイスの製造方法。
  7. 前記ボディの反対側の第2の面に、前記第1の濃度より高い第2の濃度で希土類酸化物をドーピングする工程と、
    前記第2の面をアニールし、還元して、前記絶縁領域により前記半導体領域から分離された前記導通領域を形成する工程と、
    をさらに備えることを特徴とする請求項6に記載のMOSデバイスの製造方法。
  8. 前記第2の面上に還元性材料を堆積し、空気中で前記面を加熱することにより、前記第2の面はアニールされ、還元される、ことを特徴とする請求項7に記載のMOSデバイスの製造方法。
  9. 前記第2の面を還元性雰囲気で加熱することにより、前記第2の面はアニールされ、還元される、ことを特徴とする請求項7に記載のMOSデバイスの製造方法。
  10. 前記第1の面は、アニールの間、酸化レイヤによりカバーされる、ことを特徴とする請求項9に記載のMOSデバイスの製造方法。
  11. 前記第2の面は、レーザーを用いる局所的なラピッドサーマルアニールにより加熱される、ことを特徴とする請求項9又は請求項10に記載のMOSデバイスの製造方法。
  12. 前記還元性雰囲気は、N及び/又はHガスを含んでいる、ことを特徴とする請求項9、請求項10又は請求項11に記載のMOSデバイスの製造方法。
JP2007537455A 2004-10-21 2005-10-19 ドープされたチタン酸ボディを有するMOS(Metal−Oxide−Semiconductor)デバイス Withdrawn JP2008518435A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0423343.3A GB0423343D0 (en) 2004-10-21 2004-10-21 Metal-oxide-semiconductor device
PCT/IB2005/053425 WO2006043243A1 (en) 2004-10-21 2005-10-19 Metal-oxide-semiconductor device with a doped titanate body

Publications (1)

Publication Number Publication Date
JP2008518435A true JP2008518435A (ja) 2008-05-29

Family

ID=33484917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007537455A Withdrawn JP2008518435A (ja) 2004-10-21 2005-10-19 ドープされたチタン酸ボディを有するMOS(Metal−Oxide−Semiconductor)デバイス

Country Status (8)

Country Link
US (1) US7642609B2 (ja)
EP (1) EP1805791A1 (ja)
JP (1) JP2008518435A (ja)
KR (1) KR20070084098A (ja)
CN (1) CN101044608B (ja)
GB (1) GB0423343D0 (ja)
TW (1) TW200629555A (ja)
WO (1) WO2006043243A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651150B (zh) * 2008-08-12 2012-04-18 中国科学院物理研究所 一种全氧化物异质结场效应管
US9396946B2 (en) 2011-06-27 2016-07-19 Cree, Inc. Wet chemistry processes for fabricating a semiconductor device with increased channel mobility

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3450966A (en) * 1967-09-12 1969-06-17 Rca Corp Ferroelectric insulated gate field effect device
EP0494580B1 (en) * 1991-01-07 2002-04-03 International Business Machines Corporation Superconducting field-effect transistor with inverted MISFET structure and method for making the same
US5760432A (en) * 1994-05-20 1998-06-02 Kabushiki Kaisha Toshiba Thin film strained layer ferroelectric capacitors
US6365913B1 (en) * 1999-11-19 2002-04-02 International Business Machines Corporation Dual gate field effect transistor utilizing Mott transition materials
CN1129966C (zh) * 2000-01-19 2003-12-03 中国科学院物理研究所 钛酸钡晶体管
CN1129965C (zh) * 2000-01-19 2003-12-03 中国科学院物理研究所 钛酸锶晶体管
CN1103328C (zh) * 2000-04-06 2003-03-19 中国科学院上海技术物理研究所 钛酸锶钡薄膜材料的制备方法

Also Published As

Publication number Publication date
GB0423343D0 (en) 2004-11-24
KR20070084098A (ko) 2007-08-24
US7642609B2 (en) 2010-01-05
WO2006043243A1 (en) 2006-04-27
CN101044608B (zh) 2010-09-08
EP1805791A1 (en) 2007-07-11
CN101044608A (zh) 2007-09-26
TW200629555A (en) 2006-08-16
US20090065875A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
US6784101B1 (en) Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
US7022530B2 (en) Semiconductor device and method for fabricating the same
US9281390B2 (en) Structure and method for forming programmable high-K/metal gate memory device
US7674680B2 (en) Transistor having high dielectric constant gate insulating layer and source and drain forming Schottky contact with substrate
EP0540993A1 (en) Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric
JP2003529940A (ja) 改善されたオン状態特性を有する高電圧薄膜トランジスタおよびその製造方法
JP3600476B2 (ja) 半導体装置の製造方法
US20100013015A1 (en) Metal source/drain schottky barrier silicon-on-nothing mosfet device
US20060240625A1 (en) Power semiconductor device having improved performance and method
JP4237448B2 (ja) 半導体装置の製造方法
JP2007507905A (ja) 等方性エッチングプロセスを使ったショットキーバリアmosfet製造方法
US20080258225A1 (en) Mos transistors having high-k offset spacers that reduce external resistance and methods for fabricating the same
JP2005516389A (ja) 歪み半導体基板を用いてショットキまたはショットキのような接触を形成するソースおよび/またはドレインを有する電界効果トランジスタ
US20080146012A1 (en) Novel method to adjust work function by plasma assisted metal incorporated dielectric
US6197668B1 (en) Ferroelectric-enhanced tantalum pentoxide for dielectric material applications in CMOS devices
CN112349775B (zh) 超陡亚阈值摆幅器件及其制备方法
TW434903B (en) Lateral diffused metal oxide semiconductor transistor
US7642609B2 (en) Metal-oxide-semiconductor device with a doped titanate body
JPS6366969A (ja) 高耐圧多結晶シリコン薄膜トランジスタ
JPS63227059A (ja) 半導体装置およびその製造方法
US7033933B2 (en) Manufacturing method of semiconductor device
KR100940161B1 (ko) 모스트랜지스터 및 그 제조방법
JP2006024621A (ja) 半導体装置
JPS6047465A (ja) 半導体装置の製造方法
JP2004111768A (ja) 絶縁ゲート型電界効果トランジスタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091112