JP2006024621A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006024621A JP2006024621A JP2004199331A JP2004199331A JP2006024621A JP 2006024621 A JP2006024621 A JP 2006024621A JP 2004199331 A JP2004199331 A JP 2004199331A JP 2004199331 A JP2004199331 A JP 2004199331A JP 2006024621 A JP2006024621 A JP 2006024621A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- relative dielectric
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 高電圧駆動のMISトランジスタを有する半導体装置であって、耐圧の向上と、微細化の向上が図られた半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体層10と、
前記半導体層10の上方に設けられたゲート絶縁層20と、
前記ゲート絶縁層20の上方に設けられたゲート電極22と、
前記半導体層10に設けられたソース領域またはドレイン領域となる不純物領域28a,bと、
前記ゲート電極22と電気的に接続されたフィールドプレート電極44と、
前記フィールドプレート電極44を覆う絶縁層と、を含み、
前記絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記導電層の一の端部に接している。
【選択図】 図1
【解決手段】 本発明の半導体装置は、半導体層10と、
前記半導体層10の上方に設けられたゲート絶縁層20と、
前記ゲート絶縁層20の上方に設けられたゲート電極22と、
前記半導体層10に設けられたソース領域またはドレイン領域となる不純物領域28a,bと、
前記ゲート電極22と電気的に接続されたフィールドプレート電極44と、
前記フィールドプレート電極44を覆う絶縁層と、を含み、
前記絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記導電層の一の端部に接している。
【選択図】 図1
Description
本発明は、高電圧(10〜1000V)で駆動する半導体装置に関する。
高電圧で動作する半導体装置においては、信頼性の向上のために所望の耐圧を有することが求められている。高電圧駆動のMOSトランジスタにおいて、耐圧を確保する技術として、ゲート電極端でのゲート絶縁層を局所的に厚膜化したり、ゲート電極やソース領域と同電位となるようフィールドプレート電極を設け、電界の集中を緩和する技術を挙げることができる。
特開平9−205211号公報
上述のように、ゲート絶縁層の局所的な膜厚化を図ったり、フィールドプレート電極を用いる場合には、素子の微細化を十分に図ることができないことがある。たとえば、ゲート絶縁層のうちゲート電極とドレイン領域との間に設けられる部分のみを厚膜にする場合、所望のチャネル領域を確保するために、ゲート電極の幅を大きくする必要があり、十分な微細化を図ることができない。また、フィールドプレート電極技術を用いる場合には、ゲート電極とフィールドプレート電極との間の酸化膜を厚くする必要があり、同様に微細化を妨げる一因となる。そのため、高電圧で駆動するMOSトランジスタにおいて、耐圧の向上と微細化の向上が共に図られた半導体装置の開発が求められている。
本発明の目的は、高電圧駆動のMOSトランジスタを有する半導体装置であって、耐圧の向上と、微細化の向上が図られた半導体装置を提供することにある。
本発明の半導体装置は、第1絶縁層と、
前記第1絶縁層の上方に設けられた導電層と、
前記導電層の側方および上方に設けられ第2絶縁層と、を含み、
前記第1絶縁層および前記第2絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記導電層の少なくとも一の端部に接している。
前記第1絶縁層の上方に設けられた導電層と、
前記導電層の側方および上方に設けられ第2絶縁層と、を含み、
前記第1絶縁層および前記第2絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記導電層の少なくとも一の端部に接している。
本発明の半導体装置では、導電層は、比誘電率の異なる領域を有する第1および第2絶縁層に覆われ、比誘電率の高い領域が導電層の少なくとも一の端部に接している。導電層が高電圧が印加される配線層である場合には、配線層の端部には電界が集中しやすいため、絶縁破壊がおきることがある。このことは、耐圧の低下を招き、信頼性の低下につながることがある。しかし、本発明の半導体装置によれば、導電層の端部は、比誘電率の高い領域に覆われている。積層する絶縁物中において、電界強度の垂直成分は、絶縁物の誘電率に反比例する。最も電界が集中し易い導電層の端部に高い比誘電率を有する絶縁物を配置することにより最大電界強度を緩和することができる。よって、耐圧の向上を図ることができ信頼性が向上した半導体装置を提供することができる。
本発明の半導体装置において、前記第1絶縁層は、比誘電率の異なる複数の層からなり、前記導電層と接する側の層は、比誘電率が高い層であることができる。
この態様によれば、比誘電率が異なる複数の層からなり、比誘電率の高い層が上層に設けられた第1絶縁層の上方に導電層が設けられている。そのため、導電層の下方の端部に、比誘電率の高い領域を確実に設けることができ、端部での電界強度を緩和することができる。
本発明の半導体装置において、前記第2絶縁層は、比誘電率が異なる複数の層からなり、前記導電層と接する側の層は、比誘電率が高い層であることができる。
この態様によれば、導電層の側方および上方に、比誘電率の異なる絶縁層であって、導電層と接する側には比誘電率の高い層が設けられた半導体装置を提供することができる。そのため、導電層の側面および上面は、比誘電率の高い層に覆われることとなる。その結果、導電層の端部は、比誘電率の高い領域とより確実に接することとなり、導電層の端部の電界強度がより緩和された半導体装置を提供することができる。
本発明の半導体装置は、半導体層と、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、
前記ゲート電極と電気的に接続されたフィールドプレート電極と、
前記フィールドプレート電極を覆う絶縁層と、を含み、
前記絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記フィールドプレート電極の一の角部に接している。
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、
前記ゲート電極と電気的に接続されたフィールドプレート電極と、
前記フィールドプレート電極を覆う絶縁層と、を含み、
前記絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記フィールドプレート電極の一の角部に接している。
本発明の半導体装置によれば、フィールドプレート電極の少なくとも一の端部は、絶縁層のうち比誘電率の高い領域と接している。フィールドプレート電極は、ゲートおよびドレイン電極での電界集中の緩和を目的とする層である。MOSトランジスタの駆動電圧によっては、フィールドプレート電極の端部においてもやはり電界の集中が起きやすくなる。このことにより、絶縁破壊がおき耐圧の低下を招くことがある。しかし、本発明の半導体装置によれば、フィールドプレート電極の少なくとも一の端部は、比誘電率の高い領域と接しているため、電界強度を緩和することができる。よって、信頼性の向上した半導体装置を提供することができる。
本発明の半導体装置において、前記絶縁層は、比誘電率の異なる複数の層からなり、前記フィールドプレート電極と接する側の層は、比誘電率が高い層であることができる。
本発明の半導体装置は、半導体層と、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、を含み、
前記ゲート絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記ゲート電極の一の端部に接している。
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、を含み、
前記ゲート絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記ゲート電極の一の端部に接している。
本発明の半導体装置によれば、ゲート電極の少なくとも一の端は、比誘電率の異なる領域を有する絶縁層の上に設けられている。高電圧駆動をするMOSトランジスタにおいては、ゲート電極の端部で電界の集中が起きやすい。この電界の集中により絶縁破壊がおき、耐圧の低下を招くことがある。しかし、本発明の半導体装置によれば、ゲート電極の少なくとも一の下端は、比誘電率の高い部分に覆われているため、電界強度を緩和することができる。よって、信頼性の向上した半導体装置を提供することができる。
本発明の半導体装置において、前記ゲート絶縁層は、前記半導体層の上方に設けられた第1絶縁層と、該第1絶縁層の上方に設けられ、該第1絶縁層と比して比誘電率が大きい第2絶縁層と、を有することができる。
この態様によれば、ゲート絶縁層は、比誘電率が異なる複数の層からなり、比誘電率の高い層がゲート電極と接する側に設けられている。これにより、ゲート電極の下端には、比誘電率の高い領域をより確実に設けることができ、電界強度が緩和された半導体装置を提供することができる。
本発明の半導体装置において、さらに、前記ゲート電極の側方に設けられたサイドウォール絶縁層と、を含み、
前記サイドウォール絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記ゲート電極の一の端部に接していることができる。
前記サイドウォール絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記ゲート電極の一の端部に接していることができる。
この態様によれば、サイドウォール絶縁層のうち比誘電率が高い領域は、ゲート電極の側面の端と接している。そのため、ゲート電極の角部は、ゲート絶縁層のうち比誘電率が高い領域と、サイドウォール絶縁層のうち比誘電率が高い領域とに覆われることとなる。その結果、ゲート電極の端部での電界集中を緩和することができ、耐圧の向上が図られた半導体装置を提供することができる。
本発明の半導体装置において、前記サイドウォール絶縁層は、前記ゲート電極の側面に設けられた第3絶縁層と、該第3絶縁層の上に設けられ、該第3絶縁層と比して比誘電率が大きい第4絶縁層とからなることができる。
1.第1の実施の形態
1.1.半導体装置
第1の実施の形態の半導体装置について、図1を参照しつつ説明する。図1は、第1の実施の形態にかかる半導体装置を模式的に示す断面図である。
1.1.半導体装置
第1の実施の形態の半導体装置について、図1を参照しつつ説明する。図1は、第1の実施の形態にかかる半導体装置を模式的に示す断面図である。
図1に示すように、支持基板6と、支持基板6の上に設けられた絶縁層8と、絶縁層8の上に設けられた島状の半導体層10とからなるSOI基板にMISトランジスタ100が設けられている。
MISトランジスタ100は、ゲート絶縁層20と、ゲート絶縁層20の上に設けられたゲート電極22と、ドレイン領域28aと、ソース領域28bとを含む。また、MISトランジスタ100は、高駆動電圧で動作するトランジスタであるため、ドレイン領域28a電界を緩和するためオフセット領域である低濃度の不純物領域26が設けられている。
MISトランジスタ100を覆うように、MISトランジスタ100の上方に第1絶縁層30と、第1絶縁層30と比して比誘電率の大きい第2絶縁層32とが設けられている。第1絶縁層30および第2絶縁層32の所定の領域には、コンタクトホール34,36,38が設けられている。コンタクトホール34,36,38は、ドレイン領域28aと、ゲート電極22と、ソース領域28bとの上方に設けられている。
コンタクトホール34,36,38には、導電層が埋め込まれ、コンタクト層34a,36a,38aが設けられている。ドレイン領域28aは上層のドレイン電極42と、ソース領域28bは上層のソース電極46と、それぞれコンタクト層34a,38aを介して電気的に接続されている。また、ゲート電極22は、上方に設けられたフィールドプレート電極44とコンタクト層36aを介して電気的に接続されている。
本実施の形態の半導体装置では、さらに、フィールドプレート電極44、ドレイン電極42およびソース電極46の上方に層間絶縁層が設けられている。この層間絶縁層は、比誘電率の異なる2種の層からなる。具体的には、フィールドプレート電極44、ドレイン電極42およびソース電極46の上に設けられた第3絶縁層50とその上に設けられ、第3絶縁層50と比して比誘電率の低い材質からなる第4絶縁層52とからなる。
本実施の形態の半導体装置によれば、フィールドプレート電極44は、比誘電率の異なる絶縁層が積層されてなる層に覆われている。すなわち、フィールドプレート電極44の角部には、比誘電率の高い領域が接していることとなる。フィールドプレート電極44は、ゲート電極22での電界緩和を目的として設けられ、駆動する電圧によっては、フィールドプレート電極44においても、電界の集中が起きることがある。特に、角部は、電界の集中が起こりやすい箇所であり、絶縁破壊が起きやすい。しかし、本実施の形態の半導体装置によれば、フィールドプレート電極44の角部は、比誘電率の高い領域に覆われることとなり、電界強度を緩和することができる。その結果、信頼性が向上した半導体装置を提供することができる。
また、フィールドプレート電極44の角部での電界の集中を緩和できることにより、ゲート電極22とフィールドプレート電極44との間の絶縁層の膜厚を小さくすることができる。そのため、信頼性の向上と共に微細化が図られた半導体装置を提供することができる。
1.2.半導体装置の製造方法
本実施の形態の半導体装置の製造方法について、図2〜4を参照しつつ説明する。図2〜図4は、本実施の形態の半導体装置の製造工程を模式的に示す断面図である。
本実施の形態の半導体装置の製造方法について、図2〜4を参照しつつ説明する。図2〜図4は、本実施の形態の半導体装置の製造工程を模式的に示す断面図である。
図2に示すように、半導体層10にMISトランジスタ100を設ける。MISトランジスタ100の形成方法の一例を下記に説明する。
まず、支持基板6の上に、絶縁層8と半導体層(図示せず)が設けられたSOI基板を準備する。半導体層としては、単結晶シリコン層、アモルファスシリコン層、多結晶シリコン層およびシリコンゲルマニウム層などを挙げることができる。ついで、半導体層の上に、所定のパターンを有するマスク層(図示せず)を形成する。マスク層としては、酸化シリコン層などの絶縁層からなるハードマスク層や、レジスト層を用いることができる。マスク層は、素子形成領域の上方に設けられている。その後、マスク層をマスクとして、半導体層を絶縁層8が露出するまでエッチングする。半導体層のエッチングは、公知のエッチング技術を用いて行うことができる。これにより、素子形成領域となる島状の半導体層10(図2参照)が形成される。
次に、半導体層10の上に、ゲート絶縁層20を形成する。ゲート絶縁層20としては、たとえば、熱酸化法を用いて、熱酸化膜を形成することができる。ついで、ゲート絶縁層20の上に、導電層(図示せず)を形成し、この導電層をパターニングすることで、ゲート絶縁層20の上に、ゲート電極22が形成される。次に、半導体層10にドレイン領域のエクステンション領域となる低濃度の不純物領域26を形成する。低濃度の不純物領域26は、ゲート電極22をマスクとして、所定の導電型の不純物を注入することで形成される。次に、ゲート電極22と、エクステンション領域の上方とを覆うマスク層を形成する。マスク層としては、たとえば、レジスト層を用いることができる。ついで、マスク層をマスクとして、所定の導電型の不純物を注入することにより、ソース領域28bと、ドレイン領域28aと、エクステンション領域である低濃度の不純物領域26が形成される。以上の工程により、MISトランジスタ100が形成される。
次に、図3に示すように、MISトランジスタ100を覆うように、第1絶縁層30と第2絶縁層32とを形成する。第2絶縁層32は、第1絶縁層30と比して、比誘電率の小さい材質からなる。たとえば、第1絶縁層30が酸化シリコン層(比誘電率:約4)である場合には、第2絶縁層32として、窒化シリコン層(比誘電率:約7.5)や、酸化アルミニウム(Al2O3,比誘電率:8.6〜10.55)、酸化ハフニウム(HfOx)、酸化亜鉛(ZnO)および酸化チタン(TiO2)などを用いることができる。
次に、図4に示すように、第1絶縁層30および第2絶縁層32の所定の領域にコンタクトホール34,36,38を形成する。コンタクトホール34,36,38の形成では、まず、コンタクトホール34,36,38を形成したい領域の上方に開口を有するマスク層(図示せず)を第2絶縁層32の上に形成する。その後、第2絶縁層32および第1絶縁層30をエッチングすることにより、図4に示すように、コンタクトホール34,36,38が形成される。ついで、図4に示すように、コンタクトホール34,36,38を埋め込み、さらに、上層の配線層となる導電層40を形成する。導電層40としては、たとえば、アルミニウム、銅などの公知の材質を挙げることができる。
次に、図1に参照されるように、導電層40をパターニングすることで、ドレイン電極42、ソース電極46およびフィールドプレート電極44が形成される。次に、図1に参照されるように、フィールドプレート電極44の露出面を覆うように、第3絶縁層50を形成する。さらに、第3絶縁層50の上に、第3絶縁層50と比して比誘電率が小さい第4絶縁層52を形成する。第3絶縁層50は、ドレイン電極42、ソース電極44およびフィールドプレート電極46などの材質によっては、熱酸化法により形成することもできる。たとえば、ドレイン電極42、ソース電極46およびフィールドプレート電極44がアルミニウムからなる層である場合には、熱酸化法により、これらの表面に第3絶縁層50として用いることができる酸化アルミニウム層を形成できる。
以上の工程により、第1の実施の形態にかかる半導体装置を製造することができる。
2.第2の実施の形態
2.1.半導体装置
次に、第2の実施の形態にかかる半導体装置について図5を参照しつつ説明する。図5は、第2の実施の形態にかかる半導体装置を模式的に示す断面図である。図5に示すように、本実施の形態の半導体装置は、バルク状の半導体層10に設けられたMISトランジスタ110を含む。
2.1.半導体装置
次に、第2の実施の形態にかかる半導体装置について図5を参照しつつ説明する。図5は、第2の実施の形態にかかる半導体装置を模式的に示す断面図である。図5に示すように、本実施の形態の半導体装置は、バルク状の半導体層10に設けられたMISトランジスタ110を含む。
図5に示すように、MISトランジスタ110は、半導体層10中に設けられた素子分離絶縁層12により画定された素子形成領域に設けられている。MISトランジスタ110は、ゲート絶縁層20と、ゲート絶縁層20の上に設けられたゲート電極22と、ゲート電極22の側面に設けられたサイドウォール絶縁層24と、LDD領域26と、ソース/ドレイン領域となる不純物領域28と、を有する。
ゲート絶縁層20は、比誘電率の異なる第1絶縁層20aおよび第2絶縁層20bが積層されている。ゲート電極22に接するように設けられる第2絶縁層20bは、第1絶縁層20aと比して比誘電率の大きい層である。たとえば、第1絶縁層20aを酸化シリコン層とした場合に、第2絶縁層20bとして、窒化シリコン層を積層することができる。また、MISトランジスタ110は、高電圧(10〜1000V)で駆動するトランジスタであり、印加する電圧に対して十分な耐圧を有するよう、ゲート絶縁層20の膜厚を設定する必要がある。たとえば、第1絶縁層20aを約20nmとし、第2絶縁層20bの膜厚を約10nmとすることができる。
さらに、サイドウォール絶縁層24は、比誘電率の異なる第3絶縁層24aおよび第4絶縁層24bとで形成されている。第3絶縁層24aは、第4絶縁層24bと比して比誘電率の大きい材質からなる層である。第3絶縁層24aは、ゲート電極22の側面と接する側に設けられており、第4絶縁層24bは、第3絶縁層24aを覆うように設けられている。つまり、ゲート電極22の底面と側面は、比誘電率の異なる2層の絶縁層からなるゲート絶縁層20と、サイドウォール絶縁層24とに覆われており、ゲート電極22と接する側には、比誘電率の大きな層が設けられている。
本実施の形態の半導体装置によれば、ゲート電極22の少なくとも一の下端の下には、比誘電率の異なる領域を有するゲート絶縁層20が設けられている。具体的には、ゲート電極22の角部は、ゲート絶縁層20とサイドウォール絶縁層24とに覆われ、ゲート絶縁層20とサイドウォール絶縁層24を構成する絶縁層のうち、比誘電率の高い絶縁層20b,24aがゲート電極22と接している。高電圧駆動をするMISトランジスタ110においては、高電圧が印加されたときにゲート電極22の端部で電界の集中が起きやすい。この電界の集中により絶縁破壊がおき、耐圧の低下を招くことがある。しかし、本実施の形態の半導体装置によれば、ゲート電極22の角部は、比誘電率の高い絶縁層に覆われているため、電界強度を緩和することができる。よって、信頼性の向上した半導体装置を提供することができる。
また、ゲート電極22の角部での電界の集中の緩和が図られていることにより、ゲート絶縁層20の膜厚を局所的に大きくする態様をとらなくてもよい。そのため、信頼性の向上と共に微細化が図られた半導体装置を提供することができる。
2.2.半導体装置の製造方法
次に、第2の実施の形態にかかる半導体装置の製造方法について図6〜8を参照しつつ説明する。図6〜8は、第2の実施の形態にかかる半導体装置の製造工程を模式的に示す断面図である。
次に、第2の実施の形態にかかる半導体装置の製造方法について図6〜8を参照しつつ説明する。図6〜8は、第2の実施の形態にかかる半導体装置の製造工程を模式的に示す断面図である。
まず、図6に示すように、半導体層10に素子形成領域を画定するための素子分離絶縁層12を形成する。素子分離絶縁層の形成は、公知のLOCOS法やSTI法により行うことができる。図6には、LOCOS法により、素子分離絶縁層12を形成した場合を図示する。
ついで、図6に示すように、半導体層10の上に、ゲート絶縁層20を形成する。ゲート絶縁層20は、比誘電率が異なる層を積層して形成される。まず、半導体層10の上に、第1絶縁層20aを形成し、第1絶縁層20aの上に、第2絶縁層20bを形成する。こうして、第1絶縁層20aの上に第2絶縁層20bが積層されたゲート絶縁層20を形成することができる。
次に、図7に示すように、ゲート絶縁層20の上に、ゲート電極22を形成する。第2絶縁層20bの上に、導電層(図示せず)を形成し、この導電層をパターニングすることで、ゲート電極22が形成される。図7に示すように、この導電層のパターニングの際に、第2絶縁層20bをもパターニングされてもよい。ついで、LDD領域26となる不純物領域の形成を行う。LDD領域26は、ゲート電極22をマスクとして、半導体層10に所定の導電型の不純物を導入することで形成される。不純物の導入方法としては、公知のイオン注入法を用いることができる。
次に、図8に示すように、ゲート電極22を覆うように、第3絶縁層24aと、第3絶縁層24aの上に第4絶縁層24bを形成する。第3絶縁層24aは、第4絶縁層24bと比して、比誘電率の大きい材質の層である。
次に、第3絶縁層24aと第4絶縁層24bとに、異方性のエッチングを施す。これにより、図5に参照されるように、ゲート電極22の側面に、第3絶縁層24aと第4絶縁層24bとからなるサイドウォール絶縁層24を形成することができる。ついで、サイドウォール絶縁層24とゲート電極22とをマスクとして、所定の導電型の不純物を導入することにより、ソース/ドレイン領域28となる不純物層を形成することができる。
以上の工程により、本実施の形態にかかる半導体装置を製造することができる。
なお、本発明は、上述の実施の形態に限定されることなく、本発明の要旨の範囲内で変形することが可能である。たとえば、本実施の形態では、高電圧が印加される導電層として、フィールドプレート電極44と、ゲート電極22を例示したが、これに限定されることはない。
6 支持基板、 8 絶縁層、 10 半導体層 20 ゲート絶縁層、 22 ゲート電極 24 サイドウォール絶縁層、 26 低濃度の不純物領域 28 不純物領域、 28a ドレイン領域、 28b ソース領域、 100,110 MISトランジスタ
Claims (9)
- 第1絶縁層と、
前記第1絶縁層の上方に設けられた導電層と、
前記導電層の側方および上方に設けられ第2絶縁層と、を含み、
前記第1絶縁層および前記第2絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記導電層の少なくとも一の端部に接している、半導体装置。 - 請求項1において、
前記第1絶縁層は、比誘電率の異なる複数の層からなり、前記導電層と接する側の層は、比誘電率が高い層である、半導体装置。 - 請求項1または2において、
前記第2絶縁層は、比誘電率が異なる複数の層からなり、前記導電層と接する側の層は、比誘電率が高い層である、半導体装置。 - 半導体層と、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、
前記ゲート電極と電気的に接続されたフィールドプレート電極と、
前記フィールドプレート電極を覆う絶縁層と、を含み、
前記絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記フィールドプレート電極の一の角部に接している、半導体装置。 - 請求項4において、
前記絶縁層は、比誘電率の異なる複数の層からなり、前記フィールドプレート電極と接する側の層は、比誘電率が高い層である、半導体装置。 - 半導体層と、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、を含み、
前記ゲート絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記ゲート電極の一の端部に接している、半導体装置 - 請求項6において、
前記ゲート絶縁層は、前記半導体層の上方に設けられた第1絶縁層と、該第1絶縁層の上方に設けられ、該第1絶縁層と比して比誘電率が大きい第2絶縁層と、を有する、半導体装置。 - 請求項6または7において、
さらに、前記ゲート電極の側方に設けられたサイドウォール絶縁層と、を含み、
前記サイドウォール絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記ゲート電極の一の端部に接している、半導体装置。 - 請求項8において、
前記サイドウォール絶縁層は、前記ゲート電極の側面に設けられた第3絶縁層と、該第3絶縁層の上に設けられ、該第3絶縁層と比して比誘電率が大きい第4絶縁層とからなる、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004199331A JP2006024621A (ja) | 2004-07-06 | 2004-07-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004199331A JP2006024621A (ja) | 2004-07-06 | 2004-07-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006024621A true JP2006024621A (ja) | 2006-01-26 |
Family
ID=35797705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004199331A Withdrawn JP2006024621A (ja) | 2004-07-06 | 2004-07-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006024621A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004687A (ja) * | 2011-06-15 | 2013-01-07 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法および半導体装置 |
CN104393041A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | T形栅场板高电子迁移率晶体管及其制作方法 |
CN104393042A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | T形漏场板异质结功率器件及其制作方法 |
-
2004
- 2004-07-06 JP JP2004199331A patent/JP2006024621A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004687A (ja) * | 2011-06-15 | 2013-01-07 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法および半導体装置 |
CN104393041A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | T形栅场板高电子迁移率晶体管及其制作方法 |
CN104393042A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | T形漏场板异质结功率器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8236640B2 (en) | Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions | |
US9362372B2 (en) | Semiconductor device with a step gate dielectric structure | |
JP5640379B2 (ja) | 半導体装置の製造方法 | |
US20170263761A1 (en) | Semiconductor device capable of high-voltage operation | |
US8643069B2 (en) | Semiconductor device having metal gate and manufacturing method thereof | |
US10020393B2 (en) | Laterally diffused metal-oxide-semiconductor transistor and manufacturing method thereof | |
US8673704B2 (en) | FinFET and method for manufacturing the same | |
EP3217434B1 (en) | Semiconductor device capable of high-voltage operation | |
JP2006344957A (ja) | 厚いエッジゲート絶縁膜パターンを有するmos電界効果トランジスタ及びその製造方法 | |
JP2009164609A (ja) | ディープトレンチ構造を有する半導体素子及びその製造方法 | |
KR20100092703A (ko) | 반도체 장치 및 이의 제조 방법 | |
JP4940797B2 (ja) | 半導体装置の製造方法 | |
WO2005020325A1 (ja) | 半導体装置及びその製造方法 | |
TWI744774B (zh) | 半導體器件及其製造方法 | |
TW201707206A (zh) | 半導體裝置及其製作方法 | |
US9324786B2 (en) | Semiconductor device and method for fabricating the same | |
TWI639211B (zh) | 間隔件結構及其製造方法 | |
JP2006024621A (ja) | 半導体装置 | |
TWI517263B (zh) | 半導體裝置及其製造方法 | |
US10644166B2 (en) | Method for forming semiconductor structure | |
JP2005236202A (ja) | 半導体装置およびその製造方法 | |
KR100428788B1 (ko) | 반도체 장치의 커패시터 구조체 및 그 형성 방법 | |
JP2014216434A (ja) | 半導体装置および半導体装置の製造方法 | |
US20230231035A1 (en) | Manufacturing method of semiconductor device | |
KR100448090B1 (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |