JPH09116575A - データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 - Google Patents

データ復号回路、電圧制御発振回路、データ復号装置及び電子機器

Info

Publication number
JPH09116575A
JPH09116575A JP8220486A JP22048696A JPH09116575A JP H09116575 A JPH09116575 A JP H09116575A JP 8220486 A JP8220486 A JP 8220486A JP 22048696 A JP22048696 A JP 22048696A JP H09116575 A JPH09116575 A JP H09116575A
Authority
JP
Japan
Prior art keywords
signal
data
circuit
inverting amplifier
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8220486A
Other languages
English (en)
Other versions
JP3508412B2 (ja
Inventor
Takuya Ishida
卓也 石田
Kanji Aoki
貫司 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22048696A priority Critical patent/JP3508412B2/ja
Priority to KR1019960033385A priority patent/KR100186859B1/ko
Priority to US08/691,033 priority patent/US5905759A/en
Priority to TW085109698A priority patent/TW325620B/zh
Publication of JPH09116575A publication Critical patent/JPH09116575A/ja
Application granted granted Critical
Publication of JP3508412B2 publication Critical patent/JP3508412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/03—Logic gate active element oscillator

Abstract

(57)【要約】 【課題】 媒体中を伝搬した信号を受信する受信回路に
対して高性能を要求することなく、受信回路で受信した
スプリットフェーズ符号やマンチェスター符号等を精度
よく復号するデータ復号回路を提供すること。 【解決手段】 ビット区間の中央エリアの電位の遷移に
より２進値を検出できる符号を用いた受信データからビ
ット同期信号を再生し、受信データをシリアルバイナリ
データに変換する。受信データ１０１の変化点を検出す
るエッジ検出部１と、エッジ検出部の出力に同期して、
データ転送周波数ｆｓを基準に略１／（４×ｆｓ）のパ
ルス幅の位相比較用タイミング信号１０３及び略１／
（２×ｆｓ）のパルス幅の受信データ再生信号１０４を
生成するパルス生成部３と、位相比較用タイミング信号
１０３と位相同期し、データ転送周波数ｆｓのｎ倍の周
波数の信号を出力する位相同期発振部４と、位相同期発
振部の出力を１／ｎ分周することでビット同期信号を生
成し、ビット同期信号に基づいて受信データ再生信号を
サンプリングし、サンプリングした信号をシリアルバイ
ナリデータに変換するサンプリング部５を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スプリットフェー
ズ符号やマンチェスタ符号等のビット区間の中央エリア
の電位の遷移により２進値を検出できる符号の受信デー
タからビット同期信号を再生し、シリアルバイナリデー
タに変換するデータ復号回路に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】従来、ス
プリットフェーズ符号やマンチェスタ符号等のデータを
復号する場合以下のように行われていた。すなわち、受
信データのエッジを検出し、エッジ検出回路出力をもと
に、ビット同期信号を生成する。そして、前記受信デー
タを該ビット同期信号でサンプリングすることによりシ
リアルバイナリデータを得ていた。
【０００３】前記ビット同期信号は、デジタルあるいは
アナログの位相ロックループ回路を用いたビット同期回
路を構成することにより、生成されていた。
【０００４】デジタル位相ロックループ回路を用いたも
のとしては、例えば特開昭60-227541、アナログ位相ロ
ックループ回路を用いたものとしては、例えば特開平5-
14333が有る。
【０００５】前記引例の他にもビット同期信号を得る為
のビット同期回路に関して特開昭63-191433、特公平3-3
429等が有る。
【０００６】従来例よりスプリットフェーズ符号やマン
チェスタ符号を復号する場合の重要な課題として以下の
事項をあげることができる。
【０００７】フレーム同期信号用のデータ（プリアン
ブルデータ）受信時の、同期回復時間（同期回復までに
必要なデータビット数）を短かくすること。
【０００８】（特公平3-3429） 転送データに同一のデータ（例えば１）が連続して入
力した時に同期が外れないこと。
【０００９】（特開昭62-241435、特開平5-14333） 符号化された受信データにジッタ（ＩＥＥＥ８０２．
３規格に従うネットワークにおいては１０ＭＨｚの転送
周波数においては±１８ｎｓｅｃ）があっても復号でき
る事。
【００１０】（特開昭60-227541） 半導体装置として実現が容易な事。
【００１１】（特開昭60-227541、特公平3-3429、特開
平5-14333） また、データ通信を行う場合、送信データを或規格に基
づき符号化し、該符号化データを送信するため、信号伝
搬の媒体を駆動する送信機、該符号化データを伝搬する
媒体、前記媒体を介した後の受信信号を入力し、該受信
信号に基づき受信回路で生成される受信データを復号化
し元のデータに再現する受信機を用いる。一般に媒体を
介した信号は或規格の範囲内で歪みを有している。
【００１２】従来のデータ復号回路は、受信信号を受信
回路でデジタル化したＲＺの受信データを、直接ビット
同期信号でサンプリングしていた。従って前記受信回路
は、受信信号のパルス幅、周期等、正確に再現した受信
データを生成することを要求された。言い換えると、受
信回路に用いるコンパレータの応答性の速さ、受信回路
に用いるコンパレータのオフセットを限りなくゼロにす
ることを要求されていた。
【００１３】このような要求を実現するためには、消費
電流が大きくなるとか、回路規模が大きくなり半導体装
置として高価になる等の問題点を有していた。
【００１４】又通常、データ復号回路を半導体装置とし
て生成する場合、ＶＣＯを用いるが、該ＶＣＯの発振周
波数を低くしても高精度の位相同期用タイミングをとれ
ることが望ましい。
【００１５】本発明の目的は、前記〜の課題を解決
し、かつ媒体中を伝搬した信号を受信する受信回路に対
して高性能を要求することなく、該受信回路で受信した
スプリットフェーズ符号やマンチェスター符号等を精度
よく復号するデータ復号回路を提供することである。
【００１６】また、本発明の他の目的は、発振周波数を
低くしても精度よく位相同期用タイミングをとることの
出来る電圧制御発信回路（ＶＣＯ）を提供することであ
る。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、請求項１の発明は、ビット区間の中央エリアの電位
の遷移により２進値を検出できる符号を用いた受信デー
タからビット同期信号を再生し、該受信データをシリア
ルバイナリデータに変換するデータ復号回路であって、
前記受信データの変化点を検出するエッジ検出手段と、
前記エッジ検出手段の出力に同期して、データ転送周波
数ｆｓを基準に略１／（４×ｆｓ）のパルス幅の位相比
較用タイミング信号及び略１／（２×ｆｓ）のパルス幅
の受信データ再生信号を生成するパルス生成手段と、前
記位相比較用タイミング信号と位相同期し、前記データ
転送周波数ｆｓのｎ倍の周波数の信号を出力する位相同
期発振手段と、前記位相同期発振手段の出力を１／ｎ分
周することでビット同期信号を生成する手段と、該ビッ
ト同期信号に基づいて前記受信データ再生信号をサンプ
リングする手段と、サンプリングした信号をシリアルバ
イナリデータに変換する手段とを含むサンプリング手段
と、を含むことを特徴とする。
【００１８】ビット区間の中央エリアの電位の遷移によ
り２進値を検出できる符号には、マンチェスター符号や
スプリットフェーズ符号等がある。
【００１９】この様に、位相同期用タイミング信号を受
信データの変化点から生成することかつ前記符号の受信
データは少なくともデータ転送周波数ｆｓの１／２の周
波数成分を持つことにより、同一の符号が連続してもず
っとビット同期をとることが可能になる。
【００２０】又、本発明は略１／（２×ｆｓ）のパルス
幅の受信データ再生信号を略１／（４×ｆｓ）のパルス
幅を持つ位相比較用タイミング信号に同期したビット同
期信号でサンプリングするため、受信データのジッタが
±１／（４×ｆｓ）までは正確にデータ復号できること
になる。ここにおいて前記パルス幅は、多少の誤差は許
容範囲であるという意味で、略を付している。
【００２１】また受信データから、データ再生信号及び
ビット同期信号を生成し、該生成した２つの信号に基づ
きシリアルバイナリデータを生成するため、受信信号を
デジタル信号に変換する受信回路に用いられるコンパレ
ータに高い精度を求める必要が無いという効果も有す
る。
【００２２】また、同一データが連続しても、少なくと
もデータ転送周波数の１／２の周波数でビット同期が取
れる為、同期がはずれないという効果を有する。
【００２３】請求項２の発明は、ビット区間の中央エリ
アの電位の遷移により２進値を検出できる符号を用いた
受信データからビット同期信号を再生し、該受信データ
をシリアルバイナリデータに変換するデータ復号回路で
あって、前記受信データの変化点を検出するエッジ検出
手段と、動作制御入力信号により発振の停止及び開始が
制御される第一の電圧制御発振回路と、該第一の電圧制
御発振回路をデータ転送周波数ｆｓのｎ倍の周波数で発
振させる手段と、該第一の電圧制御発振回路の制御電圧
に依存した基準電圧を出力する手段とを含む基準電圧生
成手段と、前記第一の電圧制御発振回路と同一構成であ
り前記基準電圧生成手段の出力に基づき制御電圧が供給
され前記エッジ検出手段の出力に基づき動作制御入力信
号が供給される第二の電圧制御発振回路と、前記データ
転送周波数ｆｓを基準に略１／（４×ｆｓ）のパルス幅
の位相比較用タイミング信号及び略１／（２×ｆｓ）の
パルス幅の受信データ再生信号を生成する手段とを含む
パルス生成手段と、前記第一の電圧制御発振回路と同一
構成であり前記基準電圧生成手段の出力に基づき制御電
圧が供給される第三の電圧制御発振回路と、前記タイミ
ング信号と該第三の電圧制御発振回路の出力とを同期さ
せる手段と、前記タイミング信号と位相同期し前記転送
周波数ｆｓのｎ倍の周波数を持つ信号を出力する手段と
を含む位相同期発振手段と、前記位相同期発振手段の出
力を１／ｎ分周することでビット同期信号を生成する手
段と、該ビット同期信号に基づいて前記受信データ再生
信号をサンプリングする手段と、サンプリングした信号
をシリアルバイナリデータに変換する手段とを含むサン
プリング手段と、を含むことを特徴とする。
【００２４】本発明においても、位相同期用タイミング
信号を受信データの変化点から生成することかつ前記符
号の受信データは少なくともデータ転送周波数ｆｓの１
／２の周波数成分を持つことにより、同一の符号が連続
してもずっとビット同期をとることが可能になる。
【００２５】また本発明は、略１／（２×ｆｓ）のパル
ス幅の受信データ再生信号を略１／（４×ｆｓ）のパル
ス幅を持つ位相比較用タイミング信号に同期したビット
同期信号でサンプリングするため、受信データのジッタ
が±１／（４×ｆｓ）までは正確にデータ復号できるこ
とになる。
【００２６】また受信データから、データ再生信号及び
ビット同期信号を生成し、該生成した２つの信号に基づ
きシリアルバイナリデータを生成するため、受信信号を
デジタル信号に変換するために、受信回路に用いられる
コンパレータに高い精度を求める必要が無いという効果
も有する。
【００２７】また、同一データが連続しても、少なくと
もデータ転送周波数の１／２の周波数でビット同期が取
れる為、同期がはずれないという効果を有する。
【００２８】さらに本発明は、正確な時間軸を生成する
手段が付加されている。すなわち、パルス生成手段が有
する第二の電圧制御発信回路及び位相同期発振手段が有
する第三の電圧制御発信回路は、第一の電圧制御発信回
路と同一構成であり、該電圧制御発信回路は、動作制御
入力信号により発信停止及び開始が制御されること、ま
た、前記第一の電圧制御発信回路の制御電圧に依存した
電圧である基準電圧を、第二の電圧制御発信回路及び第
三の電圧制御発信回路の制御電圧としていることであ
る。
【００２９】従って、パルス生成手段では、第二の電圧
制御発信回路の出力を分周等する事により容易に精度の
良いパルス幅の信号を生成する事ができる。
【００３０】また、位相同期発振手段の出力は、前記デ
ータ転送周波数ｆｓのｎ倍と同一である。従って、位相
比較用タイミング信号に対し位相のみを合わせるだけで
ビット同期がとれる為、ビット同期をすばやく実現する
事ができる。
【００３１】請求項３の発明は、ビット区間の中央エリ
アの電位の遷移により２進値を検出できる符号を用いた
受信データからビット同期信号を再生し、該受信データ
をシリアルバイナリデータに変換するデータ復号回路で
あって、前記受信データの変化点を検出するエッジ検出
手段と、前記エッジ検出手段の出力に基づき無信号状態
と受信状態を検出する回線監視手段と、動作制御入力信
号により発振の停止及び開始が制御される第一の電圧制
御発振回路と、前記回線監視手段が無信号状態を検出し
たのを受け、前記第一の電圧制御発振回路を、前記受信
データのデータ転送周波数ｆｓのｎ倍の周波数で発振さ
せる手段と、前記回線監視手段が受信状態を検出したの
を受け、前記第一の電圧制御発振回路を、受信データに
同期した位相比較用タイミング信号に同期させると共に
前記データ転送周波数のｎ倍の周波数で発振させる手段
とを含む基準信号生成手段と、前記第一の電圧制御発振
回路と同一構成であり前記第一の電圧制御発振回路の出
力に基づき制御電圧が供給され前記エッジ検出手段の出
力に基づき動作制御入力信号が供給される第二の電圧制
御発振回路と、前記データ転送周波数ｆｓを基準に略１
／（４×ｆｓ）のパルス幅の前記受信データに同期した
位相比較用タイミング信号及び略１／（２×ｆｓ）のパ
ルス幅の受信データ再生信号を生成する手段とを含むパ
ルス生成手段と、前記基準信号生成手段の出力を１／ｎ
分周することでビット同期信号を生成する手段と、該ビ
ット同期信号に基づいて前記受信データ再生信号をサン
プリングする手段と、サンプリングした信号をシリアル
バイナリデータに変換する手段とを含むサンプリング手
段と、を含むことを特徴とする。
【００３２】以上の構成により、電圧制御発信回路が２
個で前述した発明と同一の機能、効果を有することが可
能となる。従って、データ復号回路の回路構成を簡単に
することが可能となり、該データ復号回路作成のコスト
を削減することができる。
【００３３】請求項４又は請求項５の発明は、それぞれ
請求項１又は請求項２において、前記位相同期発振手段
は、データ転送周波数のｎ＝２ｍ（ｍは自然数）倍の周
波数の信号を出力し、前記サンプリング手段は、前記位
相同期発振手段の出力を１／ｍ分周した、データ転送周
波数ｆｓの２倍の周波数を有するプリアンブルサンプリ
ング信号を生成する手段と、前記プリアンブルサンプリ
ング信号で前記受信データ再生信号をサンプリングし、
サンプリングしたデータを複数個記憶する手段と、該記
憶データが特定のデータになった事を検出することで、
フレーム同期データと同期した事を検出するフレーム同
期検出手段と、前記フレーム同期検出手段の出力に同期
して前記プリアンブルサンプリング信号を１／２分周
し、データ転送周波数ｆｓと同一周波数のビット同期信
号を生成するビット同期信号生成手段と、フレーム同期
検出の後に該ビット同期信号で該受信データ再生信号を
サンプリングしＮＲＺのシリアルバイナリデータに変換
する手段と、含むことを特徴とする。
【００３４】また請求項６の発明は、請求項３におい
て、前記基準信号生成手段は、データ転送周波数のｎ＝
２ｍ（ｍは自然数）倍の周波数の信号を出力し、前記サ
ンプリング手段は、前記基準信号生成手段の出力を１／
ｍ分周した、データ転送周波数ｆｓの２倍の周波数を有
するプリアンブルサンプリング信号を生成する手段と、
前記プリアンブルサンプリング信号で前記受信データ再
生信号をサンプリングし、サンプリングしたデータを複
数個記憶する手段と、該記憶データが特定のデータにな
った事を検出することで、フレーム同期データと同期し
た事を検出するフレーム同期検出手段と、前記フレーム
同期検出手段の出力に同期して前記プリアンブルサンプ
リング信号を１／２分周し、データ転送周波数ｆｓと同
一周波数のビット同期信号を生成するビット同期信号生
成手段と、フレーム同期検出の後に該ビット同期信号で
該受信データ再生信号をサンプリングしＮＲＺのシリア
ルバイナリデータに変換する手段と、を含むことを特徴
とする。
【００３５】このようにデータ転送周波数の２倍の周波
数で受信データ再生信号をサンプリングし、該サンプリ
ングされたデータがフレーム同期データと同期したこと
を検出すると、受信信号にノイズがのった場合でも、正
規の受信フレーム同期信号が入った時にフレーム同期信
号を正確に検出することが可能となる。
【００３６】請求項７の発明のデータ復号回路は、請求
項２、３、５、６のいずれかにおいて、前記電圧制御発
振回路は、環状に接続された（２×ｋ＋１）個（０＜
ｋ）の反転増幅回路と、該環状に接続された反転増幅回
路による発振の周波数を外部制御電圧により制御する手
段と、前記（２×ｋ＋１）個の反転増幅回路の中の第Ｎ
1の反転増幅回路と次段の第（Ｎ1＋１）の反転増幅回路
との間を、動作制御入力信号が第一の状態にある場合に
電気的に遮断し第二の状態にある場合に電気的に導通す
る第一のスイッチ手段と、第Ｎ2の反転増幅回路と次段
の第（Ｎ2＋１）の反転増幅回路との間を、動作制御入
力信号が第一の状態にある場合に電気的に遮断し第二の
状態にある場合に電気的に導通する第二のスイッチ手段
と・・・・・第Ｎmの反転増幅回路と次段の第（Ｎm＋
１）の反転増幅回路との間を、動作制御入力信号が第一
の状態にある場合に電気的に遮断し第二の状態にある場
合に電気的に導通する第ｍ（ｍは３以上）のスイッチ手
段と、前記第Ｎ1及び第（Ｎ1＋１）の反転増幅回路の入
力を前記第一の状態において同一の電位に設定する第一
の電位設定手段と、前記第Ｎ2及び第（Ｎ2＋１）の反転
増幅回路の入力を前記第一の状態において同一の電位に
設定する第二の電位設定手段と・・・・・前記第Ｎm及
び第（Ｎm＋１）の反転増幅回路の入力を前記第一の状
態において同一の電位に設定する第ｍの電位設定手段
と、を含むことを特徴とする。
【００３７】本発明はデータ復号回路における、電圧制
御発信回路の構成を特定したものである。すなわち、本
発明のように電圧制御発信回路を構成すると、第Ｎ1〜
第Ｎmの反転増幅回路と、その次段の反転増幅回路の間
の電位は、スイッチ導通直後に、中間電位からスタート
する。この結果、発振開始時から定常的に発振したとき
に極めて近い周波数で発振させる事が可能となる。従っ
て、電圧制御発信回路の発振周波数を低くしても高精度
の位相同期用タイミング及び受信データ再生データを生
成することができデータ復号回路の消費電流を小さくす
ることを可能とする。
【００３８】請求項８の発明のデータ復号回路は、請求
項７において、前記第Ｎ1の反転増幅回路の出力負荷容
量と前記第（Ｎ1＋１）の反転増幅回路の入力負荷容量
との比、前記第Ｎ2の反転増幅回路の出力負荷容量と前
記第（Ｎ2＋１）の反転増幅回路の入力負荷容量との比
・・・・・前記第Ｎmの反転増幅回路の出力負荷容量と
前記第（Ｎm＋１）の反転増幅回路の入力負荷容量との
比の少なくとも１つを異ならせることを特徴とする。
【００３９】第Ｎ1〜第Ｎmの反転増幅回路と、その次段
の反転増幅回路の間の電位が発振開始時に取り得る値
が、定常発振時のある時間においてとり得る電位に近い
値になるほど、発振開始直後から定常状態の発振周波数
に近い周波数で発振させることができる。ここにおいて
定常発振時のある時間においてとり得る電位は、経験上
３つの点（ｍ＝３の場合）のうちの一つの点の中間電位
が必ず他の点と異なる。したがって、発振開始直後の周
波数を定常発振の周波数に近づける為には必ず２つ以上
の異なった中間電位を必要とする。
【００４０】本発明のようにすると、第Ｎ1〜第Ｎmの反
転増幅回路と、その次段の反転増幅回路の間の電位を、
スイッチ導通直後に、異なる中間電位からスタートさせ
ることができる。従って、発振開始直後からさらに定常
状態の発振周波数に近い周波数で発振させることができ
る。
【００４１】請求項９の発明のデータ復号回路は、請求
項８において、前記第Ｎ1の反転増幅回路の出力負荷容
量と前記第（Ｎ1＋１）の反転増幅回路の入力負荷容量
との和、前記第Ｎ2の反転増幅回路の出力負荷容量と前
記第（Ｎ2＋１）の反転増幅回路の入力負荷容量との和
・・・・・前記第Ｎmの反転増幅回路の出力負荷容量と
前記第（Ｎm＋１）の反転増幅回路の入力負荷容量との
和を全て等しくすることを特徴とする。
【００４２】このようにすると、発振のデュ−ティを等
しくすることが出来る。更に、スイッチ機能を不要とす
る２つの反転増幅回路の中間点にも、発振状態において
他の反転増幅回路の出力負荷容量と同一の負荷容量が付
くようにスイッチを導通した状態で設けることが望まし
い。
【００４３】請求項１０の発明は、ビット区間の中央エ
リアの電位の遷移により２進値を検出できる符号を、２
つの差動信号として入力し、前記２つの差動信号に基づ
きデジタル信号の受信データを生成する受信データ生成
手段と、前記受信データを入力し、該受信データからビ
ット同期信号を生成し、シリアルバイナリデータに変換
する本発明のデータ復号回路とを含むデータ復号装置で
あって、前記受信データを生成手段は、２つの差動信号
に基づき比較入力用電位を生成する比較入力用電位生成
手段と、前記比較入力用電位生成手段により生成された
比較入力用電位と、前記差動入力信号の一方の信号の電
位とを比較することにより前記デジタル信号の受信デー
タを生成する手段とを含むことを特徴とする。
【００４４】この様に、本発明のデータ復号回路を用い
ると、受信データ生成手段のコンパレータが一つで、小
振幅のノイズに対する耐ノイズ性の向上した受信データ
を生成することができるデータ復号装置を提供すること
が出来る。
【００４５】請求項１１の発明のデータ復号装置は、請
求項１０において、前記比較入力用電位生成手段は、２
つの差動信号を入力して中間電位を生成する手段と、前
記中間電位と第一の電源電位との間で電位分割を行う手
段と、を含むことを特徴とする。
【００４６】この様にすると、最適な比較入力用電位を
生成することができる。
【００４７】請求項１２の発明は、ビット区間の中央エ
リアの電位の遷移により２進値を検出できる符号を受信
信号として入力する電子機器において、前記受信信号を
復号化するデータ復号化手段と、該データ復号化手段に
より復号化されたデータを入力して、処理を行う処理手
段とを含み、前記データ復号化手段は、請求項１〜請求
項９記載のデータ復号回路を含むことを特徴とする。
【００４８】請求項１３の発明は、ビット区間の中央エ
リアの電位の遷移により２進値を検出できる符号を、２
つの差動信号として入力する電子機器において、前記２
つの差動信号を入力して、該差動信号のデータ復号化を
行う請求項１０〜請求項１１記載のデータ復号装置と、
該データ復号装置により復号化されたデータを入力し
て、処理を行う処理手段と、を含むことを特徴とする。
【００４９】この様に、本発明のデータ復号回路又はデ
ータ復号装置を各種の電子機器に用いることにより、安
価で耐ノイズ性に富み、消費電力が少なくて済む電子機
器を提供することが出来る。
【００５０】請求項１４の発明の電圧制御発振回路は、
環状に接続された（２×ｋ＋１）個（０＜ｋ）の反転増
幅回路と、該環状に接続された反転増幅回路による発振
の周波数を外部制御電圧により制御する手段と、前記
（２×ｋ＋１）個の反転増幅回路の中の第Ｎ1の反転増
幅回路と次段の第（Ｎ1＋１）の反転増幅回路との間
を、動作制御入力信号が第一の状態にある場合に電気的
に遮断し第二の状態にある場合に電気的に導通する第一
のスイッチ手段と、第Ｎ2の反転増幅回路と次段の第
（Ｎ2＋１）の反転増幅回路との間を、動作制御入力信
号が第一の状態にある場合に電気的に遮断し第二の状態
にある場合に電気的に導通する第二のスイッチ手段と・
・・・・第Ｎmの反転増幅回路と次段の第（Ｎm＋１）の
反転増幅回路との間を、動作制御入力信号が第一の状態
にある場合に電気的に遮断し第二の状態にある場合に電
気的に導通する第ｍ（ｍは３以上）のスイッチ手段と、
前記第Ｎ1及び第（Ｎ1＋１）の反転増幅回路の入力を前
記第一の状態において同一の電位に設定する第一の電位
設定手段と、前記第Ｎ2及び第（Ｎ2＋１）の反転増幅回
路の入力を前記第一の状態において同一の電位に設定す
る第二の電位設定手段と・・・・・前記第Ｎm及び第
（Ｎm＋１）の反転増幅回路の入力を前記第一の状態に
おいて同一の電位に設定する第ｍの電位設定手段と、を
含むことを特徴とする。
【００５１】このようにすると、第Ｎ1〜第Ｎmの反転増
幅回路と、その次段の反転増幅回路の間の電位は、スイ
ッチ導通直後に、中間電位からスタートする。この結
果、発振開始時から定常的に発振したときに極めて近い
周波数で発振させる事が可能となる。従って、電圧制御
発信回路の発振周波数を低くしても、発信開始直後から
定常状態に近い高精度の発信周波数を得ることができる
ため、消費電流が小さくてすむ電圧制御発信回路を提供
することが出来る。
【００５２】請求項１５の発明の電圧制御発信回路は、
請求項１４において、前記第Ｎ1の反転増幅回路の出力
負荷容量と前記第（Ｎ1＋１）の反転増幅回路の入力負
荷容量との比、前記第Ｎ2の反転増幅回路の出力負荷容
量と前記第（Ｎ2＋１）の反転増幅回路の入力負荷容量
との比・・・・・前記第Ｎmの反転増幅回路の出力負荷
容量と前記第（Ｎm＋１）の反転増幅回路の入力負荷容
量との比の少なくとも１つを異ならせることを特徴とす
る。
【００５３】第Ｎ1〜第Ｎmの反転増幅回路と、その次段
の反転増幅回路の間の電位が発振開始時に取り得る値
が、定常発振時のある時間においてとり得る電位に近い
値になるほど、発振開始直後から定常状態の発振周波数
に近い周波数で発振させることができる。ここにおいて
定常発振時のある時間においてとり得る電位は、経験上
３つの点のうちの一つの点の中間電位が必ず他の点と異
なる。したがって、発振開始直後の周波数を定常発振の
周波数に近づける為には必ず２つ以上の異なった中間電
位を必要とする。
【００５４】本発明のようにすると、第Ｎ1〜第Ｎmの反
転増幅回路と、その次段の反転増幅回路の間の電位を、
スイッチ導通直後に、異なる中間電位からスタートさせ
ることができる。従って、発振開始直後からさらに定常
状態の発振周波数に近い周波数で発振させることができ
る。
【００５５】請求項１６の発明の電圧制御発信回路は、
請求項１５において、前記第Ｎ1の反転増幅回路の出力
負荷容量と前記第（Ｎ1＋１）の反転増幅回路の入力負
荷容量との和、前記第Ｎ2の反転増幅回路の出力負荷容
量と前記第（Ｎ2＋１）の反転増幅回路の入力負荷容量
との和・・・・・前記第Ｎmの反転増幅回路の出力負荷
容量と前記第（Ｎm＋１）の反転増幅回路の入力負荷容
量との和を全て等しくすることを特徴とする。
【００５６】このようにすると、発振のデュ−ティを等
しくすることが出来る。更に、スイッチ機能を不要とす
る２つの反転増幅回路の中間点にも、発振状態において
他の反転増幅回路の出力負荷容量と同一の負荷容量が付
くようにスイッチを導通した状態で設けることが望まし
い。
【００５７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。
【００５８】（実施例１）図１は、実施例１のデータ復
号回路の機能ブロック図である。図２は、前記データ復
号回路におけるタイミングチャートを示した図である。
図２の信号１０１〜１０７は、図１における各信号部の
１０１〜１０７に対応する。又、図２の１００は転送す
るデータであり、１０１はスプリットフェーズ符号化さ
れた受信データであり、１０８は復号化されたデータで
ある。
【００５９】受信データ１０１は、後述する受信回路が
受信した受信信号をＲＺのデジタルデータとして出力し
たものである。該受信データ１０１は当初フレーム同期
のための同期データが現れる。ここではフレーム同期信
号として”１０１０・・・”のデータを用いている。
【００６０】図１に示すように、実施例１のデータ復号
回路は、エッジ検出部１、パルス生成部３、位相同期発
信部４、サンプリング部５とを含んで構成されている。
【００６１】エッジ検出部１は、該受信データ１０１を
入力する。エッジ検出部１は受信データの変化点を検出
する微分回路からなり、受信データ１０１の立ち上がり
を検出してエッジ検出出力信号１０２を生成している。
【００６２】該エッジ検出出力信号１０２はパルス生成
部３のトリガ入力となる。
【００６３】パルス生成部３は、前記エッジ検出出力信
号１０２の立ち上がりをトリガとして、略１／（２×ｆ
ｓ）のパルス幅の受信データ再生信号１０４と略１／
（４×ｆｓ）のパルス幅の位相比較用タイミング信号１
０３とを出力する。
【００６４】なお、図２においては、エッジ検出部１
は、受信データの立ち上がりに同期してエッジ検出出力
信号１０２を出力しているが、受信データの立ち上が
り、立ち下がりのいずれに同期してエッジ検出出力信号
１０２を出力してもよい。また、パルス生成部３の出力
する位相比較用タイミング信号１０３及び受信データ再
生信号１０４も、エッジ検出出力信号１０２の立ち上が
り、立ち下がりのいずれに同期して出力してもよい。
【００６５】また、位相比較用タイミング信号１０３及
び受信データ再生信号１０４のエッジ検出出力信号１０
２との位相差は、図２の場合に限られない。すなわち、
エッジ検出出力に同期して略１／（４×ｆｓ）パルス幅
の位相比較用タイミング信号１０３及び略１／（２×ｆ
ｓ）のパルス幅の受信データ再生信号１０４を生成する
際に、受信データ再生信号１０４の略１／（２×ｆｓ）
のパルス幅の中心エリアに、略１／（４×ｆｓ）パルス
幅の位相比較用タイミング信号１０３の立ち上がり又は
立ち下がりエッジのタイミングを有することが肝要であ
る。
【００６６】位相同期発振部４は位相比較用タイミング
信号１０３と位相同期し、データ転送周波数ｆｓの２×
ｎ倍で発振する。図２の位相同期信号１０５は２×ｆｓ
（ｎ＝１）の場合の発信周波数を示している。位相同期
信号１０５は、図２に示すように、エッジ検出出力信号
１０２に同期して発振出力が出ている。このようにする
と、受信データが無信号状態のとき位相同期発振部４の
発振を止め消費電流を減らすという効果がある。又、サ
ンプリング部５の後述するフレーム同期回路において、
無信号状態に初期状態を設定する際の、設定が容易に可
能となり、ビット同期信号を作りやすくなるという効果
もある。
【００６７】なお、本実施例では、受信データが無信号
状態でないとき（受信状態）には、前記位相比較用タイ
ミング１０３に同期して前記位相同期信号１０５が得ら
れる。従って、受信データが無信号時には、位相同期信
号１０５発振が継続されていても構わないが、無信号状
態から受信状態に変化したことに同期してサンプリング
回路部５が制御される必要がある。
【００６８】サンプリング部５は、位相同期信号１０５
から１／（２×ｎ）分周して得られた信号をビット同期
信号１０６として出力する。また、前記ビット同期信号
１０６で、前記パルス生成部３の出力である受信データ
再生信号１０４をサンプリングし、ＮＲＺのシリアルバ
イナリデータ１０７を出力する。
【００６９】ここで、本実施例では、図２に示すよう
に、位相同期用タイミング信号１０３は受信データ１０
１の変化点から生成され、かつスプリットフェーズ符号
の受信データ１０１は少なくともデータ転送周波数ｆｓ
の１／２の周波数成分を持つ為、同一の符号が連続して
もずっとビット同期をとることが可能になる。
【００７０】又、本実施例は略１／（２×ｆｓ）のパル
ス幅の受信データ再生信号１０４を略１／（４×ｆｓ）
のパルス幅を持つ位相比較用タイミング信号１０３に同
期したビット同期信号１０６でサンプリングするため、
受信データ１０１のジッタが略±１／（４×ｆｓ）まで
は正確にデータ復号できることになる。また受信データ
１０１から略１／（２×ｆｓ）のパルス幅の信号の受信
データ再生信号１０４を生成し、該データ再生信号１０
４をビット同期信号１０６でサンプリングする為、受信
信号をデジタル信号に変換するために、受信回路に用い
られるコンパレータに高い精度を求める必要が無いとい
う効果も有する。ここにおいて、コンパレータの精度と
は、コンパレータの有する応答速度／周波数特性、デジ
タル値に変換する際のしきい値電位等をさす。
【００７１】（実施例２）図３は実施例２のデータ復号
回路の機能ブロック図である。図１と同一の機能を有す
るブロックには同一の番号を付している。本実施例は、
前記実施例１に、正確な時間軸を生成する機能を付加、
特定した実施例である。
【００７２】基準電圧生成部２は、データ転送周波数ｆ
ｓの２×ｎ倍で発振する第一の電圧制御発振器（以降、
「ＶＣＯ」という）を含んでおり、基準電圧１０９を出
力している。前記ＶＣＯは、動作制御入力信号により発
振停止、開始制御可能な機能（以降リスタート機能と呼
ぶ）を有しており、動作状態時には常に発振状態になる
よう制御されている。
【００７３】図２２は、基準電圧生成部２の回路の一例
である。該回路は、分周器２１２、２１４、位相比較器
２１０、ローパルスフィルタ２１６、ＶＣＯ２０４を有
し、一般的なフェイズロックループ（以降、「ＰＬＬ」
という）を構成する回路である。２０２は、外部から供
給されるｆｓのｍ倍周波数をもつ基準クロック信号であ
る。ＶＣＯ２０４の出力を１／ｋ分周した信号２０６と
前記基準クロック信号２０２を１／ｊ分周した信号２０
８とを、位相比較器２１０で比較し、ＶＣＯの制御電圧
を合わせるよう構成されている（２×ｎ×ｊ＝ｍ×
ｋ）。
【００７４】基準電圧生成部２は前述のようにしてＶＣ
Ｏ２０４をデータ転送周波数の２×ｎ倍で発振させ、こ
の時の制御電圧に依存した電圧（制御電圧そのものでも
良い）を基準電圧１０９とし、出力する。
【００７５】パルス生成部３は、第二のＶＣＯを含んで
構成されており、データ転送周波数ｆｓに対し、略１／
（４×ｆｓ）のパルス幅の位相比較用タイミング信号１
０３と、略１／（２×ｆｓ）のパルス幅の受信データ再
生信号１０４との２つの信号を生成する。
【００７６】また位相同期発振部４は、第三のＶＣＯを
含んで構成されており、位相比較用タイミング信号１０
３と位相同期し、データ転送周波数ｆｓの２×ｎ倍で発
振する機能を有する。
【００７７】パルス生成部３が有する第二のＶＣＯ及び
位相同期発振部４が有する第三のＶＣＯは第一のＶＣＯ
と同一構成でありリスタート機能を有する。また、前記
第一のＶＣＯの制御電圧に依存した電圧である基準電圧
１０９を、第二のＶＣＯ及び第三のＶＣＯの制御電圧と
している。
【００７８】この様にパルス生成部３では、前記基準電
圧１０９を第二のＶＣＯの制御電圧としている為、第二
のリスタート機能付きＶＣＯの出力はデータ転送周波数
ｆｓの２×ｎ倍で発振する。従って、発振出力を分周等
する事により容易に精度の良いパルス幅の信号を生成す
る事ができる。
【００７９】又、位相同期発振部４では、前記基準電圧
１０９を第三のＶＣＯの制御電圧としているため、位相
同期信号１０５の周波数は、基本的にデータ転送周波数
ｆｓの２×ｎ倍と同一である。従って、位相比較用タイ
ミング信号１０３に対し位相のみを合わせるだけでビッ
ト同期がとれる為、ビット同期をすばやく実現する事が
できる。
【００８０】サンプリング回路５は、位相同期信号１０
５から１／（２×ｎ）分周して得られた信号をビット同
期信号１０６として出力する。また、該ビット同期信号
１０６で、前記パルス生成部の出力である受信データ再
生信号１０４をサンプリングし、ＮＲＺのシリアルバイ
ナリデータ１０７を出力する。
【００８１】（実施例３）図４は、実施例３のデータ復
号回路の機能ブロック図である。図１と同一の機能を有
するブロックには同一の番号を付している。本実施例
は、前記実施例２より回路規模を少なくすることを目的
としたものである。
【００８２】本実施例のデータ復号回路は、実施例２の
基準電圧生成部２と位相同期発信部４にかえて、無信号
状態と受信状態を検出する回線監視部１０と、受信デー
タ１０１に同期してデータ転送周波数のｆｓの２×ｎ倍
の周波数で発振する機能を有する基準信号生成部９を有
している。
【００８３】エッジ検出部１の出力であるエッジ検出出
力信号１０２は、前記実施例と同様にパルス生成部３の
入力となると共に、回線監視部１０の入力となる。回線
監視部１０の出力１１０は基準信号生成部９の入力とな
る。
【００８４】基準信号生成部９は、前記回線監視部１０
の出力が無信号状態を示しているとき、前記第一のＶＣ
Ｏをデータ転送周波数ｆｓの２×ｎ倍の周波数で発振さ
せる手段を備えている。また、前記回線監視部１０の出
力が受信状態の検出を示しているとき、位相比較用タイ
ミング信号１０３に同期して、前記ＶＣＯをデータ転送
周波数のｆｓの２×ｎ倍の周波数で発振させる手段を備
えている。基準信号生成部９の発振出力である位相同期
信号１０５は、サンプリング部５の入力となる。又、基
準信号生成部９はパルス生成部３のＶＣＯの基準電圧１
０９も出力する。
【００８５】以上の構成により、ＶＣＯが２個で実施例
２と同一の機能、特性を有することが可能となる。
【００８６】図５は、基準信号生成部９の回路図の一例
である。該回路は、位相比較器２０、２１、ローパスフ
ィルタ２２、電圧加減算回路２３、ＶＣＯ２４、分周器
２５を有している。前記ＶＣＯ２４は、リスタート機能
付きの第一のＶＣＯである。８００はデータ転送周波数
ｆｓの２倍の周波数を有する信号である。１０３はパル
ス生成部の位相比較用タイミング信号である。位相比較
器２０は、無信号状態に動作し、受信状態には動作が停
止するように、位相比較器２１は、その逆になるよう構
成されており、各々８００、１０３の各信号に対し、位
相の同期をとるための信号として遅れ／進みの信号８０
１及び８０４を出力する。
【００８７】回線監視部出力信号１１０が無信号時（”
Ｌ”電位）には、位相比較器２１が動作していない為、
ＶＣＯ２４が入力８００に同期して発振する事を妨げな
い。一方、位相比較器２０は動作を開始し、ＶＣＯ２４
の分周出力７０２の位相と、データ転送周波数ｆｓの２
倍の周波数を有する信号８００と位相を合わせるよう遅
れ／進みの信号８０１を出力する。従って無信号状態に
は、ＶＣＯ２４はデータ転送周波数ｆｓの２倍の周波数
で発振する。
【００８８】また、ローパスフィルタ（以降ＬＰＦ）２
２の出力電圧１０９は、前記第二の実施例における基準
電圧生成部出力電圧１０９と対応し、無信号状態には電
圧加減算部２３の出力８０２はＬＰＦの出力１０９と同
一の電圧になっている。
【００８９】この様に、無信号状態には、図中の位相比
較器２０、ローパスフィルタ２２、ローパスフィルタ２
２の出力電圧で発振周波数を制御されるＶＣＯ２４、Ｖ
ＣＯ２４の出力８０３を１／ｎ分周する分周段２５で一
般的なＰＬＬを構成している。
【００９０】回線監視部出力信号１１０が受信状態（”
Ｈ”電位）の時、位相比較器２０は動作を停止し、ＬＰ
Ｆ２２の出力１０９は無信号状態時の電圧を保持する。
一方位相比較器２１は動作を開始し、ＶＣＯ２４の分周
出力７０２の位相と、パルス生成部出力の位相比較タイ
ミング信号１０３と位相を合わせるよう遅れ／進みの信
号８０４を出力する。電圧加減算部２３はＬＰＦ２２の
出力電圧に遅れ／進みの信号８０４に従った電圧を加減
算する。このようにして、ＶＣＯ２４は、データ転送周
波数ｆｓの２×ｎ倍の周波数で、位相同期用タイミング
信号１０３に同期した発振を行うことが可能となる。
【００９１】図６は、パルス生成部３の回路図の一例で
ある。本回路は実施例１、実施例２のデータ復号回路の
パルス生成部３にも共通して用いることができる。図７
は、図６の各信号のタイミングチャート図である。該パ
ルス生成部３は、リスタート機能付きＶＣＯ５０１とリ
セット付きフリップフロップ（以降ＦＦ）５０２〜５０
４を有し、エッジ検出出力信号１０２を入力とする。Ｖ
ＣＯ５０１の入力５１１には、前記基準電圧１０９が接
続され、ＶＣＯ５０１の発信周波数制御電圧となる。ま
た、ＶＣＯ５０１の入力５１４はＶＣＯの動作を制御す
るリスタート制御信号である。
【００９２】本回路は、リスタート制御信号が”Ｌ”電
位で動作が開始される。非動作時のＶＣＯ５０１の出力
が”Ｌ”電位であるとして、本回路の動作について述べ
る。エッジ検出出力信号１０２の立ち上がりエッジで、
ＦＦ５０４のデータ反転出力が”Ｌ”になり、ＦＦ５０
２及びＦＦ５０３がリセットされる。ＦＦ５０２とＦＦ
５０３がリセットされた事を検出し、ＦＦ５０４はリセ
ットされる。
【００９３】また、ＦＦ５０２のリセットによりＶＣＯ
５０１のリスタート信号５１４が”Ｌ”になる。ＶＣＯ
５０１は、入力５１１に接続された基準電圧１０９を制
御電圧として発振を開始する。そして、発振周波数の周
期の１／２だけ遅れてＶＣＯ出力５１７が立ち上がり、
周期の１／２の”Ｈ”区間の後、”Ｌ”電位に遷移す
る。
【００９４】ＶＣＯ５１７出力の立ち上がりにより、１
０３が”Ｌ”電位に変化する。又、ＶＣＯ出力５１７の
立ち下がりによりＦＦ５０２の出力１０４が”Ｌ”電位
に変化する。このようにしてデータ転送周波数ｆｓを基
準に略１／（２×ｆｓ）のパルス幅の受信データ再生信
号１０４と略１／（４×ｆｓ）の位相比較用タイミング
信号１０３を生成する。
【００９５】図６は、ＶＣＯの発振周波数をデータ転送
周波数ｆｓの２倍としたときの回路であるが、２×ｎ倍
であってもＶＣＯ出力を１／ｎ分周することで同様の機
能を実現することができる。
【００９６】図８は、実施例３の基準信号生成部２の位
相比較用タイミング信号１０３との位相比較器（図５中
では２１）の回路図の一例である。同図の回路は、実施
例１及び実施例２の位相同期発振部４に用いる位相比較
器、実施例２の基準電圧生成部２の位相比較器（図２１
中では２１０）にも共通して用いることが出来る。図９
及び図１０は、この位相比較器のタイミングチャート図
である。
【００９７】入力信号７０１は位相比較器を動作状態に
するか否かの制御信号であり、動作時には”Ｌ”電位に
固定される。入力信号１０３は、パルス生成回路部３で
生成されたデータ転送周波数ｆｓを基準に略１／（４×
ｆｓ）のパルス幅を有する位相比較用タイミング信号で
ある。入力信号７０２はＶＣＯの出力を１／ｎ分周した
２×ｆｓの周波数の信号である。
【００９８】本回路では位相同期用タイミング信号１０
３の立ち下がりに入力７０２の立ち上がりを合わせる形
で位相のロックが行われる。
【００９９】７０５はＶＣＯの分周出力７０２が位相比
較用タイミング信号１０３より位相が進んでいるきにＶ
ＣＯの位相を遅らせる信号である。図９はＶＣＯの分周
出力７０２が位相比較用タイミング信号１０３より位相
が進んでいるときの図８の回路のタイミングチャート図
である。
【０１００】７０４は、ＶＣＯの分周出力７０２が位相
比較用タイミング信号１０３より遅いときにＶＣＯの位
相を進める信号である。図１０は、ＶＣＯの分周出力７
０２が位相比較用タイミング信号１０３より遅いときの
図８の回路のタイミングチャート図である。
【０１０１】（実施例４）図１１は従来のリスタート機
能付きＶＣＯの回路例である。入力３０４はリスタート
制御信号であり”Ｌ”電位で発振開始となる。また、リ
スタート制御信号３０４が”Ｈ”電位で発振停止とな
り、出力３０６は”Ｌ”電位に固定される。３０１は発
振制御電圧入力である。
【０１０２】同図のＡ１・Ｂ１・Ｃ１は電流制御された
反転増幅回路である。該反転増幅回路各々の低電位側の
定電流源の電界効果型トランジスタのゲート電極は短絡
され発振周波数制御の為の入力電位３０１に接続されて
いる。又、前記反転増幅回路各々の高電位側の定電流源
トランジスタのゲートは３１０部で電位シフトされた電
位３０５に短絡している。
【０１０３】また、Ａ２・Ｂ２・Ｃ２は各反転増幅回路
出力と次段の反転増幅回路入力との間をリスタート制御
信号３０４に従いオン／オフするスイッチである。Ａ３
・Ｂ３・Ｃ３は前記スイッチがオフ状態の時に反転増幅
回路の入力が浮かないようにする為のスイッチである。
【０１０４】図１２は、図１１のＶＣＯのタイミングチ
ャート図である。
【０１０５】リスタート制御信号３０４が”Ｈ”電位の
とき、図１１における３Ａ・３Ｂ・３Ｃ点は各々”Ｌ”
・”Ｈ”・”Ｌ”電位に、出力３０６は”Ｌ”電位に固
定される。
【０１０６】リスタート制御信号３０４が”Ｌ”電位に
なる直前の３Ｂ点の電位及び３Ｃ点は各々前段の反転増
幅回路の出力と同一なため、リスタート制御信号３０４
が”Ｌ”電位になった直後は、３Ｂ点の電位及び３Ｃ点
の電位は各々”Ｈ”・”Ｌ”電位となっている。
【０１０７】３Ａ点の電位についてはスイッチＡ２の両
端の電位はオフ時に異なる為スイッチがオンした瞬間ス
イッチの両端の容量比で電位分割され図１２に示すよう
に中間電位となる。スイッチ両端の容量は、トランジス
タのドレイン容量・ゲート容量等の寄生容量と、ＶＣＯ
の周波数と制御電圧との関係を調整する為の意識して付
加した容量等により決定される。
【０１０８】発振開始直後の出力３０６の周波数は定常
的に発振している時に比べ高くなる。これは、”Ｈ”又
は”Ｌ”に固定された電位からゲート電位がスタートす
る為、トランジスタの能力が大きくなりインピーダンス
が低くなる事により、出力の遷移が速くなるからであ
る。図１２の中にＶＣＯの出力３０６を示しているが、
発振開始時から出力が”Ｌ”になるまでの時間ｔ１がｔ
２より小さくなっている事がわかる。
【０１０９】データ転送周波数ｆｓの２×ｎ倍で発振し
た信号を分周し、略１／（４×ｆｓ）又は略１／（２×
ｆｓ）のパルスを生成するときｎが大きければ大きほど
発振開始時の発振周波数ずれによる影響がへり、得られ
る精度は高くなる。しかし発振周波数が高いと消費電流
が大きくなり、またノイズも大きくなる。
【０１１０】図１３は、実施例４のＶＣＯの回路図であ
る。実施例４のＶＣＯはリスタート直後から精度の良い
発振を得る事が可能である。図１３と図１２との相違点
は、リスタート制御信号が”Ｈ”電位の時に三段目の反
転増幅回路入力を２段めの反転増幅回路の出力電位と逆
にした点である。
【０１１１】図１５は、図１３の回路のタイミングチャ
ート図である。ここで図１２と異なるのは、リスタート
信号が”Ｌ”電位になり発振開始した直後、３Ａ・３Ｂ
・３Ｃ点が中間電位からスタートする点である。しかも
３Ａ・３Ｃ点の発振開始時中間電位があきらかに異なる
点である。これは、Ａ２・Ｃ２の各スイッチのオフ時の
両端の電位が異なり、且つ両端の容量比が異なる事によ
って可能となる。
【０１１２】また、図１５より、発振開始時の３Ａ・３
Ｂ・３Ｃ点の電位が定常発振時にある時間（ｔ＝ｔ２）
においてとり得る電位に近い値になっていることがわか
る。この結果、発振開始時から定常的に発振したときに
極めて近い周波数で発振させる事が可能となる。
【０１１３】（実施例５）また、図１４は、実施例５の
ＶＣＯの回路図である。図１６は、図１４の回路のタイ
ミングチャート図である。
【０１１４】図１４に示すように、該ＶＣＯは、５段の
反転増幅回路で構成した電圧制御発振回路である。な
お、簡易化の為、反転増幅回路は単純に否定論理の形式
で表してある。
【０１１５】図１４において、リスタート信号が”Ｈ”
電位のとき、各反転増幅回路の入力と出力との間にある
スイッチの両端の電位が異なる状態が３ヶ所存在する。
この様にすると、図１６中に示すように、リスタート信
号３０４が”Ｌ”電位になり発振開始した直後には、５
Ａ・５Ｃ・５Ｄは各々異なった中間電位をとることが可
能となる。従って、定常的に発振している時のある時間
（ｔ＝ｔ２）に各点５Ａ・５Ｂ・５Ｃ・５Ｄ・５Ｅがと
り得る電圧に近い電位から発振開始することができ、発
振開始当初より定常発振周波数に近い周波数で発振させ
る事が可能となる。５Ａ・５Ｃ・５Ｄの発振開始時の電
位を異ならせる方法は、図１３のＶＣＯの場合で説明し
たのと同様である。
【０１１６】発振開始直後から定常状態の発振周波数に
近い周波数で発振させる為には、定常状態の発振におい
て、前記３点の電位は以下のようになっていることが好
ましい。すなわち、出力３０６を生成するバッファの入
力ロジックレベルによっては、ある２つの点の電位が交
差し、同一の電位をとり得るが、もう一つの点の電位は
必ず離れる。例えば図１５におけるｔ＝３点の３Ａ、３
Ｂ、３Ｃの各点の電位のごとくである。
【０１１７】この様に３つの点のうちの一つの点の中間
電位は必ず他の点と異なる為、発振開始直後の周波数を
定常発振の周波数に近づける為には必ず２つ以上の異な
った中間電位を必要とする。これは、中間電位になる点
の両端の容量比を少なくとも１組異ならせることにより
実現することが出来る。
【０１１８】本実施例では、反転増幅回路は定電流型の
否定論理回路で示したが、入力信号を反転し、増幅する
機能を有する回路であれば、同様の事がいえる。
【０１１９】又発振のデュ−ティを等しくする為には発
振状態において各反転増幅回路の各出力容量を等しくす
ることが好ましい。即ち図１３におけるスイッチＡ２・
Ｂ２・Ｃ２の両端の寄生容量の和を等しくすることによ
り発振のデュ−ティを等しくすることが可能となる。更
に、スイッチ機能を不要とする点（図１４における５Ｂ
・５Ｅ）にも、スイッチを導通した状態で設けることが
望ましい。発振状態において他の反転増幅回路の出力負
荷容量と同一の負荷容量が付くようにするためである。
【０１２０】又、本発明はＶＣＯの発振開始時の発振周
波数を定常発振時とほぼ同一にする為の構成ではある
が、発振開始時の初期電位をスイッチの両端の容量比で
変えられる為、発振開始直後のタイミング調整に応用す
る事も可能である。
【０１２１】本発明のＶＣＯを実施例１〜実施例３のデ
ータ復号回路のＶＣＯとして用いることも出来る。この
様にすると、パルス生成部のリスタート機能付きＶＣＯ
の発振開始直後の発振周波数が精度良く得られる為、受
信データ再生信号１０４及び位相比較タイミング信号１
０３の時間軸がより正確に得られ、受信データのジッタ
ーマージンを大きく取ることができる。
【０１２２】また、発振開始時より精度の良い発振周波
数を得られる事から、データ転送周波数ｆｓの２×ｎ倍
の発振する基準となるＶＣＯの発振周波数を低くしても
精度の良いデータ再生信号１０４及び位相比較タイミン
グ信号１０３を得る事ができる。従って、ｎを１にする
事が可能となり、データ復号回路全体の消費電流を極め
て小さくする事ができる。消費電流が小さいと、電源ノ
イズが小さくなり、転送されてきた信号をデジタルデー
タに変換するコンパレータ等の受信部アナログの特性劣
化を抑制するという効果を有する。又、消費電流が小さ
くてすむため、携帯機器等のバッテリー駆動機器にも搭
載が可能となる。
【０１２３】（実施例６）実施例６は、実施例１〜実施
例３のデータ復号回路のサンプリング部の構成を特定し
た実施例である。図１７は、実施例６のデータ復号回路
のサンプリング部５の機能ブロック図である。サンプリ
ング部５は、１／ｎ分周部１１、データ記憶部１２、フ
レーム同期検出部１３、ビット同期信号生成部１４、Ｎ
ＲＺ変換部１５とを含んでいる。
【０１２４】前記１／ｎ分周部１１はデータ転送周波数
ｆｓの２×ｎ倍の周波数のクロック信号である位相同期
信号１０５を入力し、該位相同期信号１０５を１／ｎ分
周し、２×ｆｓの周波数を有する信号を出力する。
【０１２５】前記データ記憶部１２は、前記２×ｆｓの
周波数を有する信号と、受信データ再生信号１０４を入
力し、２×ｆｓの周波数で受信データ再生信号１０４を
サンプリングし、複数個のデータを記憶する。
【０１２６】フレーム同期検出部１３は、前記データ記
憶手段１２に記憶された複数個のデータを入力および前
記２×ｆｓの周波数を有する信号と入力し、前記複数個
のデータがフレーム同期信号で決定される特定のデータ
列に一致した事を検出するフレーム同期検出信号を出力
する。
【０１２７】ビット同期信号生成部１４は、フレーム同
期検出信号と前記２×ｆｓの周波数を有する信号とを入
力し、フレーム同期検出信号に同期し前記２×ｆｓの周
波数を有する信号を１／２分周し、ビット同期信号１０
６を生成する。
【０１２８】ＮＲＺ変換部１５は、受信データ再生信号
１０４と、ビット同期信号１０６を入力して、前記ビッ
ト同期信号１０６で受信データ再生信号１０４をサンプ
リングし、ＮＲＺのシリアルバイナリデータ１０７を出
力する。
【０１２９】図１８は、実施例６のサンプリング部の回
路図の一例である。本回路は、前記データ記憶部１２に
相当するＦＦ４１〜４５と、前記フレーム同期検出部１
３に相当する論理回路４６と、ビット同期信号生成部１
４に相当するＦＦ４７・４８・４９と、ＮＲＺ変換部に
相当するＦＦ５０とで構成されている。
【０１３０】図１８の４０１はリセット入力信号であ
り、受信データが無信号状態になった時、前記データ記
憶部１２に相当するＦＦ４１〜４５を初期状態にする。
【０１３１】図１９は、図１８の回路のタイミングチャ
ート図である。
【０１３２】本実施例はフレーム同期信号が”１０１０
・・・”の場合であり、データ転送周波数２倍のクロッ
クでサンプリングされたフレーム同期検出用の特定デー
タとして”１０００１”を用いている。
【０１３３】図１９の１０１は受信データである。受信
データ１０１の４１０の信号は、外来要因により受信信
号にノイズがのった場合の一例を示している。同図の１
４０２及び１４０３は、フレーム同期を検出する際にデ
ータ転送周波数ｆｓでサンプリングし、フレーム同期検
出用特定データを”１０１”としたときの記憶部初段デ
ータ及びフレーム同期検出信号のタイミングチャートで
ある。同図よりノイズが入った場合に、その後正規のフ
レーム同期信号が入力されても同期がとれないという問
題を有することが明瞭である。
【０１３４】一方、データ転送周波数の２倍の周波数で
サンプリングし、フレーム同期を検出した場合、受信信
号にノイズがのった場合でも、正規の受信フレーム同期
信号が入った時にフレーム同期信号を正確に検出するこ
とが可能となる。
【０１３５】（実施例７）図２０は、実施例７のデータ
復号装置の受信データ生成回路の回路図である。実施例
７のデータ復号回路３１には、本発明のデータ復号回路
が用いられている。
【０１３６】入力９０１及び９０２は受信信号の差動入
力である。抵抗３３・３４で差動入力信号の中心電位を
求めインピーダンス変換した後、抵抗３５・３６で信号
の中心電位と一電源系との間を抵抗分割し、差動信号の
中心からのオフセット電位９０３を生成する。この部分
が比較入力用電位生成手段として機能し、前記オフセッ
ト電位９０３が比較入力用電位に該当する。３２はコン
パレータであり、１の差動入力信号９０１と前記オフセ
ット電位９０３を比較し差分を増幅し出力する。
【０１３７】図２１は、図２０の回路のタイミングチャ
ート図である。９０５は、差動信号９０１、９０２の中
心電位を示している。９０３は、前記中心電位９０５に
オフセットを付加したオフセット電位を示している。９
０４は、前記オフセット電位９０３を１の差動信号９０
１と比較した場合のコンパレータ３２の出力を示してい
る。この様にコンパレータにオフセット電位９０３を入
力する事により、受信信号が正規の振幅を持たないよう
なノイズの場合に、コンパレータ出力９０４が反応しな
いようにする事ができるため、耐ノイズ性を高めること
ができる。
【０１３８】また９０６は、差動入力９０１、９０２を
比較して得られる理想的なコンパレータ出力を示してい
る。ここでコンパレータ出力９０４は、オフセット電圧
９０３と比較した出力である為、前記理想的なコンパレ
ータ出力９０６に対しパルス幅が小さくなる。しかし、
実施例１〜実施例３又は実施例６のデータ復号回路の性
能は、受信データのパルス幅が小さくなる事には影響さ
れない。該データ復号回路は、コンパレータ出力の受信
データから、受信データ再生信号を生成し、該受信デー
タ再生信号をサンプリングする為である。従って、該デ
ータ復号回路を用いた事により、受信データ生成回路の
コンパレータが一つで、小振幅のノイズに対する耐ノイ
ズ性の向上した受信データを生成することができるデー
タ復号装置を提供することが出来る。
【０１３９】（実施例８）また、本発明のデータ復号回
路又はデータ復号装置を各種の電子機器に用いることに
より、安価で耐ノイズ性に富み、消費電力が少なくて済
む電子機器を提供することが出来る。
【０１４０】図２３は、実施例８の有線ＬＡＮのＰＣカ
ード１１００の機能ブロック図である。本ＰＣカード１
１００は、パルストランス１１０４、１１０６、フィル
タ１１０８、１１１０、データ符号回路１１１２、デー
タ復号回路１１１４、コントロール部１１１６、メモリ
１１１８を含む。前記データ復号回路１１１４には、本
発明のデータ復号回路が用いられている。
【０１４１】本ＰＣカード１１００は、ネットワーク１
１０２からの受信信号を入力する。パルストランス１１
０６及びフィルタ１１１０は該受信号から、ＲＺの受信
データを生成する。データ復号回路１１１４は、該ＲＺ
の受信データを入力し、ＮＲＺのデータに復号する。コ
ントロール部１１０６は、該ＮＲＺのデータを入力し、
メモリ１１１８及び外部のＰＣバス１１２０に出力す
る。
【０１４２】また、本発明のデータ復号回路は、イーサ
ネットのＳｗｉｔｃｈ Ｈｕｂに用いることもできる。
【０１４３】（実施例９）その他マンチェスターコード
化されたデータを援用し得る通信機器、データ転送手段
のＲＺデータからＮＲＺデータへの変換に利用可能であ
る。例えば、赤外線通信、無線ＬＡＮの受信回路、デジ
タル記憶装置の読み出し回路等である。
【０１４４】図２４は、実施例９のデジタル携帯電話器
等の通信機器の機能ブロック図である。本通信機器１２
００は、送受信部１２０２、ベースバンド信号処理部１
２０４、データ符号回路１２０６、データ復号回路１２
０８、コントロール部１２１０を含む。前記データ復号
回路１２０８には、本発明のデータ復号回路が用いられ
ている。
【０１４５】本通信機器１２００の送受信部１２０２
は、受信信号を入力し、増幅搬送波を出力する。ベース
バンド信号処理部１２０４は、前記増幅搬送波を入力
し、ＲＺの受信データを出力する。データ復号回路１２
０８は該受信データを入力し、ＮＲＺのデータに復号す
る。コントロール部１２１０は、該ＮＲＺのデータを入
力する。
【０１４６】
【図面の簡単な説明】
【図１】実施例１のデータ復号回路図の機能ブロック図
である。
【図２】実施例１のデータ復号回路図のタイミングチャ
ート図である。
【図３】実施例２のデータ復号回路図の機能ブロック図
である。
【図４】実施例３のデータ復号回路図の機能ブロック図
である。
【図５】基準信号生成部の機能ブロック図である。
【図６】パルス生成部の回路図である。
【図７】図６の回路のタイミングチャート図である。
【図８】位相比較器の回路図である。
【図９】位相が遅れた時の図８の回路のタイミングチャ
ート図である。
【図１０】位相が進んだ時の図８の回路のタイミングチ
ャート図である。
【図１１】従来のリスタート機能付きＶＣＯの回路図で
ある。
【図１２】図１１の回路のタイミングチャート図であ
る。
【図１３】実施例４の電圧制御発信回路の回路図であ
る。
【図１４】実施例５の電圧制御発信回路の回路図であ
る。
【図１５】図１３の回路のタイミングチャート図であ
る。
【図１６】図１４の回路のタイミングチャート図であ
る。
【図１７】実施例６のデータ復号回路のサンプリング部
の機能ブロック図である。
【図１８】実施例６のサンプリング部の回路図の一例で
ある。
【図１９】図１８の回路のタイミングチャート図であ
る。
【図２０】実施例７のデータ復号装置の受信データ生成
回路の回路図である。
【図２１】図２０の回路のタイミングチャート図であ
る。
【図２２】基準電圧生成部の回路の一例である。
【図２３】実施例８の有線ＬＡＮのＰＣカードの機能ブ
ロック図である。
【図２４】実施例９の通信機器の機能ブロック図であ
る。
【符号の説明】
１ ・・・エッジ検出部 ２ ・・・基準電圧生成部 ３ ・・・パルス生成部 ４ ・・・位相同期発振部 ５ ・・・サンプリング部 ９ ・・・基準信号生成部 １０ ・・・回線監視部 １１ ・・・分周部 １２ ・・・データ記憶部 １３ ・・・フレーム同期検出部 １４ ・・・ビット同期信号生成部 １５ ・・・ＮＲＺ変換部 １０１ ・・・受信データ １０２ ・・・エッジ検出出力信号 １０３ ・・・位相比較用タイミング信号 １０４ ・・・受信データ再生信号 １０５ ・・・位相同期信号 １０６ ・・・ビット同期信号 １０７ ・・・シリアルバイナリデータ信号 １０９ ・・・基準電圧

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ビット区間の中央エリアの電位の遷移に
    より２進値を検出できる符号を用いた受信データからビ
    ット同期信号を再生し、該受信データをシリアルバイナ
    リデータに変換するデータ復号回路であって、 前記受信データの変化点を検出するエッジ検出手段と、 前記エッジ検出手段の出力に同期して、データ転送周波
    数ｆｓを基準に略１／（４×ｆｓ）のパルス幅の位相比
    較用タイミング信号及び略１／（２×ｆｓ）のパルス幅
    の受信データ再生信号を生成するパルス生成手段と、 前記位相比較用タイミング信号と位相同期し、前記デー
    タ転送周波数ｆｓのｎ倍の周波数の信号を出力する位相
    同期発振手段と、 前記位相同期発振手段の出力を１／ｎ分周することでビ
    ット同期信号を生成する手段と、該ビット同期信号に基
    づいて前記受信データ再生信号をサンプリングする手段
    と、サンプリングした信号をシリアルバイナリデータに
    変換する手段とを含むサンプリング手段と、を含むこと
    を特徴とするデータ復号回路。
  2. 【請求項２】 ビット区間の中央エリアの電位の遷移に
    より２進値を検出できる符号を用いた受信データからビ
    ット同期信号を再生し、該受信データをシリアルバイナ
    リデータに変換するデータ復号回路であって、 前記受信データの変化点を検出するエッジ検出手段と、 動作制御入力信号により発振の停止及び開始が制御され
    る第一の電圧制御発振回路と、該第一の電圧制御発振回
    路をデータ転送周波数ｆｓのｎ倍の周波数で発振させる
    手段と、該第一の電圧制御発振回路の制御電圧に依存し
    た基準電圧を出力する手段とを含む基準電圧生成手段
    と、 前記第一の電圧制御発振回路と同一構成であり前記基準
    電圧生成手段の出力に基づき制御電圧が供給され前記エ
    ッジ検出手段の出力に基づき動作制御入力信号が供給さ
    れる第二の電圧制御発振回路と、前記データ転送周波数
    ｆｓを基準に略１／（４×ｆｓ）のパルス幅の位相比較
    用タイミング信号及び略１／（２×ｆｓ）のパルス幅の
    受信データ再生信号を生成する手段とを含むパルス生成
    手段と、 前記第一の電圧制御発振回路と同一構成であり前記基準
    電圧生成手段の出力に基づき制御電圧が供給される第三
    の電圧制御発振回路と、前記タイミング信号と該第三の
    電圧制御発振回路の出力とを同期させる手段と、前記タ
    イミング信号と位相同期し前記転送周波数ｆｓのｎ倍の
    周波数を持つ信号を出力する手段とを含む位相同期発振
    手段と、 前記位相同期発振手段の出力を１／ｎ分周することでビ
    ット同期信号を生成する手段と、該ビット同期信号に基
    づいて前記受信データ再生信号をサンプリングする手段
    と、サンプリングした信号をシリアルバイナリデータに
    変換する手段とを含むサンプリング手段と、を含むこと
    を特徴とするデータ復号回路。
  3. 【請求項３】 ビット区間の中央エリアの電位の遷移に
    より２進値を検出できる符号を用いた受信データからビ
    ット同期信号を再生し、該受信データをシリアルバイナ
    リデータに変換するデータ復号回路であって、 前記受信データの変化点を検出するエッジ検出手段と前
    記エッジ検出手段の出力に基づき無信号状態と受信状態
    を検出する回線監視手段と、 動作制御入力信号により発振の停止及び開始が制御され
    る第一の電圧制御発振回路と、前記回線監視手段が無信
    号状態を検出したのを受け、前記第一の電圧制御発振回
    路を、前記受信データのデータ転送周波数ｆｓのｎ倍の
    周波数で発振させる手段と、前記回線監視手段が受信状
    態を検出したのを受け、前記第一の電圧制御発振回路
    を、受信データに同期した位相比較用タイミング信号に
    同期させると共に前記データ転送周波数のｎ倍の周波数
    で発振させる手段とを含む基準信号生成手段と、 前記第一の電圧制御発振回路と同一構成であり前記第一
    の電圧制御発振回路の出力に基づき制御電圧が供給され
    前記エッジ検出手段の出力に基づき動作制御入力信号が
    供給される第二の電圧制御発振回路と、前記データ転送
    周波数ｆｓを基準に略１／（４×ｆｓ）のパルス幅の前
    記受信データに同期した位相比較用タイミング信号及び
    略１／（２×ｆｓ）のパルス幅の受信データ再生信号を
    生成する手段とを含むパルス生成手段と、 前記基準信号生成手段の出力を１／ｎ分周することでビ
    ット同期信号を生成する手段と、該ビット同期信号に基
    づいて前記受信データ再生信号をサンプリングする手段
    と、サンプリングした信号をシリアルバイナリデータに
    変換する手段とを含むサンプリング手段と、を含むこと
    を特徴とするデータ復号回路。
  4. 【請求項４】 請求項１において、 前記位相同期発振手段は、 データ転送周波数のｎ＝２ｍ（ｍは自然数）倍の周波数
    の信号を出力し、 前記サンプリング手段は、 前記位相同期発振手段の出力を１／ｍ分周した、データ
    転送周波数ｆｓの２倍の周波数を有するプリアンブルサ
    ンプリング信号を生成する手段と、 前記プリアンブルサンプリング信号で前記受信データ再
    生信号をサンプリングし、サンプリングしたデータを複
    数個記憶する手段と、 該記憶データが特定のデータになった事を検出すること
    で、フレーム同期データと同期した事を検出するフレー
    ム同期検出手段と、 前記フレーム同期検出手段の出力に同期して前記プリア
    ンブルサンプリング信号を１／２分周し、データ転送周
    波数ｆｓと同一周波数のビット同期信号を生成するビッ
    ト同期信号生成手段と、 フレーム同期検出の後に該ビット同期信号で該受信デー
    タ再生信号をサンプリングしＮＲＺのシリアルバイナリ
    データに変換する手段と、を含むことを特徴とするデー
    タ復号回路。
  5. 【請求項５】 請求項２において、 前記位相同期発信手段は、 データ転送周波数のｎ＝２ｍ（ｍは自然数）倍の周波数
    の信号を出力し、前記サンプリング手段は、 前記位相同期発振手段の出力を１／ｍ分周した、データ
    転送周波数ｆｓの２倍の周波数を有するプリアンブルサ
    ンプリング信号を生成する手段と、 前記プリアンブルサンプリング信号で前記受信データ再
    生信号をサンプリングし、サンプリングしたデータを複
    数個記憶する手段と、 該記憶データが特定のデータになった事を検出すること
    で、フレーム同期データと同期した事を検出するフレー
    ム同期検出手段と、 前記フレーム同期検出手段の出力に同期して前記プリア
    ンブルサンプリング信号を１／２分周し、データ転送周
    波数ｆｓと同一周波数のビット同期信号を生成するビッ
    ト同期信号生成手段と、 フレーム同期検出の後に該ビット同期信号で該受信デー
    タ再生信号をサンプリングしＮＲＺのシリアルバイナリ
    データに変換する手段と、を含むことを特徴とするデー
    タ復号回路。
  6. 【請求項６】 請求項３において、 前記基準信号生成手段は、 データ転送周波数のｎ＝２ｍ（ｍは自然数）倍の周波数
    の信号を出力し、前記サンプリング手段は、 前記基準信号生成手段の出力を１／ｍ分周した、データ
    転送周波数ｆｓの２倍の周波数を有するプリアンブルサ
    ンプリング信号を生成する手段と、 前記プリアンブルサンプリング信号で前記受信データ再
    生信号をサンプリングし、サンプリングしたデータを複
    数個記憶する手段と、 該記憶データが特定のデータになった事を検出すること
    で、フレーム同期データと同期した事を検出するフレー
    ム同期検出手段と、 前記フレーム同期検出手段の出力に同期して前記プリア
    ンブルサンプリング信号を１／２分周し、データ転送周
    波数ｆｓと同一周波数のビット同期信号を生成するビッ
    ト同期信号生成手段と、 フレーム同期検出の後に該ビット同期信号で該受信デー
    タ再生信号をサンプリングしＮＲＺのシリアルバイナリ
    データに変換する手段と、を含むことを特徴とするデー
    タ復号回路。
  7. 【請求項７】 請求項２、３、５、６のいずれかにおい
    て、 前記電圧制御発振回路は、 環状に接続された（２×ｋ＋１）個（０＜ｋ）の反転増
    幅回路と、 該環状に接続された反転増幅回路による発振の周波数を
    外部制御電圧により制御する手段と、 前記（２×ｋ＋１）個の反転増幅回路の中の第Ｎ1の反
    転増幅回路と次段の第（Ｎ1＋１）の反転増幅回路との
    間を、動作制御入力信号が第一の状態にある場合に電気
    的に遮断し第二の状態にある場合に電気的に導通する第
    一のスイッチ手段と、第Ｎ2の反転増幅回路と次段の第
    （Ｎ2＋１）の反転増幅回路との間を、動作制御入力信
    号が第一の状態にある場合に電気的に遮断し第二の状態
    にある場合に電気的に導通する第二のスイッチ手段と・
    ・・・・第Ｎmの反転増幅回路と次段の第（Ｎm＋１）の
    反転増幅回路との間を、動作制御入力信号が第一の状態
    にある場合に電気的に遮断し第二の状態にある場合に電
    気的に導通する第ｍ（ｍは３以上）のスイッチ手段と、 前記第Ｎ1及び第（Ｎ1＋１）の反転増幅回路の入力を前
    記第一の状態において同一の電位に設定する第一の電位
    設定手段と、前記第Ｎ2及び第（Ｎ2＋１）の反転増幅回
    路の入力を前記第一の状態において同一の電位に設定す
    る第二の電位設定手段と・・・・・前記第Ｎm及び第
    （Ｎm＋１）の反転増幅回路の入力を前記第一の状態に
    おいて同一の電位に設定する第ｍの電位設定手段と、を
    含むことを特徴とするデータ復号回路。
  8. 【請求項８】 請求項７において、 前記第Ｎ1の反転増幅回路の出力負荷容量と前記第（Ｎ1
    ＋１）の反転増幅回路の入力負荷容量との比、前記第Ｎ
    2の反転増幅回路の出力負荷容量と前記第（Ｎ2＋１）の
    反転増幅回路の入力負荷容量との比・・・・・前記第Ｎ
    mの反転増幅回路の出力負荷容量と前記第（Ｎm＋１）の
    反転増幅回路の入力負荷容量との比の少なくとも１つを
    異ならせることを特徴とするデータ復号回路。
  9. 【請求項９】 請求項８において、 前記第Ｎ1の反転増幅回路の出力負荷容量と前記第（Ｎ1
    ＋１）の反転増幅回路の入力負荷容量との和、前記第Ｎ
    2の反転増幅回路の出力負荷容量と前記第（Ｎ2＋１）の
    反転増幅回路の入力負荷容量との和・・・・・前記第Ｎ
    mの反転増幅回路の出力負荷容量と前記第（Ｎm＋１）の
    反転増幅回路の入力負荷容量との和を全て等しくするこ
    とを特徴とするデータ復号回路。
  10. 【請求項１０】 ビット区間の中央エリアの電位の遷移
    により２進値を検出できる符号を、２つの差動信号とし
    て入力し、前記２つの差動信号に基づきデジタル信号の
    受信データを生成する受信データ生成手段と、 前記受信データを入力し、該受信データからビット同期
    信号を生成し、シリアルバイナリデータに変換する請求
    項１〜請求項９記載のデータ復号回路とを含むデータ復
    号装置であって、 前記受信データを生成手段は、 ２つの差動信号に基づき比較入力用電位を生成する比較
    入力用電位生成手段と、 前記比較入力用電位生成手段により生成された比較入力
    用電位と、前記差動入力信号の一方の信号の電位とを比
    較することにより前記デジタル信号の受信データを生成
    する手段とを含むことを特徴としたデータ復号装置。
  11. 【請求項１１】 請求項１０において、 前記比較入力用電位生成手段は、 ２つの差動信号を入力して中間電位を生成する手段と、 前記中間電位と第一の電源電位との間で電位分割を行う
    手段と、を含むことを特徴とするデータ復号装置。
  12. 【請求項１２】 ビット区間の中央エリアの電位の遷移
    により２進値を検出できる符号を受信信号として入力す
    る電子機器において、 前記受信信号を復号化するデータ復号化手段と、 該データ復号化手段により復号化されたデータを入力し
    て、処理を行う処理手段とを含む電子機器において、 前記データ復号化手段は、 請求項１〜請求項９記載のデータ復号回路を含むことを
    特徴とする電子機器。
  13. 【請求項１３】 ビット区間の中央エリアの電位の遷移
    により２進値を検出できる符号を、２つの差動信号とし
    て入力する電子機器において、 前記２つの差動信号を入力して、該差動信号のデータ復
    号化を行う請求項１０〜請求項１１記載のデータ復号装
    置と、 該データ復号装置により復号化されたデータを入力し
    て、処理を行う処理手段と、を含むことを特徴とする電
    子機器。
  14. 【請求項１４】 環状に接続された（２×ｋ＋１）個
    （０＜ｋ）の反転増幅回路と、 該環状に接続された反転増幅回路による発振の周波数を
    外部制御電圧により制御する手段と、 前記（２×ｋ＋１）個の反転増幅回路の中の第Ｎ1の反
    転増幅回路と次段の第（Ｎ1＋１）の反転増幅回路との
    間を、動作制御入力信号が第一の状態にある場合に電気
    的に遮断し第二の状態にある場合に電気的に導通する第
    一のスイッチ手段と、第Ｎ2の反転増幅回路と次段の第
    （Ｎ2＋１）の反転増幅回路との間を、動作制御入力信
    号が第一の状態にある場合に電気的に遮断し第二の状態
    にある場合に電気的に導通する第二のスイッチ手段と・
    ・・・・第Ｎmの反転増幅回路と次段の第（Ｎm＋１）の
    反転増幅回路との間を、動作制御入力信号が第一の状態
    にある場合に電気的に遮断し第二の状態にある場合に電
    気的に導通する第ｍ（ｍは３以上）のスイッチ手段と、 前記第Ｎ1及び第（Ｎ1＋１）の反転増幅回路の入力を前
    記第一の状態において同一の電位に設定する第一の電位
    設定手段と、前記第Ｎ2及び第（Ｎ2＋１）の反転増幅回
    路の入力を前記第一の状態において同一の電位に設定す
    る第二の電位設定手段と・・・・・前記第Ｎm及び第
    （Ｎm＋１）の反転増幅回路の入力を前記第一の状態に
    おいて同一の電位に設定する第ｍの電位設定手段と、を
    含むことを特徴とする電圧制御発振回路。
  15. 【請求項１５】 請求項１４において、 前記第Ｎ1の反転増幅回路の出力負荷容量と前記第（Ｎ1
    ＋１）の反転増幅回路の入力負荷容量との比、前記第Ｎ
    2の反転増幅回路の出力負荷容量と前記第（Ｎ2＋１）の
    反転増幅回路の入力負荷容量との比・・・・・前記第Ｎ
    mの反転増幅回路の出力負荷容量と前記第（Ｎm＋１）の
    反転増幅回路の入力負荷容量との比の少なくとも１つを
    異ならせることを特徴とする電圧制御発振回路。
  16. 【請求項１６】 請求項１５において、 前記第Ｎ1の反転増幅回路の出力負荷容量と前記第（Ｎ1
    ＋１）の反転増幅回路の入力負荷容量との和、前記第Ｎ
    2の反転増幅回路の出力負荷容量と前記第（Ｎ2＋１）の
    反転増幅回路の入力負荷容量との和・・・・・前記第Ｎ
    mの反転増幅回路の出力負荷容量と前記第（Ｎm＋１）の
    反転増幅回路の入力負荷容量との和を全て等しくするこ
    とを特徴とする電圧制御発振回路。
JP22048696A 1995-08-10 1996-08-02 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 Expired - Fee Related JP3508412B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22048696A JP3508412B2 (ja) 1995-08-10 1996-08-02 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器
KR1019960033385A KR100186859B1 (ko) 1995-08-10 1996-08-07 데이터 복호회로, 전압 제어 발진회로, 데이터 복호장치 및 전자기기
US08/691,033 US5905759A (en) 1995-08-10 1996-08-07 Data decoding circuit, voltage-controlled oscillation circuit, data decoding system and electronic equipment
TW085109698A TW325620B (en) 1995-08-10 1996-08-09 Data decoding circuit, voltage control oscillating circuit, data decoding device and electronic machine

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20454595 1995-08-10
JP7-204545 1995-08-10
JP22048696A JP3508412B2 (ja) 1995-08-10 1996-08-02 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器

Publications (2)

Publication Number Publication Date
JPH09116575A true JPH09116575A (ja) 1997-05-02
JP3508412B2 JP3508412B2 (ja) 2004-03-22

Family

ID=26514525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22048696A Expired - Fee Related JP3508412B2 (ja) 1995-08-10 1996-08-02 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器

Country Status (4)

Country Link
US (1) US5905759A (ja)
JP (1) JP3508412B2 (ja)
KR (1) KR100186859B1 (ja)
TW (1) TW325620B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855641B1 (en) * 1997-01-27 2003-11-26 Seiko Epson Corporation Printer detecting data precisely in response to change in data transmission speed
US6952276B2 (en) * 1997-01-27 2005-10-04 Seiko Epson Corporation Printer detecting data precisely in response to change in data transmission speed
JPH10260742A (ja) * 1997-03-19 1998-09-29 Advantest Corp 精密電圧発生装置
JPH10322404A (ja) * 1997-05-19 1998-12-04 Sharp Corp シリアルデータ通信方法および装置
JP2990171B1 (ja) * 1998-08-24 1999-12-13 日本電気アイシーマイコンシステム株式会社 Ｐｌｌ回路とその制御方法
KR100318842B1 (ko) * 1998-11-26 2002-04-22 윤종용 디지털위상제어루프에서의주파수검출방법
EP1061703A3 (de) * 1999-06-16 2003-12-03 Infineon Technologies AG Schaltungsanordnung zur Übertragung von Impulsen über eine Übertragungsstrecke
US20020093994A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Reverse data de-skew method and system
US20020093986A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Forward data de-skew method and system
US20020090045A1 (en) * 2001-01-10 2002-07-11 Norm Hendrickson Digital clock recovery system
US7123678B2 (en) * 2001-02-01 2006-10-17 Vitesse Semiconductor Corporation RZ recovery
JP4320139B2 (ja) * 2001-11-13 2009-08-26 株式会社アドバンテスト タイミング発生装置、及び試験装置
DE50202015D1 (de) * 2002-02-21 2005-02-17 Fraunhofer Ges Forschung Vorrichtung und verfahren zum auslesen einer differentialkapazität mit einer ersten und zweiten teilkapazität
US7760835B2 (en) 2002-10-02 2010-07-20 Battelle Memorial Institute Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method
JP4417989B2 (ja) * 2007-09-13 2010-02-17 Ｏｋｉセミコンダクタ株式会社 電流源装置、オシレータ装置およびパルス発生装置
US7633414B1 (en) * 2008-06-27 2009-12-15 Silicon Laboratories Inc. Circuit and method for Manchester decoding with automatic leading phase discovery and data stream correction
US20100045389A1 (en) * 2008-08-20 2010-02-25 Pengfei Hu Ring oscillator
JP4602461B1 (ja) * 2009-07-16 2010-12-22 株式会社東芝 受信装置
JP5358349B2 (ja) 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
JP4829337B2 (ja) * 2009-11-30 2011-12-07 株式会社東芝 信号受信装置及び信号処理方法
KR102329802B1 (ko) 2015-07-23 2021-11-22 삼성전자주식회사 테스트 인터페이스 보드, 테스트 장비, 테스트 시스템 및 테스트 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584695A (en) * 1983-11-09 1986-04-22 National Semiconductor Corporation Digital PLL decoder
JPS62241435A (ja) * 1986-03-14 1987-10-22 Sanyo Electric Co Ltd スプリツトフエ−ズ符号復号回路
JPS63191433A (ja) * 1987-02-04 1988-08-08 Fujitsu Ltd ビツト同期回路
JPH03233429A (ja) * 1990-02-08 1991-10-17 Mitsubishi Electric Corp 液晶表示素子の製造方法
DE69129316T2 (de) * 1990-10-10 1998-11-19 Advanced Micro Devices Inc Phasenregelschleife
US5363366A (en) * 1993-01-11 1994-11-08 Forte Networks, Inc. Token ring local area network testing apparatus for obtaining beacon domain information
KR960011125B1 (ko) * 1993-01-30 1996-08-20 삼성전자 주식회사 시분할 다중 통신 채널용 디지탈 복조 회로
JP2752030B2 (ja) * 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置
US5646562A (en) * 1993-07-21 1997-07-08 Seiko Epson Corporation Phase synchronization circuit, one-shot pulse generating circuit and signal processing system

Also Published As

Publication number Publication date
JP3508412B2 (ja) 2004-03-22
KR970013790A (ko) 1997-03-29
TW325620B (en) 1998-01-21
US5905759A (en) 1999-05-18
KR100186859B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP3508412B2 (ja) データ復号回路、電圧制御発振回路、データ復号装置及び電子機器
US7542533B2 (en) Apparatus and method for calibrating the frequency of a clock and data recovery circuit
US9270287B2 (en) Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
US7142624B2 (en) Analog unidirectional serial link architecture
US4608702A (en) Method for digital clock recovery from Manchester-encoded signals
US7242733B2 (en) Clock recovery circuit
US5841323A (en) Digital PLL using phase and frequency error calculating circuits
US9054689B2 (en) Phase comparison circuit and data receiving unit
EP1199805B1 (en) PLL circuit and optical communication reception apparatus
JPH07202874A (ja) Ｃｍｏｓ技術高速デジタル信号トランシーバ
JP3000334B2 (ja) デジタル・デコード装置及び方法
JPS61208318A (ja) マンチエスタ符号化データのためのデコーダ
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
US5550878A (en) Phase comparator
US4752942A (en) Method and circuitry for extracting clock signal from received biphase modulated signal
JP3346445B2 (ja) 識別・タイミング抽出回路
US20060062339A1 (en) Linear half-rate clock and data recovery (CDR) circuit
JP2001156758A (ja) 光受信器用ｃｄｒ回路
JP2003134096A (ja) データ抽出回路
JP2002094494A (ja) クロック回復回路
Jeon et al. Area Efficient 4Gb/s Clock Data Recovery Using Improved Phase Interpolator with Error Monitor
US11398826B1 (en) Half rate bang-bang phase detector
KR19980019934A (ko) 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘
JP2002232406A (ja) 周波数比較器
JP2006333262A (ja) クロックリカバリ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees