JPH09114444A - 矩形画像データ転送システム - Google Patents
矩形画像データ転送システムInfo
- Publication number
- JPH09114444A JPH09114444A JP7270288A JP27028895A JPH09114444A JP H09114444 A JPH09114444 A JP H09114444A JP 7270288 A JP7270288 A JP 7270288A JP 27028895 A JP27028895 A JP 27028895A JP H09114444 A JPH09114444 A JP H09114444A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- rectangular image
- output
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storing Facsimile Image Data (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 バス幅（バスのビット数）と異なるビット数
の矩形画像データをビットマップメモリ２０に書き込む
に際して、ＣＰＵの負担が多かった。 【解決手段】 ＣＰＵ１とは別に設けた補助ハードウエ
ア３０のシフト手段３３で入力側メモリ手段３１に収納
されている矩形画像データを出力メモリ手段３２に収納
されている矩形画像データのビット数だけシフトする。
シフトされた矩形画像データは出力メモリ手段３２の出
力と論理和がとられて出力される。上記シフト処理で桁
上げがあった場合には、該桁上げデータは入力側メモリ
手段３１を介して出力側メモリ手段３２に保持される。
上記論理和処理でも得られたデータがバス幅に満たない
ときには、出力側メモリ３２に保持される。これによっ
て、フォントメモリ１０より順次矩形画像データを読み
出すだけでビットマップメモリ２０に空白なく矩形デー
タを書き込むことができる。
の矩形画像データをビットマップメモリ２０に書き込む
に際して、ＣＰＵの負担が多かった。 【解決手段】 ＣＰＵ１とは別に設けた補助ハードウエ
ア３０のシフト手段３３で入力側メモリ手段３１に収納
されている矩形画像データを出力メモリ手段３２に収納
されている矩形画像データのビット数だけシフトする。
シフトされた矩形画像データは出力メモリ手段３２の出
力と論理和がとられて出力される。上記シフト処理で桁
上げがあった場合には、該桁上げデータは入力側メモリ
手段３１を介して出力側メモリ手段３２に保持される。
上記論理和処理でも得られたデータがバス幅に満たない
ときには、出力側メモリ３２に保持される。これによっ
て、フォントメモリ１０より順次矩形画像データを読み
出すだけでビットマップメモリ２０に空白なく矩形デー
タを書き込むことができる。
Description
【０００１】
【発明の属する技術分野】本発明は矩形画像データ転送
システムに関し、特に、データバスのビット数と矩形画
像データのビット数の一致しない場合の矩形画像データ
転送システムに関するものである。
システムに関し、特に、データバスのビット数と矩形画
像データのビット数の一致しない場合の矩形画像データ
転送システムに関するものである。
【０００２】
【従来技術】図１３はビットマップメモリに矩形画像デ
ータを形成する場合の概念図を示し、図１４はそのフロ
ー図であり、更に図１５はビットマップメモリへの矩形
画像データの展開の様子を示す説明図である。ここで、
時間的に同時に処理されるビット数（幅）は図１５にお
いては横幅で表され、図１５における縦幅は文字の大き
さ等を表わし、時経列的に扱われる大きさであって、こ
こでは直接扱われない。
ータを形成する場合の概念図を示し、図１４はそのフロ
ー図であり、更に図１５はビットマップメモリへの矩形
画像データの展開の様子を示す説明図である。ここで、
時間的に同時に処理されるビット数（幅）は図１５にお
いては横幅で表され、図１５における縦幅は文字の大き
さ等を表わし、時経列的に扱われる大きさであって、こ
こでは直接扱われない。
【０００３】まず、ビットマップメモリ２０にはデータ
バスのビット数（以下バス幅という）Ｗb でのデータ書
き込み、読み出しが行われるが、該ビットマップメモリ
２０に書き込まれる矩形画像データ、例えばフォントメ
モリ１０よりの矩形画像データのビット数α（以下矩形
画像データ幅という）は必ずしもバス幅Ｗb と一致しな
い。
バスのビット数（以下バス幅という）Ｗb でのデータ書
き込み、読み出しが行われるが、該ビットマップメモリ
２０に書き込まれる矩形画像データ、例えばフォントメ
モリ１０よりの矩形画像データのビット数α（以下矩形
画像データ幅という）は必ずしもバス幅Ｗb と一致しな
い。
【０００４】ここでは、Ｗb ＞αの場合であって、図１
５(a) に示す矩形画像データＩn （ｎ：矩形画像データ
の入力順序を表わす正の整数）をビットマップメモリ２
０上のバス幅Ｗb の矩形領域Ｊm （ｍ：ビットマップメ
モリ上での矩形領域の配列順序を表わす正の整数）に展
開する場合について以下に説明する。
５(a) に示す矩形画像データＩn （ｎ：矩形画像データ
の入力順序を表わす正の整数）をビットマップメモリ２
０上のバス幅Ｗb の矩形領域Ｊm （ｍ：ビットマップメ
モリ上での矩形領域の配列順序を表わす正の整数）に展
開する場合について以下に説明する。
【０００５】まず、矩形画像データＩ1 がフォントメモ
リ１０よりＣＰＵ１のワークメモリに読み出されるとと
もに、書き込み対象となるビットマップメモリ２０の矩
形領域Ｊ1 のデータが読み出される（図１４−ステップ
(1) 、(2) ）。次いで、ＣＰＵ１はバス幅Ｗb と矩形画
像データ幅αが等しいか否かを判断し、その結果、この
例ではバス幅Ｗb と矩形画像データ幅αが等しくないと
判断される（図１４−ステップ(3) ）。この後、以下の
シフト処理のために矩形領域Ｊ1 に既に書き込みが完了
しているデータのビット数βが検出され、この場合は未
だ書き込みデータがないのでシフト量０となり、矩形画
像データＩ1 はシフト処理されないで（シフト量 零）
そのまま幅Ｗb の矩形領域Ｊ1 中の最初のビットからα
ビット迄に書き込まれる（図１４−ステップ(4) 、(5)
、(6) ）。従って、図１５(b) に示すように余白分Ｗ
ｂ−αを残して、矩形画像データＩ1 が矩形領域Ｊ1 に
書き込まれることになる。
リ１０よりＣＰＵ１のワークメモリに読み出されるとと
もに、書き込み対象となるビットマップメモリ２０の矩
形領域Ｊ1 のデータが読み出される（図１４−ステップ
(1) 、(2) ）。次いで、ＣＰＵ１はバス幅Ｗb と矩形画
像データ幅αが等しいか否かを判断し、その結果、この
例ではバス幅Ｗb と矩形画像データ幅αが等しくないと
判断される（図１４−ステップ(3) ）。この後、以下の
シフト処理のために矩形領域Ｊ1 に既に書き込みが完了
しているデータのビット数βが検出され、この場合は未
だ書き込みデータがないのでシフト量０となり、矩形画
像データＩ1 はシフト処理されないで（シフト量 零）
そのまま幅Ｗb の矩形領域Ｊ1 中の最初のビットからα
ビット迄に書き込まれる（図１４−ステップ(4) 、(5)
、(6) ）。従って、図１５(b) に示すように余白分Ｗ
ｂ−αを残して、矩形画像データＩ1 が矩形領域Ｊ1 に
書き込まれることになる。
【０００６】次に上記同様、書き込まれるべき矩形画像
データＩ2 がフォントメモリ１０からＣＰＵ１のワーク
メモリに読み出されるとともに、ビットマップメモリ２
０の矩形領域Ｊ1 に既に書き込まれた矩形画像データＩ
1 が読み出される（図１４−ステップ(1) 、(2) ）。
データＩ2 がフォントメモリ１０からＣＰＵ１のワーク
メモリに読み出されるとともに、ビットマップメモリ２
０の矩形領域Ｊ1 に既に書き込まれた矩形画像データＩ
1 が読み出される（図１４−ステップ(1) 、(2) ）。
【０００７】矩形領域Ｊ1 は上記のように余白Ｗb −α
を残しているため、この該余白分をまず埋める必要があ
る。そこで、ＣＰＵ１は、矩形領域Ｊ1 には幅αのデー
タが書き込まれている（即ちβ＝α）ことを確認して、
フォントメモリ１０より読み出した上記矩形画像データ
Ｉ2 を上記矩形画像データＩ1 の幅αだけシフトする
（図１４−ステップ(3) 、(4) ）。次いで、上記矩形領
域Ｊ1 に書き込まれた矩形画像データＩ1 を下位のビッ
ト群のデータとし、上記シフトされた矩形画像データＩ
2 の幅Ｗb を超えないシフトデータＩ21を上位のビット
群のデータとして両者の論理和がとられて、再びビット
マップメモリ２０上の矩形領域Ｊ1 に書き込まれる（図
１４−ステップ(5) 、(6) ）。これによって、矩形領域
Ｊ1 への書き込みが完了したことになる（図１５(c) 参
照) 。
を残しているため、この該余白分をまず埋める必要があ
る。そこで、ＣＰＵ１は、矩形領域Ｊ1 には幅αのデー
タが書き込まれている（即ちβ＝α）ことを確認して、
フォントメモリ１０より読み出した上記矩形画像データ
Ｉ2 を上記矩形画像データＩ1 の幅αだけシフトする
（図１４−ステップ(3) 、(4) ）。次いで、上記矩形領
域Ｊ1 に書き込まれた矩形画像データＩ1 を下位のビッ
ト群のデータとし、上記シフトされた矩形画像データＩ
2 の幅Ｗb を超えないシフトデータＩ21を上位のビット
群のデータとして両者の論理和がとられて、再びビット
マップメモリ２０上の矩形領域Ｊ1 に書き込まれる（図
１４−ステップ(5) 、(6) ）。これによって、矩形領域
Ｊ1 への書き込みが完了したことになる（図１５(c) 参
照) 。
【０００８】ここで、上記矩形画像データＩ2 は上記矩
形領域Ｊ1 の余白Ｗb −αビットしか書き込まれていな
いので、前回のシフト処理でオーバフローした未書き込
み分のデータ（ここでは２α−Ｗb ビット）を次の矩形
領域Ｊ2 に書き込む必要がある。
形領域Ｊ1 の余白Ｗb −αビットしか書き込まれていな
いので、前回のシフト処理でオーバフローした未書き込
み分のデータ（ここでは２α−Ｗb ビット）を次の矩形
領域Ｊ2 に書き込む必要がある。
【０００９】そこで、フォントメモリ１０より再び矩形
画像データＩ2 が読み出されるとともに、ビットマップ
メモリ２０の矩形領域Ｊ2 のデータが読み出される（図
１４−ステップ(1) 、(2) ）。
画像データＩ2 が読み出されるとともに、ビットマップ
メモリ２０の矩形領域Ｊ2 のデータが読み出される（図
１４−ステップ(1) 、(2) ）。
【００１０】ここで、矩形領域Ｊ2 は未だ他のデータが
書き込まれていないので、上記矩形画像データＩ2 の
中、前回のシフト処理でバス幅Ｗb をオーバフローした
桁上げデータＩ22（ビット数２α−Ｗb ）が矩形領域Ｊ
2 の最初のビットから２α−Ｗb ビット迄に書き込まれ
る（図１４−ステップ(3) 、(4) 、(5) 、(6) ）（図１
５(d) 参照）。
書き込まれていないので、上記矩形画像データＩ2 の
中、前回のシフト処理でバス幅Ｗb をオーバフローした
桁上げデータＩ22（ビット数２α−Ｗb ）が矩形領域Ｊ
2 の最初のビットから２α−Ｗb ビット迄に書き込まれ
る（図１４−ステップ(3) 、(4) 、(5) 、(6) ）（図１
５(d) 参照）。
【００１１】このようにして矩形領域Ｊm に書き込まれ
たデータは空白がある限り、該矩形領域Ｊm に書き込ま
れた矩形画像データは読み出されて、該空白が順次埋め
られ、ある矩形領域Ｊm の空白が埋められてから次の矩
形領域Ｊm +1へのデータの書き込みがなされることにな
る（図１５(e)(f)参照）。
たデータは空白がある限り、該矩形領域Ｊm に書き込ま
れた矩形画像データは読み出されて、該空白が順次埋め
られ、ある矩形領域Ｊm の空白が埋められてから次の矩
形領域Ｊm +1へのデータの書き込みがなされることにな
る（図１５(e)(f)参照）。
【００１２】
【発明が解決しようとする課題】上記従来のシステムに
よると、フォントメモリ１０より矩形画像データを読み
出した後、更にビットマップメモリ２０に書き込んだデ
ータをも読み出し、上記フォントメモリ１０より読み出
した矩形画像データを必要量シフトした後、論理和処理
して再びビットマップメモリ２０に書き込むことがなさ
れている。
よると、フォントメモリ１０より矩形画像データを読み
出した後、更にビットマップメモリ２０に書き込んだデ
ータをも読み出し、上記フォントメモリ１０より読み出
した矩形画像データを必要量シフトした後、論理和処理
して再びビットマップメモリ２０に書き込むことがなさ
れている。
【００１３】このように、ＣＰＵ１はフォントメモリ１
０より目的とする矩形画像データＩn を読み出すだけで
なく、ビットマップメモリ２０より書き込み対象となる
矩形領域Ｊm のデータをも読み出しているため、転送処
理に時間がかかる上に、バス幅Ｗb と矩形画像データ幅
のビット数の比較判断処理、シフト処理、論理和処理も
ＣＰＵ１が行っているため、ＣＰＵ１にかかる負荷は莫
大となる。
０より目的とする矩形画像データＩn を読み出すだけで
なく、ビットマップメモリ２０より書き込み対象となる
矩形領域Ｊm のデータをも読み出しているため、転送処
理に時間がかかる上に、バス幅Ｗb と矩形画像データ幅
のビット数の比較判断処理、シフト処理、論理和処理も
ＣＰＵ１が行っているため、ＣＰＵ１にかかる負荷は莫
大となる。
【００１４】本発明は上記従来の事情に鑑みて提案され
たものであって、バス幅に対応する矩形画像データを生
成するときに、バス幅に満たないデータが生成される
と、該データを一旦保持し、次の矩形画像データの一部
のビットとの論理和をとることによって、ＣＰＵの負荷
を軽減し、従って全体の処理速度を早めようとするもの
である。
たものであって、バス幅に対応する矩形画像データを生
成するときに、バス幅に満たないデータが生成される
と、該データを一旦保持し、次の矩形画像データの一部
のビットとの論理和をとることによって、ＣＰＵの負荷
を軽減し、従って全体の処理速度を早めようとするもの
である。
【００１５】
【課題を解決するための手段】上記の課題を解決するた
めに本発明は図１に示すような構成の補助ハードウエア
を設け、以下に説明する手順で処理がなされる。以下矩
形画像データ幅α＜バス幅Ｗb の場合を基準に説明す
る。
めに本発明は図１に示すような構成の補助ハードウエア
を設け、以下に説明する手順で処理がなされる。以下矩
形画像データ幅α＜バス幅Ｗb の場合を基準に説明す
る。
【００１６】まず、補助ハードウェア３０には入力側の
メモリ手段３１と出力側のメモリ手段３２が用意され
る。後に詳しく説明するように、入力側メモリ手段３１
に上記データ幅αの矩形画像データＩn が、また出力側
メモリ手段３２には後に説明する前回のシフト処理によ
ってオーバフロした桁上げデータＩ(n-1)2又は前回の論
理和処理によるバス幅Ｗb に満たない論理和データＩ(n
-1)3（〔(n-1) 〕は前回処理を表わす）が収納されてい
る。
メモリ手段３１と出力側のメモリ手段３２が用意され
る。後に詳しく説明するように、入力側メモリ手段３１
に上記データ幅αの矩形画像データＩn が、また出力側
メモリ手段３２には後に説明する前回のシフト処理によ
ってオーバフロした桁上げデータＩ(n-1)2又は前回の論
理和処理によるバス幅Ｗb に満たない論理和データＩ(n
-1)3（〔(n-1) 〕は前回処理を表わす）が収納されてい
る。
【００１７】この状態から入力側メモリ手段３１より矩
形画像データＩn をシフト手段３３に転送し、Ｓn ＝Ｓ
n -1＋α（Ｓn ：今回のシフト量、Ｓn -1：前回のシフ
ト量）〔ちなみに出力側メモリ３２に収納されているデ
ータＩ(n-1)2、又はデータＩ(n-1)3のビット数はＳn 〕
だけシフトする（図１(1))。
形画像データＩn をシフト手段３３に転送し、Ｓn ＝Ｓ
n -1＋α（Ｓn ：今回のシフト量、Ｓn -1：前回のシフ
ト量）〔ちなみに出力側メモリ３２に収納されているデ
ータＩ(n-1)2、又はデータＩ(n-1)3のビット数はＳn 〕
だけシフトする（図１(1))。
【００１８】この結果、Ｓn ＋α＞Ｗb となって、オー
バフローが生じる場合、上記シフト手段３３の出力の
中、バス幅Ｗb のシフトデータ（実質的にはＳn+1 〜Ｗ
b ビット迄が有効なデータ）Ｉn1が次段のＯＲ手段３４
に入力される（図１(2))。このＯＲ手段３４では、上記
出力側メモリ３２の出力データＩ(n-1)2又はＩ(n-1)3と
上記シフト手段３３の出力データＩn1との論理和がとら
れ、これによってバス幅Ｗb の矩形画像データＩn3が出
力される（図１(3))。ここで、出力矩形画像データＩn3
の中、下位ビット群を出力側メモリ３２より出力される
矩形画像データＩ(n-1)2又はＩ(n-1)3が、また上位のビ
ット群をシフト手段３３より出力される矩形画像データ
Ｉn1が占めることになる。
バフローが生じる場合、上記シフト手段３３の出力の
中、バス幅Ｗb のシフトデータ（実質的にはＳn+1 〜Ｗ
b ビット迄が有効なデータ）Ｉn1が次段のＯＲ手段３４
に入力される（図１(2))。このＯＲ手段３４では、上記
出力側メモリ３２の出力データＩ(n-1)2又はＩ(n-1)3と
上記シフト手段３３の出力データＩn1との論理和がとら
れ、これによってバス幅Ｗb の矩形画像データＩn3が出
力される（図１(3))。ここで、出力矩形画像データＩn3
の中、下位ビット群を出力側メモリ３２より出力される
矩形画像データＩ(n-1)2又はＩ(n-1)3が、また上位のビ
ット群をシフト手段３３より出力される矩形画像データ
Ｉn1が占めることになる。
【００１９】一方、上記シフト手段３３でバス幅Ｗb を
オーバフローしたＳn ＋α−Ｗb ビットの桁上げデータ
Ｉn2が入力側メモリ手段３１を介して、出力側メモリ３
２に収納され、次の矩形画像データＩn+1の一部との論
理和処理を待つことになる（図１(2')) 。
オーバフローしたＳn ＋α−Ｗb ビットの桁上げデータ
Ｉn2が入力側メモリ手段３１を介して、出力側メモリ３
２に収納され、次の矩形画像データＩn+1の一部との論
理和処理を待つことになる（図１(2')) 。
【００２０】上記シフト処理の結果、得られるＳn ＋α
ビットの矩形画像データが、バス幅Ｗb に満たないと
き、当然のことながら上記出力側のメモリ手段３２に収
納されているＳn ビットとシフト手段３３に収納されて
いるαビットのデータがＯＲ手段３４で論理和されて
も、ビット数がＷb に達しないことになる。このとき
は、該ＯＲ手段３３の出力する矩形画像データＩn3が出
力側メモリ手段３２に転送され、次の矩形画像データＩ
n +1の一部との論理和処理を待つことになる（図１
(3')) 。
ビットの矩形画像データが、バス幅Ｗb に満たないと
き、当然のことながら上記出力側のメモリ手段３２に収
納されているＳn ビットとシフト手段３３に収納されて
いるαビットのデータがＯＲ手段３４で論理和されて
も、ビット数がＷb に達しないことになる。このとき
は、該ＯＲ手段３３の出力する矩形画像データＩn3が出
力側メモリ手段３２に転送され、次の矩形画像データＩ
n +1の一部との論理和処理を待つことになる（図１
(3')) 。
【００２１】尚、初期状態すなわち、動作の最初の状
態、あるいは上記シフト手段３３でオーバフローが発生
せず、しかもバス幅Ｗb を満たした状態となった直後で
は、入力側メモリ手段３１と出力側メモリ手段３２とと
もに空の状態が発生する。この時は上記の出力側メモリ
手段３２に収納された処理の対象となる矩形画像データ
はフォントメモリ１０より得られた矩形画像データＩn-
1 となり、このとき入力側メモリ３１に収納されている
矩形画像データＩn との間で、上記の処理がなされる。
態、あるいは上記シフト手段３３でオーバフローが発生
せず、しかもバス幅Ｗb を満たした状態となった直後で
は、入力側メモリ手段３１と出力側メモリ手段３２とと
もに空の状態が発生する。この時は上記の出力側メモリ
手段３２に収納された処理の対象となる矩形画像データ
はフォントメモリ１０より得られた矩形画像データＩn-
1 となり、このとき入力側メモリ３１に収納されている
矩形画像データＩn との間で、上記の処理がなされる。
【００２２】
【発明の実施の形態】図２は本発明を実施するシステム
の概要を示し、図３は上記図２のシステムの全体フロー
図、図４は図２に使用されている補助ハードウェアの更
に詳しい機能ブロック図、図５は上記図４を用いた本発
明のフロー図、図６、図７、図８は本発明の入力、中間
処理、出力の関係を示すフロー図、図９はビットマップ
メモリ内でのデータ展開状態を示すフロー図である。ま
た、図１５に示す場合と同様ビット数（幅）は図９上横
幅に表れることになる。
の概要を示し、図３は上記図２のシステムの全体フロー
図、図４は図２に使用されている補助ハードウェアの更
に詳しい機能ブロック図、図５は上記図４を用いた本発
明のフロー図、図６、図７、図８は本発明の入力、中間
処理、出力の関係を示すフロー図、図９はビットマップ
メモリ内でのデータ展開状態を示すフロー図である。ま
た、図１５に示す場合と同様ビット数（幅）は図９上横
幅に表れることになる。
【００２３】まず、ＣＰＵ１がフォントメモリ１０より
バス幅Ｗb のビット数でビット数αの矩形画像データＩ
n を読み出して、補助ハードウェア３０の入力側メモリ
手段３１に入力する。ここで、上記矩形画像データＩn
はＩ1 、Ｉ2 、Ｉ3 …の順で読み出されるものとし、説
明を簡略化するためにα＜Ｗb の場合、具体的にはＷb
＝８、α＝５の場合を例に以下の説明をする。
バス幅Ｗb のビット数でビット数αの矩形画像データＩ
n を読み出して、補助ハードウェア３０の入力側メモリ
手段３１に入力する。ここで、上記矩形画像データＩn
はＩ1 、Ｉ2 、Ｉ3 …の順で読み出されるものとし、説
明を簡略化するためにα＜Ｗb の場合、具体的にはＷb
＝８、α＝５の場合を例に以下の説明をする。
【００２４】まず、補助ハードウェア３０の上記入力側
メモリ手段３１の前段に置かれた入力セレクタＳ１は制
御手段５０の入力セレクタ制御部５２によって制御され
ており、図１１に示すように矩形画像データＩn がフォ
ントメモリ１０より読み出されるときはもちろん入力側
にＯＮになっている。また、出力セレクタＳ２も制御手
段５０の出力セレクタ制御部５３によって制御されてお
り、常時はメモリ手段３１側にＯＮになっている。
メモリ手段３１の前段に置かれた入力セレクタＳ１は制
御手段５０の入力セレクタ制御部５２によって制御され
ており、図１１に示すように矩形画像データＩn がフォ
ントメモリ１０より読み出されるときはもちろん入力側
にＯＮになっている。また、出力セレクタＳ２も制御手
段５０の出力セレクタ制御部５３によって制御されてお
り、常時はメモリ手段３１側にＯＮになっている。
【００２５】この状態で、まずフォントメモリ１０より
矩形画像データＩ1 が読み出されて、上記入力側メモリ
手段３１に収納される。（図５(a) 、図６(a))。次い
で、矩形画像データＩ2 が読み出されて、入力側メモリ
手段３１に収納されるとともに、上記矩形画像データＩ
1 は出力セレクタＳ２を介して出力側メモリ手段３２に
初期矩形画像データとして転送される（図３−ステップ
(11)、図５(b) 、図６(b))。
矩形画像データＩ1 が読み出されて、上記入力側メモリ
手段３１に収納される。（図５(a) 、図６(a))。次い
で、矩形画像データＩ2 が読み出されて、入力側メモリ
手段３１に収納されるとともに、上記矩形画像データＩ
1 は出力セレクタＳ２を介して出力側メモリ手段３２に
初期矩形画像データとして転送される（図３−ステップ
(11)、図５(b) 、図６(b))。
【００２６】この状態で出力側メモリ手段３２に収納さ
れているデータＩ1 をこのままビットマップメモリ２０
の矩形領域Ｊ1 に書き込んでも、該矩形領域Ｊ1 にはバ
ス幅Ｗb と矩形画像データ幅αの相違によってＷb −α
ビットの余白が出来ることになり、不都合である。そこ
で、上記余白Ｗb −αビットを埋める手順がとられる。
れているデータＩ1 をこのままビットマップメモリ２０
の矩形領域Ｊ1 に書き込んでも、該矩形領域Ｊ1 にはバ
ス幅Ｗb と矩形画像データ幅αの相違によってＷb −α
ビットの余白が出来ることになり、不都合である。そこ
で、上記余白Ｗb −αビットを埋める手順がとられる。
【００２７】すなわち、制御手段５０のシフト制御部５
１は図１０ステップＳ１２→Ｓ１３に示すように、出力
側メモリ手段３２と入力側メモリ手段３１に矩形画像デ
ータが収納されているか否かを検索し、出力側メモリ３
２に入力されている矩形画像データのビット数βをシフ
ト量Ｓn としてレジスタ５１ｒに設定する。
１は図１０ステップＳ１２→Ｓ１３に示すように、出力
側メモリ手段３２と入力側メモリ手段３１に矩形画像デ
ータが収納されているか否かを検索し、出力側メモリ３
２に入力されている矩形画像データのビット数βをシフ
ト量Ｓn としてレジスタ５１ｒに設定する。
【００２８】一般に、シフト量Ｓn （＝β）はＳn ＝Ｓ
n -1＋αで与えられるが、この場合（ｎ＝２の場合）、
前回のシフト量Ｓn -1＝Ｓ1 は０となる。従って、レジ
スタ５１ｒには初期シフト量として、上記出力側メモリ
手段３２に収納されている矩形画像データＩ1 のデータ
数α＝５が初期設定される（図１０−ステップＳ１
４）。この状態で、入力側メモリ手段３１に収納された
矩形画像データＩ2 がシフト手段３３に転送され、上記
シフト量の初期値αのビット数だけバス幅方向にシフト
処理される（図３−ステップ(12)、図９(b1)) 。
n -1＋αで与えられるが、この場合（ｎ＝２の場合）、
前回のシフト量Ｓn -1＝Ｓ1 は０となる。従って、レジ
スタ５１ｒには初期シフト量として、上記出力側メモリ
手段３２に収納されている矩形画像データＩ1 のデータ
数α＝５が初期設定される（図１０−ステップＳ１
４）。この状態で、入力側メモリ手段３１に収納された
矩形画像データＩ2 がシフト手段３３に転送され、上記
シフト量の初期値αのビット数だけバス幅方向にシフト
処理される（図３−ステップ(12)、図９(b1)) 。
【００２９】このシフト処理の結果得られるデータは、
バス幅Ｗb 迄のシフトデータＩn1とバス幅Ｗb をオーバ
フローした桁上げデータＩn2（この場合Ｉn1＝Ｉ21、Ｉ
n2＝Ｉ22）となる。ただし、上記シフトデータＩ21も桁
上げデータＩ22もＷb ビットのデータとして扱われる
が、現実にはシフトデータＩ21の有効なデータはＳn ＋
１（５＋１）ビット目からＷb （＝８）ビット目迄とな
り、また桁上げデータＩ 22中、有効なデータはＳn ＋α
−Ｗb ビット（この場合Ｓn ＝５、α＝５、Ｗb＝８）
迄となる。
バス幅Ｗb 迄のシフトデータＩn1とバス幅Ｗb をオーバ
フローした桁上げデータＩn2（この場合Ｉn1＝Ｉ21、Ｉ
n2＝Ｉ22）となる。ただし、上記シフトデータＩ21も桁
上げデータＩ22もＷb ビットのデータとして扱われる
が、現実にはシフトデータＩ21の有効なデータはＳn ＋
１（５＋１）ビット目からＷb （＝８）ビット目迄とな
り、また桁上げデータＩ 22中、有効なデータはＳn ＋α
−Ｗb ビット（この場合Ｓn ＝５、α＝５、Ｗb＝８）
迄となる。
【００３０】上記シフト手段３３でのシフト処理の結
果、得られたシフトデータＩn1（この場合Ｉ21）は次段
のＯＲ手段３４に入力され、上記出力側メモリ手段３２
に収納されている矩形画像データＩn -1（＝Ｉ1)との論
理和がとられる。出力セレクト制御部５３はＯＲ手段３
４に収納されたデータがバス幅Ｗb になっているとき、
出力レディ信号をＯＮにし、ＯＲ手段３４を開く（図１
２−ステップＳ３１〜Ｓ３４）。この結果、出力側メモ
リ手段３２よりの矩形画像データＩn -1（＝Ｉ1)が下位
のビット群を構成し、またシフト手段３３よりのシフト
データＩn1（＝Ｉ 21）が上位のビット群を構成する矩形
画像データＩn3（＝Ｉ23）がＯＲ手段３４より出力さ
れ、ビットマップメモリ２０に入力される（図３−ステ
ップ(12)、図５(c))。これによってビットマップメモリ
２０上の矩形領域Ｊ1 に余白なく矩形画像データが書き
込まれたことになる（図３−ステップ(13)、図９(b3))
。
果、得られたシフトデータＩn1（この場合Ｉ21）は次段
のＯＲ手段３４に入力され、上記出力側メモリ手段３２
に収納されている矩形画像データＩn -1（＝Ｉ1)との論
理和がとられる。出力セレクト制御部５３はＯＲ手段３
４に収納されたデータがバス幅Ｗb になっているとき、
出力レディ信号をＯＮにし、ＯＲ手段３４を開く（図１
２−ステップＳ３１〜Ｓ３４）。この結果、出力側メモ
リ手段３２よりの矩形画像データＩn -1（＝Ｉ1)が下位
のビット群を構成し、またシフト手段３３よりのシフト
データＩn1（＝Ｉ 21）が上位のビット群を構成する矩形
画像データＩn3（＝Ｉ23）がＯＲ手段３４より出力さ
れ、ビットマップメモリ２０に入力される（図３−ステ
ップ(12)、図５(c))。これによってビットマップメモリ
２０上の矩形領域Ｊ1 に余白なく矩形画像データが書き
込まれたことになる（図３−ステップ(13)、図９(b3))
。
【００３１】尚、ここでは出力側メモリ３２に保持され
ている矩形画像データはＩ1 であるが、一般的には以下
の記述より明らかなように、前回のシフト処理による桁
上げデータＩ(n-1)2、又は前回の論理和処理によるバス
幅Ｗb に満たないデータＩ(n -1)3となる。
ている矩形画像データはＩ1 であるが、一般的には以下
の記述より明らかなように、前回のシフト処理による桁
上げデータＩ(n-1)2、又は前回の論理和処理によるバス
幅Ｗb に満たないデータＩ(n -1)3となる。
【００３２】一方、入力セレクタ制御部５２は図１１に
示すように、フォントメモリ１０よりの矩形画像データ
Ｉn が入力状態でない場合はシフト手段３３側にＯＮに
なっている。従って、上記シフト手段３３で矩形画像デ
ータＩ2 がシフトされた結果、生成された桁上げデータ
Ｉ22が入力側メモリ手段３１に入力セレクタＳ１を介し
て転送される（図５(c) 、図６(b) →(c))。
示すように、フォントメモリ１０よりの矩形画像データ
Ｉn が入力状態でない場合はシフト手段３３側にＯＮに
なっている。従って、上記シフト手段３３で矩形画像デ
ータＩ2 がシフトされた結果、生成された桁上げデータ
Ｉ22が入力側メモリ手段３１に入力セレクタＳ１を介し
て転送される（図５(c) 、図６(b) →(c))。
【００３３】この後、３番目の矩形画像データＩ3 が入
力側メモリ手段３１に入力されるとともに、上記桁上げ
データＩ22が出力側メモリ手段３２に転送される（図５
(d))。これによってシフト制御部５１が出力側メモリ手
段３２のビット数β＝Ｓn(Ｓn=Ｓn-1＋α) をシフト量
として、レジスタ５１ｒに設定する（図１０−ステップ
Ｓ１２→Ｓ１３→Ｓ１４）。
力側メモリ手段３１に入力されるとともに、上記桁上げ
データＩ22が出力側メモリ手段３２に転送される（図５
(d))。これによってシフト制御部５１が出力側メモリ手
段３２のビット数β＝Ｓn(Ｓn=Ｓn-1＋α) をシフト量
として、レジスタ５１ｒに設定する（図１０−ステップ
Ｓ１２→Ｓ１３→Ｓ１４）。
【００３４】次いで、上記と同様入力側メモリ手段３１
に収納されている矩形画像データＩ 3 が上記シフト量Ｓ
n （この場合、ｎ＝３、Ｓ3 ＝Ｓ2 ＋α＝５＋５＝２）
シフトされ、シフトデータＩ31（図９(c1)）と桁上げデ
ータＩ32（下記のように実際には生成されない）とより
なるデータを得る。
に収納されている矩形画像データＩ 3 が上記シフト量Ｓ
n （この場合、ｎ＝３、Ｓ3 ＝Ｓ2 ＋α＝５＋５＝２）
シフトされ、シフトデータＩ31（図９(c1)）と桁上げデ
ータＩ32（下記のように実際には生成されない）とより
なるデータを得る。
【００３５】ここで、シフトデータＩ31はＯＲ手段３４
に入力され、該ＯＲ手段３４で出力側メモリ手段３３に
収納された上記データＩ22と、当該データＩ31が論理和
され、論理和データＩ33を得る（図６(c))。
に入力され、該ＯＲ手段３４で出力側メモリ手段３３に
収納された上記データＩ22と、当該データＩ31が論理和
され、論理和データＩ33を得る（図６(c))。
【００３６】一方、上記２ビットのシフトの結果、最大
ビットＳn ＋αは２＋５＝７となって、シフト手段３３
では桁上げはないことになり、上記桁上げデータＩ32は
生成されないことになる。従ってここでは、シフト手段
３３より出力側メモリ３１への転送はないことになる。
ビットＳn ＋αは２＋５＝７となって、シフト手段３３
では桁上げはないことになり、上記桁上げデータＩ32は
生成されないことになる。従ってここでは、シフト手段
３３より出力側メモリ３１への転送はないことになる。
【００３７】また、当然のことながら出力側メモリ３２
の出力データＩ(n-1)2（＝Ｉ22）と、上記シフトデータ
Ｉn1（＝Ｉ31）とのＯＲ手段３４での論理和処理の結
果、得られるデータＩn3（＝Ｉ33）もバス幅Ｗb に満た
ないことになる（図６(c) 、図９(c2)) 。従って、この
矩形画像データＩ33をこのまま出力すると意図しない余
白が発生する。この場合図１２のステップＳ３１→Ｓ３
５に示すように、セレクト制御部５３が出力セレクタＳ
２をＯＲ手段３４側にＯＮとなり、上記論理和データＩ
33を出力セレクタＳ２を介して一旦出力側メモリ手段３
２に保持しておく（図５(e) 、図６(c) →(d))。
の出力データＩ(n-1)2（＝Ｉ22）と、上記シフトデータ
Ｉn1（＝Ｉ31）とのＯＲ手段３４での論理和処理の結
果、得られるデータＩn3（＝Ｉ33）もバス幅Ｗb に満た
ないことになる（図６(c) 、図９(c2)) 。従って、この
矩形画像データＩ33をこのまま出力すると意図しない余
白が発生する。この場合図１２のステップＳ３１→Ｓ３
５に示すように、セレクト制御部５３が出力セレクタＳ
２をＯＲ手段３４側にＯＮとなり、上記論理和データＩ
33を出力セレクタＳ２を介して一旦出力側メモリ手段３
２に保持しておく（図５(e) 、図６(c) →(d))。
【００３８】このとき、同時に新たな矩形画像データＩ
4 がフォントメモリ１０より入力側メモリ手段３１に読
み出されており（図５(e))、このデータＩ4 を次いでシ
フト手段３３に転送する。ここでは出力側メモリ手段３
２に収納されているデータＩ 33のビット数Ｓn ＝Ｓn -1
＋α（７＝２＋５）だけシフトされて、シフトデータＩ
41と桁上げデータＩ42とよりなるデータを得る（図６
(d))。シフトデータＩ41は前記のようにＯＲ手段３４に
入力されて、出力側メモリ手段３２で保持されている矩
形画像データＩ33との論理和がとられて矩形画像データ
Ｉ43となって出力される。
4 がフォントメモリ１０より入力側メモリ手段３１に読
み出されており（図５(e))、このデータＩ4 を次いでシ
フト手段３３に転送する。ここでは出力側メモリ手段３
２に収納されているデータＩ 33のビット数Ｓn ＝Ｓn -1
＋α（７＝２＋５）だけシフトされて、シフトデータＩ
41と桁上げデータＩ42とよりなるデータを得る（図６
(d))。シフトデータＩ41は前記のようにＯＲ手段３４に
入力されて、出力側メモリ手段３２で保持されている矩
形画像データＩ33との論理和がとられて矩形画像データ
Ｉ43となって出力される。
【００３９】一方、シフト手段３３でバス幅Ｗb よりオ
ーバした桁上げデータＩ42は入力側メモリ３１に転送さ
れ、以下同様の手続きが繰返されることになる。尚、図
１０ステップＳ１３→ステップＳ１１の初期化は出力側
メモリ３２に収納されたデータがない場合にレジスタ５
１ｒに零が設定される。この初期化が実行される場合と
しては、初期状態すなわち、動作の最初の状態、あるい
は上記シフト手段３３でオーバフローが発生せず、しか
もバス幅Ｗb を満たした状態となった直後となる。
ーバした桁上げデータＩ42は入力側メモリ３１に転送さ
れ、以下同様の手続きが繰返されることになる。尚、図
１０ステップＳ１３→ステップＳ１１の初期化は出力側
メモリ３２に収納されたデータがない場合にレジスタ５
１ｒに零が設定される。この初期化が実行される場合と
しては、初期状態すなわち、動作の最初の状態、あるい
は上記シフト手段３３でオーバフローが発生せず、しか
もバス幅Ｗb を満たした状態となった直後となる。
【００４０】尚、転送タイミングの関係上、上記の例で
桁上げデータＩn2は入力側メモリ手段３１を介して出力
側メモリ手段３２に保持され、直接シフト手段３３より
出力側メモリ３２には入力されない。すなわち、図５
(c) の前の段階では、出力側メモリ手段３２には未だ矩
形画像データＩn -1が残っているため、該出力側メモリ
３２の矩形画像データＩn -1とシフト手段３３のシフト
データＩn1との論理和データＩn3がＯＲ手段３４に出力
されると同時に、上記桁上げデータＩn2は一旦入力側メ
モリに転送され、次の矩形画像データＩn +1がフォント
メモリ１０より入力側メモリに転送されるときに出力側
メモリ手段３２に転送される。
桁上げデータＩn2は入力側メモリ手段３１を介して出力
側メモリ手段３２に保持され、直接シフト手段３３より
出力側メモリ３２には入力されない。すなわち、図５
(c) の前の段階では、出力側メモリ手段３２には未だ矩
形画像データＩn -1が残っているため、該出力側メモリ
３２の矩形画像データＩn -1とシフト手段３３のシフト
データＩn1との論理和データＩn3がＯＲ手段３４に出力
されると同時に、上記桁上げデータＩn2は一旦入力側メ
モリに転送され、次の矩形画像データＩn +1がフォント
メモリ１０より入力側メモリに転送されるときに出力側
メモリ手段３２に転送される。
【００４１】基本的には上記のような動作手順となる
が、更に別の例として矩形画像データのビット数αがバ
ス幅Ｗb （＝８）の半分（＝４）である場合を図７に示
す。この場合、図７に示すように２つの矩形画像データ
（Ｉ1、Ｉ2)、（Ｉ3、Ｉ4)…が入力される毎にＯＲ手段
３４によるＯＲ処理の結果、バス幅Ｗb の出力データを
得ることができる。
が、更に別の例として矩形画像データのビット数αがバ
ス幅Ｗb （＝８）の半分（＝４）である場合を図７に示
す。この場合、図７に示すように２つの矩形画像データ
（Ｉ1、Ｉ2)、（Ｉ3、Ｉ4)…が入力される毎にＯＲ手段
３４によるＯＲ処理の結果、バス幅Ｗb の出力データを
得ることができる。
【００４２】ここで、矩形画像データＩn のビット数α
はＷb ／２であるので、シフト手段３３でのシフト処理
の結果はバス幅Ｗb よりオーバフローすることはなく、
またＯＲ手段３４での論理和処理の結果、バス幅Ｗb に
満たない場合は生じない。従って、桁上げデータＩn2が
入力側メモリ３１を介して、出力側メモリ３２に保持さ
れることもなく、またバス幅Ｗb に満たない論理和デー
タＩn3が出力側メモリ３２に保持されることもないの
で、出力側メモリ３２は上記２つの矩形画像データが論
理和処理された後、一旦空の状態になり、図１０ステッ
プＳ１１に示すレジスタ５１ｒの初期化がなされ、その
後再び初期矩形画像データが入力される。この初期矩形
画像データによってレジスタ５１ｒに初期値（＝４）が
設定される（図７(b) →(c) 、(d) →(e) 参照）。
はＷb ／２であるので、シフト手段３３でのシフト処理
の結果はバス幅Ｗb よりオーバフローすることはなく、
またＯＲ手段３４での論理和処理の結果、バス幅Ｗb に
満たない場合は生じない。従って、桁上げデータＩn2が
入力側メモリ３１を介して、出力側メモリ３２に保持さ
れることもなく、またバス幅Ｗb に満たない論理和デー
タＩn3が出力側メモリ３２に保持されることもないの
で、出力側メモリ３２は上記２つの矩形画像データが論
理和処理された後、一旦空の状態になり、図１０ステッ
プＳ１１に示すレジスタ５１ｒの初期化がなされ、その
後再び初期矩形画像データが入力される。この初期矩形
画像データによってレジスタ５１ｒに初期値（＝４）が
設定される（図７(b) →(c) 、(d) →(e) 参照）。
【００４３】次いで、バス幅Ｗb より矩形画像データ幅
αが大きい場合の例、α＝ＮＷb ＋Ｍ（Ｎ≧１、Ｍ＜Ｗ
b ）を図８に示す。この場合も基本的には図６で説明し
た動作と変わりないが、図８(c) →(d) 、図８(e) →
(f) 等に示すように、Ｓn ＝Ｓn -1＋Ｍ0 （Ｍ0 ：Ｎ回
はＷb 、Ｎ＋１回目はＭ）〔但しＳ1 ＝０〕となる。
αが大きい場合の例、α＝ＮＷb ＋Ｍ（Ｎ≧１、Ｍ＜Ｗ
b ）を図８に示す。この場合も基本的には図６で説明し
た動作と変わりないが、図８(c) →(d) 、図８(e) →
(f) 等に示すように、Ｓn ＝Ｓn -1＋Ｍ0 （Ｍ0 ：Ｎ回
はＷb 、Ｎ＋１回目はＭ）〔但しＳ1 ＝０〕となる。
【００４４】上記の記述をまとめると、まず、通常の状
態では入力側メモリ手段３１に上記データ幅αの矩形画
像データＩn が、また出力側メモリ手段３２には、前回
のシフト処理によってオーバフローしたデータＩ(n-1)2
又は前回の論理和処理によるバス幅Ｗb に満たないデー
タＩ(n-1)3（〔n-1 〕は前回処理を表わす）が収納さ
れ、この入力側メモリ手段３１の矩形画像データＩn と
出力側メモリ３２に収納されているデータＩ(n-1)2、又
はＩ(n-1)3との間で上記の処理がなされる。
態では入力側メモリ手段３１に上記データ幅αの矩形画
像データＩn が、また出力側メモリ手段３２には、前回
のシフト処理によってオーバフローしたデータＩ(n-1)2
又は前回の論理和処理によるバス幅Ｗb に満たないデー
タＩ(n-1)3（〔n-1 〕は前回処理を表わす）が収納さ
れ、この入力側メモリ手段３１の矩形画像データＩn と
出力側メモリ３２に収納されているデータＩ(n-1)2、又
はＩ(n-1)3との間で上記の処理がなされる。
【００４５】初期状態すなわち、動作の最初の状態、あ
るいは上記シフト手段３３でオーバフローが発生せず、
しかもバス幅Ｗb を満たした状態となった直後では、入
力側メモリ手段３１と出力側メモリ手段３２が空の状態
が発生する。この時は上記の出力側メモリ手段３２に収
納された処理の対象となる矩形画像データはフォントメ
モリ１０より得られた矩形画像データＩn-1 となり、こ
の入力側メモリ３１に収納されている矩形画像データＩ
n との間で、上記の処理がなされる。
るいは上記シフト手段３３でオーバフローが発生せず、
しかもバス幅Ｗb を満たした状態となった直後では、入
力側メモリ手段３１と出力側メモリ手段３２が空の状態
が発生する。この時は上記の出力側メモリ手段３２に収
納された処理の対象となる矩形画像データはフォントメ
モリ１０より得られた矩形画像データＩn-1 となり、こ
の入力側メモリ３１に収納されている矩形画像データＩ
n との間で、上記の処理がなされる。
【００４６】
【発明の効果】以上説明したように本発明は、フォント
メモリより読み出した矩形画像データをバス幅のデータ
に形成してビットマップメモリに書き込むときにバス幅
に満たないデータが生成された場合、該データをビット
マップメモリに書き込まないで、一旦メモリ手段に保持
しておいて、次に入力された矩形画像データの一部又は
全部との論理和をとるようにしているので、ビットマッ
プメモリのアクセス回数が少なくなり、ＣＰＵの負荷を
軽減することができる。
メモリより読み出した矩形画像データをバス幅のデータ
に形成してビットマップメモリに書き込むときにバス幅
に満たないデータが生成された場合、該データをビット
マップメモリに書き込まないで、一旦メモリ手段に保持
しておいて、次に入力された矩形画像データの一部又は
全部との論理和をとるようにしているので、ビットマッ
プメモリのアクセス回数が少なくなり、ＣＰＵの負荷を
軽減することができる。
【図１】本発明の原理ブロック図である。
【図２】本発明のシステム概念図である。
【図３】本発明のシステムの動作手順を示すフロー図で
ある。
ある。
【図４】本発明の補助ハードウェアのブロック図であ
る。
る。
【図５】図４を用いた本発明のフロー図である。
【図６】本発明の入力、中間処理出力の関係を示すフロ
ー図である。
ー図である。
【図７】本発明の入力、中間処理出力の関係を示すフロ
ー図である。
ー図である。
【図８】本発明の入力、中間処理出力の関係を示すフロ
ー図である。（図９に続く）
ー図である。（図９に続く）
【図９】本発明の入力、中間処理出力の関係を示すフロ
ー図である。（図８より続く）
ー図である。（図８より続く）
【図１０】本発明のビットマップメモリへの展開図であ
る。
る。
【図１１】制御手段のシフト制御部の動作手順を示すフ
ロー図である。
ロー図である。
【図１２】制御手段の入力セレクタ制御部の動作手順を
示すフロー図である。
示すフロー図である。
【図１３】制御手段の出力セレクタ制御部の動作手順を
示すフロー図である。
示すフロー図である。
【図１４】従来例概念図である。
【図１５】従来例フロー図である。
【図１６】従来のビットマップメモリへの展開図であ
る。
る。
Ｉn 矩形画像データ １０ フォントメモリ ２０ ビットマップメモリ ３０ 補助ハードウエア ３１ 入力側メモリ手段 ３２ 出力側メモリ手段 ３３ シフト手段 ３４ ＯＲ手段
Claims (1)
- 【請求項１】 ビット数αの矩形画像データをデータバ
スと同じビット数Ｗb のビットマップメモリ上の矩形領
域に余白なく展開する矩形画像データ転送システムにお
いて、 入力側と出力側に配置された２つのメモリ手段と、 入力側メモリ手段に収納されたビット数αの矩形画像デ
ータに対して、出力側メモリ手段に収納された矩形画像
データのビット数だけシフト処理するシフト手段、 上記出力側メモリ手段の出力の矩形画像データと、上記
シフト手段によるシフトの結果のデータバスのビット数
Ｗb 以下のシフトデータとの論理和をとるＯＲ手段と、
よりなる矩形画像データ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7270288A JPH09114444A (ja) | 1995-10-18 | 1995-10-18 | 矩形画像データ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7270288A JPH09114444A (ja) | 1995-10-18 | 1995-10-18 | 矩形画像データ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09114444A true JPH09114444A (ja) | 1997-05-02 |
Family
ID=17484180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7270288A Withdrawn JPH09114444A (ja) | 1995-10-18 | 1995-10-18 | 矩形画像データ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09114444A (ja) |
-
1995
- 1995-10-18 JP JP7270288A patent/JPH09114444A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198341B1 (en) | Digital data processing circuit having a bit reverse function | |
| JPS6085680A (ja) | 画像処理方法 | |
| EP0239119B1 (en) | Information transferring method and apparatus of transferring information from one memory area to another memory area | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| EP0342022A2 (en) | Image data read out sytem in a digital image processing system | |
| JPH09114444A (ja) | 矩形画像データ転送システム | |
| JP3110041B2 (ja) | 画像情報処理装置 | |
| JP2924528B2 (ja) | ラベリング処理方法及びラベリング処理装置 | |
| JP3006946B2 (ja) | 印刷装置 | |
| JP3247441B2 (ja) | 画像処理装置 | |
| US4530070A (en) | Magnetic bubble memory device | |
| JP2889479B2 (ja) | ヒストグラム構築回路 | |
| JP2771350B2 (ja) | 画像処理装置 | |
| JP3340449B2 (ja) | ラインメモリ回路及び、データ格納方法 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JP2512252B2 (ja) | 画像拡大縮小装置 | |
| JPH09274653A (ja) | 画像拡大処理装置 | |
| JPS60263984A (ja) | ドツト・デ−タ展開方式 | |
| JPH05144259A (ja) | メモリ装置 | |
| JPS6150190A (ja) | 高速ビツトマツプ展開装置 | |
| JPH04225453A (ja) | データ処理装置 | |
| JPH02153763A (ja) | 画像入出力システム | |
| JPS62279449A (ja) | デ−タ転送装置 | |
| JPH06324862A (ja) | 演算用記憶装置 | |
| JPS63168785A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |