JPH088887A - フレームアライナ装置 - Google Patents
フレームアライナ装置Info
- Publication number
- JPH088887A JPH088887A JP6135552A JP13555294A JPH088887A JP H088887 A JPH088887 A JP H088887A JP 6135552 A JP6135552 A JP 6135552A JP 13555294 A JP13555294 A JP 13555294A JP H088887 A JPH088887 A JP H088887A
- Authority
- JP
- Japan
- Prior art keywords
- frame timing
- frame
- data
- timing
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 外部フレームタイミングから内部フレームタ
イミングへデータフレームの乗せ換えを行うエラスティ
ックストアとその制御回路を有するフレームアライナに
関して、データフレームの二度読み、紛失の発生を防止
しフレームアライナとしての信頼性を向上させることを
目的とする。 【構成】 外部フレームタイミングから内部フレームタ
イミングへデータの乗せ換えを行うエラスティックスト
ア２に対して、装置立ち上げ時はもとより、運用中に受
信データの正当性が一時的に失われるなどして、新たに
フレーム引き込みを行う場合にその都度、外部フレーム
タイミングと内部フレームタイミングを時間的間隔を一
定以上確保し、位相ジッタ等を吸収するよう構成した。
イミングへデータフレームの乗せ換えを行うエラスティ
ックストアとその制御回路を有するフレームアライナに
関して、データフレームの二度読み、紛失の発生を防止
しフレームアライナとしての信頼性を向上させることを
目的とする。 【構成】 外部フレームタイミングから内部フレームタ
イミングへデータの乗せ換えを行うエラスティックスト
ア２に対して、装置立ち上げ時はもとより、運用中に受
信データの正当性が一時的に失われるなどして、新たに
フレーム引き込みを行う場合にその都度、外部フレーム
タイミングと内部フレームタイミングを時間的間隔を一
定以上確保し、位相ジッタ等を吸収するよう構成した。
Description
【０００１】
【産業上の利用分野】本発明は、装置が受信したデータ
を伝送路上のフレームタイミングから、装置内のフレー
ムタイミングに乗せ変えるフレームアライナ装置に関す
る。
を伝送路上のフレームタイミングから、装置内のフレー
ムタイミングに乗せ変えるフレームアライナ装置に関す
る。
【０００２】
【従来の技術】従来のフレームアライナ装置について以
下に説明する。
下に説明する。
【０００３】従来のフレームアライナの構成例を図３に
示す。図中、１は可変段シフトレジスタ、２はエラステ
ィックストア、３はＡＮＤ回路、４は接近禁止範囲のセ
レクタである。外部より入力した受信データは可変段シ
フトレジスタ１の入力端子に入力され、ｎクロック遅延
されたデータと、外部フレームタイミングをエラスティ
ッククストア２へ入力する。可変段シフトレジスタ１の
出力はＡＮＤ回路３の出力によって遅延なしのデータ
か、ｎクロック遅延のデータかが選択される。ＡＮＤ回
路３へはシステムリセットとエラスティックストア２か
らのＡＬＭが入力される。システムリセットは装置の立
ち上げ時の入力される信号で、装置立ち上げ時は、”
０”、通常運用時は”１”となる信号である。セレクタ
４へはシステムリセットが入力され、装置立ち上げ時に
はｍ１、通常運用時にはｍ２の範囲の選択信号がエラス
ティックストア２へ出力される。ここで、ｍ１とｍ２は ｍ１＞ｍ２ という関係を持つ。エラスティックストア２は書込側と
読み出し側で独立したアドレスを持つメモリを有する。
このメモリは外部フレームタイミングＦＲＷを書込側の
リセット信号とし内部フレームタイミングＦＲＲを読み
出し側のリセット信号として使用し、書込パルスＦＤ
と、読み出しパルスＷＲの周期は同一である。また、エ
ラスティックストア２は外部フレームタイミングと内部
フレームタイミングの位相監視回路を内蔵しており、セ
レクタ４で選択された範囲内に、外部フレームタイミン
グと内部フレームタイミングが接近した場合にＡＬＭを
発する。
示す。図中、１は可変段シフトレジスタ、２はエラステ
ィックストア、３はＡＮＤ回路、４は接近禁止範囲のセ
レクタである。外部より入力した受信データは可変段シ
フトレジスタ１の入力端子に入力され、ｎクロック遅延
されたデータと、外部フレームタイミングをエラスティ
ッククストア２へ入力する。可変段シフトレジスタ１の
出力はＡＮＤ回路３の出力によって遅延なしのデータ
か、ｎクロック遅延のデータかが選択される。ＡＮＤ回
路３へはシステムリセットとエラスティックストア２か
らのＡＬＭが入力される。システムリセットは装置の立
ち上げ時の入力される信号で、装置立ち上げ時は、”
０”、通常運用時は”１”となる信号である。セレクタ
４へはシステムリセットが入力され、装置立ち上げ時に
はｍ１、通常運用時にはｍ２の範囲の選択信号がエラス
ティックストア２へ出力される。ここで、ｍ１とｍ２は ｍ１＞ｍ２ という関係を持つ。エラスティックストア２は書込側と
読み出し側で独立したアドレスを持つメモリを有する。
このメモリは外部フレームタイミングＦＲＷを書込側の
リセット信号とし内部フレームタイミングＦＲＲを読み
出し側のリセット信号として使用し、書込パルスＦＤ
と、読み出しパルスＷＲの周期は同一である。また、エ
ラスティックストア２は外部フレームタイミングと内部
フレームタイミングの位相監視回路を内蔵しており、セ
レクタ４で選択された範囲内に、外部フレームタイミン
グと内部フレームタイミングが接近した場合にＡＬＭを
発する。
【０００４】次に従来例の動作について以下に説明す
る。通常運用時のデータの乗せ換えの様子を図４に示
す。書込側は外部フレームタイミングＦＲＷによりアド
レスをリセットし、書込パルスＷＲでアドレスをインク
リメントしデータの書込を行う。また、読み出し側では
内部フレームタイミングＦＲＲにより、アドレスをリセ
ットし、読み出しパルスＲＤでアドレスをインクリメン
トしデータを読み出す。これらの動作によって、データ
の乗せ換えが可能となる。
る。通常運用時のデータの乗せ換えの様子を図４に示
す。書込側は外部フレームタイミングＦＲＷによりアド
レスをリセットし、書込パルスＷＲでアドレスをインク
リメントしデータの書込を行う。また、読み出し側では
内部フレームタイミングＦＲＲにより、アドレスをリセ
ットし、読み出しパルスＲＤでアドレスをインクリメン
トしデータを読み出す。これらの動作によって、データ
の乗せ換えが可能となる。
【０００５】ここで、外部フレームタイミングと内部フ
レームタイミングは完全に独立なために、外部フレーム
タイミングと内部フレームタイミングが接近した場合、
位相ジッタにより、データフレームの二度読みや紛失が
発生する。図５はこのようすを示す接近禁止範囲の無い
場合の動作の図である。図６は外部フレームタイミング
のシフト動作を示す図であり、図６に示すように、外部
フレームタイミングと内部フレームタイミングが規定の
時間的範囲Ｍより接近した場合、可変段シフトレジスタ
１の出力をｎクロック遅延データに切り替え、外部フレ
ームタイミングと内部フレームタイミングをシフトさせ
る。この時、ｎとＭの関係を ｎ＝２Ｍ＋２×（最大位相ジッタ） と設定することで、位相ジッタに影響されない時間的位
置にシフトすることが可能となり、データフレームの二
度読みや紛失の発生を防止することができる。
レームタイミングは完全に独立なために、外部フレーム
タイミングと内部フレームタイミングが接近した場合、
位相ジッタにより、データフレームの二度読みや紛失が
発生する。図５はこのようすを示す接近禁止範囲の無い
場合の動作の図である。図６は外部フレームタイミング
のシフト動作を示す図であり、図６に示すように、外部
フレームタイミングと内部フレームタイミングが規定の
時間的範囲Ｍより接近した場合、可変段シフトレジスタ
１の出力をｎクロック遅延データに切り替え、外部フレ
ームタイミングと内部フレームタイミングをシフトさせ
る。この時、ｎとＭの関係を ｎ＝２Ｍ＋２×（最大位相ジッタ） と設定することで、位相ジッタに影響されない時間的位
置にシフトすることが可能となり、データフレームの二
度読みや紛失の発生を防止することができる。
【０００６】また、装置立ち上げ時にかろうじて位相監
視回路でＡＬＭが出力されなかった場合でも図７の様に
位相ジッタによってデータフレームの二度読みや紛失が
発生する。そのため、図８のように接近禁止範囲Ｍを装
置立ち上げ時にはｍ１、通常時にはｍ２とし、ｍ１とｍ
２をの関係を、 ｍ１＞ｍ２＋（最大位相ジッタ） と設定することで、位相ジッタが発生した場合でも外部
フレームタイミングのシフトが発生せず、データフレー
ムの二度読みや紛失の発生を防止している。
視回路でＡＬＭが出力されなかった場合でも図７の様に
位相ジッタによってデータフレームの二度読みや紛失が
発生する。そのため、図８のように接近禁止範囲Ｍを装
置立ち上げ時にはｍ１、通常時にはｍ２とし、ｍ１とｍ
２をの関係を、 ｍ１＞ｍ２＋（最大位相ジッタ） と設定することで、位相ジッタが発生した場合でも外部
フレームタイミングのシフトが発生せず、データフレー
ムの二度読みや紛失の発生を防止している。
【０００７】上述のフレームアライナは、装置立ち上げ
後、正常に動作していれば、常に外部フレームタイミン
グと内部フレームタイミングが一定以上、離れているの
で問題はない。
後、正常に動作していれば、常に外部フレームタイミン
グと内部フレームタイミングが一定以上、離れているの
で問題はない。
【０００８】
【発明が解決しようとする課題】しかしながら、通常運
用時に伝送路上のデータに乱れが生じるなど、受信デー
タの状態により、新たにフレーム引き込みを行うような
場合、図９に示すように外部フレームタイミングと内部
フレームタイミングの間隔がｍ２よりもわずかに大きい
場合もあり得るため、その後、位相ジッタによりデータ
フレームの二度読みや紛失が発生し、フレームアライナ
としての信頼性が低いものとなる。
用時に伝送路上のデータに乱れが生じるなど、受信デー
タの状態により、新たにフレーム引き込みを行うような
場合、図９に示すように外部フレームタイミングと内部
フレームタイミングの間隔がｍ２よりもわずかに大きい
場合もあり得るため、その後、位相ジッタによりデータ
フレームの二度読みや紛失が発生し、フレームアライナ
としての信頼性が低いものとなる。
【０００９】本発明は、装置立ち上げ時だけでなく、何
らかの原因により新たにフレームの引き込みを開始する
必要が発生する度に、装置立ち上げ時と同様の動作を行
うことで外部フレームタイミングと内部フレームタイミ
ングの位相関係を的確に設定し、フレームアライナとし
ての信頼性の向上を図るものである。
らかの原因により新たにフレームの引き込みを開始する
必要が発生する度に、装置立ち上げ時と同様の動作を行
うことで外部フレームタイミングと内部フレームタイミ
ングの位相関係を的確に設定し、フレームアライナとし
ての信頼性の向上を図るものである。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するために、外部フレームタイミングから内部フレーム
タイミングへ乗り換えを行うエラスティックストアの外
部フレームタイミングと内部フレームタイミングの接近
を監視し、規定の接近禁止範囲内に接近した場合に外部
フレームタイミングをシフトさせるよう構成したフレー
ムアライナにおいて、外部からの受信データの正当性を
監視する回路を有し、装置立ち上げ時と、通常運用中に
伝送路上のデータの状態から新たにフレーム引き込みを
行う際に、接近禁止範囲の時間的幅を制御し、外部フレ
ームタイミングと内部フレームタイミングの時間的位置
を離すことを保証する。
するために、外部フレームタイミングから内部フレーム
タイミングへ乗り換えを行うエラスティックストアの外
部フレームタイミングと内部フレームタイミングの接近
を監視し、規定の接近禁止範囲内に接近した場合に外部
フレームタイミングをシフトさせるよう構成したフレー
ムアライナにおいて、外部からの受信データの正当性を
監視する回路を有し、装置立ち上げ時と、通常運用中に
伝送路上のデータの状態から新たにフレーム引き込みを
行う際に、接近禁止範囲の時間的幅を制御し、外部フレ
ームタイミングと内部フレームタイミングの時間的位置
を離すことを保証する。
【００１１】
【作用】したがって本発明は、通常運用時に何らかの原
因により、外部からのデータの正当性が失われた後、新
たにフレーム引き込む際に、外部フレームタイミングと
内部フレームタイミングの接近禁止範囲をｍ１に設定
し、その後ｍ１より時間的範囲の狭いｍ２に設定するこ
とで、通常運用中に、新たにフレーム引き込みを行う必
要が発生した場合でも、その都度、外部フレームタイミ
ングと内部フレームタイミングの時間的位置が適切に設
定され、データフレームタイミングと内部フレームタイ
ミングのデータフレームの二度読みや紛失を防止するこ
とが可能である。
因により、外部からのデータの正当性が失われた後、新
たにフレーム引き込む際に、外部フレームタイミングと
内部フレームタイミングの接近禁止範囲をｍ１に設定
し、その後ｍ１より時間的範囲の狭いｍ２に設定するこ
とで、通常運用中に、新たにフレーム引き込みを行う必
要が発生した場合でも、その都度、外部フレームタイミ
ングと内部フレームタイミングの時間的位置が適切に設
定され、データフレームタイミングと内部フレームタイ
ミングのデータフレームの二度読みや紛失を防止するこ
とが可能である。
【００１２】
【実施例】以下に本発明の実施例を説明する。図１は本
発明の実施例としてのフレームアライナの構成例であ
る。図中、可変段のシフトレジスタ１、エラスティック
ストア２、ＡＮＤ回路３、接近禁止範囲セレクタ４は従
来例と同様のものである。
発明の実施例としてのフレームアライナの構成例であ
る。図中、可変段のシフトレジスタ１、エラスティック
ストア２、ＡＮＤ回路３、接近禁止範囲セレクタ４は従
来例と同様のものである。
【００１３】相違点としては、受信データの正当性を監
視するデータ監視回路６を設け、その出力とシステムリ
セットとともに、ＯＲ回路５へ入力し装置立ち上げ時、
またはデータ監視回路で受信データの正当性がとれてい
ないと判断されたときに、接近禁止範囲セレクタ４で接
近禁止範囲をｍ１に選択するようにしたことである。
視するデータ監視回路６を設け、その出力とシステムリ
セットとともに、ＯＲ回路５へ入力し装置立ち上げ時、
またはデータ監視回路で受信データの正当性がとれてい
ないと判断されたときに、接近禁止範囲セレクタ４で接
近禁止範囲をｍ１に選択するようにしたことである。
【００１４】このようにしたことにより、図２に示すよ
うに、装置立ち上げから通常運用に入り、いったんデー
タの正当性がとれない状態になった後、新たにフレーム
の引き込みを開始するような場合でも、常にフレーム引
き込みを開始するときには、その都度、外部フレームタ
イミングと内部フレームタイミングの位相関係を位相ジ
ッタの影響を受けない時間的位置に設定することが可能
となる。
うに、装置立ち上げから通常運用に入り、いったんデー
タの正当性がとれない状態になった後、新たにフレーム
の引き込みを開始するような場合でも、常にフレーム引
き込みを開始するときには、その都度、外部フレームタ
イミングと内部フレームタイミングの位相関係を位相ジ
ッタの影響を受けない時間的位置に設定することが可能
となる。
【００１５】
【発明の効果】本発明により、装置立ち上げ時はもとよ
り、通常運用中に新たにフレーム引き込みを行う必要が
生じた時に、その都度、外部フレームタイミングと内部
フレームタイミングの位相関係が適切な位置に設定され
るため、データフレームの二度読みや紛失の発生が起こ
らず、フレームアライナとしての信頼性を向上すること
が可能である。
り、通常運用中に新たにフレーム引き込みを行う必要が
生じた時に、その都度、外部フレームタイミングと内部
フレームタイミングの位相関係が適切な位置に設定され
るため、データフレームの二度読みや紛失の発生が起こ
らず、フレームアライナとしての信頼性を向上すること
が可能である。
【図１】本発明によるフレームアライナ装置の構成図
【図２】本発明により改善された動作の動作説明図
【図３】従来のフレームアライナ装置の構成図
【図４】データフレームの乗せ変えの動作説明図
【図５】接近禁止範囲を設けないとき、発生する誤動作
の動作説明図
の動作説明図
【図６】外部フレームタイミングのシフトの動作説明図
【図７】接近禁止範囲を固定にしたとき、発生する誤動
作の動作説明図
作の動作説明図
【図８】接近禁止範囲ｍ１、ｍ２の関係図
【図９】従来例で発生する誤動作の動作説明図
１ 可変段シフトレジスタ ２ エラスティックストア ３ ＡＮＤ回路 ４ 接近禁止範囲セレクタ ５ ＯＲ回路 ６ データ監視回路
Claims (1)
- 【請求項１】 外部フレームタイミングから内部フレー
ムタイミングへデータの乗せ換えを行うエラスティック
スストアと、受信データ及び装置の状態から外部フレー
ムタイミングと内部フレームタイミングの接近を禁止す
る範囲の幅を変化させる選択回路と、可変段のシフトレ
ジスタと、外部からの受信データの正当性監視回路とを
備え、装置立ち上げ時と、伝送路上のデータの状態から
新たにフレーム引き込みを行う際に、前記外部フレーム
タイミングと内部フレームタイミングの位相関係を調整
することを特徴とするフレームアライナ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135552A JPH088887A (ja) | 1994-06-17 | 1994-06-17 | フレームアライナ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135552A JPH088887A (ja) | 1994-06-17 | 1994-06-17 | フレームアライナ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088887A true JPH088887A (ja) | 1996-01-12 |
Family
ID=15154467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135552A Pending JPH088887A (ja) | 1994-06-17 | 1994-06-17 | フレームアライナ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088887A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9512957B2 (en) | 2010-03-17 | 2016-12-06 | Roche Molecular Systems, Inc. | Analyzer assembly platform |
-
1994
- 1994-06-17 JP JP6135552A patent/JPH088887A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9512957B2 (en) | 2010-03-17 | 2016-12-06 | Roche Molecular Systems, Inc. | Analyzer assembly platform |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380206B2 (ja) | 内部クロック発生回路 | |
| US6314052B2 (en) | Delayed locked loop implementation in a synchronous dynamic random access memory | |
| US7786752B2 (en) | Memory systems, on-die termination (ODT) circuits, and method of ODT control | |
| US7554365B2 (en) | Glitch-free clock switching circuit | |
| KR20040050533A (ko) | 클락 지터의 영향을 감소시킬 수 있는 동기식 반도체메모리장치 | |
| US7046047B2 (en) | Clock switching circuit | |
| JPH088887A (ja) | フレームアライナ装置 | |
| US6907541B1 (en) | System for recovering received data with a reliable gapped clock signal after reading the data from memory using enable and local clock signals | |
| US6147527A (en) | Internal clock generator | |
| JP3148445B2 (ja) | マルチプレクサ回路 | |
| JPH10145230A (ja) | Ｐｌｌ回路 | |
| JP2665188B2 (ja) | バッファ回路 | |
| JPH1117669A (ja) | 位相同期回路 | |
| JP5072317B2 (ja) | メモリコントローラ | |
| JPH05152904A (ja) | 半導体装置 | |
| JP2005109955A (ja) | 非同期通信回路 | |
| JP2001244917A (ja) | 信号制御装置、伝送システム及び信号乗せ換え制御方法 | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| JP3001469B2 (ja) | 伝送路切替装置 | |
| JP2701741B2 (ja) | 二重化・一重化切替方式 | |
| JPH11306089A (ja) | エラスティックストアメモリの制御装置 | |
| JPH02248126A (ja) | フレームアライナ | |
| JPH04311120A (ja) | フレームアライナ回路 | |
| JPH06164646A (ja) | バッファメモリ容量不足検出回路 | |
| JPS62243446A (ja) | バツフアメモリ制御方式 |