JP2701741B2 - 二重化・一重化切替方式 - Google Patents
二重化・一重化切替方式Info
- Publication number
- JP2701741B2 JP2701741B2 JP6125150A JP12515094A JP2701741B2 JP 2701741 B2 JP2701741 B2 JP 2701741B2 JP 6125150 A JP6125150 A JP 6125150A JP 12515094 A JP12515094 A JP 12515094A JP 2701741 B2 JP2701741 B2 JP 2701741B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- data
- counter
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、二重化装置である上位
装置からの信号を一重化装置であるデジタルトランクの
ＤＴＩ（Ｄｉｇｉｔａｌ Ｔｒａｎｓｍｉｓｓｏｎ Ｉ
ｎｔｅｒｆａｃｅ）装置で切り替えてデジタル回線へ出
力する二重化・一重化切替方式に関する。
装置からの信号を一重化装置であるデジタルトランクの
ＤＴＩ（Ｄｉｇｉｔａｌ Ｔｒａｎｓｍｉｓｓｏｎ Ｉ
ｎｔｅｒｆａｃｅ）装置で切り替えてデジタル回線へ出
力する二重化・一重化切替方式に関する。
【０００２】
【従来の技術】一般に、運用系（ＡＣＴ系；０系）及び
予備系（ＳＢＹ系；１系）の２つの系を有するこの種の
上位装置では、ＤＴＩ装置に対し双方の系から同一の信
号を出力するようにしている。一方ＤＴＩ装置では、常
時は上位装置の運用系からの信号をデジタル回線へ出力
しているが、運用系に障害が発生したりすると、予備系
からの信号に切り替えてデジタル回線へ出力する。従来
は、この種の系切り替えのタイミングは、デジタル回線
側へのデータになるべく影響を与えないようなタイミン
グで切り替えを行っている。
予備系（ＳＢＹ系；１系）の２つの系を有するこの種の
上位装置では、ＤＴＩ装置に対し双方の系から同一の信
号を出力するようにしている。一方ＤＴＩ装置では、常
時は上位装置の運用系からの信号をデジタル回線へ出力
しているが、運用系に障害が発生したりすると、予備系
からの信号に切り替えてデジタル回線へ出力する。従来
は、この種の系切り替えのタイミングは、デジタル回線
側へのデータになるべく影響を与えないようなタイミン
グで切り替えを行っている。
【０００３】
【発明が解決しようとする課題】しかし、従来の系切り
替え方式では、２つの系からの信号の位相は異なること
から、系切替時にはデータの欠落やデータ化け等を完全
に防止することは不可能であり、したがって系切替時に
データの欠落等が生じない信頼性の高い切替装置が要望
されていた。
替え方式では、２つの系からの信号の位相は異なること
から、系切替時にはデータの欠落やデータ化け等を完全
に防止することは不可能であり、したがって系切替時に
データの欠落等が生じない信頼性の高い切替装置が要望
されていた。
【０００４】したがって本発明は、系切替時にデータの
欠落を防止し装置の信頼性を向上することを目的とす
る。
欠落を防止し装置の信頼性を向上することを目的とす
る。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、０系及び１系の２つの系を有する二
重化装置と、各系からの各データ信号を入力して何れか
一方の系からのデータ信号としてデジタル回線へ出力す
る一重化装置とを備え、二重化装置からの各データ信号
を一重化装置で切り替えて出力する場合、各データ信号
の中から系の運用状態をそれぞれ示す各アクト信号を抽
出する抽出手段と、抽出されたアクト信号が示す非運用
系からのフレームパルス信号を入力すると、フレームパ
ターンの挿入時間位置を示す上記フレームパルス信号の
中間時間位置で系切替信号を出力する系切替タイミング
部と、各系からのデータ信号及びクロック信号を系切替
信号に基づいて切り替えるセレクタ部と、セレクタ部に
より切り替えられたデータ信号に対し各系からのフレー
ムパルス信号に基づきフレームパターンを挿入するフレ
ームパターン挿入手段とを一重化装置に設けたものであ
る。また、系切替信号及び各系からのフレームパルス信
号に基づきカウンタロード信号を生成するカウンタ制御
部と、カウンタロード信号及び何れかの系からのクロッ
ク信号に基づき所定値を出力するカウンタと、セレクタ
部により切り替えられたデータ信号に対しカウンタの所
定値出力時にフレームパターンを挿入する手段とを一重
化装置に設けたものである。
るために本発明は、０系及び１系の２つの系を有する二
重化装置と、各系からの各データ信号を入力して何れか
一方の系からのデータ信号としてデジタル回線へ出力す
る一重化装置とを備え、二重化装置からの各データ信号
を一重化装置で切り替えて出力する場合、各データ信号
の中から系の運用状態をそれぞれ示す各アクト信号を抽
出する抽出手段と、抽出されたアクト信号が示す非運用
系からのフレームパルス信号を入力すると、フレームパ
ターンの挿入時間位置を示す上記フレームパルス信号の
中間時間位置で系切替信号を出力する系切替タイミング
部と、各系からのデータ信号及びクロック信号を系切替
信号に基づいて切り替えるセレクタ部と、セレクタ部に
より切り替えられたデータ信号に対し各系からのフレー
ムパルス信号に基づきフレームパターンを挿入するフレ
ームパターン挿入手段とを一重化装置に設けたものであ
る。また、系切替信号及び各系からのフレームパルス信
号に基づきカウンタロード信号を生成するカウンタ制御
部と、カウンタロード信号及び何れかの系からのクロッ
ク信号に基づき所定値を出力するカウンタと、セレクタ
部により切り替えられたデータ信号に対しカウンタの所
定値出力時にフレームパターンを挿入する手段とを一重
化装置に設けたものである。
【０００６】
【作用】二重化装置からの各データ信号を一重化装置で
切り替えて出力する場合、各データ信号の中から系の運
用状態をそれぞれ示す各アクト信号を抽出すると共に、
抽出された各アクト信号を比較しかつ各系からのフレー
ムパルス信号に基づき系切替信号を生成し、この系切替
信号によりデータ信号の切り替えを実施する。この結
果、データの切り替えは各フレームパルスによりデータ
が次のデータに切り替わる時間位置で切り替えられるこ
とになり、この時間位置はデータには無関係なフレーム
パターンが挿入される時間位置であることから、系切替
時にはデータの欠落等は発生せず、したがって信頼性の
高い系切替システムを実現することが可能になる。ま
た、系切替信号及び各系からのフレームパルス信号に基
づきカウンタロード信号を生成し、この生成されたカウ
ンタロード信号及び何れかの系からのクロック信号に基
づきカウンタが所定値を出力した時に、切り替えられた
データ信号に対しフレームパターンを挿入する。この結
果、一重化装置からデジタル回線へ出力されるデータ信
号に対して的確な時間位置にフレームパターンを付加す
ることができる。
切り替えて出力する場合、各データ信号の中から系の運
用状態をそれぞれ示す各アクト信号を抽出すると共に、
抽出された各アクト信号を比較しかつ各系からのフレー
ムパルス信号に基づき系切替信号を生成し、この系切替
信号によりデータ信号の切り替えを実施する。この結
果、データの切り替えは各フレームパルスによりデータ
が次のデータに切り替わる時間位置で切り替えられるこ
とになり、この時間位置はデータには無関係なフレーム
パターンが挿入される時間位置であることから、系切替
時にはデータの欠落等は発生せず、したがって信頼性の
高い系切替システムを実現することが可能になる。ま
た、系切替信号及び各系からのフレームパルス信号に基
づきカウンタロード信号を生成し、この生成されたカウ
ンタロード信号及び何れかの系からのクロック信号に基
づきカウンタが所定値を出力した時に、切り替えられた
データ信号に対しフレームパターンを挿入する。この結
果、一重化装置からデジタル回線へ出力されるデータ信
号に対して的確な時間位置にフレームパターンを付加す
ることができる。
【０００７】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
同図において、１は上位装置であり、０系装置１Ａ及び
１系装置１Ｂからなる二重化装置である。また、２は一
重化装置であるＤＴＩ装置であり、ＤＴＩ装置２は０系
装置１Ａ及び１系装置１Ｂの各装置からから出力される
データを入力して何れか一方の装置からのデータを選択
しデジタル回線Ｌへ出力する。
る。図１は本発明の一実施例を示すブロック図である。
同図において、１は上位装置であり、０系装置１Ａ及び
１系装置１Ｂからなる二重化装置である。また、２は一
重化装置であるＤＴＩ装置であり、ＤＴＩ装置２は０系
装置１Ａ及び１系装置１Ｂの各装置からから出力される
データを入力して何れか一方の装置からのデータを選択
しデジタル回線Ｌへ出力する。
【０００８】ここでＤＴＩ装置は、データ抜き取り回路
２１，２２、ＡＣＴ切替タイミング部２３、カウンタ制
御部２４、セレクタ２５，２６、内部動作用カウンタ２
７、フレームパターン発生部２８、及びデータ挿入回路
２９から構成される。
２１，２２、ＡＣＴ切替タイミング部２３、カウンタ制
御部２４、セレクタ２５，２６、内部動作用カウンタ２
７、フレームパターン発生部２８、及びデータ挿入回路
２９から構成される。
【０００９】即ち、データ抜き取り回路２１，２２は、
各々０系装置１Ａ及び１系装置１ＢからのデータＤＡＴ
Ａ０及びＤＡＴＡ１の中に多重化され各系の状態をそれ
ぞれ示す各アクト信号ＡＣＴ０，ＡＣＴ１を抽出するも
のである。また、ＡＣＴ切替タイミング部２３は、抽出
された各アクト信号ＡＣＴ０，ＡＣＴ１と、０系装置１
Ａ及び１系装置１ＢからのフレームパルスＦＰ０，ＦＰ
１とから系切替信号ＣＧを生成するものである。
各々０系装置１Ａ及び１系装置１ＢからのデータＤＡＴ
Ａ０及びＤＡＴＡ１の中に多重化され各系の状態をそれ
ぞれ示す各アクト信号ＡＣＴ０，ＡＣＴ１を抽出するも
のである。また、ＡＣＴ切替タイミング部２３は、抽出
された各アクト信号ＡＣＴ０，ＡＣＴ１と、０系装置１
Ａ及び１系装置１ＢからのフレームパルスＦＰ０，ＦＰ
１とから系切替信号ＣＧを生成するものである。
【００１０】また、セレクタ２５は、各々０系装置１Ａ
及び１系装置１ＢからのクロックＣＬＫ０及びＣＬＫ１
を系切替信号ＣＧに基づいて選択しクロックＣＬＫ２と
してデジタル回線Ｌへ出力するものである。また、セレ
クタ２６は、各々０系装置１Ａ及び１系装置１Ｂからの
データＤＡＴＡ０及びＤＡＴＡ１を系切替信号ＣＧに基
づいて選択しデジタル回線ＬへデータＤＡＴＡ２として
出力するものである。
及び１系装置１ＢからのクロックＣＬＫ０及びＣＬＫ１
を系切替信号ＣＧに基づいて選択しクロックＣＬＫ２と
してデジタル回線Ｌへ出力するものである。また、セレ
クタ２６は、各々０系装置１Ａ及び１系装置１Ｂからの
データＤＡＴＡ０及びＤＡＴＡ１を系切替信号ＣＧに基
づいて選択しデジタル回線ＬへデータＤＡＴＡ２として
出力するものである。
【００１１】また、カウンタ制御部２４は、０系装置１
Ａ及び１系装置１ＢからのフレームパルスＦＰ０及びＦ
Ｐ１と、ＡＣＴ切替タイミング部２３からの系切替信号
ＣＧとにより内部動作用カウンタ２７へのカウンタロー
ド信号ＬＤを生成するものである。また、内部動作用カ
ウンタ２７は、上述のカウンタロード信号ＬＤを入力す
ると、セレクタ２５からのクロックＣＬＫ２でその値を
「０」とするものである。また、フレームパターン発生
部２８は、内部動作用カウンタ２７の値が「０」の時に
動作してフレームパターンを生成するものである。そし
て生成されたフレームパターンは、データ挿入回路２９
により、セレクタ２６からデジタル回線Ｌへ出力される
データＤＡＴＡ２の中に挿入される。
Ａ及び１系装置１ＢからのフレームパルスＦＰ０及びＦ
Ｐ１と、ＡＣＴ切替タイミング部２３からの系切替信号
ＣＧとにより内部動作用カウンタ２７へのカウンタロー
ド信号ＬＤを生成するものである。また、内部動作用カ
ウンタ２７は、上述のカウンタロード信号ＬＤを入力す
ると、セレクタ２５からのクロックＣＬＫ２でその値を
「０」とするものである。また、フレームパターン発生
部２８は、内部動作用カウンタ２７の値が「０」の時に
動作してフレームパターンを生成するものである。そし
て生成されたフレームパターンは、データ挿入回路２９
により、セレクタ２６からデジタル回線Ｌへ出力される
データＤＡＴＡ２の中に挿入される。
【００１２】次に、以上のように構成されたＤＴＩ装置
の詳細な動作を図２のタイミングチャートに基づいて詳
細に説明する。０系装置１Ａからは、フレームパルスＦ
Ｐ０，クロックＣＬＫ０，データＤＡＴＡ０，アクト信
号ＡＣＴ０の各信号が、それぞれ図２の（ａ），
（ｂ），（ｃ），（ｄ）の各タイミングでＤＴＩ装置２
に入力されているものとする。また、１系装置１Ｂから
は、フレームパルスＦＰ１，クロックＣＬＫ１，データ
ＤＡＴＡ１，アクト信号ＡＣＴ１の各信号が、０系装置
１Ａからの各信号より遅れてそれぞれ図２の（ｅ），
（ｆ），（ｇ），（ｈ）の各タイミングでＤＴＩ装置２
に入力されているものとする。即ち、図２では、０系装
置１Ａからの各信号が先にＤＴＩ装置２へ伝達され、１
系装置１Ｂからの信号がこれに遅れてＤＴＩ装置２に伝
達される例を示している。
の詳細な動作を図２のタイミングチャートに基づいて詳
細に説明する。０系装置１Ａからは、フレームパルスＦ
Ｐ０，クロックＣＬＫ０，データＤＡＴＡ０，アクト信
号ＡＣＴ０の各信号が、それぞれ図２の（ａ），
（ｂ），（ｃ），（ｄ）の各タイミングでＤＴＩ装置２
に入力されているものとする。また、１系装置１Ｂから
は、フレームパルスＦＰ１，クロックＣＬＫ１，データ
ＤＡＴＡ１，アクト信号ＡＣＴ１の各信号が、０系装置
１Ａからの各信号より遅れてそれぞれ図２の（ｅ），
（ｆ），（ｇ），（ｈ）の各タイミングでＤＴＩ装置２
に入力されているものとする。即ち、図２では、０系装
置１Ａからの各信号が先にＤＴＩ装置２へ伝達され、１
系装置１Ｂからの信号がこれに遅れてＤＴＩ装置２に伝
達される例を示している。
【００１３】ところでＤＴＩ装置２は、常時は０系装置
１ＡからのデータＤＡＴＡ０をデジタル回線ＬへＤＡＴ
Ａ２として出力している。そして０系装置１Ａに障害等
が発生すると、１系装置１ＢからのデータＤＡＴＡ１を
データＤＡＴＡ２としてデジタル回線Ｌへ出力するが、
この際にはデータの欠落等が発生する。ここで、図２
（ｃ），（ｇ）のデータＤＡＴＡ０及びデータＤＡＴＡ
１に含まれるフレームパターン信号Ｆは、ＤＴＩ装置２
側で挿入されてデジタル回線Ｌへ出力されるものであ
り、したがって上位装置１側から見ればこの信号Ｆはデ
ータに無関係（Ｄｏｎ’ｔ Ｃａｒｅ）なビットであ
る。
１ＡからのデータＤＡＴＡ０をデジタル回線ＬへＤＡＴ
Ａ２として出力している。そして０系装置１Ａに障害等
が発生すると、１系装置１ＢからのデータＤＡＴＡ１を
データＤＡＴＡ２としてデジタル回線Ｌへ出力するが、
この際にはデータの欠落等が発生する。ここで、図２
（ｃ），（ｇ）のデータＤＡＴＡ０及びデータＤＡＴＡ
１に含まれるフレームパターン信号Ｆは、ＤＴＩ装置２
側で挿入されてデジタル回線Ｌへ出力されるものであ
り、したがって上位装置１側から見ればこの信号Ｆはデ
ータに無関係（Ｄｏｎ’ｔ Ｃａｒｅ）なビットであ
る。
【００１４】本発明では、このフレームパターン信号Ｆ
の時間位置に着目し、各系から入力するデータの切替タ
イミングをこの信号Ｆの時点に定め、系切替時のデータ
の欠落を防止できるようにする。即ち、まずデータ抜き
取り回路２１，２２では、各々０系装置１Ａ及び１系装
置１ＢからのデータＤＡＴＡ０，ＤＡＴＡ１に多重化さ
れている図２（ｄ），（ｈ）の各アクト信号ＡＣＴ０，
ＡＣＴ１を抽出しＡＣＴ切替タイミング部２３へ送る。
の時間位置に着目し、各系から入力するデータの切替タ
イミングをこの信号Ｆの時点に定め、系切替時のデータ
の欠落を防止できるようにする。即ち、まずデータ抜き
取り回路２１，２２では、各々０系装置１Ａ及び１系装
置１ＢからのデータＤＡＴＡ０，ＤＡＴＡ１に多重化さ
れている図２（ｄ），（ｈ）の各アクト信号ＡＣＴ０，
ＡＣＴ１を抽出しＡＣＴ切替タイミング部２３へ送る。
【００１５】この場合、ＡＣＴ切替タイミング部２３で
は、各アクト信号ＡＣＴ０，ＡＣＴ１を比較しフレーム
パルス信号ＦＰ０，ＦＰ１に基づき図２（ｉ）に示す系
切替信号ＣＧを生成する。即ち、図２の例では、０系装
置１Ａからのアクト信号ＡＣＴ０は「Ｌ」レベルであっ
て運用状態を示し、また、１系装置１Ｂからのアクト信
号ＡＣＴ１は「Ｈ」レベルであって非運用状態を示して
いることから、ＡＣＴ切替タイミング部２３は、非運用
状態にある装置のフレームパルスＦＰ１の中間時間位置
で系の切り替えを行う。この系切替信号ＣＧによりセレ
クタ２５は、図２（ｋ）に示すクロックＣＬＫ２をクロ
ックＣＬＫ０からクロックＣＬＫ１へ切り替える。ま
た、セレクタ２６は図２（ｌ）に示すデジタル回線Ｌへ
のデータＤＡＴＡ２をデータＤＡＴＡ０からデータＤＡ
ＴＡ１へ切り替える。
は、各アクト信号ＡＣＴ０，ＡＣＴ１を比較しフレーム
パルス信号ＦＰ０，ＦＰ１に基づき図２（ｉ）に示す系
切替信号ＣＧを生成する。即ち、図２の例では、０系装
置１Ａからのアクト信号ＡＣＴ０は「Ｌ」レベルであっ
て運用状態を示し、また、１系装置１Ｂからのアクト信
号ＡＣＴ１は「Ｈ」レベルであって非運用状態を示して
いることから、ＡＣＴ切替タイミング部２３は、非運用
状態にある装置のフレームパルスＦＰ１の中間時間位置
で系の切り替えを行う。この系切替信号ＣＧによりセレ
クタ２５は、図２（ｋ）に示すクロックＣＬＫ２をクロ
ックＣＬＫ０からクロックＣＬＫ１へ切り替える。ま
た、セレクタ２６は図２（ｌ）に示すデジタル回線Ｌへ
のデータＤＡＴＡ２をデータＤＡＴＡ０からデータＤＡ
ＴＡ１へ切り替える。
【００１６】このようにして、系の切替時にはＤＴＩ装
置２により生成される各フレームパターン信号Ｆの時間
位置で切り替えることが可能になるため、系切り替えの
際のデータの欠落を防止する。また、系切替時に各クロ
ック信号の割れや位相ズレによって上述の内部動作用カ
ウンタ２７が誤動作するため、カウンタ制御部２４では
内部動作用カウンタ２７へ与えるカウンタロード信号Ｌ
Ｄを次のように生成する。即ち、カウンタ制御部２４で
は、ＡＣＴ切替タイミング部２３からの系切替信号Ｃ
Ｇ、及びフレームパルスＦＰ０，ＦＰ１に基づき図２
（ｊ）に示す「Ｈ」レベルのカウンタロード信号ＬＤを
生成する。つまり、ＤＴＩ装置２に対し先に伝達された
フレームパルスＦＰ０により「Ｈ」レベルとなり、かつ
切り替えられる系からのフレームパルスＦＰ１で「Ｌ」
レベルとなるカウンタロード信号ＬＤを生成する。
置２により生成される各フレームパターン信号Ｆの時間
位置で切り替えることが可能になるため、系切り替えの
際のデータの欠落を防止する。また、系切替時に各クロ
ック信号の割れや位相ズレによって上述の内部動作用カ
ウンタ２７が誤動作するため、カウンタ制御部２４では
内部動作用カウンタ２７へ与えるカウンタロード信号Ｌ
Ｄを次のように生成する。即ち、カウンタ制御部２４で
は、ＡＣＴ切替タイミング部２３からの系切替信号Ｃ
Ｇ、及びフレームパルスＦＰ０，ＦＰ１に基づき図２
（ｊ）に示す「Ｈ」レベルのカウンタロード信号ＬＤを
生成する。つまり、ＤＴＩ装置２に対し先に伝達された
フレームパルスＦＰ０により「Ｈ」レベルとなり、かつ
切り替えられる系からのフレームパルスＦＰ１で「Ｌ」
レベルとなるカウンタロード信号ＬＤを生成する。
【００１７】このカウンタロード信号ＬＤは、内部動作
用カウンタ２７に送出される。内部動作用カウンタ２７
では、このカウンタロード信号ＬＤを入力すると、図２
（ｋ），（ｍ）に示すように、セレクタ２５から出力さ
れるクロックＣＬＫ２の立ち上がりでその値を「０」と
する。そして、次のクロックＣＬＫ２が立ち上がって
も、カウンタロード信号ＬＤは「Ｈ」レベルであるた
め、カウンタ値は「０」を保持している。その後、カウ
ンタロード信号ＬＤが「Ｌ」レベルとなって次のクロッ
クＣＬＫ２の立ち上がりでようやくカウンタ値は「１」
となる。ここでこの内部動作用カウンタ２７の値が
「０」を保持している間は、フレームパターン発生部２
８はフレームパターンを発生する。データ挿入回路２９
は、このフレームパターンをセレクタ２６からデジタル
回線Ｌへの図２（ｌ）に示すＤＡＴＡ２の中に挿入しデ
ジタル回線Ｌへ出力する。
用カウンタ２７に送出される。内部動作用カウンタ２７
では、このカウンタロード信号ＬＤを入力すると、図２
（ｋ），（ｍ）に示すように、セレクタ２５から出力さ
れるクロックＣＬＫ２の立ち上がりでその値を「０」と
する。そして、次のクロックＣＬＫ２が立ち上がって
も、カウンタロード信号ＬＤは「Ｈ」レベルであるた
め、カウンタ値は「０」を保持している。その後、カウ
ンタロード信号ＬＤが「Ｌ」レベルとなって次のクロッ
クＣＬＫ２の立ち上がりでようやくカウンタ値は「１」
となる。ここでこの内部動作用カウンタ２７の値が
「０」を保持している間は、フレームパターン発生部２
８はフレームパターンを発生する。データ挿入回路２９
は、このフレームパターンをセレクタ２６からデジタル
回線Ｌへの図２（ｌ）に示すＤＡＴＡ２の中に挿入しデ
ジタル回線Ｌへ出力する。
【００１８】このように、０系装置１Ａから１系装置１
Ｂへの系切り替えは、このＤＴＩ装置２でデジタルＤＡ
ＴＡ０，ＤＡＴＡ１中に挿入するフレームパターンの時
間位置で切り替えると共に、セレクタ２６からデジタル
回線ＬへのデータＤＡＴＡ２には、内部動作用カウンタ
２７の値が「０」の時点でフレームパターンを挿入する
ようにしたものである。この結果、系切り替え時にデー
タの欠落等を確実に防止できる。
Ｂへの系切り替えは、このＤＴＩ装置２でデジタルＤＡ
ＴＡ０，ＤＡＴＡ１中に挿入するフレームパターンの時
間位置で切り替えると共に、セレクタ２６からデジタル
回線ＬへのデータＤＡＴＡ２には、内部動作用カウンタ
２７の値が「０」の時点でフレームパターンを挿入する
ようにしたものである。この結果、系切り替え時にデー
タの欠落等を確実に防止できる。
【００１９】次に図３はＤＴＩ装置２の他の実施例動作
を示すタイミングチャートである。この例は、１系装置
１Ｂからの各信号が先にＤＴＩ装置へ伝達され、続いて
０系装置１Ａからの各信号がＤＴＩ装置２に伝達される
例である。このような場合においても、ＡＣＴ切替タイ
ミング部２３では、データＤＡＴＡ０，ＤＡＴＡ１中か
ら抽出された各アクト信号ＡＣＴ０，ＡＣＴ１を比較
し、フレームパルスＦＰ０，ＦＰ１に基づき、図２の例
と同様な図３（ｉ）に示す系切替信号ＣＧを生成する。
即ち、ＡＣＴ切替タイミング部２３は切り替えられる１
系装置１ＢからのフレームパルスＦＰ１の中間時点で系
切替信号ＣＧを発生し、系の切り替えを行う。
を示すタイミングチャートである。この例は、１系装置
１Ｂからの各信号が先にＤＴＩ装置へ伝達され、続いて
０系装置１Ａからの各信号がＤＴＩ装置２に伝達される
例である。このような場合においても、ＡＣＴ切替タイ
ミング部２３では、データＤＡＴＡ０，ＤＡＴＡ１中か
ら抽出された各アクト信号ＡＣＴ０，ＡＣＴ１を比較
し、フレームパルスＦＰ０，ＦＰ１に基づき、図２の例
と同様な図３（ｉ）に示す系切替信号ＣＧを生成する。
即ち、ＡＣＴ切替タイミング部２３は切り替えられる１
系装置１ＢからのフレームパルスＦＰ１の中間時点で系
切替信号ＣＧを発生し、系の切り替えを行う。
【００２０】そして、この系切替信号ＣＧ、及びフレー
ムパルスＦＰ０，ＦＰ１に基づきカウンタ制御部２４
は、図３（ｊ）に示す「Ｈ」レベルのカウンタロード信
号ＬＤを生成する。即ち、カウンタ制御部２４は、図２
の例と同様に、ＤＴＩ装置２に先に入力されたフレーム
パルスにより「Ｈ」レベルとなり、かつ切り替えられる
系からのフレームパルスで「Ｌ」レベルとなるカウンタ
ロード信号ＬＤを生成する。ここで内部動作用カウンタ
２７は「Ｈ」レベルのカウンタロード信号ＬＤを入力す
ると、図２の例と同様、クロック信号ＣＬＫ２の立ち上
がりでその値を「０」とする。そして、カウンタロード
信号ＬＤが「Ｌ」レベルとなると、次のクロックＣＬＫ
２の立ち上がりでその値を「１」とし、この間は、値
「０」を保持する。
ムパルスＦＰ０，ＦＰ１に基づきカウンタ制御部２４
は、図３（ｊ）に示す「Ｈ」レベルのカウンタロード信
号ＬＤを生成する。即ち、カウンタ制御部２４は、図２
の例と同様に、ＤＴＩ装置２に先に入力されたフレーム
パルスにより「Ｈ」レベルとなり、かつ切り替えられる
系からのフレームパルスで「Ｌ」レベルとなるカウンタ
ロード信号ＬＤを生成する。ここで内部動作用カウンタ
２７は「Ｈ」レベルのカウンタロード信号ＬＤを入力す
ると、図２の例と同様、クロック信号ＣＬＫ２の立ち上
がりでその値を「０」とする。そして、カウンタロード
信号ＬＤが「Ｌ」レベルとなると、次のクロックＣＬＫ
２の立ち上がりでその値を「１」とし、この間は、値
「０」を保持する。
【００２１】その後、図２の例と同様、内部動作用カウ
ンタ２７の値が「０」の間、フレームパターン発生部２
８によりフレームパターンが生成され、生成されたフレ
ームパターンは、データ挿入回路２９により、セレクタ
２６からデジタル回線Ｌへの図３（ｌ）に示すデータＤ
ＡＴＡ２中にフレームパターンＦとして挿入される。
ンタ２７の値が「０」の間、フレームパターン発生部２
８によりフレームパターンが生成され、生成されたフレ
ームパターンは、データ挿入回路２９により、セレクタ
２６からデジタル回線Ｌへの図３（ｌ）に示すデータＤ
ＡＴＡ２中にフレームパターンＦとして挿入される。
【００２２】
【発明の効果】以上説明したように本発明によれば、二
重化装置からの各データ信号を一重化装置で切り替えて
出力する場合、各データ信号の中から系の運用状態をそ
れぞれ示す各アクト信号を抽出すると共に、抽出された
各アクト信号を比較しかつ各系からのフレームパルス信
号に基づき系切替信号を生成し、この系切替信号により
データ信号の切り替えを実施するようにしたので、デー
タの切り替えは各フレームパルスによりデータが次のデ
ータに切り替わる時間位置で切り替えられることにな
り、この時間位置はデータには無関係なフレームパター
ンが挿入される時間位置であることから、系切替時には
データの欠落等は発生せず、したがって信頼性の高い系
切替システムを実現することが可能になる。また、系切
替信号及び各系からのフレームパルス信号に基づきカウ
ンタロード信号を生成し、この生成されたカウンタロー
ド信号及び何れかの系からのクロック信号に基づきカウ
ンタが所定値を出力した時に、切り替えられたデータ信
号に対しフレームパターンを挿入するようにしたので、
一重化装置からデジタル回線へ出力されるデータ信号に
対して的確な時間位置にフレームパターンを付加するこ
とができる。
重化装置からの各データ信号を一重化装置で切り替えて
出力する場合、各データ信号の中から系の運用状態をそ
れぞれ示す各アクト信号を抽出すると共に、抽出された
各アクト信号を比較しかつ各系からのフレームパルス信
号に基づき系切替信号を生成し、この系切替信号により
データ信号の切り替えを実施するようにしたので、デー
タの切り替えは各フレームパルスによりデータが次のデ
ータに切り替わる時間位置で切り替えられることにな
り、この時間位置はデータには無関係なフレームパター
ンが挿入される時間位置であることから、系切替時には
データの欠落等は発生せず、したがって信頼性の高い系
切替システムを実現することが可能になる。また、系切
替信号及び各系からのフレームパルス信号に基づきカウ
ンタロード信号を生成し、この生成されたカウンタロー
ド信号及び何れかの系からのクロック信号に基づきカウ
ンタが所定値を出力した時に、切り替えられたデータ信
号に対しフレームパターンを挿入するようにしたので、
一重化装置からデジタル回線へ出力されるデータ信号に
対して的確な時間位置にフレームパターンを付加するこ
とができる。
【図１】 本発明の一実施例を示すブロック図である。
【図２】 上記実施例装置の各部のタイミングを示すタ
イミングチャートである。
イミングチャートである。
【図３】 上記実施例装置の他のタイミング例を示すタ
イミングチャートである。
イミングチャートである。
１…上位装置、１Ａ…０系装置、１Ｂ…１系装置、２…
ＤＴＩ装置（一重化装置）、２１，２２…データ抜き取
り回路、２３…ＡＣＴ切替タイミング部、２４…カウン
タ制御部、２５，２６…セレクタ、２７…内部動作用カ
ウンタ、２８…フレームパターン発生部、２９…データ
挿入回路、Ｌ…デジタル回線。
ＤＴＩ装置（一重化装置）、２１，２２…データ抜き取
り回路、２３…ＡＣＴ切替タイミング部、２４…カウン
タ制御部、２５，２６…セレクタ、２７…内部動作用カ
ウンタ、２８…フレームパターン発生部、２９…データ
挿入回路、Ｌ…デジタル回線。
Claims (2)
- 【請求項１】 ０系及び１系の２つの系を有する二重化
装置と、各系からの各データ信号を入力して何れか一方
の系からのデータ信号を選択しデジタル回線へ出力する
一重化装置とを備え、前記二重化装置の各データ信号を
一重化装置で切り替えて出力する二重化・一重化切替方
式において、 各系から送信される各データ信号の中から系の運用状態
をそれぞれ示す各アクト信号を抽出する抽出手段と、抽
出されたアクト信号が示す非運用系からのフレームパル
ス信号を入力すると、フレームパターンの挿入時間位置
を示す前記フレームパルス信号の中間時間位置で系切替
信号を出力する系切替タイミング部と、各系からのデー
タ信号及びクロック信号を前記系切替信号に基づいて切
り替えるセレクタ部と、前記セレクタ部により切り替え
られたデータ信号に対し各系からのフレームパルス信号
に基づきフレームパターンを挿入するフレームパターン
挿入手段とを前記一重化装置に備え、切り替えられたデ
ータ信号を前記デジタル回線へ出力することを特徴とす
る二重化・一重化切替方式。 - 【請求項２】 請求項１記載の二重化・一重化切替方式
において、 前記系切替信号及び各系からのフレームパルス信号に基
づきカウンタロード信号を生成するカウンタ制御部と、
前記カウンタロード信号及び何れかの系からのクロック
信号に基づき所定値を出力するカウンタとを前記一重化
装置に備え、前記フレームパターン挿入手段は、前記セ
レクタ部により切り替えられたデータ信号に対し前記カ
ウンタの所定値出力時にフレームパターンを挿入するこ
とを特徴とする二重化・一重化切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125150A JP2701741B2 (ja) | 1994-06-07 | 1994-06-07 | 二重化・一重化切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125150A JP2701741B2 (ja) | 1994-06-07 | 1994-06-07 | 二重化・一重化切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07336337A JPH07336337A (ja) | 1995-12-22 |
| JP2701741B2 true JP2701741B2 (ja) | 1998-01-21 |
Family
ID=14903113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6125150A Expired - Fee Related JP2701741B2 (ja) | 1994-06-07 | 1994-06-07 | 二重化・一重化切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701741B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247142A (ja) * | 1985-04-25 | 1986-11-04 | Nec Corp | デジタル伝送路切換方式 |
| JPH04236531A (ja) * | 1991-01-18 | 1992-08-25 | Nec Corp | メッセージ通信ルート切替方式 |
| JPH04364621A (ja) * | 1991-06-12 | 1992-12-17 | Toshiba Corp | 信号伝送装置 |
-
1994
- 1994-06-07 JP JP6125150A patent/JP2701741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07336337A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701741B2 (ja) | 二重化・一重化切替方式 | |
| US9218030B2 (en) | Programming interface and method | |
| EP0910904B1 (en) | Arrangement and method relating to the handling of redundant signals and a telecommunications system comprising such | |
| US5701447A (en) | Method and apparatus for eliminating latch propagation delays in an alignment unit for use in a fractional bus architecture | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JP2702318B2 (ja) | セル位相乗換回路 | |
| JP3909169B2 (ja) | システムクロック同期装置 | |
| JPH08329000A (ja) | 情報処理装置 | |
| JP2645880B2 (ja) | システムクロック二重化方式 | |
| JP3106962B2 (ja) | データ伝送経路の識別情報生成システム | |
| JPH06252906A (ja) | 同期制御方式 | |
| JP2900878B2 (ja) | セルバッファ制御方式 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| KR100566983B1 (ko) | 이중화 보드의 동기클럭 제공 장치 및 그 방법 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JPH0656954B2 (ja) | タイミング信号発生装置の二重化切替方式 | |
| JP2758736B2 (ja) | セル位相乗換回路 | |
| JPH0837522A (ja) | 一重化装置 | |
| JPH10229390A (ja) | クロック中継方式 | |
| JPH04331521A (ja) | ディジタル通信処理装置 | |
| JPH0564495B2 (ja) | ||
| JP2002044058A (ja) | 冗長構成を有する伝送装置 | |
| JPH0774755A (ja) | Ａｔｍ通信システムにおける現用予備両系セル位相合せ装置 | |
| JPH10294722A (ja) | 伝送路切替システム | |
| JPH0325065B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |