JPH0864756A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH0864756A JPH0864756A JP6300915A JP30091594A JPH0864756A JP H0864756 A JPH0864756 A JP H0864756A JP 6300915 A JP6300915 A JP 6300915A JP 30091594 A JP30091594 A JP 30091594A JP H0864756 A JPH0864756 A JP H0864756A
- Authority
- JP
- Japan
- Prior art keywords
- passive element
- flip
- electronic device
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高性能、高信頼性で量産性が高い小型の電子
装置を提供する。 【構成】 リードフレーム１に接続したミキサーＩＣ２
と、高誘電率基板を用いた小型の９０°ハイブリッドカ
プラ３とを、リードフレーム１の外部端子１ａを露出し
て外装樹脂４で封止し一体化したものである。
装置を提供する。 【構成】 リードフレーム１に接続したミキサーＩＣ２
と、高誘電率基板を用いた小型の９０°ハイブリッドカ
プラ３とを、リードフレーム１の外部端子１ａを露出し
て外装樹脂４で封止し一体化したものである。
Description
【０００１】
【産業上の利用分野】本発明は、高周波回路に使用する
電子装置に関するものである。
電子装置に関するものである。
【０００２】
【従来の技術】従来の電子装置を図８及び図９に示す。
図８において、１１は表面に電極パターン（図示せず）
を形成したプリント配線基板であり、プリント配線基板
１１の表面に、半導体チップ等の能動素子をパッケージ
したＩＣ(Integrated Circuit)１２と、カプラ、コンデ
ンサ等の受動素子１３とが実装され、電極パターンによ
りＩＣ１２と受動素子１３とが接続されて、電子装置１
４が構成されている。
図８において、１１は表面に電極パターン（図示せず）
を形成したプリント配線基板であり、プリント配線基板
１１の表面に、半導体チップ等の能動素子をパッケージ
したＩＣ(Integrated Circuit)１２と、カプラ、コンデ
ンサ等の受動素子１３とが実装され、電極パターンによ
りＩＣ１２と受動素子１３とが接続されて、電子装置１
４が構成されている。
【０００３】また、図９において、２１はセラミック等
の多層基板であり、多層基板２１の内部には、カプラ、
コンデンサ等の受動素子（図示せず）が形成され、多層
基板２１の上面には、ＩＣ２２が実装されて、電子装置
２３が構成されている。
の多層基板であり、多層基板２１の内部には、カプラ、
コンデンサ等の受動素子（図示せず）が形成され、多層
基板２１の上面には、ＩＣ２２が実装されて、電子装置
２３が構成されている。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
電子装置１４においては、プリント配線基板１１の表面
に複数の部品が搭載されるため、広い表面積のプリント
配線基板１１が必要になり、装置全体の形状が大きくな
っていた。また、ＩＣ１２と受動素子１３との間が電極
パターンで接続されるため、寄生成分が高くなり高周波
特性を劣化させるとともに、消費電流が高くなってい
た。さらに、ＩＣ１２や受動素子１３をプリント配線基
板１１に個別に実装するため、実装時間が長くなり量産
性が低くなっていた。また、電子装置２３においては、
多層基板２１上にＩＣ２２が実装されるため、多層基板
２１はＩＣ２２よりさらに大型のものが必要になり、コ
ストが高くなっていた。
電子装置１４においては、プリント配線基板１１の表面
に複数の部品が搭載されるため、広い表面積のプリント
配線基板１１が必要になり、装置全体の形状が大きくな
っていた。また、ＩＣ１２と受動素子１３との間が電極
パターンで接続されるため、寄生成分が高くなり高周波
特性を劣化させるとともに、消費電流が高くなってい
た。さらに、ＩＣ１２や受動素子１３をプリント配線基
板１１に個別に実装するため、実装時間が長くなり量産
性が低くなっていた。また、電子装置２３においては、
多層基板２１上にＩＣ２２が実装されるため、多層基板
２１はＩＣ２２よりさらに大型のものが必要になり、コ
ストが高くなっていた。
【０００５】本発明は、このような問題を解消するため
になされたものであり、高性能、高信頼性で量産性が高
い小型の電子装置を提供することを目的とするものであ
る。
になされたものであり、高性能、高信頼性で量産性が高
い小型の電子装置を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、誘電体基板を用いた受動素子
と、該受動素子と接続した能動素子と、前記受動素子及
び能動素子と接続したリードフレームとを備え、前記受
動素子と前記能動素子と前記リードフレームの一部とを
外装樹脂により一体化したことを特徴とする。
めに、本発明においては、誘電体基板を用いた受動素子
と、該受動素子と接続した能動素子と、前記受動素子及
び能動素子と接続したリードフレームとを備え、前記受
動素子と前記能動素子と前記リードフレームの一部とを
外装樹脂により一体化したことを特徴とする。
【０００７】また、誘電体基板を用いた受動素子と、該
受動素子と接続した能動素子とをフリップチップとし、
前記受動素子と前記能動素子とをプリント配線基板上に
フリップチップマウンティングしたことを特徴とする。
受動素子と接続した能動素子とをフリップチップとし、
前記受動素子と前記能動素子とをプリント配線基板上に
フリップチップマウンティングしたことを特徴とする。
【０００８】また、誘電体基板を用いた受動素子と、該
受動素子と接続した能動素子とをフリップチップとし、
前記受動素子をプリント配線基板上にフリップチップマ
ウンティングし、前記能動素子を前記受動素子上にフリ
ップチップマウンティングしたことを特徴とする。
受動素子と接続した能動素子とをフリップチップとし、
前記受動素子をプリント配線基板上にフリップチップマ
ウンティングし、前記能動素子を前記受動素子上にフリ
ップチップマウンティングしたことを特徴とする。
【０００９】また、複数の前記能動素子それぞれに対応
した受動素子を一体化して形成した受動素子上に、複数
の前記能動素子をフリップチップマウンティングしたこ
とを特徴とする。
した受動素子を一体化して形成した受動素子上に、複数
の前記能動素子をフリップチップマウンティングしたこ
とを特徴とする。
【００１０】
【作用】上記の構成によれば、誘電体基板を用いた小型
の受動素子を用いることにより、受動素子と能動素子と
をリードフレーム上で外装樹脂内に一体にパッケージす
ることができる。そのため、プリント配線基板上の実装
面積を小さくすることができる。また、受動素子と能動
素子とが隣接して接続されるので、寄生成分が少なくな
り高周波特性が向上するとともに、消費電流が減少す
る。
の受動素子を用いることにより、受動素子と能動素子と
をリードフレーム上で外装樹脂内に一体にパッケージす
ることができる。そのため、プリント配線基板上の実装
面積を小さくすることができる。また、受動素子と能動
素子とが隣接して接続されるので、寄生成分が少なくな
り高周波特性が向上するとともに、消費電流が減少す
る。
【００１１】また、誘電体基板を用いた小型の受動素子
と、能動素子とをフリップチップとすることにより、受
動素子と能動素子とをプリント配線基板上にフリップチ
ップマウンティングすることができる。そのため、プリ
ント配線基板上の実装面積がさらに小さくなる。また、
受動素子と能動素子とがリードフレームの外部端子を介
することなく電極パターンに接続されるため、さらに寄
生成分が少なくなり高周波特性が向上するとともに、消
費電流が減少する。
と、能動素子とをフリップチップとすることにより、受
動素子と能動素子とをプリント配線基板上にフリップチ
ップマウンティングすることができる。そのため、プリ
ント配線基板上の実装面積がさらに小さくなる。また、
受動素子と能動素子とがリードフレームの外部端子を介
することなく電極パターンに接続されるため、さらに寄
生成分が少なくなり高周波特性が向上するとともに、消
費電流が減少する。
【００１２】また、能動素子を受動素子上にフリップチ
ップマウンティングすることにより、プリント配線基板
上の実装面積をさらに小さくすることができる。また、
受動素子と能動素子とがワイヤボンディングを介するこ
となく接続されるので、さらに寄生成分が少なくなり高
周波特性が向上するとともに、消費電流が減少する。ま
た、複数の能動素子それぞれに対応した受動素子を一体
化して形成した受動素子上に、複数の能動素子をフリッ
プチップマウンティングすることにより、プリント配線
基板上の実装面積をさらに小さくすることができる。ま
た、複数の受動素子を別々にプリント配線基板上に実装
する場合に比べて、配線部分が少なくなるため、さらに
寄生成分が少なくなり高周波特性が向上するとともに、
消費電流が減少する。
ップマウンティングすることにより、プリント配線基板
上の実装面積をさらに小さくすることができる。また、
受動素子と能動素子とがワイヤボンディングを介するこ
となく接続されるので、さらに寄生成分が少なくなり高
周波特性が向上するとともに、消費電流が減少する。ま
た、複数の能動素子それぞれに対応した受動素子を一体
化して形成した受動素子上に、複数の能動素子をフリッ
プチップマウンティングすることにより、プリント配線
基板上の実装面積をさらに小さくすることができる。ま
た、複数の受動素子を別々にプリント配線基板上に実装
する場合に比べて、配線部分が少なくなるため、さらに
寄生成分が少なくなり高周波特性が向上するとともに、
消費電流が減少する。
【００１３】
【実施例】以下、本発明による電子装置の実施例を図面
を用いて説明する。図１に、本発明の第１実施例による
電子装置として、例えば直交変調器の部分断面斜視図を
示す。図１において、１は複数の外部端子１ａを有する
リードフレームであり、リードフレーム１には、半導体
チップ等の能動素子によるミキサーＩＣ２、及びＭｇＴ
ｉＯ3 −ＣａＴｉＯ3 ，（Ｚｒ，Ｓｎ）ＴｉＯ4 等の組
成を持つ高誘電率のセラミック等からなる誘電体基板で
構成された受動素子である９０°ハイブリッドカプラ３
が搭載され、ミキサーＩＣ２と９０°ハイブリッドカプ
ラ３とリードフレーム１とが互いにワイヤーボンディン
グされている。そして、ミキサーＩＣ２と９０°ハイブ
リッドカプラ３とリードフレーム１とが、リードフレー
ム１の外部端子１ａを露出して、外装樹脂４により一体
化され、ミキサーＩＣ２と９０°ハイブリッドカプラ３
とが外装樹脂４の内部に封止されて、直交変調器５が構
成されている。
を用いて説明する。図１に、本発明の第１実施例による
電子装置として、例えば直交変調器の部分断面斜視図を
示す。図１において、１は複数の外部端子１ａを有する
リードフレームであり、リードフレーム１には、半導体
チップ等の能動素子によるミキサーＩＣ２、及びＭｇＴ
ｉＯ3 −ＣａＴｉＯ3 ，（Ｚｒ，Ｓｎ）ＴｉＯ4 等の組
成を持つ高誘電率のセラミック等からなる誘電体基板で
構成された受動素子である９０°ハイブリッドカプラ３
が搭載され、ミキサーＩＣ２と９０°ハイブリッドカプ
ラ３とリードフレーム１とが互いにワイヤーボンディン
グされている。そして、ミキサーＩＣ２と９０°ハイブ
リッドカプラ３とリードフレーム１とが、リードフレー
ム１の外部端子１ａを露出して、外装樹脂４により一体
化され、ミキサーＩＣ２と９０°ハイブリッドカプラ３
とが外装樹脂４の内部に封止されて、直交変調器５が構
成されている。
【００１４】このように構成された直交変調器５は、９
０°ハイブリッドカプラ３が高誘電率を持つ誘電体基板
で構成されているため、ミキサーＩＣ２と同じ程度の小
型サイズにすることができ、ミキサーＩＣ２と外装樹脂
４内に一体にパッケージすることができる。したがっ
て、ミキサーＩＣ２と９０°ハイブリッドカプラ３とを
隣接して接続することができ、寄生成分が少なくなり高
周波特性が向上するとともに、消費電流が減少する。ま
た、小型で量産性が高くなり信頼性も向上する。図２及
び図３に、本発明の第２実施例による電子装置として、
例えば第１実施例と同じく直交変調器５ａの斜視図及び
断面図を示す。図２及び図３において、２ａは半導体チ
ップ等の能動素子によるミキサーＩＣであり、３ａはＭ
ｇＴｉＯ 3 −ＣａＴｉＯ3 ，（Ｚｒ，Ｓｎ）ＴｉＯ4 等
の組成を持つ高誘電率のセラミック等からなる誘電体基
板で構成された受動素子である９０°ハイブリッドカプ
ラであって、２ａ，３ａはともにフリップチップとして
構成されている。
０°ハイブリッドカプラ３が高誘電率を持つ誘電体基板
で構成されているため、ミキサーＩＣ２と同じ程度の小
型サイズにすることができ、ミキサーＩＣ２と外装樹脂
４内に一体にパッケージすることができる。したがっ
て、ミキサーＩＣ２と９０°ハイブリッドカプラ３とを
隣接して接続することができ、寄生成分が少なくなり高
周波特性が向上するとともに、消費電流が減少する。ま
た、小型で量産性が高くなり信頼性も向上する。図２及
び図３に、本発明の第２実施例による電子装置として、
例えば第１実施例と同じく直交変調器５ａの斜視図及び
断面図を示す。図２及び図３において、２ａは半導体チ
ップ等の能動素子によるミキサーＩＣであり、３ａはＭ
ｇＴｉＯ 3 −ＣａＴｉＯ3 ，（Ｚｒ，Ｓｎ）ＴｉＯ4 等
の組成を持つ高誘電率のセラミック等からなる誘電体基
板で構成された受動素子である９０°ハイブリッドカプ
ラであって、２ａ，３ａはともにフリップチップとして
構成されている。
【００１５】ここで、フリップチップとは、周知のよう
にチップの裏面に半田バンプ，Ａｇ−Ｓｎバンプ等の接
続端子を持つチップのことで、プリント配線基板への実
装は、前記接続端子と前記プリント配線基板上に形成さ
れた電極パターンとを対向させて密着し、電気的に接続
させる（フリップチップマウンティングする）ことによ
って行うものである。図２及び図３においては、ミキサ
ーＩＣ２ａは接続端子２ｚにより、また９０°ハイブリ
ッドカプラ３ａは接続端子３ｚにより、プリント配線基
板１１ａ上にフリップチップマウンティングされ、ミキ
サーＩＣ２ａと９０°ハイブリッドカプラ３ａはワイヤ
６により互いにワイヤボンディングされている。
にチップの裏面に半田バンプ，Ａｇ−Ｓｎバンプ等の接
続端子を持つチップのことで、プリント配線基板への実
装は、前記接続端子と前記プリント配線基板上に形成さ
れた電極パターンとを対向させて密着し、電気的に接続
させる（フリップチップマウンティングする）ことによ
って行うものである。図２及び図３においては、ミキサ
ーＩＣ２ａは接続端子２ｚにより、また９０°ハイブリ
ッドカプラ３ａは接続端子３ｚにより、プリント配線基
板１１ａ上にフリップチップマウンティングされ、ミキ
サーＩＣ２ａと９０°ハイブリッドカプラ３ａはワイヤ
６により互いにワイヤボンディングされている。
【００１６】このように構成された直交変調器５ａは、
ミキサーＩＣ２ａと９０°ハイブリッドカプラ３ａとを
フリップチップとして構成することにより、プリント配
線基板１１ａ上に直接実装することができるので、リー
ドフレームが不必要となる。従って、さらにプリント配
線基板１１ａにおける実装面積を小さくすることがで
き、回路全体の集積度をあげることができる。また、ミ
キサーＩＣ２ａと９０°ハイブリッドカプラ３ａとが、
リードフレームの外部端子を介することなく電極パター
ンに接続されるため、さらに寄生成分が少なくなり高周
波特性が向上するとともに、消費電流が減少する。
ミキサーＩＣ２ａと９０°ハイブリッドカプラ３ａとを
フリップチップとして構成することにより、プリント配
線基板１１ａ上に直接実装することができるので、リー
ドフレームが不必要となる。従って、さらにプリント配
線基板１１ａにおける実装面積を小さくすることがで
き、回路全体の集積度をあげることができる。また、ミ
キサーＩＣ２ａと９０°ハイブリッドカプラ３ａとが、
リードフレームの外部端子を介することなく電極パター
ンに接続されるため、さらに寄生成分が少なくなり高周
波特性が向上するとともに、消費電流が減少する。
【００１７】図４及び図５に、本発明の第３実施例によ
る電子装置として、例えば第１，第２実施例と同じく直
交変調器５ｂの斜視図及び断面図を示す。なお、図２及
び図３と同一若しくは相当する部分には同じ符号を付し
てその説明を省略する。図４及び図５において、直交変
調器５ｂは、フリップチップとして構成された９０°ハ
イブリッドカプラ３ａをプリント配線基板１１ａ上にフ
リップチップマウンティングし、９０°ハイブリッドカ
プラ３ａの上面に、同じくフリップチップとして構成さ
れたミキサーＩＣ２ａをさらにフリップチップマウンテ
ィングしてなる。
る電子装置として、例えば第１，第２実施例と同じく直
交変調器５ｂの斜視図及び断面図を示す。なお、図２及
び図３と同一若しくは相当する部分には同じ符号を付し
てその説明を省略する。図４及び図５において、直交変
調器５ｂは、フリップチップとして構成された９０°ハ
イブリッドカプラ３ａをプリント配線基板１１ａ上にフ
リップチップマウンティングし、９０°ハイブリッドカ
プラ３ａの上面に、同じくフリップチップとして構成さ
れたミキサーＩＣ２ａをさらにフリップチップマウンテ
ィングしてなる。
【００１８】このように構成された直交変調器５ｂは、
９０°ハイブリッドカプラ３ａ上にミキサーＩＣ２ａを
フリップチップマウンティングすることにより、さらに
プリント配線基板１１ａにおける実装面積を小さくする
ことができ、回路全体の集積度をあげることができる。
また、９０°ハイブリッドカプラ３ａとミキサーＩＣ２
ａとが、電極パターンやワイヤボンディングを介するこ
となく接続されるので、さらに寄生成分が少なくなり高
周波特性が向上するとともに、消費電流が減少する。
９０°ハイブリッドカプラ３ａ上にミキサーＩＣ２ａを
フリップチップマウンティングすることにより、さらに
プリント配線基板１１ａにおける実装面積を小さくする
ことができ、回路全体の集積度をあげることができる。
また、９０°ハイブリッドカプラ３ａとミキサーＩＣ２
ａとが、電極パターンやワイヤボンディングを介するこ
となく接続されるので、さらに寄生成分が少なくなり高
周波特性が向上するとともに、消費電流が減少する。
【００１９】図６及び図７に、本発明の第４実施例によ
る電子装置として、直交変調器５ｃの断面図を示す。な
お、図４，図５と同一若しくは相当する部分には同じ符
号を付してその説明を省略する。図６及び図７におい
て、フリップチップとして構成された９０°ハイブリッ
ドカプラ３ｂをプリント配線基板１１ａ上にフリップチ
ップマウンティングし、同じくフリップチップとして構
成されたミキサーＩＣ２ｂ，２ｃを、９０°ハイブリッ
ドカプラ３ｂの上面にさらにフリップチップマウンティ
ングしてなる。ここで、９０°ハイブリッドカプラ３ｂ
は、ミキサーＩＣ２ｂ及び２ｃそれぞれに対応する９０
°ハイブリッドカプラを一体化して形成したものであ
る。また、２ｂｚ，２ｃｚ，３ｂｚは、それぞれミキサ
ーＩＣ２ｂ，ミキサーＩＣ２ｃ，９０°ハイブリッドカ
プラ３ｂの接続端子である。
る電子装置として、直交変調器５ｃの断面図を示す。な
お、図４，図５と同一若しくは相当する部分には同じ符
号を付してその説明を省略する。図６及び図７におい
て、フリップチップとして構成された９０°ハイブリッ
ドカプラ３ｂをプリント配線基板１１ａ上にフリップチ
ップマウンティングし、同じくフリップチップとして構
成されたミキサーＩＣ２ｂ，２ｃを、９０°ハイブリッ
ドカプラ３ｂの上面にさらにフリップチップマウンティ
ングしてなる。ここで、９０°ハイブリッドカプラ３ｂ
は、ミキサーＩＣ２ｂ及び２ｃそれぞれに対応する９０
°ハイブリッドカプラを一体化して形成したものであ
る。また、２ｂｚ，２ｃｚ，３ｂｚは、それぞれミキサ
ーＩＣ２ｂ，ミキサーＩＣ２ｃ，９０°ハイブリッドカ
プラ３ｂの接続端子である。
【００２０】このように構成された直交変調器５ｃは、
ミキサーＩＣ２ｂ及び２ｃに対応するそれぞれの９０°
ハイブリッドカプラを一体化して形成した９０°ハイブ
リッドカプラ３ｂの上面に、ミキサーＩＣ２ｂ，２ｃを
フリップチップマウンティングすることにより、２個の
直交変調器を一体化することができるので、２個の直交
変調器をプリント配線基板１１ａ上に別々にフリップチ
ップマウンティングする場合に比べて、さらに実装面積
を小さくすることができ、回路全体の集積度をあげるこ
とができる。また、複数の９０°ハイブリッドカプラを
別々にプリント配線基板上に実装する場合に比べて、配
線部分が少なくなるため、さらに寄生成分が少なくなり
高周波特性が向上するとともに、消費電流が減少する。
ミキサーＩＣ２ｂ及び２ｃに対応するそれぞれの９０°
ハイブリッドカプラを一体化して形成した９０°ハイブ
リッドカプラ３ｂの上面に、ミキサーＩＣ２ｂ，２ｃを
フリップチップマウンティングすることにより、２個の
直交変調器を一体化することができるので、２個の直交
変調器をプリント配線基板１１ａ上に別々にフリップチ
ップマウンティングする場合に比べて、さらに実装面積
を小さくすることができ、回路全体の集積度をあげるこ
とができる。また、複数の９０°ハイブリッドカプラを
別々にプリント配線基板上に実装する場合に比べて、配
線部分が少なくなるため、さらに寄生成分が少なくなり
高周波特性が向上するとともに、消費電流が減少する。
【００２１】なお、本発明の第４実施例においては、２
個の直交変調器を一体化することについて述べたが、９
０°ハイブリッドカプラ３ｂを、より多くのミキサーＩ
Ｃそれぞれに対応する９０°ハイブリッドカプラを一体
化して形成したものとし、前記のより多くのミキサーＩ
Ｃを９０°ハイブリッドカプラ３ｂ上にフリップチップ
マウンティングすることにより、より多くの直交変調器
を一体化することが可能である。
個の直交変調器を一体化することについて述べたが、９
０°ハイブリッドカプラ３ｂを、より多くのミキサーＩ
Ｃそれぞれに対応する９０°ハイブリッドカプラを一体
化して形成したものとし、前記のより多くのミキサーＩ
Ｃを９０°ハイブリッドカプラ３ｂ上にフリップチップ
マウンティングすることにより、より多くの直交変調器
を一体化することが可能である。
【００２２】
【発明の効果】以上説明したように、本発明にかかる電
子装置によれば、受動素子が高誘電率を持つ誘電体基板
で構成されているため、能動素子と同じ程度の小型サイ
ズにすることができ、受動素子と能動素子とをリードフ
レーム上で外装樹脂内に一体にパッケージすることがで
きる。そのため、プリント配線基板上の実装面積を小さ
くすることができる。また、受動素子と能動素子とが隣
接して接続されるので、寄生成分が少なくなり高周波特
性が向上するとともに、消費電流が減少する。また、小
型で量産性が高くなり信頼性も向上する。
子装置によれば、受動素子が高誘電率を持つ誘電体基板
で構成されているため、能動素子と同じ程度の小型サイ
ズにすることができ、受動素子と能動素子とをリードフ
レーム上で外装樹脂内に一体にパッケージすることがで
きる。そのため、プリント配線基板上の実装面積を小さ
くすることができる。また、受動素子と能動素子とが隣
接して接続されるので、寄生成分が少なくなり高周波特
性が向上するとともに、消費電流が減少する。また、小
型で量産性が高くなり信頼性も向上する。
【００２３】また、高誘電率を持つ誘電体基板を用いた
小型の受動素子と、能動素子とをフリップチップとする
ことにより、受動素子と能動素子とを、プリント配線基
板上にリードフレームを介さずに直接実装することがで
きる。そのため、プリント配線基板上の実装面積がさら
に小さくなる。また、受動素子と能動素子とがリードフ
レームの外部端子を介することなく電極パターンに接続
されるため、さらに寄生成分が少なくなり高周波特性が
向上するとともに、消費電流が減少する。
小型の受動素子と、能動素子とをフリップチップとする
ことにより、受動素子と能動素子とを、プリント配線基
板上にリードフレームを介さずに直接実装することがで
きる。そのため、プリント配線基板上の実装面積がさら
に小さくなる。また、受動素子と能動素子とがリードフ
レームの外部端子を介することなく電極パターンに接続
されるため、さらに寄生成分が少なくなり高周波特性が
向上するとともに、消費電流が減少する。
【００２４】また、能動素子を受動素子上にフリップチ
ップマウンティングすることにより、プリント配線基板
上の実装面積をさらに小さくすることができ、回路全体
の集積度をあげることができる。また、受動素子と能動
素子とがワイヤボンディングを介することなく接続され
るので、さらに寄生成分が少なくなり高周波特性が向上
するとともに、消費電流が減少する。
ップマウンティングすることにより、プリント配線基板
上の実装面積をさらに小さくすることができ、回路全体
の集積度をあげることができる。また、受動素子と能動
素子とがワイヤボンディングを介することなく接続され
るので、さらに寄生成分が少なくなり高周波特性が向上
するとともに、消費電流が減少する。
【００２５】また、複数の能動素子それぞれに対応した
受動素子を一体化して形成した受動素子上に、複数の能
動素子をフリップチップマウンティングすることによ
り、複数の電子装置をを一体化することができるので、
プリント配線基板上の実装面積をさらに小さくすること
ができる。また、複数の受動素子を別々にプリント配線
基板上に実装する場合に比べて配線部分が少なくなるた
め、さらに寄生成分が少なくなり高周波特性が向上する
とともに、消費電流が減少する。
受動素子を一体化して形成した受動素子上に、複数の能
動素子をフリップチップマウンティングすることによ
り、複数の電子装置をを一体化することができるので、
プリント配線基板上の実装面積をさらに小さくすること
ができる。また、複数の受動素子を別々にプリント配線
基板上に実装する場合に比べて配線部分が少なくなるた
め、さらに寄生成分が少なくなり高周波特性が向上する
とともに、消費電流が減少する。
【図１】本発明の実施例による電子装置の部分断面斜視
図である。
図である。
【図２】本発明の第２実施例による電子装置の斜視図で
ある。
ある。
【図３】本発明の第２実施例による電子装置の断面図で
ある。
ある。
【図４】本発明の第３実施例による電子装置の斜視図で
ある。
ある。
【図５】本発明の第３実施例による電子装置の断面図で
ある。
ある。
【図６】本発明の第４実施例による電子装置の斜視図で
ある。
ある。
【図７】本発明の第４実施例による電子装置の断面図で
ある。
ある。
【図８】第１の従来の電子装置の斜視図である。
【図９】第２の従来の電子装置の斜視図である。
１ リードフレーム １ａ 外部端子 ２，２ａ，２ｂ，２ｃ ミキサーＩＣ ３，３ａ，３ｂ ９０°ハイブリッドカプラ ２ｚ，２ｂｚ，２ｃｚ，３ｚ，３ｂｚ 接続端子 ４ 外装樹脂 ５，５ａ，５ｂ，５ｃ 直交変調器 ６ ワイヤ １１ａ プリント配線基板
Claims (4)
- 【請求項１】 誘電体基板を用いた受動素子と、該受動
素子と接続した能動素子と、前記受動素子及び能動素子
と接続したリードフレームとを備え、前記受動素子と前
記能動素子と前記リードフレームの一部とを外装樹脂に
より一体化したことを特徴とする電子装置。 - 【請求項２】 誘電体基板を用いた受動素子と、該受動
素子と接続した能動素子とをフリップチップとし、前記
受動素子と前記能動素子とをプリント配線基板上にフリ
ップチップマウンティングしたことを特徴とする電子装
置。 - 【請求項３】 誘電体基板を用いた受動素子と、該受動
素子と接続した能動素子とをフリップチップとし、前記
受動素子をプリント配線基板上にフリップチップマウン
ティングし、前記能動素子を前記受動素子上にフリップ
チップマウンティングしたことを特徴とする電子装置。 - 【請求項４】 複数の前記能動素子それぞれに対応した
受動素子を一体化して形成した受動素子上に、複数の前
記能動素子をフリップチップマウンティングしたことを
特徴とする、請求項３に記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300915A JPH0864756A (ja) | 1994-06-16 | 1994-12-05 | 電子装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13447494 | 1994-06-16 | ||
| JP6-134474 | 1994-06-16 | ||
| JP6300915A JPH0864756A (ja) | 1994-06-16 | 1994-12-05 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864756A true JPH0864756A (ja) | 1996-03-08 |
Family
ID=26468586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6300915A Pending JPH0864756A (ja) | 1994-06-16 | 1994-12-05 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864756A (ja) |
-
1994
- 1994-12-05 JP JP6300915A patent/JPH0864756A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853058B2 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| US4618739A (en) | Plastic chip carrier package | |
| JP3461204B2 (ja) | マルチチップモジュール | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2007019498A (ja) | 半導体マルチチップパッケージ | |
| JP2004296613A (ja) | 半導体装置 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| KR20030060886A (ko) | 다중 집적 회로 장치를 포함하는 단일 패키지 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH10321791A (ja) | オペアンプ装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH0864756A (ja) | 電子装置 | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JPS60171754A (ja) | 回路素子付半導体チツプキヤリア | |
| KR20010068513A (ko) | 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지 | |
| JPS6154656A (ja) | 半導体装置 | |
| JPH0458189B2 (ja) | ||
| JPH04144162A (ja) | 半導体装置 | |
| JP3529323B2 (ja) | 高周波ユニット及び高周波ユニットの製造方法 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2002084138A (ja) | チップ型水晶発振器 | |
| JPH04267361A (ja) | リードレスチップキャリア |