JPH0864672A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0864672A JPH0864672A JP19929594A JP19929594A JPH0864672A JP H0864672 A JPH0864672 A JP H0864672A JP 19929594 A JP19929594 A JP 19929594A JP 19929594 A JP19929594 A JP 19929594A JP H0864672 A JPH0864672 A JP H0864672A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- polishing
- mask
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ＬＯＣＯＳ法により形成されたフィールド酸
化膜の平坦化に関し，研磨によりバーズビーク部をも平
坦にする方法を提供する。 【構成】 選択酸化用マスク２を用いる選択的熱酸化に
より，シリコン基板１表面に熱酸化膜３を形成する工程
と，酸化用マスク２をマスクとする選択的エッチングに
より，酸化用マスク２の外側に表出する熱酸化膜３の膜
厚を減少する工程と，酸化用マスク２を除去する工程
と，シリコン基板１表面を研磨して，酸化用マスク２の
周辺部の下に残された熱酸化膜３からなる突起５を除去
し，熱酸化膜３を平坦化する工程とを有する。
化膜の平坦化に関し，研磨によりバーズビーク部をも平
坦にする方法を提供する。 【構成】 選択酸化用マスク２を用いる選択的熱酸化に
より，シリコン基板１表面に熱酸化膜３を形成する工程
と，酸化用マスク２をマスクとする選択的エッチングに
より，酸化用マスク２の外側に表出する熱酸化膜３の膜
厚を減少する工程と，酸化用マスク２を除去する工程
と，シリコン基板１表面を研磨して，酸化用マスク２の
周辺部の下に残された熱酸化膜３からなる突起５を除去
し，熱酸化膜３を平坦化する工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体の製造方法に関
し，特にＬＯＣＯＳ（LOCal Oxidation of Silicon) 法
により形成されたフィールド酸化膜を研磨して，平坦化
する方法に関する。
し，特にＬＯＣＯＳ（LOCal Oxidation of Silicon) 法
により形成されたフィールド酸化膜を研磨して，平坦化
する方法に関する。
【０００２】ＬＯＣＯＳ法は，シリコン基板表面の選択
的熱酸化方法として半導体装置の製造に広く用いられて
いる。しかし，ＬＯＣＯＳ法により形成されたフィール
ド酸化膜の表面は，酸化膜が形成されない素子形成領域
の表面との間に段差を生じ，その段差上に段差を過って
形成される配線の断線の原因となる。
的熱酸化方法として半導体装置の製造に広く用いられて
いる。しかし，ＬＯＣＯＳ法により形成されたフィール
ド酸化膜の表面は，酸化膜が形成されない素子形成領域
の表面との間に段差を生じ，その段差上に段差を過って
形成される配線の断線の原因となる。
【０００３】そこで，ＬＯＣＯＳ法により形成されたフ
ィールド酸化膜の平坦化方法が必要とされている。
ィールド酸化膜の平坦化方法が必要とされている。
【０００４】
【従来の技術】従来，ＬＯＣＯＳ法により形成されたフ
ィールド酸化膜の平坦化は，選択的熱酸化によるフィー
ルド酸化膜形成後，選択酸化用のマスクを除去し，その
後にフィールド酸化膜をエッチング又は研磨して平坦に
するという方法でなされていた。以下，従来の方法を説
明する。
ィールド酸化膜の平坦化は，選択的熱酸化によるフィー
ルド酸化膜形成後，選択酸化用のマスクを除去し，その
後にフィールド酸化膜をエッチング又は研磨して平坦に
するという方法でなされていた。以下，従来の方法を説
明する。
【０００５】図３は従来例を説明する断面図であり，フ
ィールド酸化膜が形成されたシリコン基板表面の平坦化
工程を表している。なお，図３（ａ）はＬＯＣＯＳ法に
よりフィールド酸化膜が形成されたシリコン基板断面を
表し，図３（ｂ）〜（ｃ）はそれぞれ異なる方法で平坦
化がなされたシリコン基板の断面を表している。
ィールド酸化膜が形成されたシリコン基板表面の平坦化
工程を表している。なお，図３（ａ）はＬＯＣＯＳ法に
よりフィールド酸化膜が形成されたシリコン基板断面を
表し，図３（ｂ）〜（ｃ）はそれぞれ異なる方法で平坦
化がなされたシリコン基板の断面を表している。
【０００６】初めに，フィールド酸化膜をエッチングし
て，平坦化する方法を説明する。先ず，図３（ａ）を参
照して，通常の半導体装置の製造方法で用いられるＬＯ
ＣＯＳ法を用いて，シリコン基板１の表面を選択的に熱
酸化し，素子形成領域１ａを素子分離するフィールド酸
化膜３ａを形成する。
て，平坦化する方法を説明する。先ず，図３（ａ）を参
照して，通常の半導体装置の製造方法で用いられるＬＯ
ＣＯＳ法を用いて，シリコン基板１の表面を選択的に熱
酸化し，素子形成領域１ａを素子分離するフィールド酸
化膜３ａを形成する。
【０００７】次いで，図３（ｂ）を参照して，例えばＨ
Ｆ系のエッチング液を用いて酸化膜のエッチングを行
い，フィールド酸化膜３ａの膜厚を薄くする。その結
果，素子形成領域１ａの表面とフィールド酸化膜３ａの
表面とは略同じ高さになり，全体として平坦化がなされ
る。
Ｆ系のエッチング液を用いて酸化膜のエッチングを行
い，フィールド酸化膜３ａの膜厚を薄くする。その結
果，素子形成領域１ａの表面とフィールド酸化膜３ａの
表面とは略同じ高さになり，全体として平坦化がなされ
る。
【０００８】しかし，このフィールド酸化膜３ａをエッ
チングして平坦化する方法では，素子形成領域１ａに接
するフィールド酸化膜３ａの一部，いわゆるバーズビー
クの部分が先に除去され，素子形成領域１ａとフィール
ド酸化膜３ａとの境に溝６が形成される。このため，十
分な平坦化がなされない。
チングして平坦化する方法では，素子形成領域１ａに接
するフィールド酸化膜３ａの一部，いわゆるバーズビー
クの部分が先に除去され，素子形成領域１ａとフィール
ド酸化膜３ａとの境に溝６が形成される。このため，十
分な平坦化がなされない。
【０００９】このような溝の形成を回避するために，エ
ッチングに代えてフィールド酸化膜を研磨により除去す
る方法が考案された。この研磨は，シリコン基板表面へ
のダメージの導入を防ぐため，研磨布と，メカノケミカ
ルな作用をする研磨剤とを用いてなされる。
ッチングに代えてフィールド酸化膜を研磨により除去す
る方法が考案された。この研磨は，シリコン基板表面へ
のダメージの導入を防ぐため，研磨布と，メカノケミカ
ルな作用をする研磨剤とを用いてなされる。
【００１０】しかし，研磨速度が速い場合，又はケミカ
ルな作用が大きい場合には，酸化膜の研磨速度はシリコ
ンに較べて通常は１〜３桁程遅いため，図３（ｃ）に見
られるように，研磨の進行に伴いシリコン表面が表出す
ると，表出したシリコン面が急速に研磨されてしまう。
その結果，素子形成領域１ａのシリコンが研磨され，素
子形成領域１ａに窪みが形成される。
ルな作用が大きい場合には，酸化膜の研磨速度はシリコ
ンに較べて通常は１〜３桁程遅いため，図３（ｃ）に見
られるように，研磨の進行に伴いシリコン表面が表出す
ると，表出したシリコン面が急速に研磨されてしまう。
その結果，素子形成領域１ａのシリコンが研磨され，素
子形成領域１ａに窪みが形成される。
【００１１】また，研磨速度が遅く又はケミカルな作用
を小さくして素子形成領域１ａに窪みを生じない場合で
も，研磨布を使用する研磨では，面積の小さなフィール
ド酸化膜３ａの研磨速度が面積の大きなフィールド酸化
膜３ａの研磨速度より速いため，図３（ｄ）を参照し
て，面積の小さなフィールド酸化膜３ａが先に薄くな
る。その結果，面積の大きなフィールド酸化膜３ａを平
坦化した時点では，面積の小さなフィールド酸化膜３ａ
が薄くなり過ぎる，又は除去されてしまうという不都合
がある。
を小さくして素子形成領域１ａに窪みを生じない場合で
も，研磨布を使用する研磨では，面積の小さなフィール
ド酸化膜３ａの研磨速度が面積の大きなフィールド酸化
膜３ａの研磨速度より速いため，図３（ｄ）を参照し
て，面積の小さなフィールド酸化膜３ａが先に薄くな
る。その結果，面積の大きなフィールド酸化膜３ａを平
坦化した時点では，面積の小さなフィールド酸化膜３ａ
が薄くなり過ぎる，又は除去されてしまうという不都合
がある。
【００１２】このように，ＬＯＣＯＳ法により形成され
た面積比の異なる酸化膜を，エッチング又は研磨により
平坦化することは，従来は困難であった。
た面積比の異なる酸化膜を，エッチング又は研磨により
平坦化することは，従来は困難であった。
【００１３】
【発明が解決しようとする課題】上述したように，ＬＯ
ＣＯＳ法により形成された熱酸化膜をエッチングにして
平坦化する従来の方法では，熱酸化膜の周辺に溝が形成
されるという問題がある。また，研磨により平坦化する
方法では，熱酸化膜が形成されない領域のシリコン基板
表面に窪みが形成される，又は，面積の小さな熱酸化膜
が面積の大きな熱酸化膜より速く研磨され，平坦に研磨
することができないという問題がある。
ＣＯＳ法により形成された熱酸化膜をエッチングにして
平坦化する従来の方法では，熱酸化膜の周辺に溝が形成
されるという問題がある。また，研磨により平坦化する
方法では，熱酸化膜が形成されない領域のシリコン基板
表面に窪みが形成される，又は，面積の小さな熱酸化膜
が面積の大きな熱酸化膜より速く研磨され，平坦に研磨
することができないという問題がある。
【００１４】本発明は，半導体装置の製造工程におい
て，ＬＯＣＯＳ法により形成された熱酸化膜を，ＬＯＣ
ＯＳ法で用いられた酸化用マスクをエッチングマスクと
して使用して選択的にエッチングすることににより，熱
酸化膜の周辺部を残して熱酸化膜を薄くし，その後，研
磨により周辺部を除去して平坦化することにより，熱酸
化膜の面積が異なっていても溝又は窪みを生ずることな
く平坦に研磨できる半導体装置の製造方法を提供するこ
とを目的としている。
て，ＬＯＣＯＳ法により形成された熱酸化膜を，ＬＯＣ
ＯＳ法で用いられた酸化用マスクをエッチングマスクと
して使用して選択的にエッチングすることににより，熱
酸化膜の周辺部を残して熱酸化膜を薄くし，その後，研
磨により周辺部を除去して平坦化することにより，熱酸
化膜の面積が異なっていても溝又は窪みを生ずることな
く平坦に研磨できる半導体装置の製造方法を提供するこ
とを目的としている。
【００１５】
【課題を解決するための手段】図１は，本発明の実施例
断面工程図であり，ＬＯＣＯＳ法によりシリコン基板表
面に形成した熱酸化膜の平坦化工程を表している。
断面工程図であり，ＬＯＣＯＳ法によりシリコン基板表
面に形成した熱酸化膜の平坦化工程を表している。
【００１６】上記課題を解決するための本発明の構成
は，図１を参照して，シリコン基板１表面に形成された
選択酸化用マスク２を用いてする選択的熱酸化により，
該シリコン基板１表面に熱酸化膜３を形成する工程と，
次いで，該選択酸化用マスク２をエッチングマスクとす
る選択的エッチングにより，該選択酸化用マスク２の外
側に表出する該熱酸化膜３の膜厚を減少する工程と，次
いで，該選択酸化用マスク２を除去する工程と，次い
で，該シリコン基板１表面を研磨して，該選択酸化用マ
スク２の周辺部の下に残された該熱酸化膜３からなる突
起５を除去し，該熱酸化膜３を平坦化する工程とを有す
ることを特徴として構成する。
は，図１を参照して，シリコン基板１表面に形成された
選択酸化用マスク２を用いてする選択的熱酸化により，
該シリコン基板１表面に熱酸化膜３を形成する工程と，
次いで，該選択酸化用マスク２をエッチングマスクとす
る選択的エッチングにより，該選択酸化用マスク２の外
側に表出する該熱酸化膜３の膜厚を減少する工程と，次
いで，該選択酸化用マスク２を除去する工程と，次い
で，該シリコン基板１表面を研磨して，該選択酸化用マ
スク２の周辺部の下に残された該熱酸化膜３からなる突
起５を除去し，該熱酸化膜３を平坦化する工程とを有す
ることを特徴として構成する。
【００１７】
【作用】本発明の構成では，図１（ｂ）を参照して，酸
化用マスク２ｂを用いた選択的熱酸化により熱酸化膜３
を形成するＬＯＣＯＳ法の工程の後，図１（ｃ）を参照
して，酸化用マスク２をエッチングマスクとして利用し
て酸化用マスク２の外側に表出する熱酸化膜３をエッチ
ングし，熱酸化膜３の膜厚を減少する。
化用マスク２ｂを用いた選択的熱酸化により熱酸化膜３
を形成するＬＯＣＯＳ法の工程の後，図１（ｃ）を参照
して，酸化用マスク２をエッチングマスクとして利用し
て酸化用マスク２の外側に表出する熱酸化膜３をエッチ
ングし，熱酸化膜３の膜厚を減少する。
【００１８】その結果，熱酸化膜３が酸化用マスク２の
周辺部の下に潜り込む形状に形成されるいわゆるバーズ
ビークの部分が，酸化用マスク２周辺内側を当該マスク
２周辺に沿う線状の突起５として残される。なお，膜厚
の減少量は，例えばエッチング後の熱酸化膜３の表面
が，酸化用マスク３下面のシリコン基板１表面と実質的
に同じ高さとすることが，突起５を除去するのみで全体
を平坦化できることから好ましい。
周辺部の下に潜り込む形状に形成されるいわゆるバーズ
ビークの部分が，酸化用マスク２周辺内側を当該マスク
２周辺に沿う線状の突起５として残される。なお，膜厚
の減少量は，例えばエッチング後の熱酸化膜３の表面
が，酸化用マスク３下面のシリコン基板１表面と実質的
に同じ高さとすることが，突起５を除去するのみで全体
を平坦化できることから好ましい。
【００１９】本発明の構成では，その後酸化用マスク２
を除去し，次いでシリコン基板１を研磨して，熱酸化膜
３の一部が線状に残された突起５を除去する。かかる突
起５は，後述するように研磨により選択的にかつ迅速に
除去される。その際，突起５を除去する間に突起５以外
の領域は殆ど研磨されない。このため，面積の小さな熱
酸化膜３が速く研磨されて薄くなるという事態は生ぜ
ず，また研磨中にシリコン基板１表面が表出することも
少ない。さらに，シリコン基板１表面が表出してもそこ
に窪みが形成されるほど長時間研磨するという事態を回
避することが容易である。従って，本発明によれば，溝
や窪みを形成することなく，平坦に研磨される。
を除去し，次いでシリコン基板１を研磨して，熱酸化膜
３の一部が線状に残された突起５を除去する。かかる突
起５は，後述するように研磨により選択的にかつ迅速に
除去される。その際，突起５を除去する間に突起５以外
の領域は殆ど研磨されない。このため，面積の小さな熱
酸化膜３が速く研磨されて薄くなるという事態は生ぜ
ず，また研磨中にシリコン基板１表面が表出することも
少ない。さらに，シリコン基板１表面が表出してもそこ
に窪みが形成されるほど長時間研磨するという事態を回
避することが容易である。従って，本発明によれば，溝
や窪みを形成することなく，平坦に研磨される。
【００２０】なお，既述のように熱酸化膜３の表面を，
酸化用マスク２を除去した後のシリコン基板１の表面と
略同じ高さまで予めエッチングしておくことで，研磨に
より全面を平坦化することが容易になる。勿論，シリコ
ン基板１の表面と熱酸化膜３の表面とを略同じ高さにし
ない場合でも，突起５除去のための研磨に先立ち熱酸化
膜３を予め薄くすることで，平坦化に要する研磨量を短
縮できるから，小面積の熱酸化膜３が薄くなり過ぎるこ
とを防止し，またシリコン基板１表面に窪みが形成され
ることを回避する上で効果を奏する。
酸化用マスク２を除去した後のシリコン基板１の表面と
略同じ高さまで予めエッチングしておくことで，研磨に
より全面を平坦化することが容易になる。勿論，シリコ
ン基板１の表面と熱酸化膜３の表面とを略同じ高さにし
ない場合でも，突起５除去のための研磨に先立ち熱酸化
膜３を予め薄くすることで，平坦化に要する研磨量を短
縮できるから，小面積の熱酸化膜３が薄くなり過ぎるこ
とを防止し，またシリコン基板１表面に窪みが形成され
ることを回避する上で効果を奏する。
【００２１】熱酸化膜３の突起５が選択的かつ迅速に研
磨されるのは，以下の実験結果から突起５のシリコン基
板１表面に占める面積が小さいためである，と本発明の
発明者は考えている。
磨されるのは，以下の実験結果から突起５のシリコン基
板１表面に占める面積が小さいためである，と本発明の
発明者は考えている。
【００２２】図２は，研磨速度のパターン面積依存性を
表す図であり，熱酸化膜のパターンの大きさを変えて研
磨速度を測定した実験結果である。実験は，図２（ｂ）
を参照して，シリコン基板１表面に形成された熱酸化膜
３を，等間隔の格子状に配置された正方形のパターン７
にパターニングした後，これを研磨し，研磨速度を測定
した。なお，格子は常に一定間隔とし，正方形のパター
ン幅Ｌの異なるパターン７について測定した。
表す図であり，熱酸化膜のパターンの大きさを変えて研
磨速度を測定した実験結果である。実験は，図２（ｂ）
を参照して，シリコン基板１表面に形成された熱酸化膜
３を，等間隔の格子状に配置された正方形のパターン７
にパターニングした後，これを研磨し，研磨速度を測定
した。なお，格子は常に一定間隔とし，正方形のパター
ン幅Ｌの異なるパターン７について測定した。
【００２３】研磨は，研磨布にはウレタンパッドを用
い，研磨剤にはＳｉ系研磨剤として使用されている商品
名Ｎａｌｃｏ ２３７１を用いた。このＳｉ系研磨剤
は，ヒームドシリカを主な砥粒とするＳｉＯ2 系研磨剤
と比較して，研磨速度が小さい。このため，研磨量を容
易に制御できる。
い，研磨剤にはＳｉ系研磨剤として使用されている商品
名Ｎａｌｃｏ ２３７１を用いた。このＳｉ系研磨剤
は，ヒームドシリカを主な砥粒とするＳｉＯ2 系研磨剤
と比較して，研磨速度が小さい。このため，研磨量を容
易に制御できる。
【００２４】図２（ａ）を参照して，パターン幅Ｌが１
０μｍ以上の大きさでは，研磨速度は小さい。しかし，
パターン幅Ｌが１０μｍ以下では，パターン面積の減少
ととともに，研磨速度は急速に速くなる。従って，図１
（ｄ）に示す突起５のように，シリコン基板１の面積に
比較して極めて小さな面積の熱酸化膜３からなる突起５
は，この突起５のみが急速に研磨され，その他の領域は
殆ど研磨されない。即ち，突起５のみが選択的に研磨さ
れる。
０μｍ以上の大きさでは，研磨速度は小さい。しかし，
パターン幅Ｌが１０μｍ以下では，パターン面積の減少
ととともに，研磨速度は急速に速くなる。従って，図１
（ｄ）に示す突起５のように，シリコン基板１の面積に
比較して極めて小さな面積の熱酸化膜３からなる突起５
は，この突起５のみが急速に研磨され，その他の領域は
殆ど研磨されない。即ち，突起５のみが選択的に研磨さ
れる。
【００２５】このため，本構成により，シリコン基板表
面に選択的に形成された熱酸化膜を，溝や窪みを形成す
ることなく，また小面積の熱酸化膜を薄く研磨し過ぎる
ことなく，平坦化することができる。
面に選択的に形成された熱酸化膜を，溝や窪みを形成す
ることなく，また小面積の熱酸化膜を薄く研磨し過ぎる
ことなく，平坦化することができる。
【００２６】
【実施例】本発明を実施例を参照して説明する。先ず，
図１を参照して，シリコン基板１表面に例えば厚さ２０
nmの酸化膜２ａを熱酸化により形成し，次いでその酸化
膜２ａ上に例えば厚さ１００nmの窒化膜２ｂを化学気相
堆積法により堆積する。なお，本明細書におけるシリコ
ン基板１には，シリコンウエーハの他，表層にシリコン
層を有する半導体基板，例えばＳＯＩ（Silicon on Ins
ulator）基板をも含めることができる。
図１を参照して，シリコン基板１表面に例えば厚さ２０
nmの酸化膜２ａを熱酸化により形成し，次いでその酸化
膜２ａ上に例えば厚さ１００nmの窒化膜２ｂを化学気相
堆積法により堆積する。なお，本明細書におけるシリコ
ン基板１には，シリコンウエーハの他，表層にシリコン
層を有する半導体基板，例えばＳＯＩ（Silicon on Ins
ulator）基板をも含めることができる。
【００２７】次いで，素子形成領域１ａを画定するレジ
ストマスクを用いて，窒化膜２ｂを熱燐酸で及び酸化膜
２ａを弗素系の反応ガスを用いた反応性イオンエッチン
グにより順次エッチングし，素子形成領域１ａを画定す
る酸化用マスク２を形成する。
ストマスクを用いて，窒化膜２ｂを熱燐酸で及び酸化膜
２ａを弗素系の反応ガスを用いた反応性イオンエッチン
グにより順次エッチングし，素子形成領域１ａを画定す
る酸化用マスク２を形成する。
【００２８】次いで，図１（ｂ）を参照して，シリコン
基板１を熱酸化して，酸化用マスク２の外側に表出する
シリコン基板１表面に，フィールド酸化膜３ａとして用
いられる例えば厚さ２２０nmの熱酸化膜３を形成する。
この熱酸化膜３の先端は，酸化用マスク２の周辺からそ
の下に潜り込む形に形成され，先端で薄くなるバーズビ
ークを形成する。
基板１を熱酸化して，酸化用マスク２の外側に表出する
シリコン基板１表面に，フィールド酸化膜３ａとして用
いられる例えば厚さ２２０nmの熱酸化膜３を形成する。
この熱酸化膜３の先端は，酸化用マスク２の周辺からそ
の下に潜り込む形に形成され，先端で薄くなるバーズビ
ークを形成する。
【００２９】次いで，図１（ｃ）を参照して，酸化用マ
スク２をエッチングマスクとして利用し，熱酸化膜３の
酸化用マスク２の外側に表出する部分を選択的にエッチ
ングして，例えば厚さ１００nmまで薄くする。即ち，薄
くされた熱酸化膜３の表面は，素子形成領域１ａのシリ
コン基板の表面と略同じ高さになる。かかるエッチング
は，窒化膜２ｂをマスクとし，フロン系の反応ガスを用
いた反応性イオンエッチングにより又は希弗酸をエッチ
ャントとするウエットエッチングによりなすことができ
る。次いで，図１（ｄ）を参照して，窒化膜２ｂを熱燐
酸によりエッチングして除去する。
スク２をエッチングマスクとして利用し，熱酸化膜３の
酸化用マスク２の外側に表出する部分を選択的にエッチ
ングして，例えば厚さ１００nmまで薄くする。即ち，薄
くされた熱酸化膜３の表面は，素子形成領域１ａのシリ
コン基板の表面と略同じ高さになる。かかるエッチング
は，窒化膜２ｂをマスクとし，フロン系の反応ガスを用
いた反応性イオンエッチングにより又は希弗酸をエッチ
ャントとするウエットエッチングによりなすことができ
る。次いで，図１（ｄ）を参照して，窒化膜２ｂを熱燐
酸によりエッチングして除去する。
【００３０】酸化用マスク２の下層をなす酸化膜２ａ
は，熱酸化膜３より極めて薄く，その上面は，エッチン
グされた熱酸化膜３の表面と実質的に同一面内にあると
してよい。従って，窒化膜２ｂを除去した後のシリコン
基板の表面には，素子形成領域上の酸化膜２ａとフィー
ルド酸化膜３ａである熱酸化膜３とが実質的に同一面に
あり，バーズビーク部分のうちエッチングで残された部
分が，その面から突出した線状の突起５となって素子形
成領域１ａの周辺に形成される。
は，熱酸化膜３より極めて薄く，その上面は，エッチン
グされた熱酸化膜３の表面と実質的に同一面内にあると
してよい。従って，窒化膜２ｂを除去した後のシリコン
基板の表面には，素子形成領域上の酸化膜２ａとフィー
ルド酸化膜３ａである熱酸化膜３とが実質的に同一面に
あり，バーズビーク部分のうちエッチングで残された部
分が，その面から突出した線状の突起５となって素子形
成領域１ａの周辺に形成される。
【００３１】次いで，研磨により突起５を除去する。研
磨布は，平坦に研磨するために，ウレタン研磨布の比較
的硬質のもの，例えばロデール・ニッタ株式会社が販売
する商品名ＭＨパッド又はＩＣパッドを使用することが
できる。研磨剤は，シリコン又は酸化膜の研磨に使用さ
れるもの，例えばＳｉ系研磨剤である商品名Ｎａｌｃｏ
又はＳｉＯ2 系研磨剤である商品名ＣＡＢ−０−ＳＰＥ
ＲＳＥ ＳＣ−１を用いることができる。
磨布は，平坦に研磨するために，ウレタン研磨布の比較
的硬質のもの，例えばロデール・ニッタ株式会社が販売
する商品名ＭＨパッド又はＩＣパッドを使用することが
できる。研磨剤は，シリコン又は酸化膜の研磨に使用さ
れるもの，例えばＳｉ系研磨剤である商品名Ｎａｌｃｏ
又はＳｉＯ2 系研磨剤である商品名ＣＡＢ−０−ＳＰＥ
ＲＳＥ ＳＣ−１を用いることができる。
【００３２】なお，ＳｉＯ2 系研磨剤は研磨速度が速い
ため，極めて短時間，例えば数秒で突起５が研磨され
る。そして，それ以上研磨を続けると過剰研磨となり，
素子形成領域１ａ上の酸化膜２ａが除去され，さらには
素子形成領域１ａのシリコン表面が凹面に削られてしま
う。従って，研磨を精密に行う必要があり，制御性に難
点がある。
ため，極めて短時間，例えば数秒で突起５が研磨され
る。そして，それ以上研磨を続けると過剰研磨となり，
素子形成領域１ａ上の酸化膜２ａが除去され，さらには
素子形成領域１ａのシリコン表面が凹面に削られてしま
う。従って，研磨を精密に行う必要があり，制御性に難
点がある。
【００３３】Ｓｉ系研磨剤は，研磨速度が遅いため，突
起５の除去後にさらに研磨が続けられても，素子形成領
域１ａ上の酸化膜２ａは容易に除去されない。このた
め，素子形成領域１ａのシリコン表面が削られることは
ない。他方，突起５は面積が小さいから高速に研磨さ
れ，短時間に除去される。このように，Ｓｉ系研磨剤を
用いた研磨は，短時間に突起を除去でき，かつ除去後に
研磨を続けても酸化膜２ａ及び熱酸化膜３は殆ど研磨さ
れないから，非常に制御性よく突起５のみを除去でき
る。従って，制御性の観点からＳｉ系研磨剤を使用する
ことが好ましい。
起５の除去後にさらに研磨が続けられても，素子形成領
域１ａ上の酸化膜２ａは容易に除去されない。このた
め，素子形成領域１ａのシリコン表面が削られることは
ない。他方，突起５は面積が小さいから高速に研磨さ
れ，短時間に除去される。このように，Ｓｉ系研磨剤を
用いた研磨は，短時間に突起を除去でき，かつ除去後に
研磨を続けても酸化膜２ａ及び熱酸化膜３は殆ど研磨さ
れないから，非常に制御性よく突起５のみを除去でき
る。従って，制御性の観点からＳｉ系研磨剤を使用する
ことが好ましい。
【００３４】次いで，シリコン基板１の全面をエッチン
グする又は上記の研磨を続けることで，図１（ｅ）を参
照して，酸化膜２ａ及び熱ＳｉＯ2 膜３を平坦に除去
し，素子形成領域１ａにシリコン基板１表面を表出させ
る。以上の工程により，平坦な表面に熱酸化膜３で分離
された素子形成領域を有するシリコン基板１が製造され
る。以後，通常の半導体装置の製造工程により，素子形
成領域に半導体素子を有する半導体装置を製造する。本
実施例に係る半導体装置は，素子形成領域とフィールド
酸化膜との間に溝，段差がなく全面が平坦なので，配線
の不良が少なく信頼性が高い。
グする又は上記の研磨を続けることで，図１（ｅ）を参
照して，酸化膜２ａ及び熱ＳｉＯ2 膜３を平坦に除去
し，素子形成領域１ａにシリコン基板１表面を表出させ
る。以上の工程により，平坦な表面に熱酸化膜３で分離
された素子形成領域を有するシリコン基板１が製造され
る。以後，通常の半導体装置の製造工程により，素子形
成領域に半導体素子を有する半導体装置を製造する。本
実施例に係る半導体装置は，素子形成領域とフィールド
酸化膜との間に溝，段差がなく全面が平坦なので，配線
の不良が少なく信頼性が高い。
【００３５】
【発明の効果】本発明によれば，表面にＬＯＣＯＳ法に
より熱酸化膜が形成されたシリコン基板表面を，面積の
異なる熱酸化膜が混在していても均一に，かつシリコン
表面に窪みを形成することなく平坦化することができる
半導体装置の製造方法を提供することができ，半導体装
置の性能向上に寄与するところが大きい。
より熱酸化膜が形成されたシリコン基板表面を，面積の
異なる熱酸化膜が混在していても均一に，かつシリコン
表面に窪みを形成することなく平坦化することができる
半導体装置の製造方法を提供することができ，半導体装
置の性能向上に寄与するところが大きい。
【図１】 本発明の実施例断面工程図
【図２】 研磨速度のパターン面積依存性を表す図
【図３】 従来例を説明する断面図
１ シリコン基板 １ａ 素子形成領域 ２ 酸化用マスク ２ａ 酸化膜 ２ｂ 窒化膜 ３ 熱酸化膜（３ａ フィールド酸化膜） ５ 突起 ６ 溝 ７ パターン
Claims (1)
- 【請求項１】 シリコン基板表面に形成された選択酸化
用マスクを用いてする選択的熱酸化により，該シリコン
基板表面に熱酸化膜を形成する工程と，次いで，該選択
酸化用マスクをエッチングマスクとする選択的エッチン
グにより，該選択酸化用マスクの外側に表出する該熱酸
化膜の膜厚を減少する工程と，次いで，該選択酸化用マ
スクを除去する工程と，次いで，該シリコン基板表面を
研磨して，該選択酸化用マスクの周辺部の下に残された
該熱酸化膜からなる突起を除去し，該熱酸化膜を平坦化
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19929594A JPH0864672A (ja) | 1994-08-24 | 1994-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19929594A JPH0864672A (ja) | 1994-08-24 | 1994-08-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864672A true JPH0864672A (ja) | 1996-03-08 |
Family
ID=16405436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19929594A Withdrawn JPH0864672A (ja) | 1994-08-24 | 1994-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864672A (ja) |
-
1994
- 1994-08-24 JP JP19929594A patent/JPH0864672A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0637071B1 (en) | Planarization process for IC trench isolation using oxidised polysilicon filler | |
| US5663107A (en) | Global planarization using self aligned polishing or spacer technique and isotropic etch process | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| JPH069194B2 (ja) | 改良された平坦さを持つウェーハからの集積回路 | |
| US6245642B1 (en) | Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JPH11340317A (ja) | 分離構造形成方法 | |
| JP2000058637A (ja) | 半導体基板に浅いトレンチ絶縁構造を形成する方法 | |
| US6664190B2 (en) | Pre STI-CMP planarization scheme | |
| JP3161425B2 (ja) | Ｓｔｉの形成方法 | |
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| JPH0864672A (ja) | 半導体装置の製造方法 | |
| US6703270B2 (en) | Method of manufacturing a semiconductor device | |
| JPH07297193A (ja) | 集積回路平坦化方法 | |
| JP2003273051A (ja) | 半導体装置の製造方法 | |
| US6214691B1 (en) | Method for forming shallow trench isolation | |
| JPH0642510B2 (ja) | 半導体構造の形成方法 | |
| JP3732381B2 (ja) | 浅いトレンチ分離構造の製造方法 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100451499B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100942077B1 (ko) | 반도체 소자의 제조방법 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JP2001210710A (ja) | 犠牲層を使用する浅いトレンチ分離の形成プロセス | |
| JP2001093972A (ja) | 半導体装置の製造方法 | |
| CN116313776A (zh) | 硬掩膜的去除方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |