JPH0845957A - 静電放電から集積回路を保護するためのバイポーラトランジスタの製造方法 - Google Patents

静電放電から集積回路を保護するためのバイポーラトランジスタの製造方法

Info

Publication number
JPH0845957A
JPH0845957A JP7033020A JP3302095A JPH0845957A JP H0845957 A JPH0845957 A JP H0845957A JP 7033020 A JP7033020 A JP 7033020A JP 3302095 A JP3302095 A JP 3302095A JP H0845957 A JPH0845957 A JP H0845957A
Authority
JP
Japan
Prior art keywords
region
implant
transistor
regions
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7033020A
Other languages
English (en)
Inventor
Tellier Francois
テリエ フランソワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH0845957A publication Critical patent/JPH0845957A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Abstract

(57)【要約】 【構成】 横型バイポーラトランジスタの製造方法にお
いて、保護トランジスタのエミッタとコレクタ間の基板
表面上でのフィールド酸化物層の形成を避ける。開示さ
れた方法で製造された横型バイポーラトランジスタは、
ＭＯＳ型集積回路を静電放電から保護するために有利に
使用される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路における静電
放電に対する保護を提供するバイポーラトランジスタの
製造方法に関するものである。一般に、集積回路は静電
放電に対して非常に敏感である。実際、これらの放電
は、短時間であるがピーク電圧が数キロボルトにも及ぶ
高い値を有する過電圧を引き起こし、数十ワットの瞬間
的な電力浪費を誘発する。これらの静電放電は集積回路
の作動を低下させ、例えば過熱などによってこれらの回
路を破壊することさえある。従って、集積回路の入力に
保護装置を配置してこの種の現象に対する処置をとるこ
とが必要である。
【０００２】
【従来の技術】第１のタイプの保護方法は、集積回路の
入力点と集積回路の電源端子との間にリミッタダイオー
ドを接続するというものである。この方法は特に、通常
の動作において、入力点で許容される値の範囲がダイオ
ードの閾値によって制限されるので、適用できる範囲が
限定的であるという欠点がある。従って、バイポーラト
ランジスタを用いる第２の保護装置が用いられることが
多くなっている。例えば、保護装置が、正の電圧とアー
スとの間で給電されて入力を１つ有する集積回路に関す
るもので、さらにこの集積回路を正の電圧の静電放電か
ら保護することが求められているとしよう。
【０００３】集積回路はその入力とアースとの間にＮＰ
Ｎ型のバイポーラトランジスタを接続することによって
保護される。コレクタは集積回路の入力に接続される。
ベースとエミッタはアースに接続される。従って、トラ
ンジスタは静電放電がなければオフである。なぜなら、
製造者によって回路の入力で許容される電圧値は保護バ
イポーラトランジスタのアバランシェ電圧値よりも低い
と想定されるからである。静電放電が起これば、保護ト
ランジスタがこの放電を特徴付けている過電圧を制限す
る。実際、過電圧によって保護トランジスタにはアバラ
ンシェ現象が起きる。
【０００４】技術的な観点から言えば、集積回路は特に
金属酸化物半導体技術（ＭＯＳ）によって製造される。
ＭＯＳ型集積回路のバイポーラトランジスタを用いた保
護装置の製造に関しては、バイポーラトランジスタを層
を重ねて作製することは好ましくない。実際、この種の
構造の製造は、行われる作業工程の数の点で、ＭＯＳ型
回路の製造よりも複雑である。従って、保護バイポーラ
トランジスタの製造をそれが保護するＭＯＳ型回路の製
造工程に組み込むことが検討されている。これによって
ＭＯＳ型回路の製造に必要な拡散工程に加えて、さらな
る拡散工程を行う必要がなくなる。結果的に、回路の保
護装置として、横（lateral)型のバイポーラトランジス
タが製造されることが好ましい。
【０００５】選択された典型的な例におけるＮＰＮ型の
横型バイポーラトランジスタの製造方法は、一般に、以
下のような基本操作を含む。 −Ｐ型基板を作製し、 −基板の表面上に、熱酸化によってフィールド酸化物層
を形成させ、この層は２つのソース／ドレイン型注入領
域を画定する、 −注入領域にＮ型ドーパントを注入し、下層にある半導
体基板にこのドーパントを拡散させ、 −回路上に絶縁層を気相蒸着し、 −注入領域にコンタクトを開け、 −コンタクトを金属化（メタライゼーション）する。
【０００６】注入領域は活性領域として知られている領
域であって、活性領域は薄い酸化物で覆われた基板表面
の領域である。したがって、このような活性領域は注入
によってドープされることができる。以後、「注入領
域」という用語は製造工程中に実際に注入が行われる活
性領域を特徴付けるものとする。例では、注入または活
性領域は、下層にあるＮ型拡散領域と共に、バイポーラ
保護トランジスタのエミッタとコレクタ（以下では電極
を呼ぶ）を形成する。
【０００７】バイポーラトランジスタのベースは基板に
よって構成され、基板はアースに接続されている。実際
には、トランジスタの有効なベースは、エミッタとコレ
クタのＮ型拡散領域の間に位置する基板部分である。
「有効なベース」という言葉はトランジスタ効果におい
て機能するベース領域を意味する。注入領域は基板表面
上のフィールド酸化物によって画定される。実際、フィ
ールド酸化物がドーパント粒子の通過を阻止し、従っ
て、ドーピング工程中基板を絶縁する。注入領域はフィ
ールド酸化物によって覆われていないことを特徴とす
る。
【０００８】注入領域におけるＮ型ドーパントの注入お
よび拡散は、ＭＯＳ型回路の製造工程に組み込まれる。
Ｎ、ＰおよびＮ型で連続的にドープされた３層の積層は
行わない。フィールド酸化物を形成する前に、フィール
ド酸化物で覆われる予定の領域にＰ型注入と拡散を行う
ことができる。このようにして、拡散により、チャンネ
ルストップとして知られている絶縁体の壁が、一方では
エミッタとコレクタとの間に、もう一方ではこれらの電
極と回路のそれ以外の部分との間に形成される。基板
は、もともとＰ型基板であるので、絶縁ウェルにおける
不純物の濃度は当然基板の不純物濃度よりも高い。
【０００９】絶縁ウェルはトランジスタが短絡する、つ
まり電極間を漏れ電流が通過するのを防止する。さら
に、これらの絶縁体の拡散によって、注入領域上を通過
する配線によってゲートが形成される寄生ＭＯＳ型トラ
ンジスタの形成を減らすことが可能となる。
【００１０】この種の方法には欠点がある。実際、静電
放電後、通常の動作においてコレクタとベースとの間に
漏れ電流が発生し得ることが観察された。「通常動作」
という語は保護バイポーラトランジスタが伝導状態にな
らないような動作を意味するものと理解される。
【００１１】これらの漏れ電流は、ＭＯＳ型トランジス
タの老化現象と同じように、電極間のフィールド酸化物
中にホットキャリアが注入されることに起因することが
見出されている。この注入は「バーズビーク」として知
られるフィールド酸化物の領域で起こる。バーズビーク
は、フィールド酸化物と熱酸化を受けていない基板表面
との境界に位置するスパイクのような形をした特殊な形
状であって、基板の側方酸化によって起こるものであ
る。
【００１２】ホットキャリアとは、静電放電によって生
じた電界によって加速され、フィールド酸化物の電位障
壁を超えるだけのエネルギーを獲得することのできるキ
ャリア（この例では電子）に与えられた名称である。こ
の注入は、電極間のフィールド酸化物とトランジスタの
コレクタとの境界に位置するバーズビークで起こる。こ
の注入は、キャリアがフィールド酸化物によって動きを
妨げられるので、制限されたままとなる。フィールド酸
化物の表面のコレクタ側で電界が作り出され、コレクタ
とトランジスタの基板との間に漏れ電流が流れるように
なる。
【００１３】
【発明が解決しようとする課題】上記を考慮しながら、
本発明の目的は、放電後に発生する通常動作における漏
れ電流をなくすために使用される保護用の横型バイポー
ラトランジスタの製造方法を提案することにある。
【００１４】
【課題を解決するための手段】本発明が提案する方法
は、漏れを引き起こすホットキャリアの注入が起こるフ
ィールド酸化物領域を排除するというものである。この
フィールド酸化物領域は、バイポーラトランジスタの電
極に相当する２つの注入領域の間にあるものである。従
ってこれは、バイポーラトランジスタの有効なベースを
被覆している。
【００１５】本発明に従うと、上記の目的は、集積回路
における静電放電からの保護のための保護バイポーラト
ランジスタの製造方法において、バイポーラトランジス
タ用に半導体基板の表面上に２つの注入領域と上記注入
領域の間の分離領域を画定するマスキング工程と、これ
らの注入領域を選択的にドープするために注入領域に不
純物を注入する工程と、をこの順序で行うことを含み、
上記マスキング工程が、注入領域を取り囲む活性領域の
周囲にフィールド酸化物を形成するための全輪郭のマス
キングを行う第１の工程と、この活性領域内で、異なっ
た注入領域を分離するためのマスキングを行う第２の工
程を含み、さらに、注入領域への注入工程に続いて、注
入領域の一部と分離領域の一部を絶縁体の被着によって
被覆する工程を含み、この絶縁体が、分離領域の位置で
半導体基板の表面に被着されることを特徴とする方法を
実施することによって達成される。
【００１６】従って、これにより、コレクタ側の注入領
域の分離領域の位置で、フィールド酸化物のバーズビー
クにホットキャリアが注入されるのが防止される。この
位置では、バーズビークはなくなる。注入領域間のフィ
ールド酸化物を排除するには、熱酸化および注入領域の
ドーピング工程中に使用されるマスクに関する方法を講
じなければならない。実際、注入領域の画定は、以前は
フィールド酸化物によって行われていた。フィールド酸
化物が注入領域間の分離領域を覆っていた。
【００１７】本発明の方法に従うと、注入領域のドーピ
ング中、一時的に分離領域をマスクすることによって、
注入領域を選択的にドープすることが可能となる。従っ
て、マスキング工程中は、注入領域と注入領域間の分離
領域を覆わないフィールド酸化物が形成される。注入領
域間の分離領域は、注入領域への注入工程の間一時的に
マスクされ、この工程の間は注入領域だけがドープされ
る。従って、以前の場合のように２つの活性領域（つま
り薄い酸化物で覆われた領域）が存在するのではなく、
たった１つの活性領域があるだけとなる。この活性領域
は２つの注入領域と上記領域間の分離領域を含む。
【００１８】通常、注入マスクは、コンピュータプログ
ラムにより、活性領域を画定するマスクとこれらの領域
のドーピング型（ＮまたはＰ）を決定する情報要素に基
づいて自動的に作製される。従って、普通はこのレベル
で処置を行うことはない。実際、ＭＯＳ技術において
は、同じタイプの拡散領域はＭＯＳトランジスタを形成
するゲートによって分離されるか、あるいはフィールド
酸化物によって分離される。
【００１９】本発明は、集積回路における静電放電に対
する保護のためのバイポーラトランジスタにおいて、一
定の濃度の第１の型のドーパントを注入された半導体基
板と、半導体基板の一部を被覆し、被覆されていない部
分が活性領域を形成するフィールド酸化物層と、活性領
域内の、第２の型のドーパントを注入された２つの別個
の注入領域と、活性領域内の、これらの注入領域の間に
ある分離領域と、を備え、注入領域への注入後にトラン
ジスタの表面に被着された絶縁体の層を具備し、この絶
縁体の層が注入領域の一部と分離領域とに接触してお
り、被着された絶縁体が分離領域の位置で半導体基板と
接触していることを特徴とするトランジスタを製造する
のに使用できる。
【００２０】標準的なＭＯＳ技術においては、被着され
た絶縁体は、ＭＯＳ型トランジスタゲート、フィールド
酸化物領域および注入領域と接触している。以下、本発
明の好ましい実施例を説明することによって本発明のそ
の他の特徴および利点が明らかとなろう。これらの実施
例はなんら限定的なものではない。
【００２１】
【実施例】従来技術におけるＮＰＮ型横型バイポーラト
ランジスタの製造は、通常以下のような工程で行われ
る。 −Ｐ型半導体基板表面上に、熱酸化によって、２つの注
入領域を画定するフィールド酸化物層を作製する、 −注入領域にＮ型ドーパントを注入し、下層にある半導
体基板にこのドーパントを拡散させ、 −回路上に絶縁層を気相蒸着し、 −注入領域にコンタクトを開け、 −コンタクトを金属化（メタライゼーション）する。
【００２２】当然、トランジスタの製造に用いられる方
法ははるかに多くの作業工程を要する。ここでは本発明
を理解するために必要な作業工程のみを説明する。図１
(a)、(b)、(c)、図２(a)、(b)、(c)は上から見たマスク
を示している。これらの図において： −マスクは幾何学的に正方形で示されており、 −マスクのハッチングで示した領域は、問題となる工程
中に構造的な変更を受けない保護された領域を示してい
る。実際にはこれらは、光に曝されていない感光性樹脂
（ポジ型の感光性樹脂の場合）または光に曝された感光
性樹脂（ネガ型の感光性樹脂の場合）の層によって覆わ
れた領域である、 −ハッチングのはいっていない領域は、基板の問題とな
る工程中に構造的な変更を受ける領域である。実際には
これらは、光に曝された感光性樹脂（ポジ型の感光性樹
脂の場合）または光に曝されていない感光性樹脂（ネガ
型の感光性樹脂の場合）の層によって覆われた領域であ
る。
【００２３】もちろん、これらのマスクは、図には示し
ていないが、横型バイポーラトランジスタによって静電
放電から保護される集積回路全体を作製するのに使用さ
れるさらに大きいマスクの一部を構成するものである。
保護トランジスタの製造工程は、理論的には、それが保
護する集積回路全体の製造工程の一部を構成する。
【００２４】図１(a)は、従来技術によって製造される
保護トランジスタの半導体基板の熱酸化に使用されるマ
スク１を示している。このマスクには、同じ寸法を有す
るハッチングのかかった長方形の領域が、マスク１の２
つの対辺の中点をつなぐ破線で示された仮想の対称軸４
に対して左右対称に配置されている。マスクのその他の
領域はハッチングがかかっていない。
【００２５】この第１のマスク１は、トランジスタの注
入領域（エミッタとコレクタ）を形成する予定のハッチ
ングで示された領域２と３上を除いた、トランジスタの
基板全体上にフィールド酸化物を形成するために使用さ
れる。従って半導体基板表面上には、注入領域２と３に
対応した２つの活性領域が形成される。注入領域２と３
は接触していない。これは製造されるトランジスタのエ
ミッタとコレクタの短絡に相当する。従って、これらは
仮想対称軸４と交差しない。その結果、注入領域２と３
の間には、分離領域と呼ばれるハッチングのかかってい
ない領域５が存在する。この領域５は長方形でその両側
の対向する２辺は、領域２と３の辺のうち、仮想対称軸
４に最も近い対称な２辺によって構成されている。この
分離領域５の輪郭は一点鎖線で示されている。実際に
は、この分離領域５はバイポーラトランジスタ保護トラ
ンジスタの有効なベースを覆っている。
【００２６】図では、見易くするために、トランジスタ
の実際の寸法比は度外視されている。実際は、保護バイ
ポーラトランジスタの半導体基板は、 200×150 μｍ程
度の長方形領域を占める。注入領域は100 ×25μｍ程度
である。仮想対称軸はそれらの長い方の辺に平行で、こ
の辺は軸に対して約１μｍ中心からずれている。従っ
て、分離領域は約100 ×２μｍである。保護トランジス
タの半導体基板は、ここで取り上げる例ではＰ型基板で
ある。
【００２７】図１(b)は第１のドーピングマスク６を示
すもので、図ではハッチングがかかっていない。このド
ーピングマスク６は、破線で輪郭を示した注入領域２と
３をドープするために使用される。ここで取り上げる例
では、保護トランジスタのエミッタとコレクタのＮ型ド
ーピングに使用されるマスクである。これらの注入領域
は同じドーパントでドープされるものと仮定し、この仮
定は現実に対応している。注入領域２と３のみがドープ
され、その他は図１(a)のマスク１を用いてあらかじめ
形成されたフィールド酸化物によって絶縁される。
【００２８】図１(c)は第２のドーピングマスク７を示
しており、図ではハッチングで示されている。これは、
注入領域にＰ型ドーパントをドープするために使用され
るドーピングマスクである。ここで取り上げる例では、
半導体基板は当然別として、保護トランジスタの注入領
域のうちこの型ドーパントでドープされる領域はない。
しかしながら、集積回路の別の場所において注入領域に
Ｐ型ドーパントをドープすることが必要になることもあ
るため、このマスクを示した。本発明の方法では、図１
(a)と図１(b)のマスクを変更する。
【００２９】以下本発明では、単純化のために、従来技
術に従って製造した場合も本発明に従って製造した場合
も、保護トランジスタの表面および注入領域の位置と表
面は同一であるものと仮定する。図２(a)は全輪郭マス
クと呼ばれるマスク８を示している。この全輪郭マスク
８は、本発明に従って製造される保護トランジスタの半
導体基板表面上にフィールド酸化物を形成するために使
用されるマスクである。これは、本発明においては、従
来技術のマスク１に相当する。全輪郭マスク８は、ハッ
チング領域９を１つ有する。この活性領域９は長方形
で、図１(a)で定義した注入領域２と３および分離領域
５を合わせたものに相当する。従って、フィールド酸化
物は注入領域の周囲に形成される。「注入領域の周囲」
という言葉は上記に定義の活性領域９の周囲であると理
解される。
【００３０】図２(b)は図１(b)のマスク６に相当する第
１のドーピングマスク10を示しており、これはＮ型ドー
ピングに使用される。これには、２つの注入領域12と13
の間にある分離領域と呼ばれるハッチングのかかった領
域11が含まれている。注入領域12と13は、図１(b)の注
入領域２と３に相当する。これらの注入領域12と13の輪
郭は破線で示されている。これらは長方形で領域２と３
と同じように配置されており、領域２と３と同等の表面
積を占める。分離領域11は長方形で、図１(a)の分離領
域５に相当する。実際には、図２(b)に示すように、分
離領域11は図１(a)の分離領域５よりも大きい面積を占
める。仮想対称軸４に平行な長方形表面の寸法（図１
(a)参照）を示して「高さ」という言葉を使用するなら
ば、分離領域11の高さは図１(a)の分離領域５のそれよ
りも大きい。この大きい寸法によって、全輪郭マスク８
に対してドーピングマスク10がミスアラインされた場合
に、分離領域11の縁部全体を保護することが可能にな
る。この予防措置を取らない場合には、注入領域12と13
および分離領域11の一部が合わさって形成された１つだ
けの注入領域しか存在しなくなる危険がある。領域11、
12および13を合わせた表面積は、全輪郭マスク８の活性
領域９の表面積に分離領域11の余分な寸法分の表面積が
加わったものに相当する。
【００３１】図２(c)は図１(c)のマスク７に相当する第
２のドーピングマスク14を示す。このドーピングマスク
14はＰ型ドーピングに使用されるもので、図１(c)のド
ーピングマスク７と同じものである。本発明では、注入
領域12と13の間にある分離領域11があたかもＰ型ドーパ
ントによってドープされることになっているかのように
ドーピングが行われる。したがって、この分離領域11
は、例えば樹脂を用いて、注入領域12と13にＮ型ドーピ
ングが行われる間は一時的に保護される。Ｐ型ドーピン
グ中この保護は継続され、これは、もちろん、保護トラ
ンジスタの基板が形成される最初の工程を除けば、分離
領域11が最終的にドープされないことを意味する。
【００３２】図３は従来技術に従って製造された保護バ
イポーラトランジスタの断面を示すものである。この図
には：Ｐ- 型ドーピング（通常のドーパント濃度1016個
／cm3 で行ったＰ型ドーピングである）を受けた半導体
基板15が示されている。この半導体基板15の表面上に
は、図１(a)のマスク１を用いて、表面の２つの領域17
によって中断されたフィールド酸化物層16が形成されて
いる。これらの注入領域17は、フィールド酸化物16によ
って被覆されておらず、保護トランジスタのエミッタと
コレクタに相当する。これらの注入領域17は、濃度1019
〜1020個／cm3 のＮ型ドーパントの拡散によってドープ
される。ドーピングは図２(b)のマスク10を用いて選択
的に行う。標準的な方法では、注入領域17にドーパント
を表面注入した後、これらのドーパントが下層にある半
導体基板15内に拡散する。つまり、注入領域17の下側に
Ｎ型拡散領域18が形成される。半導体基板15内の拡散領
域18の輪郭は細かい破線で示されている。実際には、拡
散領域は0.2 〜0.3 μｍの厚さに形成される。
【００３３】続いて、回路全体への被着によって形成さ
れた絶縁層19が示されている。この層によって、実際、
注入領域上を通過する配線があれば、それから注入領域
を絶縁することが可能となる。この絶縁層19は、注入領
域の表面の一部で途切れていて、注入領域17と金属化部
分20との間にコンタクトを形成する。従って、これは、
フィールド酸化物16と注入領域17の一部のみを覆ってい
る。実際には、この層の厚さは約１μｍである。
【００３４】最後に、この図には、Ｐ＋で示された1017
個／cm3 の範囲の濃度を有するＰ型拡散領域21が示され
ている。これらの拡散領域21はチャンネルストップと呼
ばれ、トランジスタが短絡することと、好ましくないＭ
ＯＳ寄生トランジスタが生じるのを防ぐ。これらは、半
導体基板15内のフィールド酸化物16の下側に配置され
る。それらの輪郭は破線で示されている。これらチャン
ネルストップ21の深さは約１μｍである。これらは、半
導体基板15の表面にドーパントを注入した後にこのドー
パントが拡散して得られる。これらのチャンネルストッ
プ21が作り出されるのは、当然、半導体基板15の表面上
にフィールド酸化物が形成されるよりも前である。
【００３５】図４は、注入領域17の間にフィールド酸化
物16がないというだけならば、図３と同じものである。
注入領域17の間には、図２(b)の分離領域11に相当する
分離領域が形成されている。従って、この分離領域はＮ
型ドーパントでドープされてなく、フィールド酸化物層
16で被覆されてもいない。従って、注入領域17の間の絶
縁層19は半導体基板15と直接接触している。
【００３６】さらに、注入領域17の間にはチャンネルス
トップ21がない。従って、保護用横型バイポーラトラン
ジスタのベースはより薄くドープされている。このこと
によって、このトランジスタの電流利得が向上し易くな
る。従って、静電放電中にジュール効果によってこのト
ランジスタ内で浪費されるエネルギーが減少する。この
ために、このトランジスタの寿命を延ばすことができ
る。必要であれば、注入領域17の間にチャンネルストッ
プ21を注入することが可能である。そのためには、フィ
ールド酸化物層16を形成する前に、このチャンネルスト
ップ21を形成するためのドーパントの拡散を行うことが
必要になろう。実際には、チャンネルストップ21は、フ
ィールド酸化物層16を作製すると同時に、加熱によって
形成される。
【００３７】以上、本発明の保護用横型バイポーラトラ
ンジスタの製造方法の好ましい実施例について記載し
た。この実施例は限定的なものではなく、特に、注入領
域は必ずしも長方形および／または左右対称でなくても
よい。つまり、注入領域は例えば櫛型とすることもでき
る。さらに、ここで用いた方法を使用して、ＰＮＰ型の
横型バイポーラトランジスタを作製することもできる。
【図面の簡単な説明】
【図１】(a)、(b)および(c)は従来技術に従って横型バ
イポーラトランジスタを製造するための方法において使
用されるマスクの一部を示している。
【図２】(a)、(b)および(c)は本発明の方法で使用され
るマスクで、図１の(a)〜(c) に相当するものを示して
いる。
【図３】従来技術に従って製造された横型バイポーラト
ランジスタの断面を示す。
【図４】本発明方法に従って製造された横型バイポーラ
トランジスタの断面を示す。
【符号の説明】
１ マスク ２、３、12、13、17 注入領域 ４ 対称軸 ５、11 分離領域 ６、10 第１のドーピングマスク ７、14 第２のドーピングマスク ８ 全輪郭マスク ９ 活性領域 15 半導体基板 16 フィールド酸化物層 18 Ｎ型拡散領域 19 絶縁層 20 金属化部分 21 Ｐ型拡散領域（チャンネルストップ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 集積回路における静電放電からの保護の
    ための保護バイポーラトランジスタの製造方法におい
    て、 −バイポーラトランジスタ用に半導体基板の表面上に２
    つの注入領域と上記注入領域の間の分離領域を画定する
    マスキング工程と、 −これらの注入領域を選択的にドープするために注入領
    域に不純物を注入する工程と、をこの順序で行うことを
    含み、 上記マスキング工程が、 −注入領域を取り囲む活性領域の周囲にフィールド酸化
    物を形成するための全輪郭のマスキングを行う第１の工
    程と、 −この活性領域内で、異なった注入領域を分離するため
    のマスキングを行う第２の工程を含み、 さらに、 −注入領域への注入工程に続いて、注入領域の一部と分
    離領域の一部を絶縁体の被着によって被覆する工程を含
    み、この絶縁体が、分離領域の位置で半導体基板の表面
    に被着されることを特徴とする方法。
  2. 【請求項２】 集積回路における静電放電からの保護の
    ための保護バイポーラトランジスタの製造方法におい
    て、 −バイポーラトランジスタ用に半導体基板の表面上に２
    つの注入領域と上記注入領域の間の分離領域を画定する
    マスキング工程と、 −これらの注入領域を選択的にドープするために注入領
    域に不純物を注入する工程と、をこの順序で行うことを
    含み、 −マスキング工程の間、形成されたフィールド酸化物
    が、注入領域と注入領域の間の分離領域を被覆しておら
    ず、 −注入領域の間の分離領域が、注入工程の間、一時的に
    マスクされ、この注入工程の間は、注入領域のみがドー
    プされることを特徴とする方法。
  3. 【請求項３】 集積回路における静電放電に対する保護
    のためのバイポーラトランジスタにおいて、 −一定の濃度の第１の型のドーパントを注入された半導
    体基板と、 −半導体基板の一部を被覆し、被覆されていない部分が
    活性領域を形成するフィールド酸化物層と、 −活性領域内の、第２の型のドーパントを注入された２
    つの別個の注入領域と、 −活性領域内の、これらの注入領域の間にある分離領域
    と、を備え、 −注入領域への注入後にトランジスタの表面に被着され
    た絶縁体の層を具備し、この絶縁体の層が注入領域の一
    部と分離領域とに接触しており、 被着された絶縁体が分離領域の位置で半導体基板と接触
    していることを特徴とするトランジスタ。
  4. 【請求項４】 １つまたは複数のチャンネルストップを
    形成するために、半導体基板のフィールド酸化物で覆わ
    れた部分に、第１の型のドーパントが、高濃度で注入さ
    れていることを特徴とする請求項３に記載のトランジス
    タ。
  5. 【請求項５】 分離領域の位置でより高濃度となる第１
    の型のドーパントの注入が、半導体基板に対して行われ
    ていないことを特徴とする請求項３または４に記載のト
    ランジスタ。
  6. 【請求項６】 第１の型のドーパントの濃度が1016個／
    cm3 で、第２の型のドーパントの濃度が濃度が1019〜10
    20個／cm3 であることを特徴とする請求項３に記載のト
    ランジスタ。
  7. 【請求項７】 チャンネルストップ内での第１の型のド
    ーパントの濃度が1017個／cm3 であることを特徴とする
    請求項４に記載のトランジスタ。
  8. 【請求項８】 第１の型のドーパントがＰ型ドーパント
    で、第２の型のドーパントがＮ型ドーパントで、トラン
    ジスタがＮＰＮ型トランジスタであり、半導体基板がこ
    のトランジスタのベースを構成しており、２つの注入領
    域とその下層の拡散領域がこのトランジスタのエミッタ
    とコレクタとを構成していることを特徴とする請求項３
    〜７のいずれか一項に記載のトランジスタ。
JP7033020A 1994-01-28 1995-01-30 静電放電から集積回路を保護するためのバイポーラトランジスタの製造方法 Withdrawn JPH0845957A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9400951 1994-01-28
FR9400951A FR2716294B1 (fr) 1994-01-28 1994-01-28 Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques.

Publications (1)

Publication Number Publication Date
JPH0845957A true JPH0845957A (ja) 1996-02-16

Family

ID=9459510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7033020A Withdrawn JPH0845957A (ja) 1994-01-28 1995-01-30 静電放電から集積回路を保護するためのバイポーラトランジスタの製造方法

Country Status (4)

Country Link
US (2) US5886386A (ja)
EP (1) EP0666597A1 (ja)
JP (1) JPH0845957A (ja)
FR (1) FR2716294B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397088B2 (en) * 2006-03-27 2008-07-08 Tower Semiconductor Ltd. Electrostatic discharge protection device for radio frequency applications based on an isolated L-NPN device
US8040106B2 (en) * 2008-05-29 2011-10-18 Honda Motor Co., Ltd. Method of controlling battery charging

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1150062B (it) * 1980-11-19 1986-12-10 Ates Componenti Elettron Protezione di ingresso per circuito integrato di tipo mos, a bassa tensione di alimentazione e ad alta densita' di integrazione
JPS6010765A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
JPS63119574A (ja) * 1986-11-07 1988-05-24 Toshiba Corp 半導体装置の製造方法
JP2679046B2 (ja) * 1987-05-22 1997-11-19 ソニー株式会社 メモリ装置
JPH01140757A (ja) * 1987-11-27 1989-06-01 Nec Corp 半導体入力保護装置
EP0472654B1 (en) * 1989-05-17 1997-10-08 Sarnoff Corporation Low voltage triggered snap-back device
FR2649830B1 (fr) * 1989-07-13 1994-05-27 Sgs Thomson Microelectronics Structure de circuit integre cmos protege contre les decharges electrostatiques
US5281841A (en) * 1990-04-06 1994-01-25 U.S. Philips Corporation ESD protection element for CMOS integrated circuit
US5204275A (en) * 1990-12-26 1993-04-20 North American Philips Corp. Method for fabricating compact bipolar transistor
DE4200884A1 (de) * 1991-01-16 1992-07-23 Micron Technology Inc Integrierte halbleiterschaltungsvorrichtung
US5591661A (en) * 1992-04-07 1997-01-07 Shiota; Philip Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures

Also Published As

Publication number Publication date
US5886386A (en) 1999-03-23
EP0666597A1 (fr) 1995-08-09
FR2716294B1 (fr) 1996-05-31
US6265277B1 (en) 2001-07-24
FR2716294A1 (fr) 1995-08-18

Similar Documents

Publication Publication Date Title
US5594266A (en) Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage
US5248892A (en) Semiconductor device provided with a protection circuit
EP0057024B1 (en) Semiconductor device having a safety device
KR900003257B1 (ko) 보호회로를 갖는 반도체장치
JP3805534B2 (ja) 半導体集積回路及び保護素子の使用方法
GB2090701A (en) Improvements in or relating to input protection for MOS integrated circuits
EP0703621B1 (en) Electrostatic discharge protection device for MOS integrated circuits
JPS6057668A (ja) 半導体装置
CN1152436C (zh) 绝缘体基硅场效应晶体管及其形成工艺和绝缘体基硅网络
JPS62104155A (ja) 電子素子
US6229181B1 (en) Semiconductor device and method of forming a semiconductor structure to provide electrostatic discharge protection
JPH0845957A (ja) 静電放電から集積回路を保護するためのバイポーラトランジスタの製造方法
JP3470155B2 (ja) 改良形バイポーラトランジスタ
JP3311759B2 (ja) スクリーン構造を有する集積回路およびその製造方法
KR100208685B1 (ko) 정전기 보호용 다이오드 및 이의 제조 방법
JP4907341B2 (ja) サイリスタ
KR0130374B1 (ko) 티에프디(tfd) 반도체 소자의 제조방법
KR950002204B1 (ko) 보호회로의 다이오드 제조방법
JP3390336B2 (ja) 半導体集積回路装置及びその製造方法
JPH09129856A (ja) 半導体装置及びその製造方法
JP2004071677A (ja) 半導体装置およびその製造方法
JPH03104157A (ja) 横型ｎｐｎトランジスタを備えた半導体装置
JPS60113967A (ja) 半導体装置の製造方法
JPH0645523A (ja) 半導体装置およびその製造方法
JPH0330305B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402