JPH08339989A - ホトレジストに対する高選択性と金属エッチ残余物の除去を伴う集積回路構造における金属エッチングの方法と装置 - Google Patents

ホトレジストに対する高選択性と金属エッチ残余物の除去を伴う集積回路構造における金属エッチングの方法と装置

Info

Publication number
JPH08339989A
JPH08339989A JP8068718A JP6871896A JPH08339989A JP H08339989 A JPH08339989 A JP H08339989A JP 8068718 A JP8068718 A JP 8068718A JP 6871896 A JP6871896 A JP 6871896A JP H08339989 A JPH08339989 A JP H08339989A
Authority
JP
Japan
Prior art keywords
pulse
bias power
metal
metal layer
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8068718A
Other languages
English (en)
Inventor
Hiroji Hanawa
ハナワ ヒロジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH08339989A publication Critical patent/JPH08339989A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 基板がエッチングされる間に、基板支持部に
ＲＦバイアスパワーを供給する、振幅変調器を提供する
ことにより、ホトレジストマスクの侵食を防止、排除し
ながら金属エッチ残余物の除去を行う、集積回路構造の
為の金属相互接合層を形成する為にマスクされた金属層
をパターニングする方法およｂ装置を提供すること。 【解決手段】 ＲＦパワーの振幅変調器は、エッチング
プロセスにおいて、金属層のパターニングに逆に衝撃を
与えるほどホトレジストマスクを侵食することなく、エ
ッチングプロセスの際に形成される金属エッチ残余物の
除去に効果的な規模（パルス高）および効果的な継続時
間（パルス幅）のＲＦパワーの、ショートパルスを重ね
合わせる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路構造の形成に有
効である、金属をエッチングするための方法と装置に関
する。特に本発明は、ホトレジストマスクの材料に対し
高選択性を示し、一方金属エッチ残余物に良好な除去効
果を示す、集積回路構造の金属部分のエッチングの方法
と装置に関する。
【０００２】
【従来の技術】集積回路構造の製造において、相互に接
続する１層またはそれ以上の層の金属層は、基板上に形
成された個々の半導体デバイスを電気的に接続し、所望
の電子回路を形成する為に使用される。慣例的に、その
ような金属接続は、最初に基板上方に金属層を蒸着さ
せ、次に金属層の上方にホトレジストマスクを形成する
ことによりパターニングし、さらに金属層の露光された
部分をエッチングすることにより製造される。金属層は
通常アルミニウムを含み、塩素ベースの化学を用いる低
圧プラズマエッチがアルミニウム金属をエッチングする
為に一般的に用いられる。しかし、該アルミニウム金属
相互接続を形成するために用いられるアルミニウム金属
は、通常１０％またはそれ以下の、少量の銅などの他の
金属を含んでいるアルミ合金であり、さらに微量の不純
物も含んでいる可能性もある。このような合金化してい
る物質や不純物は、金属層のパターニングの際にエッチ
残余物を生成する可能性があり、該残余物は集積回路構
造の表面から除去されなくてはならない。
【０００３】
【発明が解決しようとする課題】従来において、このよ
うな残余物の効果的な除去は、エッチングプロセス中に
基板が載置される基板支持部へ高バイアスパワーを印加
することにより得られる高エネルギーイオン衝撃を使用
することが必要であった。高パワーとは、直径６インチ
のシリコン基板上の金属層がエッチングされる場合、少
なくとも２００ワットのバイアスパワーと等価のバイア
スパワーを意味し、この等価パワーレベルは１０００ワ
ットに達することもある。このような高バイアスパワー
の使用は、金属層へのパターニング中に生成されたエッ
チ残余物の除去に効果的である一方、該ホトレジストマ
スクの侵食という更なる間題をひきおこす。ホトレジス
トエッチマスクの侵食は金属を必要以上にエッチングす
る可能性があり、不要な金属配線の薄細化（thinning）
やアンダーカット、また極端な場合は金属配線をすぺて
エッチングする結果となり、基板配線上に閉回路が作ら
れる結果となる。このようなホトレジストマスクの侵食
は１００ワット以上の等価バイアスパワーが用いられた
ときに発生し始める可能性があり、２００ワットの高さ
の等価バイアスパワーが用いられると不満足なレベルに
なる。
【０００４】従って、金属層のエッチング時に生成され
るエッチ残余物がパターニングプロセス中に除去され、
一方ホトレジストマスクの侵食が防止、排除される、集
積回路構造の製造における金属層のパターニングの方法
や装置が望まれる。
【０００５】
【課題を解決するための手段および作用】本発明は、エ
ッチングされる基板に供拾されるＲＦバイアスパワーの
振幅変調器を供給することにより、金属残余物を除去し
かつホトレジストマスクの侵食を防止または排除する、
集積回路構造の金属相互接続を行なう金属層を形成する
ためのマスクされた金属層をパターニングする方法と装
置を供給する。ＲＦパワーの振幅変調器は、エッチング
プロセスにおいて、金属層のパターニングに逆に衡撃を
与える程ホトレジストエッチマスクを侵食することな
く、エッチングプロセスの際に形成される金属エッチ残
余物の除去に効果的な規模（パルス高）と効果的な継続
時間（パルス幅）のＲＦパワーのショートパルスを重ね
合わせる。
【０００６】
【実施の形態】図１を参考にすると、慣例のプラズマエ
ッチ装置は、基板１０を上部に載置した基板支持構造４
を内部に備えたエッチチャンバ２を有する。エッチチャ
ンバ２は、エッチガスの供給源２０を備えている。図１
に示すように、チャンバ２内部のシャワーヘヅド６に接
続されているＲＦプラズマパワー源２４からＲＦプラズ
マパワーのソースかシャワーヘッド６に供給されること
によってプラズマがチャンバ２に直接形成されるとき、
エッチガスはシャワーヘッド６を通してチャンバ２に直
接供給され、その場合シャワーヘッド６は一つの電極と
しての役目をはたし、一方接地されたチャンバ２はもう
一方の電極の役目をはたす。また、プラズマは、例えば
誘導プラズマ電源のような遠隔プラズマ発生源としての
役目をはたす隣接チャンバ（図示せず）から発生される
場合もあり、この場合、エッチガスはエッチチャンバ２
に入る前にイオン化が行なわれるように該隣接チャンバ
に流入される。
【０００７】さらに図１に従って説明すると、基板支持
構造４上には、ライン３９を通し、ＲＦパワ一発生器３
２、電圧制御滅衰器３４、パワー増幅器３６およびフィ
ードバック制御ループ３７により構成されるＲＦ供給源
３０へと接続された電気配線によって、基本ＲＦバイア
スが供給され、このフィードバックループ３７は、コン
トロールユニット増幅器３８からアウトプットパワーの
一部をフィードバックしさらに電圧制御減衰器３４に接
続されている。基板支持部にＲＦバイアスパワーを供給
する為に慣例的に使用されている市販のＲＦバイアスパ
ワー供給源としては、ENI Model OEM一１２AMと、ENI M
odel OEM一l２B一０２ ＲＦパワー供給源がある。
【０００８】図２は、基板１０上のアルミニウム層など
の金属層を有する従来技術による断面図を示し、金属層
１２の上方にはホトレジストマスク１４が蒸着されてい
る。約１０ミリトールから２５０ミリトールの圧力のＣ
ｌ2ガスと、ＢＣｌ3ガスの混合気体のような塩素の化学
作用で説明される従来技術の方法と装置を用いて、金属
層１２がホトレジストマスク１４を通してエッチングさ
れる場合、金属層１２をエッチングしている間レジスト
マスクを侵食したり損傷を与えたりしない基板支持部バ
イアスバワーレベル、例えば６インチ直径の基板の場合
には約１００ワット程度の基本バイアスパワーレベルの
使用は、エッチング中に基板１０上に堆積する金属エッ
チ残余物を除去するには十分でない。しかし、図３で示
されるように、基本バイアスパワーレベルがエッチ残余
物を除去するのに十分なレベル、例えば６インチ直径の
基板に対し約２００ワットと等価の基本バイアスパワー
レベルに上昇すると、ホトレジストマスク１４はエッチ
ング中に徐々に侵食され、その結果、１２ａ’に示され
るように、マスク１４’下の金属層１２の部分のアンダ
ーカットを許容するのに十分な程度に侵食されたマスク
１４’を備えた、図３に示される構造になる。つまり
（図５に示されるように）エッチングされずに残存すぺ
きであり、金属層１２から形成されるべき所望の金属配
線や、ワイヤリングハーネスの部分を形成する、金属層
１２の部分１２ａが、図３の従来技術構造において、部
分的にエッチングされていることが示されている。
【０００９】図４と５に示される本発明に従うと、ＲＦ
基本バイアスパワー供給源３０は、図４に示されるよう
に、ホトレジストマスクのいかなる実質的侵食もなく金
属配線や相互接続１２ａを形成するため、基板１０上の
アルミニウム層のような金属層をエッチングするに十分
であるがエッチング中に基板１０の表面上に堆積する金
属エッチ残余物を除去するには不十分な基板の基本バイ
アスパワー信号を基板支持構造６に伝えるように、設定
されている。基本バイアスパワー信号は６インチ直径の
基板に対して約１００ワットの基本バイアスパワーレペ
ルに相当し、また、基本“等価バイアスパワーレベル”
として言及され、該用語は以下のように定義される。該
基本“等価バイアスパワーレペル”信号は、本発明によ
ると、形成される金属エッチ残余物の望まれる除去を達
成するのに十分な規模（パルス高）であるが、エッチン
グされる金属層の上方にあるホトレジストマスクに損傷
を与えるほどの継続時間（パルス幅）ではない周期的な
より高いバイアスパワーパルスを重ね合わせることによ
り調整されるものである。
【００１０】周期的なより高いバイアスパワーパルス
は、後に述ぺる第２ＲＦパワー発生器５０が所望のパル
ス高、パルス継続時間および周波数にセットされた状態
で、結合コンデンサ５４を通し基本パワー供給源３０の
電圧制御減衰器３４に連結される第２又はパルス化パワ
ー発生器５０から、電圧制御滅衰器３４にパルス化信号
を与えることにより基板支持部４に供給される。
【００１１】基本バイアスパワー信号を基板支持部に供
給するために用いられた、高パワーレベルのパルスを供
給するために用いられた、ＲＦパワー供給源３０内のＲ
Ｆパワー発生器３２および高バワーレペルのパルスを供
給するのに用いられた、第２ＲＦパワー発生器５０は、
通常のＲＦの範囲である２〜１０ｍＨｚ内のいかなる周
波数にも伝送可能なＲＦ発生器をそれぞれ有する。便宜
上、１３.５４ｍＨｚのＲＦパワー発生器は、両方のＲ
Ｆ信号発生器に利用されてもよいる。一般的な市販の第
２ＲＦパワー発生器のソースで、調整可能なパルス高、
調整可能なパルス輻、および調整可能な周波数を供拾で
きるものとしては、Wavetec の Model３９５波形発生器
がある。
【００１２】ＲＦパワー発生器５０により伝送される高
パワーバルスのパルス速度または繰り返し速度は、約５
kＨｚから約２０kＨｚに変化する。低い繰り返し速度ま
たは周波数速度は、マスク下の金属層のアンダーカツト
を引き起こす可能性かあり、これは金属層１２がエッチ
ングされるときに、マスク１４の下に形成されている金
属配線の側壁に形成される不適当な量のポリマーのため
に起こると信じられている。周波数の範囲の高限界は、
プロセスの限界によるものより、むしろ回路の応答時間
で制限されていて、適当な回路が利用可能存在であれ
ば、より高い周波数は使用可能である。
【００１３】高パワーのＲＦパルスのピークレベルまた
は高さは、最小約２００Ｗの“等価バイアスパワーレベ
ル”から、最大約１０００Ｗの“等価バイアスバワーレ
ベル”に変化しなければならなず、最小ワット数は、パ
ターンプロセス中に形成される金属エッチ残余物の所望
の除去に効果を与えるために必要な最小パワーによって
制御される。ここで使われる“等価バイアスパワーレペ
ル”という用語は、６インチ直径の基板に対して要求さ
れる基本バイアスパワーレベルと、パルス化したバイア
スパワーレベルのピークで定義したものを意味してい
て、他の基板サイズが利用される場合、実際の基本バイ
アスパワーレベルとパルス化したバイアスパワーレベル
は、このような“等価バイアスパワーレベル”から調整
される必要があることを理解しなければならない。パル
スの最大パルス高さまたはピークパワーレベルは、ホト
レジストマスクの損傷を避ける必要性により調整され
る。最適のパルス化等価バイアスパワーレベルの範囲
は、約２００から約５００ワットに変化し、最適のパル
ス化等価バイアスパワーピークレペルは以下に述ぺるよ
うに、パルスの継続時間又は輻に関係している。
【００１４】基本またはパルス化等価バイアスパワーレ
ベルは、単位平方センチメートル当たりのワット数（Ｗ
／ｃｍ2）でも表されることができることに注意しなけ
ればならない。６インチ直径の基板では、基本バイアス
パワーレベルは約１.７２Ｗ／ｃｍ2で表され、パルス化
バイアスパワーピークレベルは、約８.６２Ｗ／ｃｍ2の
パワーレペルを有するパルスの最適の最大パワーレペル
にて約３.４５Ｗ／ｃｍ2から約１７.２４Ｗ／ｃｍ2の範
囲で表される。
【００１５】高パワーパルスの継続時間またはパルス輻
は、デューティサイクルの約５％から約４０％の間で変
化し、約５％未満では所望の金属エッチ残余物の除去に
不十分であり、約４０％を越える継続時間は、ホトレジ
ストマスクの過剰な侵食を引き起こすと考えられてい
る。最適と考えられる約２５％の継続時間にて、デュー
ティサイクルの約２０から約３０％の継続時間か好まし
い。しかしパルスの継続時間または幅はそれぞれのデュ
ーティサイクルの中で基板支持部に伝えられる付加的バ
イアスパワーの総量を決定する為に、逆比例の関係で、
高パワーパルスのレベルすなわちパルス高に関係してい
る。このように各パルス間においてパワーレベルすなわ
ちパルス高が高くなると継続時間すなわちパルス幅は短
くなり、前述したようにパルス高とパルス輻の限界内で
なければならず、また逆の場合も同様である。
【００１６】本発明の方法と装置をさらに詳細に説明す
ると、数枚の６インチ直径のシリコンウエハーが１ミク
ロンの厚さのアルミニウム層で被覆され、１.５ミクロ
ンの厚さのホトレジストマスクが、各金属層の上に形成
された。
【００１７】続いて、それぞれの被覆されたウエハー
は、ウエハー保持部上で維持された約４０℃の温度で、
１２ミリトールの圧力で保たれた電気的に接地された１
６リットルのチャンバ内のウエハー保持部に載置され
た。それぞれの被覆されたウエハーは、次に１２００ワ
ットのパワーレベルでチャンバ内でプラズマか維持され
る間に、チャンバ内への１８０標準ｃｍ3／分（ｓｃｃ
ｍ）のＣｌ2と６０ｓｃｃｍのＢＣｌ3の流れからなるエ
ッチング工程によりパターニングされる。それぞれの場
合、エッチングは総時間約１分の間に行なわれた。
【００１８】被覆されたウエハー１枚は、約１００ワッ
トのレペルでウエハー保持部に基本ＲＦバイアスパワー
を印加することにより、金属パターン中に被覆ウエハー
の慣例（従来技術）のＲＦバイアスをかけた。パターニ
ングステップの後、ウエハー上のエッチングされた金属
層と、その上に存在するホトレジストマスクは、レジス
トマスクの侵食と、マスク下に残る金属層の残存部分の
アンダーカットのために、走査型顕微鏡（SEM）を用い
て検査された。重大なマスクの侵食や金属層のアンター
カットは見い出せなかった。しかし、金属エッチ残余物
はエッチングされたウエハーの表面上に存在し、この基
本バイアスパワーレベルはこのようなエッチ残余物の除
去に不十分であることを示していた。
【００１９】二番目の被覆されたウエハーもまた、ウエ
ハー上の金属層のパターニング中、ウエハーの慣例（従
来技術）であるＲＦバイアスをかけたものであるが、ウ
エハー保持部に印加した基本バイアスパワーレペルは、
２００ワツトに高められている。エッチングされた金属
層とその上のホトレジストマスクを含むウエハーは、上
述した方法と同様の方法で検査されたとき、金属エッチ
ング残余物の形跡は発見されなかったが、レジストマス
クは、ひどく侵食されていて下のパターニングされた金
属層のアンダーカットは明らかであった。
【００２０】３番目の被覆ウエハー上の金属層は、それ
それのパルスサイクルの約３０％のパルス継続時間又は
パルス幅および５ｋＨｚの繰り返し速度又はパルス周波
数で、２００ワットのパワーレベルすなわちパルス高で
の重ね合わせパルスで、１００ワットの基本ウエハー支
持部バイアスパワーレベル搬送信号を有する、ウエハー
支持部へのパルス化又は調整されたバイアス信号を供給
することによる本発明の方法又は装置に応じてパターニ
ングされたものである。
【００２１】金属層のパターニング完了後、該ウエハー
は上記方法と同様に検査された。レジストマスクは侵食
なく、パターニングされた金属層の明らかなアンダーカ
ットの形跡もなく、ウエハー上に存在する明らかな金属
エッチの残余物は存在しなかった。
【００２２】このように、本発明による方法と装置は、
ホトレジストマスクの侵食の抑制又は防止を効果的なバ
イアスパワーをウエハーに供給する。
【００２３】
【発明の効果】以上詳細に説明してきたように、本発明
は、エッチングプロセスにおいて、金属層のパターニン
グに衝撃を与えるほどホトレジストマスクを侵食するこ
となく、エッチングプロセスの際に形成される金属エッ
チ残余物の除去に効果的な規模（パルス高）と効果的な
継続時間（パルス輻）のＲＦパワーを重ね合わせること
が可能な、エッチングされる基板に供給されるＲＦパワ
ーの振輻変調器を供給するため、金属エッチ残余物を除
去し、かつホトレジストマスクの侵食を防止又は排除し
ながら、集積回路の金属相互接続を行なう金属層を形成
するためにマスクされた金属層をパターニングすること
ができる。
【図面の簡単な説明】
【図１】図１は、ブロック線図で表した従来技術のエッ
チングチャンバで、一般的な従来のプラズマエッチプロ
セスが行なわれている間、基板上にバイアスをかけるた
めにエッチングチャンバ内の基板支持部にバイアスパワ
ーを供給する、従来技術のＲＦバイアスパワー供給源の
構成部分である。
【図２】図２は、基板の垂直断面図の一部分で、基板上
に金属層があり、金属層をパターニングする工程前のホ
トレジストマスクが該金属層上に存在する。
【図３】図３は、マスクを通して金属層をパターニング
した後の図２の状態を示した基板の縦断面図の一部分
で、図１に示された従来の装置と方法が用いられ、該バ
イアスパワーが、バイアスパワーが基板支持部に供給さ
れるとき、エッチング時に生成されるエッチ残余物を除
去するのに十分なレベルに設定されている。
【図４】図４は、図１に示すＲＦバイアスパワー供給源
を、本発明に従い、基板支持部に供給されているバイア
スパワーに振幅変調した高ＲＦパワーのパルスを供給す
るために改良したものである。
【図５】図５は、図４に示すように、ホトレジストマス
クに損傷は与えないがエッチ残余物の除去にも不十分で
あるレベルで基枚保持部に供給される基本バイアスパワ
ー信号と、該バイアスパワ信号の上にエッチング、時に
生成されるエッチ残余物を除去するのに十分な高さであ
るがホトレジストマスクに損傷を与える程持続しないレ
ベルのパワーにセットされている周期的なパルスのバイ
アスパワー信号を加えた本発明の方法、装置を用いて、
マスクを通して金属層のパターニングを終えた後の図２
の状態を示した基板の垂直断面図の一部分である。
【図６】図６は本発明の過程を示したフローシートであ
る。
【符号の説明】
２…エッチングチヤンバ、４…基板支持部構造、６…シ
ヤワーヘッド、１０…基板、１２ａ、１２ａ’…金属
層、１４、１４ａ、１４ａ’…ホトレジストマスク、２
０…エッチガス源、２４…ＲＦプラズマパワー源、３０
…ＲＦ供給源、３２…ＲＦパワー発生器、３４…電圧制
御滅哀器、３６…パワー増幅器、３７…フィードバック
制御ループ、３８…コントロールユニット増輻器、３９
…ライン、５０…パルス化ＲＦパワー発生器、５４…結
合コンデンサ

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 金属エッチ残余物を除去し、またホトレ
    ジストマスクの侵食を防止または排除する、集積回路構
    造の金属相互接続の層を形成するためにマスクされた金
    属層をパターニングする方法であって、エッチプロセス
    の間に形成される金属エッチ残余物を除去し、またホト
    レジストエッチマスクの侵食や金属屑のアンダーカット
    を最小にするために、効果的な継続時間（duration）と
    効果的な規模（magnitude）のＲＦバイアスパワーのシ
    ョートパルスを重ね合わせる工程を含む、エッチングさ
    れる基板の保持部へ供給される基本ＲＦバイアスパワー
    の振幅変調器を供給する手段を含む方法。
  2. 【請求項２】 高バイアスパワーの前記パルスの繰り返
    し速度（repetitionrate）は、前記金属層のアンダーカ
    ットを避けるために有効な最小速度を含む請求項１記載
    の方法。
  3. 【請求項３】 高バイアスパワーの前記パルスの繰り返
    し速度は、前記金属層のアンダーカットを最小にするた
    めに約５ｋＨｚの最小速度を含む請求項２記載の方法。
  4. 【請求項４】 ＲＦパワーの前記パルスの前記パルス規
    模が、金属エッチ残余物の除去を確実に行なうために少
    なくとも約２００ワットの最小等価バイアスパワーレベ
    ルを含む請求項２記載の方法。
  5. 【請求項５】 ＲＦパワーの前記パルスの前記パルス規
    模が、前記金属層のアンダーカットや前記レジストマス
    クの侵食を防ぐために約１０００ワットの最大等価バイ
    アスパワーレペルを含む請求項２記載の方法。
  6. 【請求項６】 ＲＦパワーの前記パルスの前記パルス規
    模が、金属エッチ残余物の除去を確実に行なうために少
    なくとも約２００ワットの最小等価バイアスパワーレペ
    ルから、前記金属層のアンダーカットや前記レジストマ
    スクの侵食を防ぐために約１０００ワットの最大等価バ
    イアスパワーレベルまでを含む請求項２記載の方法。
  7. 【請求項７】 ＲＦパワーの前記パルスの前記パルス継
    続時間が、前記金属エッチ残余物の十分な除去を確実に
    行なうために、最小限度で前記パルスのデューティサイ
    クルの少なくとも約５％を含む請求項２記載の方法。
  8. 【請求項８】 ＲＦパワーの前記パルスの前記パルス継
    続時間が、前記金属エッチ残余物の十分な除去を確実に
    行なうために、最小限度で前記パルスのデューティサイ
    クルの少なくとも約２０％を含む請求項７記載の方法。
  9. 【請求項９】 ＲＦパワーの前記パルスの前記パルス継
    続時間が、前記金属層のアンダーカットや前記ホトレジ
    ストマスクの侵食を防ぐために、最大限度で前記パルス
    のデューティサイクルの約４０％を含む請求項２記載の
    方法。
  10. 【請求項１０】 ＲＦパワーの前記パルスの前記パルス
    継続時間が、前記金属層のアンダーカットや前記レジス
    トマスクの侵食を防ぐために、最大限度前記パルスの衡
    撃係数の約３０％を含む請求項９記載の方法。
  11. 【請求項１１】 ＲＦパワーの前記パルスの前記パルス
    継続時間が、前記金属エッチ残余物の十分な除去を確実
    に行なうために、最小限度で前記パルスのデューティサ
    イクルの少なくとも約５％、前記金属層のアンダーカッ
    トや前記ホトレジストマスクの侵食を防ぐために最大限
    度で前記パルスのデューティサイクルの約４０％を含む
    請求項２記載の方法。
  12. 【請求項１２】前記基板支持部へ供拾される基本バイア
    スパワーの等価バイアスパワーレペルが、約１００ワッ
    トを含む請求項２記載の方法。
  13. 【請求項１３】 金属エッチ残余物を除去し、またホト
    レジストマスクの侵食を抑制または排除する、集積回路
    構造の金属相互接続を行なう金属層を形成するためマス
    クされた金属層をパターニングする方法であって、エッ
    チプロセスの間に形成される金属エッチ残余物を除去
    し、また金属層のアンダーカットやホトレジストエッチ
    マスクの侵食を最小にするために、約２００ワットから
    約１０００ワットの等価バイアスパワーレペルで、少な
    くとも約５ｋＨｚの繰り返し速度で、前記パルスのデュ
    ーティサイクルの約５％から約４０％の継続時間であ
    る、ＲＦパワーのショートパルスを重ね合わせる工程を
    含む、エッチングされる基板の保持部へ供給される基本
    ＲＦバイアスパワーの振幅変調器を供給する手段を含む
    方法。
  14. 【請求項１４】 前記基板支持部へ供給される基本バイ
    アスパワーの等価バイアスパワーレベルが約１００ワッ
    トを含む請求項１３記載の方法。
  15. 【請求項１５】金属エッチ残余物を除去し、またホトレ
    ジストマスクの侵食を防止または排除する、集積回路の
    金属相互接続を行なう金属層を形成するためマスクされ
    た金属層をパターニングする装置であって、金属層のア
    ンダーカットやホトレジストエッチマスクの侵食が行な
    われることなく、エッチプロセス中に形成される金属エ
    ッチ残余物を除去するための、効果的なバイアスパワー
    レペル（パルス高）と効果的な継続時間（パルス幅）の
    ＲＦバイアスパワーのショートパルスを重ね合わせるこ
    との可能なＲＦパワー供給源を含む、エッチングされる
    基板の基板支持部へ供給される基本ＲＦバイアスパワー
    の振幅変調器を供給する手段（apparatus）を含む装
    置。
  16. 【請求項１６】 ＲＦバイアスパワーのショートパルス
    を重ね合わせることの可能な前記ＲＦパワー供給源が、
    前記金属層のアンダーカットを防ぐために有効な最小繰
    り返し速度である該パルスを供給することか可能である
    請求項１５記載の装置。
  17. 【請求項１７】 高パワーバイアスの範囲の前記パルス
    の前記繰り返し速度が、前記金属層のアンダーカットを
    防ぐ為に約５ｋＨｚの最小速度を含む請求項１６記載の
    装置。
  18. 【請求項１８】 ＲＦパワーの前記パルスの前記パルス
    規模が、前記金属エッチ残余物の除去を確実に行なうた
    めに少なくとも約２００ワットの最小等価バイアスパワ
    ーレベルを含む請求項１６記載の装置。
  19. 【請求項１９】 ＲＦパワーの前記パルスの前記パルス
    規模が、前記金属層のアンダーカットや前記レジストマ
    スクの侵食を防ぐために約１００ワットの最大等価バイ
    アスパワーレベルを含む請求項１６記載の装置。
  20. 【請求項２０】 ＲＦパワーの前記パルスの前記パルス
    継続時間が、前記金属エッチ残余物の十分な除去を確実
    に行なうために、最小限度前記パルスのデューティサイ
    クルの少なくとも約５％を含む請求項１６記載の装置。
  21. 【請求項２１】 ＲＦパワーの前記パルスの前記パルス
    継続時間が、前記金属層のアンダーカットや前記レジス
    トマスクの侵食を防ぐために、最大限度で前記パルスの
    デューティサイクルの約４０％を含む、請求項１６記載
    の装置。
  22. 【請求項２２】 金属エッチ残余物を除去し、またホト
    レジストマスクの侵食を防止または排除する集積回路の
    金属相互接続を行なう金属層を形成するためマスクされ
    た金属層をパターニングする装置であって、金属層のア
    ンダーカットやホトレジストエッチマスクの侵食が行な
    われることなく、エッチプロセス中に形成される金属エ
    ッチ残余物を除去するため、６インチ直径の基板に対し
    て約２００ワットから約１０００ワットで、少なくとも
    約５ｋＨｚの繰り返し速度の規模（パルス高）で、前記
    パルスの衡撃係数の約５％から約４０％の継続時間（パ
    ルス幅）のＲＦバイアスパワーのショートパルスを重ね
    合わせることの可能なＲＦパワー供給源を含む、エッチ
    ングされる基板の基板支持部へ供給される基本ＲＦバイ
    アスパワーの振幅変調器を供給する手段（apparatus）
    を含む装置。
JP8068718A 1995-03-23 1996-03-25 ホトレジストに対する高選択性と金属エッチ残余物の除去を伴う集積回路構造における金属エッチングの方法と装置 Pending JPH08339989A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/409388 1995-03-23
US08/409,388 US5614060A (en) 1995-03-23 1995-03-23 Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal

Publications (1)

Publication Number Publication Date
JPH08339989A true JPH08339989A (ja) 1996-12-24

Family

ID=23620272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8068718A Pending JPH08339989A (ja) 1995-03-23 1996-03-25 ホトレジストに対する高選択性と金属エッチ残余物の除去を伴う集積回路構造における金属エッチングの方法と装置

Country Status (6)

Country Link
US (1) US5614060A (ja)
EP (1) EP0734046B1 (ja)
JP (1) JPH08339989A (ja)
KR (1) KR100403115B1 (ja)
AT (1) ATE191584T1 (ja)
DE (1) DE69607509T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218196B1 (en) 1998-05-06 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device
US6660647B1 (en) 1998-03-12 2003-12-09 Hitachi, Ltd. Method for processing surface of sample
US6888094B2 (en) 2002-04-26 2005-05-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US11835426B2 (en) 2021-05-18 2023-12-05 Osaka Research Institute Of Industrial Science And Technology Vibration control system using kurtosis response spectrum

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
JP3220394B2 (ja) * 1996-09-27 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置
US6214162B1 (en) 1996-09-27 2001-04-10 Tokyo Electron Limited Plasma processing apparatus
US5779807A (en) 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
TW552243B (en) 1997-11-12 2003-09-11 Jsr Corp Process of forming a pattern on a substrate
US6379576B2 (en) 1997-11-17 2002-04-30 Mattson Technology, Inc. Systems and methods for variable mode plasma enhanced processing of semiconductor wafers
US6093332A (en) * 1998-02-04 2000-07-25 Lam Research Corporation Methods for reducing mask erosion during plasma etching
KR100521120B1 (ko) 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
US6492277B1 (en) * 1999-09-10 2002-12-10 Hitachi, Ltd. Specimen surface processing method and apparatus
US6017826A (en) * 1998-10-05 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
JP4351755B2 (ja) * 1999-03-12 2009-10-28 キヤノンアネルバ株式会社 薄膜作成方法および薄膜作成装置
JP3533105B2 (ja) * 1999-04-07 2004-05-31 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法と製造装置
KR100327346B1 (ko) 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6566272B2 (en) 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
JP2001168086A (ja) 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
FR2811316B1 (fr) * 2000-07-06 2003-01-10 Saint Gobain Substrat texture transparent et procedes pour l'obtenir
US6544895B1 (en) * 2000-08-17 2003-04-08 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
US6485572B1 (en) * 2000-08-28 2002-11-26 Micron Technology, Inc. Use of pulsed grounding source in a plasma reactor
US7349090B2 (en) * 2000-09-20 2008-03-25 Kla-Tencor Technologies Corp. Methods and systems for determining a property of a specimen prior to, during, or subsequent to lithography
US7106425B1 (en) 2000-09-20 2006-09-12 Kla-Tencor Technologies Corp. Methods and systems for determining a presence of defects and a thin film characteristic of a specimen
US6812045B1 (en) 2000-09-20 2004-11-02 Kla-Tencor, Inc. Methods and systems for determining a characteristic of a specimen prior to, during, or subsequent to ion implantation
US6694284B1 (en) 2000-09-20 2004-02-17 Kla-Tencor Technologies Corp. Methods and systems for determining at least four properties of a specimen
US6806951B2 (en) 2000-09-20 2004-10-19 Kla-Tencor Technologies Corp. Methods and systems for determining at least one characteristic of defects on at least two sides of a specimen
US6673637B2 (en) 2000-09-20 2004-01-06 Kla-Tencor Technologies Methods and systems for determining a presence of macro defects and overlay of a specimen
US7130029B2 (en) 2000-09-20 2006-10-31 Kla-Tencor Technologies Corp. Methods and systems for determining an adhesion characteristic and a thickness of a specimen
US6782337B2 (en) * 2000-09-20 2004-08-24 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension an a presence of defects on a specimen
US6891627B1 (en) 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
US6919957B2 (en) 2000-09-20 2005-07-19 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen
US20040253823A1 (en) * 2001-09-17 2004-12-16 Taiwan Semiconductor Manufacturing Co. Dielectric plasma etch with deep uv resist and power modulation
US20030077910A1 (en) * 2001-10-22 2003-04-24 Russell Westerman Etching of thin damage sensitive layers using high frequency pulsed plasma
US20030153195A1 (en) * 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
US6759339B1 (en) 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US6942813B2 (en) * 2003-03-05 2005-09-13 Applied Materials, Inc. Method of etching magnetic and ferroelectric materials using a pulsed bias source
US7976673B2 (en) * 2003-05-06 2011-07-12 Lam Research Corporation RF pulsing of a narrow gap capacitively coupled reactor
US7521000B2 (en) * 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
DE112005000660T5 (de) * 2004-03-22 2007-02-08 Kla-Tencor Technologies Corp., Milpitas Methoden und Systeme zum Messen einer Eigenschaften eines Substrats oder zur Vorbereitung eines Substrats zur Analyse
US7879510B2 (en) * 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US7790334B2 (en) * 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7148073B1 (en) 2005-03-15 2006-12-12 Kla-Tencor Technologies Corp. Methods and systems for preparing a copper containing substrate for analysis
US7394067B1 (en) 2005-07-20 2008-07-01 Kla-Tencor Technologies Corp. Systems and methods for reducing alteration of a specimen during analysis for charged particle based and other measurement systems
KR101170597B1 (ko) * 2006-05-10 2012-08-02 주성엔지니어링(주) 진폭변조 알에프 전력을 이용한 갭필 방법 및 이를 위한갭필 장치
US7786019B2 (en) * 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
KR20100022146A (ko) * 2008-08-19 2010-03-02 삼성전자주식회사 플라즈마 공정장치 및 그 방법
JP2010118549A (ja) 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US8758638B2 (en) * 2011-05-10 2014-06-24 Applied Materials, Inc. Copper oxide removal techniques
US9401263B2 (en) * 2013-09-19 2016-07-26 Globalfoundries Inc. Feature etching using varying supply of power pulses
EP3087586B1 (en) 2013-12-23 2021-09-29 Intel Corporation Advanced etching techniques for straight, tall and uniform fins across multiple fin pitch structures
US10332810B2 (en) 2016-10-24 2019-06-25 Kla-Tencor Corp. Process modules integrated into a metrology and/or inspection tool
JP6846387B2 (ja) 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11043387B2 (en) * 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
US20230017383A1 (en) * 2021-07-14 2023-01-19 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500563A (en) * 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
US4464223A (en) * 1983-10-03 1984-08-07 Tegal Corp. Plasma reactor apparatus and method
KR890004881B1 (ko) * 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
EP0149089B1 (en) * 1984-01-06 1989-11-23 Tegal Corporation Single electrode, multiple frequency plasma apparatus
KR900007687B1 (ko) * 1986-10-17 1990-10-18 가부시기가이샤 히다찌세이사꾸쇼 플라즈마처리방법 및 장치
JPH02109328A (ja) * 1988-10-18 1990-04-23 Nec Corp ドライエッチング方法およびそ装置
EP0395415B1 (en) * 1989-04-27 1995-03-15 Fujitsu Limited Apparatus for and method of processing a semiconductor device using microwave-generated plasma
US5332441A (en) * 1991-10-31 1994-07-26 International Business Machines Corporation Apparatus for gettering of particles during plasma processing
JP2988122B2 (ja) * 1992-05-14 1999-12-06 日本電気株式会社 ドライエッチング装置および半導体装置の製造方法
JP2941572B2 (ja) * 1992-08-11 1999-08-25 三菱電機株式会社 プラズマエッチング装置及び半導体装置の製造方法
US5261965A (en) * 1992-08-28 1993-11-16 Texas Instruments Incorporated Semiconductor wafer cleaning using condensed-phase processing
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660647B1 (en) 1998-03-12 2003-12-09 Hitachi, Ltd. Method for processing surface of sample
US7259104B2 (en) 1998-03-12 2007-08-21 Hitachi, Ltd. Sample surface processing method
US6218196B1 (en) 1998-05-06 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device
US6888094B2 (en) 2002-04-26 2005-05-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US7611993B2 (en) 2002-04-26 2009-11-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US11835426B2 (en) 2021-05-18 2023-12-05 Osaka Research Institute Of Industrial Science And Technology Vibration control system using kurtosis response spectrum

Also Published As

Publication number Publication date
KR100403115B1 (ko) 2004-02-11
DE69607509T2 (de) 2000-08-10
EP0734046A3 (en) 1996-10-02
EP0734046B1 (en) 2000-04-05
ATE191584T1 (de) 2000-04-15
EP0734046A2 (en) 1996-09-25
KR960035871A (ko) 1996-10-28
DE69607509D1 (de) 2000-05-11
US5614060A (en) 1997-03-25

Similar Documents

Publication Publication Date Title
JPH08339989A (ja) ホトレジストに対する高選択性と金属エッチ残余物の除去を伴う集積回路構造における金属エッチングの方法と装置
KR102023784B1 (ko) 질화규소막 에칭 방법
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
US5660682A (en) Plasma clean with hydrogen gas
TWI392000B (zh) 自基材移除邊緣聚合物的設備與方法
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
JPH09181055A (ja) 半導体ウエハの上面及び側壁からのポリマー除去
KR20010014306A (ko) 향상된 물리적 타격을 이용한, 마이크론 및 서브마이크론특징부용 패턴된 구리 식각
JP2009510775A (ja) 基板からフッ素化ポリマーを除去する装置及び方法
JP2001506421A (ja) プラズマ誘発帯電損傷を低減するための方法
JPH11224796A (ja) プラズマ処理装置及びプラズマ処理方法
JPH1167741A (ja) 半導体装置の乾式蝕刻方法及びその製造装置
JP3258240B2 (ja) エッチング方法
JPH06342769A (ja) エッチング方法及び装置
JPH0697127A (ja) 配線形成方法
JP3006508B2 (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方法
JP2000031128A (ja) エッチング処理装置及びエッチング処理方法、並びに半導体装置の製造方法及び半導体装置
JP3993821B2 (ja) Ｃｕのパターン形成方法
JP2776727B2 (ja) 半導体装置の製造方法
JP2974512B2 (ja) エッチング方法及び装置
JP3875919B2 (ja) Ｃｕ配線形成方法
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH09232284A (ja) Ａｌ配線のエッチング方法及びエッチング装置
JP2004128313A (ja) 半導体装置の製造方法
JP3307227B2 (ja) 表面処理方法およびエッチング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050614