JPH08335054A

JPH08335054A - マトリクス方式プラズマディスプレイパネルの駆動方法

Info

Publication number: JPH08335054A
Application number: JP7138335A
Authority: JP
Inventors: Tetsuya Shigeta; 哲也重田
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1995-06-05
Filing date: 1995-06-05
Publication date: 1996-12-17

Abstract

(57)【要約】【目的】画素データに対応した正確な発光表示が可能
なマトリクス方式プラズマディスプレイパネルの駆動方
法を提供することを目的とする。【構成】行電極に第１プライミングパルスを印加する
ことにより、画素セル内に壁電荷を形成せしめて、第２
プライミングパルスを行電極対のいずれか一方に印加す
ると共に画素データパルスを列電極に印加することによ
り、発光状態とすべき画素セル内の行電極対の一方に形
成されている壁電荷を所定量だけ消滅させて、次に、走
査パルスを行電極対のいずれか一方に印加すると共に反
転画素データパルスを列電極に印加することにより非発
光状態とすべき画素セル内に形成されている壁電荷を消
滅せしめる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、交流放電型のマトリク
ス方式プラズマディスプレイパネルの駆動方法に関す
る。

【０００２】

【従来の技術】プラズマディスプレイパネルは、周知の
如く、薄形の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネルが
知られている。図１は、かかるプラズマディスプレイパ
ネルを含むプラズマディスプレイ装置の概略構成を示す
図である。

【０００３】かかる図１において、駆動装置１００は、
入力されたビデオ信号を１画素毎に対応したディジタル
の画素データに変換して、この画素データに対応した画
素データパルスをＰＤＰ（プラズマディスプレイパネ
ル）１１の列電極Ｄ₁〜Ｄmに印加する。ＰＤＰ１１は、
上記列電極Ｄ₁〜Ｄm 、及びかかる列電極と直交し、か
つＸ及びＹなる一対にて１行を構成する行電極Ｘ₁〜Ｘn
及びＹ₁〜Ｙnを備えている。これら列電極及び行電極
対各々は図示せぬ誘電体を挟んで形成されており、１つ
の列電極及び行電極対が交差する部分に１つの画素セル
が形成される。

【０００４】駆動装置１００は、上記ＰＤＰ１１の全て
の上記行電極対間に強制的に放電励起せしめて壁電荷を
形成させるためのプライミングパルスＰＰx及びＰＰy、
画素データを書き込むための走査パルスＳＰ、放電発光
を維持するための維持パルスＩＰx及びＩＰy、更に、維
持放電発光を停止させるための維持消去パルスＥＰの各
々を発生してこれらをＰＤＰ１１の行電極Ｘ₁〜Ｘn及び
Ｙ₁〜Ｙnに印加する。

【０００５】図２は、上記の各種駆動パルスの印加タイ
ミングを示す図である。又、図３は、かかる駆動パルス
の印加により、ＰＤＰ１１内の１画素セルに形成される
壁電荷の形成状態を示す図である。図２において、先
ず、駆動装置１００は、負電圧のプライミングパルスＰ
Ｐxを全ての行電極Ｘ₁〜Ｘnに印加すると同時に、正電
圧のプライミングパルスＰＰyを行電極Ｙ₁〜Ｙnの各々
に印加する（一斉プライミング行程）。

【０００６】図２の区間Ａにて為された上記一斉プライ
ミングにより、図３（Ａ）に示されるが如く、ＰＤＰ１
１の全ての画素セルにおける行電極Ｘ及びＹ間に放電が
生じる。この放電終息後、すなわち図２の区間Ｂにおい
て、全画素セルの行電極Ｘ側には所望量の正の壁電荷、
行電極Ｙ側には所望量の負の壁電荷が図３（Ｂ）に示さ
れるが如く形成される。

【０００７】次に、駆動装置１００は、各行毎の画素デ
ータに対応した画素データパルスＤＰ₁〜ＤＰnを順次列
電極Ｄ₁〜Ｄmに印加して行くと共に、かかる画素データ
パルスＤＰ₁〜ＤＰn各々の印加タイミングに同期して、
負電圧の走査パルスＳＰを行電極Ｙ₁〜Ｙnに順次印加し
て行く。この際、画素データパルスＤＰ₁とは、第１行
目における第１列〜第ｍ列各々に対する各画素データに
対応した複数の画素データパルスを示すものである。例
えば、第１列に対応する画素データが論理値「０」、第
２列に対応する画素データが論理値「１」である場合に
は、正電圧の画素データパルスＤＰを第１列電極Ｄ1に
印加する一方、第２列電極Ｄ2に対しては、この画素デ
ータパルスＤＰの印加は行わない（画素データ書込行
程）。

【０００８】図２の区間Ｃにて為された上記画素データ
書込において、負電圧の走査パルスＳＰが行電極Ｙに印
加された際に正電圧の画素データパルスＤＰが列電極Ｄ
に印加された画素セルには、図３（Ｃ1）に示されるが
如く、行電極Ｘ及びＹ間、列電極Ｄ及び行電極Ｙ間に夫
々放電が生じる。かかる放電終息後、画素セル内に形成
されていた壁電荷の大半が消滅して、図３（Ｄ1）にて
示されるが如き壁電荷形成状態となる。一方、かかる図
２の区間Ｃにて為された画素データ書込において、走査
パルスＳＰが印加されたものの画素データパルスＤＰが
印加されない画素セルにおいては、図３（Ｃ2）に示さ
れるが如く放電が生じない。

【０００９】よって、図３（Ｄ2）にて示されるが如
く、その壁電荷形成状態は保たれることになる。次に、
駆動装置１００は、正電圧の維持パルスＩＰxを断続的
に繰り返して行電極Ｘ₁〜Ｘnの夫々に印加すると共に、
かかる維持パルスＩＰxの印加タイミングとは、ずらし
たタイミングにて正電圧の維持パルスＩＰyを断続的に
繰り返し行電極Ｙ₁〜Ｙnの夫々に印加する（維持放電行
程）。

【００１０】この際、上記図２の区間Ｄにおいて、壁電
荷が多く存在している画素セルのみが、かかる維持パル
スＩＰx及びＩＰyが印加される度に放電励起して放電発
光状態を維持する。つまり、図３（Ｄ1）及び図３（Ｄ
2）の内、図３（Ｄ2）の如く壁電荷を多く有する画素セ
ルのみが、かかる維持パルスＩＰx及びＩＰyが印加され
る度に放電励起して発光を行うのである。この際、図３
（Ｄ1）の如き壁電荷形成状態となっている画素セル
は、その形成されている壁電荷の量が微量であるため、
例え維持パルスＩＰx及びＩＰyが印加されても放電しな
い。

【００１１】次に、駆動装置１００は、そのパルス幅が
小なる負電圧の維持消去パルスＥＰを行電極Ｘ₁〜Ｘnに
同時印加することにより、ＰＤＰ１１の全ての画素セル
内に形成されている壁電荷を消滅させて、上記維持放電
を停止せしめる（維持放電停止行程）。以上の如く、か
かるプラズマディスプレイ装置においては、先ず、全て
の画素セルを強制的に放電励起せしめて所望量の壁電荷
を形成させておき、次に、画素セル内に形成された壁電
荷を画素データに応じて選択的に消滅させて非発光画素
セルと、発光画素セルとに分けるという選択消去方式が
採用されている。つまり、走査パルスＳＰと画素デー
タパルスＤＰとが同時印加された画素セルでは、図３
（Ｃ1）の如き放電が生じるので図３（Ｄ1）の如き壁電
荷形成量が微量な非発光画素セルが得られる一方、走査
パルスＳＰが印加されるものの画素データパルスＤＰが
印加されない画素セルにおいては、図３（Ｃ2）の如く
放電が生じないので、図３（Ｄ2）の如き壁電荷形成量
が多い発光画素セルが得られるのである。かかる状態に
て、維持パルスを印加すると、図３（Ｄ2）の如き壁電
荷形成量が多い発光画素セルのみが繰り返し放電発光す
るので、画素データに応じた発光表示が為されるのであ
る。

【００１２】しかしながら、上記一斉プライミングにて
所定量よりも多い壁電荷が形成されてしまったり、ある
いは、走査パルスＳＰのパルス電圧値の絶対値が比較的
高い場合には、例え、画素データパルスＤＰが印加され
ない画素セルにおいても、かかる走査パルスＳＰの印加
のみによって図３（Ｃ2）の如き状態から放電励起して
しまう。従って、この放電により、上記一斉プライミン
グにて形成された壁電荷は消滅してしまい、本来、図３
（Ｄ2）の如き発光画素セルとなるべきものが図３（Ｄ
1）の如き非発光画素セルになってしまうのである。

【００１３】よって、かかる画素データの書込行程によ
って各画素セル内に形成される壁電荷の量は、画素デー
タに対応した所望量にはならなくなり、それ故に、画素
データに対応した正確な発光表示が為されなくなるとい
う問題が発生した。

【００１４】

【発明が解決しようとする課題】本発明はかかる問題を
解決するために為されたものであり、画素データに対応
した正確な発光表示が可能なマトリクス方式プラズマデ
ィスプレイパネルの駆動方法を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】本発明によるマトリクス
方式プラズマディスプレイパネルの駆動方法は、２本ず
つ対となるように配列された複数の行電極対と前記行電
極対に直行する方向に配列され複数の列電極とからなる
マトリクス方式プラズマディスプレイパネルの駆動方法
であって、前記行電極対に第１プライミングパルスを印
加して前記行電極対間に放電を励起させて画素セル内に
壁電荷を形成せしめるプライミング行程と、画素データ
の論理値に基づいた画素データパルスを前記列電極に印
加すると共に第２プライミングパルスを前記行電極対の
いずれか一方に印加することにより、発光状態とすべき
画素セル内の行電極対の一方に形成されている壁電荷を
所定量だけ消滅させる行程と、前記画素データの反転論
理値に基づいた反転画素データパルスを前記列電極に印
加すると共に前記行電極対のいずれか一方に走査パルス
を印加することにより非発光状態とすべき画素セル内に
形成されている壁電荷を消滅せしめる行程とからなる画
素データ書込行程と、前記行電極対に維持パルスを印加
することにより放電維持をなす維持放電行程と、前記行
電極対の一方に維持消去パルスを印加して前記放電維持
を停止せしめる維持放電停止行程とからなる。

【００１６】

【作用】先ず、行電極に第１プライミングパルスを印加
することにより、画素セル内に壁電荷を形成せしめる。
次に、第２プライミングパルスを行電極対のいずれか一
方に印加すると共に画素データパルスを列電極に印加す
ることにより、発光状態とすべき画素セル内の行電極対
の一方に形成されている壁電荷を所定量だけ消滅させて
から、走査パルスを行電極対のいずれか一方に印加する
と共に反転画素データパルスを列電極に印加することに
より非発光状態とすべき画素セル内に形成されている壁
電荷を消滅せしめる。

【００１７】

【実施例】図４は、本発明による駆動方法にてパネル駆
動を行う駆動装置を備えたプラズマディスプレイ装置の
構成を示す図である。かかる図４において、同期分離回
路１は、供給された入力ビデオ信号中から水平及び垂直
同期信号を抽出してこれらをタイミングパルス発生回路
２に供給する。タイミングパルス発生回路２は、これら
抽出された水平及び垂直同期信号に基づいた抽出同期信
号タイミングパルスを発生してこれをＡ／Ｄ変換器３、
メモリ制御回路５及び読出タイミング信号発生回路７の
各々に供給する。Ａ／Ｄ変換器３は、上記抽出同期信号
タイミングパルスに同期して入力ビデオ信号を１画素毎
に対応したディジタル画素データに変換し、これをフレ
ームメモリ４に供給する。メモリ制御回路５は、上記抽
出同期信号タイミングパルスに同期した書込信号及び読
出信号をフレームメモリ４に供給する。フレームメモリ
４は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供
給された各画素データを順次取り込む。又、フレームメ
モリ４は、かかる読出信号に応じて、このフレームメモ
リ４内に記憶されている画素データを順次読み出して次
段の出力処理回路６へ供給する。読出タイミング信号発
生回路７は、放電発光動作を制御するための各種タイミ
ング信号を発生してこれらを行電極駆動パルス発生回路
１０、及び出力処理回路６の各々に供給する。

【００１８】出力処理回路６は、読出しタイミング信号
発生回路７からのタイミング信号に同期させて、上記フ
レームメモリ４から供給された画素データを画面１行分
毎に画素データパルス発生回路１２に供給する。画素デ
ータパルス発生回路１２は、出力処理回路６から供給さ
れる画素データに基づいて反転画素データパルスＩＤＰ
₁〜ＩＤＰn、及び画素データパルスＤＰ ₁〜ＤＰnを発生
して、これらをＰＤＰ（プラズマディスプレイパネル）
１１の列電極Ｄ₁〜Ｄmに印加する。例えば、画素データ
パルス発生回路１２は、供給される画素データの論理値
が「１」である場合には画素データパルスＤＰを列電極
に印加する一方、かかる画素データの論理値が「０」で
ある場合には、この画素データパルスＤＰよりも狭パル
ス幅の反転画素データパルスＩＤＰをかかる画素データ
パルスＤＰの印加の後に列電極に印加するのである。つ
まり、反転画素データパルスＩＤＰは、上記画素データ
の反転論理値に基づいて生成されるのである。この際、
発光状態とすべき画素セルに対しては、かかる画素デー
タパルスＤＰを印加する一方、非発光状態とすべき画素
セルに対しては、上記反転画素データパルスＩＤＰを印
加するのである。

【００１９】行電極駆動パルス発生回路１０は、正電圧
の第１プライミングパルスＰＰx、負電圧の第１プライ
ミングパルスＰＰy、正電圧の第２プライミングパルス
ＰＰ、正電圧の維持パルスＩＰx及びＩＰy、更に負電圧
の維持消去パルスＥＰの各々を発生して、これらを上記
読出タイミング信号発生回路７から供給された各種タイ
ミング信号に応じたタイミングにてＰＤＰ１１の行電極
Ｘ₁〜Ｘn及びＹ₁〜Ｙnに印加する。

【００２０】図５は、かかるＰＤＰ１１の構造を示す図
である。図５において、表示面である前面ガラス基板１
１０の内面（後述する背面ガラス基板１１３と対向する
面）には、互いに対となるように行電極Ｙ1〜Ｙn及び行
電極Ｘ1〜Ｘn夫々が形成されている。これら行電極は、
誘電体層１１１にて被覆されている。かかる誘電体層１
１１には、Ｍｇｏ（酸化マグネシウム）層１１２が蒸着
されている。Ｍｇｏ層１１２と背面ガラス基板１１３と
の間には放電空間１１４が形成されている。背面ガラス
基板１１３には、蛍光体が塗布された列電極Ｄ1〜Ｄmが
形成されている。この際、上記行電極Ｙ1〜Ｙn及び行電
極Ｘ1〜Ｘnは、Ｘ及びＹなる一対にて画像の１行を形成
するようになっており、この１行分の行電極対と、１つ
の列電極とが交差（上面から見て）する部分に１つの画
素セルが形成される。

【００２１】次に、かかる図４にて示されるプラズマデ
ィスプレイ装置にて実施される本発明によるマトリクス
方式プラズマディスプレイパネルの駆動方法について述
べる。図６は、かかる本発明の駆動方法にてパネル駆動
を行う際にＰＤＰ１１に印加される各種駆動パルスの印
加タイミングを示す図である。

【００２２】図６において、先ず、行電極駆動パルス発
生回路１０は、正電圧のプライミングパルスＰＰxを全
ての行電極Ｘ₁〜Ｘnに印加すると同時に、負電圧のプラ
イミングパルスＰＰyを行電極Ｙ₁〜Ｙnの各々に印加す
る（一斉プライミング行程）。図６の区間Ａにて為され
た上記一斉プライミングにより、ＰＤＰ１１の全ての画
素セルにおける行電極Ｘ及びＹ間に、図７（Ａ）に示さ
れるが如く放電が生じて、その放電空間内に荷電粒子が
発生する。この放電終息後、すなわち図６の区間Ｂにお
いて、全画素セルの行電極Ｘ側には所望量の負の壁電
荷、行電極Ｙ側には所望量の正の壁電荷が図７（Ｂ）に
示されるが如く形成される。

【００２３】次に、行電極駆動パルス発生回路１０は、
正電圧の第２プライミングパルスＰＰを１行目電極Ｙ₁
に印加する。図６の区間Ｃにて為される上記第２プライ
ミングパルスＰＰの印加により、１行目の各画素セルの
行電極Ｘ₁及びＹ₁間には放電が生じてその放電空間内に
再び荷電粒子が発生する。その放電終息後、行電極Ｘ側
に所望量の正の壁電荷、行電極Ｙ側に所望量の負の壁電
荷が図７（Ｃ）に示されるが如く形成される。

【００２４】ここで、画素データパルス発生回路１２
は、かかる第２プライミングパルスＰＰが１行目電極Ｙ
₁に印加されている間に、第１行目に対応している画素
データパルスＤＰ₁を列電極Ｄ₁〜Ｄmに印加する。かか
る画素データパルスＤＰ₁の印加終了後、画素データパ
ルス発生回路１２は、第１行目に対応している反転画素
データパルスＩＤＰ₁を列電極Ｄ₁〜Ｄmに印加する。行
電極駆動パルス発生回路１０は、かかる反転画素データ
パルスＩＤＰ₁の印加タイミングと同一タイミングにて
負電圧の走査パルスＳＰを行電極Ｙ₁に印加する。

【００２５】尚、かかる反転画素データパルスＩＤ
Ｐ₁、及び画素データパルスＤＰ₁とは、ＰＤＰ１１にお
ける第１行目の第１列〜第ｍ列各々に対応している各画
素データに基づいて生成された複数のパルスを示すもの
である。例えば、第１行目の第１列、２列、３列、４列
・・・・ｍ-1列、ｍ列各々に対応する画素データの論理値が
夫々［１、０、１、０・・・・０、０］である場合には、図
８に示されるが如く、正電圧の画素データパルスＤＰを
列電極Ｄ₁及び列電極Ｄ3に印加して、その後、かかる画
素データパルスＤＰよりもパルス幅の狭い正電圧の反転
画素データパルスＩＤＰを列電極Ｄ₂、Ｄ₄、Ｄm-₁及び
Ｄmに印加するのである。つまり、画素データパルス発
生回路１２は、供給された画素データの論理値が「１」
である場合には、上記第２プライミングパルスＰＰの後
方エッジＲeを含む期間中に画素データパルスＤＰを列
電極に印加する一方、かかる画素データの論理値が
「０」である場合には、反転画素データパルスＩＤＰを
上記走査パルスＳＰと同一印加タイミングにて列電極に
印加するのである。

【００２６】ここで、上記反転画素データパルスＩＤ
Ｐ、及び画素データパルスＤＰの内、画素データパルス
ＤＰがその列電極Ｄに印加される画素セルは、図６の区
間Ｄにおいて、その壁電荷の形成状態が図７（Ｃ）から
図９（Ｄ₁）に推移する。つまり、図７（Ｃ）の段階に
おいて行電極Ｙ側に形成されていた壁電荷は、正電圧の
画素データパルスＤＰが列電極Ｄに印加されることによ
り列電極Ｄ側に移動する。その結果、行電極Ｙ側に形成
されていた壁電荷の量が減少することになる。

【００２７】よって、図６の区間Ｅにおいて、例え、そ
の電圧値の絶対値が比較的高い負電圧の走査パルスＳＰ
が、図９（Ｅ₁）に示されるように行電極Ｙに印加され
ても誤放電が生じることはなく、この際、図９（Ｄ₁）
の段階にて形成された壁電荷は図９（Ｆ₁）に示される
が如くそのまま保持されるのである。つまり、走査パル
スＳＰの印加による選択消去を実施するにあたり、発光
状態とすべき画素セルの行電極Ｙ側に形成されている壁
電荷を予め所定量だけ減らしておくことにより、例え、
高電圧の走査パルスＳＰが印加されても放電励起してし
まわないようにしているのである。

【００２８】一方、上記反転画素データパルスＩＤＰ、
及び画素データパルスＤＰの内、反転画素データパルス
ＩＤＰがその列電極Ｄに印加される画素セルは、図６の
区間Ｄにおいては、図７（Ｃ）の段階にて形成されてい
た壁電荷が、図９（Ｄ₂）に示されるが如くそのまま維
持される。しかしながら、図６の区間Ｅにおいて、負電
圧の走査パルスＳＰが行電極Ｙに印加されると同時に正
電圧の反転画素データパルスＩＤＰが列電極Ｄに印加さ
れると、図９（Ｅ₂）に示されるが如く、行電極Ｘ及び
Ｙ間、更に列電極Ｄ及び行電極Ｙ間に放電が生じる。か
かる放電により、図９（Ｆ₂）に示されるが如く、この
画素セルの行電極Ｘ及びＹ側に形成されていた壁電荷の
大半が消滅する。

【００２９】かかる一連の動作を第２行目〜第ｎ行目に
対しても順次同様に実行することにより、１画面分の画
素データの書き込みを行う（画素データ書込行程）。次
に、行電極駆動パルス発生回路１０は、正電圧の維持パ
ルスＩＰxを繰り返し行電極Ｘ₁〜Ｘnの夫々に印加する
と共に、かかる維持パルスＩＰxの印加タイミングと
は、ずらしたタイミングにて正電圧の維持パルスＩＰy
を繰り返し行電極Ｙ₁〜Ｙnの夫々に印加する（維持放電
行程）。

【００３０】この際、図９（Ｆ₁）及び図９（Ｆ₂）の
内、その壁電荷の量が多い図９（Ｆ₁）の状態となって
いる画素セルが、かかる維持パルスＩＰx及びＩＰyが印
加される度に放電励起してその放電発光状態を維持す
る。この放電発光が維持されている時間により表示輝度
が決定するのである。次に、行電極駆動パルス発生回路
１０は、そのパルス幅が小なる負電圧の維持消去パルス
ＥＰを行電極Ｘ₁〜Ｘnに同時印加することにより、全て
の画素セル内に形成されている壁電荷を消滅せしめて上
記の如き維持放電を停止する（維持放電停止行程）。

【００３１】尚、上記図６にて示される実施例において
は、Ｘ、Ｙなる一対の行電極のＹ電極側に正電圧の第２
プライミングパルスＰＰ、続いて負電圧の走査パルスＳ
Ｐを夫々印加して、これらを行毎にスキャンするように
しているが、かかる構成に限定されるものではない。図
１０は、本発明の他の実施例による駆動パルスの印加タ
イミングを示す図である。

【００３２】かかる図１０にて示される実施例において
は、Ｘ、Ｙなる一対の行電極の内、Ｘ電極に負電圧の第
２プライミングパルスＰＰ、続いてＹ電極に負電圧の走
査パルスＳＰを夫々印加してこれらを行毎にスキャンす
るようにしている。更に、この図１０にて示される実施
例においては、画素データ書込みが為されている期間に
わたり、走査パルスＳＰを印加する方の電極、すなわち
行電極Ｙを正電圧にオフセットするようにしている。

【００３３】

【発明の効果】前述した如く、本発明によるマトリクス
方式プラズマディスプレイパネルの駆動方法において
は、先ず、プライミング行程にて、行電極に第１プライ
ミングパルスを印加することにより、画素セル内に壁電
荷を形成せしめる。次に、画素データ書込行程にて、第
２プライミングパルスを行電極対のいずれか一方に印加
すると共に画素データパルスを列電極に印加することに
より、発光状態とすべき画素セル内の行電極対の一方に
形成されている壁電荷を所定量だけ消滅させてから、走
査パルスを行電極対のいずれか一方に印加すると共に反
転画素データパルスを列電極に印加することにより非発
光状態とすべき画素セル内に形成されている壁電荷を消
滅せしめるようにしている。

【００３４】つまり、発光状態とすべき画素セル及び非
発光状態とすべき画素セルの内、発光状態とすべき画素
セルの行電極対の一方に形成されている壁電荷を、走査
パルス印加直前において予め所定量だけ減らしておくの
である。よって、かかる駆動方法によれば、発光状態と
すべき画素セルに走査パルスが印加された際に、誤って
放電が生じて壁電荷を消滅させてしまうことが防止され
るので、供給された画素データに対応した正確な発光表
示が為されるようになって好ましいのである。

【図面の簡単な説明】

【図１】マトリクス方式プラズマディスプレイパネルを
含むプラズマディスプレイ装置の概略構成を示す図であ
る。

【図２】従来の駆動パルスの印加タイミングを示す図で
ある。

【図３】画素セル内に形成される壁電荷の状態推移を示
す図である。

【図４】プラズマディスプレイ装置の構成を示す図であ
る。

【図５】ＰＤＰ１１の構造を示す図である。

【図６】本発明の駆動方法による駆動パルスの印加タイ
ミングを示す図である。

【図７】画素セル内に形成される壁電荷の状態推移を示
す図である。

【図８】本発明の駆動方法による駆動パルスの印加タイ
ミングの一例を示す図である。

【図９】画素セル内に形成される壁電荷の状態推移を示
す図である。

【図１０】本発明の他の駆動方法による駆動パルスの印
加タイミングを示す図である。

【主要部分の符号の説明】

１０行電極駆動パルス発生回路１１ＰＤＰ１２画素データパルス発生回路

Claims

【特許請求の範囲】

【請求項１】２本ずつ対となるように配列された複数
の行電極対と前記行電極対に直行する方向に配列され複
数の列電極とからなるマトリクス方式プラズマディスプ
レイパネルの駆動方法であって、前記行電極対に第１プライミングパルスを印加して前記
行電極対間に放電を励起させて画素セル内に壁電荷を形
成せしめるプライミング行程と、画素データの論理値に基づいた画素データパルスを前記
列電極に印加すると共に第２プライミングパルスを前記
行電極対のいずれか一方に印加することにより、発光状
態とすべき画素セル内の行電極対の一方に形成されてい
る壁電荷を所定量だけ消滅させる行程と、前記画素デー
タの反転論理値に基づいた反転画素データパルスを前記
列電極に印加すると共に前記行電極対のいずれか一方に
走査パルスを印加することにより非発光状態とすべき画
素セル内に形成されている壁電荷を消滅せしめる行程と
からなる画素データ書込行程と、前記行電極対に維持パルスを印加することにより放電維
持をなす維持放電行程と、前記行電極対の一方に維持消去パルスを印加して前記放
電維持を停止せしめる維持放電停止行程とからなること
を特徴とするマトリクス方式プラズマディスプレイパネ
ルの駆動方法。
【請求項２】前記反転画素データパルスのパルス幅
は、前記画素データパルスのパルス幅よりも狭パルス幅
であることを特徴とする請求項１記載のマトリクス方式
プラズマディスプレイパネルの駆動方法。
【請求項３】前記画素データパルスは、前記第２プラ
イミングパルスの後方エッジを含む期間中に前記列電極
に印加されることを特徴とする請求項１記載のマトリク
ス方式プラズマディスプレイパネルの駆動方法。