JPH08272372A - ブザー音発生装置 - Google Patents
ブザー音発生装置Info
- Publication number
- JPH08272372A JPH08272372A JP7071430A JP7143095A JPH08272372A JP H08272372 A JPH08272372 A JP H08272372A JP 7071430 A JP7071430 A JP 7071430A JP 7143095 A JP7143095 A JP 7143095A JP H08272372 A JPH08272372 A JP H08272372A
- Authority
- JP
- Japan
- Prior art keywords
- waveform data
- buzzer sound
- memory
- buzzer
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
- Burglar Alarm Systems (AREA)
Abstract
(57)【要約】
【目的】 少ないメモリ容量でブザー音を長時間（無制
限）再生することができるようにする。 【構成】 ブザー音の１周期分の波形データＤ０〜Ｄｎ
をメモリ５に記憶させておく。セルフイニシャライズ機
能を備えたＤＭＡＣ２を用い、メモリ５に記憶されてい
る波形データＤ０〜Ｄｎを繰り返し連続的に読み出し
て、音声処理回路３へ送信する。なお、音色の異なる多
数のブザー音の１周期分の波形データを、メモリ５に記
憶させておくようにしてもよい。この場合、ＣＰＵ１か
らブザー音発生開始指令Ｓ１を音声処理回路３へ発行す
ると共に、どのブザー音の波形データを選ぶかの指定指
令をＤＭＡＣ２に発行する（ＤＭＡＣ２のイニシャライ
ズ）。
限）再生することができるようにする。 【構成】 ブザー音の１周期分の波形データＤ０〜Ｄｎ
をメモリ５に記憶させておく。セルフイニシャライズ機
能を備えたＤＭＡＣ２を用い、メモリ５に記憶されてい
る波形データＤ０〜Ｄｎを繰り返し連続的に読み出し
て、音声処理回路３へ送信する。なお、音色の異なる多
数のブザー音の１周期分の波形データを、メモリ５に記
憶させておくようにしてもよい。この場合、ＣＰＵ１か
らブザー音発生開始指令Ｓ１を音声処理回路３へ発行す
ると共に、どのブザー音の波形データを選ぶかの指定指
令をＤＭＡＣ２に発行する（ＤＭＡＣ２のイニシャライ
ズ）。
Description
【０００１】
【産業上の利用分野】この発明はブザー音を発生するブ
ザー音発生装置に関するものである。
ザー音発生装置に関するものである。
【０００２】
【従来の技術】従来より、ビル管理装置においては、警
報発生をオペレータに通報するために、ＣＲＴへの画面
表示およびブザー音が用いられている。ブザー音の発生
には、専用のブザーを用いる方法、ＦＭ音源を用い
る方法、メモリに録音したブザー音を再生して用いる
方法の内、何れかの方法を採用している。
報発生をオペレータに通報するために、ＣＲＴへの画面
表示およびブザー音が用いられている。ブザー音の発生
には、専用のブザーを用いる方法、ＦＭ音源を用い
る方法、メモリに録音したブザー音を再生して用いる
方法の内、何れかの方法を採用している。
【０００３】
【発明が解決しようとする課題】しかしながら、ブザー
音の発生に、の方法を採用した場合、ブザーを必要と
するため、コストアップとなる。また、の方法を採用
した場合、回路が複雑となり、コストアップとなる。
の方法を用いれば、ブザーを必要とせず、また回路も簡
単となる。しかし、長時間再生するためにはメモリ容量
を過大に必要とし、コストアップとなる。特に、ビル管
理装置では、オペレータが不在の場合、オペレータが来
るまでずっと鳴らし続ける必要があり、ブザー音の長時
間再生が望まれる。
音の発生に、の方法を採用した場合、ブザーを必要と
するため、コストアップとなる。また、の方法を採用
した場合、回路が複雑となり、コストアップとなる。
の方法を用いれば、ブザーを必要とせず、また回路も簡
単となる。しかし、長時間再生するためにはメモリ容量
を過大に必要とし、コストアップとなる。特に、ビル管
理装置では、オペレータが不在の場合、オペレータが来
るまでずっと鳴らし続ける必要があり、ブザー音の長時
間再生が望まれる。
【０００４】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、少ないメモ
リ容量で、ブザー音を長時間再生することのできる、ロ
ーコストのブザー音発生装置を提供することにある。
なされたもので、その目的とするところは、少ないメモ
リ容量で、ブザー音を長時間再生することのできる、ロ
ーコストのブザー音発生装置を提供することにある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、第１発明（請求項１に係る発明）は、ブザー
音の１周期分の波形データを記憶させておき、この記憶
されている波形データを繰り返し連続的に読み出し、こ
れを再生してブザー音とするようにしたものである。第
２発明（請求項２に係る発明）は、音色の異なる複数の
ブザー音の１周期分の波形データを記憶させておき、こ
の記憶されている波形データの中から指定された音色の
波形データを繰り返し連続的に読み出し、これを再生し
てブザー音とするようにしたものである。第３発明（請
求項３に係る発明）は、ブザー音の１周期分の波形デー
タＤ０〜Ｄｎを記憶させておき、この記憶されている波
形データＤ０〜Ｄｎをダイレクトメモリアクセスコント
ローラ（ＤＭＡＣ）を用い、最終の波形データＤｎを読
み出す毎にセルフイニシャライズしながら繰り返し連続
的に読み出し、これを再生してブザー音とするようにし
たものである。
るために、第１発明（請求項１に係る発明）は、ブザー
音の１周期分の波形データを記憶させておき、この記憶
されている波形データを繰り返し連続的に読み出し、こ
れを再生してブザー音とするようにしたものである。第
２発明（請求項２に係る発明）は、音色の異なる複数の
ブザー音の１周期分の波形データを記憶させておき、こ
の記憶されている波形データの中から指定された音色の
波形データを繰り返し連続的に読み出し、これを再生し
てブザー音とするようにしたものである。第３発明（請
求項３に係る発明）は、ブザー音の１周期分の波形デー
タＤ０〜Ｄｎを記憶させておき、この記憶されている波
形データＤ０〜Ｄｎをダイレクトメモリアクセスコント
ローラ（ＤＭＡＣ）を用い、最終の波形データＤｎを読
み出す毎にセルフイニシャライズしながら繰り返し連続
的に読み出し、これを再生してブザー音とするようにし
たものである。
【０００６】
【作用】したがってこの発明によれば、第１発明では、
ブザー音の１周期分の波形データをメモリに記憶させて
おけば、この記憶されている波形データが繰り返し連続
的に読み出され、これが再生されてブザー音となる。第
２発明では、音色の異なる複数のブザー音の１周期分の
波形データをメモリに記憶させておけば、この記憶され
ている波形データの中から指定された音色の波形データ
が繰り返し連続的に読み出され、これが再生されてブザ
ー音となる。第３発明では、ブザー音の１周期分の波形
データＤ０〜Ｄｎを記憶させておけば、この記憶されて
いる波形データＤ０〜ＤｎをＤＭＡＣが、最終の波形デ
ータＤｎを読み出す毎にセルフイニシャライズしながら
繰り返し連続的に読み出し、これが再生されてブザー音
となる。
ブザー音の１周期分の波形データをメモリに記憶させて
おけば、この記憶されている波形データが繰り返し連続
的に読み出され、これが再生されてブザー音となる。第
２発明では、音色の異なる複数のブザー音の１周期分の
波形データをメモリに記憶させておけば、この記憶され
ている波形データの中から指定された音色の波形データ
が繰り返し連続的に読み出され、これが再生されてブザ
ー音となる。第３発明では、ブザー音の１周期分の波形
データＤ０〜Ｄｎを記憶させておけば、この記憶されて
いる波形データＤ０〜ＤｎをＤＭＡＣが、最終の波形デ
ータＤｎを読み出す毎にセルフイニシャライズしながら
繰り返し連続的に読み出し、これが再生されてブザー音
となる。
【０００７】
【実施例】以下、本発明を実施例に基づき詳細に説明す
る。図１はこの発明の一実施例を示すブザー音発生装置
の要部を示すブロック図である。同図において、１はＣ
ＰＵ、２はダイレクトメモリアクセスコントローラ（Ｄ
ＭＡＣ）、３は音声処理回路（ＡＤＰＣＭ方式Ａ／Ｄ，
Ｄ／Ａ変換器）、４はスピーカ、５はメモリである。図
２はブザー音の１周期分の波形データである。本実施例
では、例えばファンクションジェネレータ（図示せず）
を用いて正弦波信号を発生させ、この正弦波信号を所定
周期でサンプリングし、このサンプリングで得られる信
号ｄ０〜ｄｎをディジタルデータＤ０〜Ｄｎに変換し、
波形データとしてメモリ５に記憶させている。
る。図１はこの発明の一実施例を示すブザー音発生装置
の要部を示すブロック図である。同図において、１はＣ
ＰＵ、２はダイレクトメモリアクセスコントローラ（Ｄ
ＭＡＣ）、３は音声処理回路（ＡＤＰＣＭ方式Ａ／Ｄ，
Ｄ／Ａ変換器）、４はスピーカ、５はメモリである。図
２はブザー音の１周期分の波形データである。本実施例
では、例えばファンクションジェネレータ（図示せず）
を用いて正弦波信号を発生させ、この正弦波信号を所定
周期でサンプリングし、このサンプリングで得られる信
号ｄ０〜ｄｎをディジタルデータＤ０〜Ｄｎに変換し、
波形データとしてメモリ５に記憶させている。
【０００８】次に、ＣＰＵ１，ＤＭＡＣ２および音声処
理回路３の機能を交えながら、このブザー音発生装置の
動作について説明する。ＣＰＵ１は、ＤＭＡＣ２のイニ
シャライズを行うと共に、ブザー音発生開始指令Ｓ１を
音声処理回路３へ与える。音声処理回路３は、ブザー音
発生開始指令Ｓ１を受けて、ＤＭＡＣ２へＤＭＡデータ
転送要求という指令信号（以下、要求信号と呼ぶ）ＤＭ
ＡＲＱを送信する（図３（ａ）参照）。ＤＭＡＣ２は、
要求信号ＤＭＡＲＱを受けて、ＣＰＵ１へバス開放要求
信号ＨＯＬＤＲＱを送信する。ＣＰＵ１は、バス開放要
求信号ＨＯＬＤＲＱを受けて、バス開放許可信号ＨＯＬ
ＤＡＫを返信する。ＤＭＡＣ２は、バス開放許可信号Ｈ
ＯＬＤＡＫを受けて、音声処理回路３にＤＭＡデータ転
送許可という指令信号（以下、許可信号と呼ぶ）ＤＭＡ
ＡＫを返信し、メモリ５に対するデータ転送動作を開始
する。
理回路３の機能を交えながら、このブザー音発生装置の
動作について説明する。ＣＰＵ１は、ＤＭＡＣ２のイニ
シャライズを行うと共に、ブザー音発生開始指令Ｓ１を
音声処理回路３へ与える。音声処理回路３は、ブザー音
発生開始指令Ｓ１を受けて、ＤＭＡＣ２へＤＭＡデータ
転送要求という指令信号（以下、要求信号と呼ぶ）ＤＭ
ＡＲＱを送信する（図３（ａ）参照）。ＤＭＡＣ２は、
要求信号ＤＭＡＲＱを受けて、ＣＰＵ１へバス開放要求
信号ＨＯＬＤＲＱを送信する。ＣＰＵ１は、バス開放要
求信号ＨＯＬＤＲＱを受けて、バス開放許可信号ＨＯＬ
ＤＡＫを返信する。ＤＭＡＣ２は、バス開放許可信号Ｈ
ＯＬＤＡＫを受けて、音声処理回路３にＤＭＡデータ転
送許可という指令信号（以下、許可信号と呼ぶ）ＤＭＡ
ＡＫを返信し、メモリ５に対するデータ転送動作を開始
する。
【０００９】図４はＤＭＡＣ２の処理動作を示すフロー
チャートである。ＤＭＡＣ２は、ＣＰＵ１よりイニシャ
ライズを受け（ステップ４０１）、そのアドレスレジス
タＡＲの値をＡ０とし（ＡＲ＝Ａ０）、１周期カウンタ
Ｃのカウント値をｎとする（Ｃ＝ｎ）。そして、音声処
理回路３からの要求信号ＤＭＡＲＱを受けていることを
確認し（ステップ４０２）、音声処理回路３へ許可信号
ＤＭＡＡＫを返信する（ステップ４０３：図３（ｂ）参
照）。そして、メモリ５へアクセスし、アドレスレジス
タＡＲの示すアドレスＡ０から波形データＤ０を読み出
し（図３（ｃ），（ｄ）参照）、この読み出した波形デ
ータＤ０を音声処理回路３へ送信する（ステップ４０
４）。そして、アドレスレジスタＡＲの値をＡＲ＋１す
なわちＡ１とし、また１周期カウンタＣのカウント値を
Ｃ−１すなわちｎ−１とし（ステップ４０５）、ステッ
プ４０６を経たステップ４０７にてＣ＝０でないことを
確認して、ステップ４０２へ戻る。
チャートである。ＤＭＡＣ２は、ＣＰＵ１よりイニシャ
ライズを受け（ステップ４０１）、そのアドレスレジス
タＡＲの値をＡ０とし（ＡＲ＝Ａ０）、１周期カウンタ
Ｃのカウント値をｎとする（Ｃ＝ｎ）。そして、音声処
理回路３からの要求信号ＤＭＡＲＱを受けていることを
確認し（ステップ４０２）、音声処理回路３へ許可信号
ＤＭＡＡＫを返信する（ステップ４０３：図３（ｂ）参
照）。そして、メモリ５へアクセスし、アドレスレジス
タＡＲの示すアドレスＡ０から波形データＤ０を読み出
し（図３（ｃ），（ｄ）参照）、この読み出した波形デ
ータＤ０を音声処理回路３へ送信する（ステップ４０
４）。そして、アドレスレジスタＡＲの値をＡＲ＋１す
なわちＡ１とし、また１周期カウンタＣのカウント値を
Ｃ−１すなわちｎ−１とし（ステップ４０５）、ステッ
プ４０６を経たステップ４０７にてＣ＝０でないことを
確認して、ステップ４０２へ戻る。
【００１０】音声処理回路３は、ＤＭＡＣ２からの波形
データＤ０を自身のバッファに蓄え、この蓄えた波形デ
ータＤ０の音声信号への変換を開始すると共に、ＤＭＡ
Ｃ２へ要求信号ＤＭＡＲＱを送信する。ＤＭＡＣ２は、
この音声処理回路３からの要求信号ＤＭＡＲＱを受け
（ステップ４０２）、音声処理回路３へ許可信号ＤＭＡ
ＡＫを返信する（ステップ４０３）。そして、メモリ５
へアクセスし、アドレスレジスタＡＲの示す次のアドレ
スＡ１から波形データＤ１を読み出し、この読み出した
波形データＤ１を音声処理回路３へ送信する（ステップ
４０４）。そして、アドレスレジスタＡＲの値をＡＲ＋
１すなわちＡ２とし、また１周期カウンタＣのカウント
値をＣ−１すなわちｎ−２とし（ステップ４０５）、ス
テップ４０６を経たステップ４０７にてＣ＝０でないこ
とを確認して、ステップ４０２へ戻る。
データＤ０を自身のバッファに蓄え、この蓄えた波形デ
ータＤ０の音声信号への変換を開始すると共に、ＤＭＡ
Ｃ２へ要求信号ＤＭＡＲＱを送信する。ＤＭＡＣ２は、
この音声処理回路３からの要求信号ＤＭＡＲＱを受け
（ステップ４０２）、音声処理回路３へ許可信号ＤＭＡ
ＡＫを返信する（ステップ４０３）。そして、メモリ５
へアクセスし、アドレスレジスタＡＲの示す次のアドレ
スＡ１から波形データＤ１を読み出し、この読み出した
波形データＤ１を音声処理回路３へ送信する（ステップ
４０４）。そして、アドレスレジスタＡＲの値をＡＲ＋
１すなわちＡ２とし、また１周期カウンタＣのカウント
値をＣ−１すなわちｎ−２とし（ステップ４０５）、ス
テップ４０６を経たステップ４０７にてＣ＝０でないこ
とを確認して、ステップ４０２へ戻る。
【００１１】以下同様にして、ＤＭＡＣ２は、メモリ５
から波形データをそのアドレス順に次々に読み出し、音
声処理回路３へ送信する。但し、この場合、音声処理回
路３は、自身のバッファに所定のポイント数（例えば、
４個）だけ波形データが蓄えられるまでは、波形データ
が入力される毎にＤＭＡＣ２へ要求信号ＤＭＡＲＱを送
信する。蓄えられた波形データは録音時のサンプリング
周期にて入力順に音声信号に変換される。音声処理回路
３は、波形データの数が所定のポイント数よりも少なく
なった時点で、ＤＭＡＣ２へ要求信号ＤＭＡＲＱを送信
する。
から波形データをそのアドレス順に次々に読み出し、音
声処理回路３へ送信する。但し、この場合、音声処理回
路３は、自身のバッファに所定のポイント数（例えば、
４個）だけ波形データが蓄えられるまでは、波形データ
が入力される毎にＤＭＡＣ２へ要求信号ＤＭＡＲＱを送
信する。蓄えられた波形データは録音時のサンプリング
周期にて入力順に音声信号に変換される。音声処理回路
３は、波形データの数が所定のポイント数よりも少なく
なった時点で、ＤＭＡＣ２へ要求信号ＤＭＡＲＱを送信
する。
【００１２】すなわち、本実施例では、ブザー音発生開
始指令Ｓ１が生じれば、音声処理回路３のバッファへ直
ちに所定のポイント数に達するまで波形データが蓄えら
れ、その後は所定のポイント数を維持しながら、波形デ
ータの音声信号への変換が入力順に行われる。これによ
り、メモリ５からの波形データの読み出し速度の調整が
とられる。
始指令Ｓ１が生じれば、音声処理回路３のバッファへ直
ちに所定のポイント数に達するまで波形データが蓄えら
れ、その後は所定のポイント数を維持しながら、波形デ
ータの音声信号への変換が入力順に行われる。これによ
り、メモリ５からの波形データの読み出し速度の調整が
とられる。
【００１３】音声処理回路３で音声信号へ変換された波
形データＤ０〜Ｄｎはスピーカ４へ与えられブザー音と
して再生される。ここで、１周期カウンタＣの値は、Ｄ
ＭＡＣ２が波形データＤｎを音声処理回路３へ送信した
後、Ｃ＝Ｃ−１すなわちＣ＝ｎ−ｎ＝０となる。したが
って、この場合、ステップ４０７で１周期終了と判断さ
れ、ＤＭＡＣ２から「０」レベルのＴＣバー信号が発生
する（図３（ｅ）参照）。このＴＣバー信号が生じれ
ば、ＤＭＡＣ２は、セルフイニシャライズを行う（ステ
ップ４０９）。同時にＣＰＵ１への割り込みも発生す
る。このセルフイニシャライズでは、ステップ４０１で
のイニシャライズと同様に、そのアドレスレジスタＡＲ
の値をＡ０とし（ＡＲ＝Ａ０）、１周期カウンタＣのカ
ウント値をｎとする（Ｃ＝ｎ）。そして、ステップ４０
２へ戻り、以降の動作を繰り返す。これにより、メモリ
５に記憶されている波形データＤ０〜Ｄｎが繰り返し連
続的に読み出され、音声処理回路３にて音声信号に変換
されて、スピーカ４よりブザー音として時間無制限に再
生される。
形データＤ０〜Ｄｎはスピーカ４へ与えられブザー音と
して再生される。ここで、１周期カウンタＣの値は、Ｄ
ＭＡＣ２が波形データＤｎを音声処理回路３へ送信した
後、Ｃ＝Ｃ−１すなわちＣ＝ｎ−ｎ＝０となる。したが
って、この場合、ステップ４０７で１周期終了と判断さ
れ、ＤＭＡＣ２から「０」レベルのＴＣバー信号が発生
する（図３（ｅ）参照）。このＴＣバー信号が生じれ
ば、ＤＭＡＣ２は、セルフイニシャライズを行う（ステ
ップ４０９）。同時にＣＰＵ１への割り込みも発生す
る。このセルフイニシャライズでは、ステップ４０１で
のイニシャライズと同様に、そのアドレスレジスタＡＲ
の値をＡ０とし（ＡＲ＝Ａ０）、１周期カウンタＣのカ
ウント値をｎとする（Ｃ＝ｎ）。そして、ステップ４０
２へ戻り、以降の動作を繰り返す。これにより、メモリ
５に記憶されている波形データＤ０〜Ｄｎが繰り返し連
続的に読み出され、音声処理回路３にて音声信号に変換
されて、スピーカ４よりブザー音として時間無制限に再
生される。
【００１４】なお、ＤＭＡＣ２は、ＣＰＵ１からの音声
処理回路３を介するブザー音発生停止指令Ｓ２を受けれ
ば、これをステップ４０６にて確認し、メモリ５に対す
る制御動作を停止する（ステップ４１０）。このよう
に、本実施例では、ブザー音の１周期分の波形データＤ
０〜Ｄｎをメモリ５に記憶させておけば、この記憶され
ている波形データＤ０〜Ｄｎが繰り返し連続的に読み出
され、これが再生されてブザー音となるので、少ないメ
モリ容量で、ブザー音を無制限に再生することができ、
そのコストダウンを図ることができる。また、本実施例
では、ＣＰＵ１がブザー音発生開始指令Ｓ１を出力した
後は、ＤＭＡＣ２がメモリ５を制御するので、ＣＰＵ１
の負荷が極めて小さくなる。また、本実施例では、安価
なＤＭＡＣ２を用いて達成可能である。
処理回路３を介するブザー音発生停止指令Ｓ２を受けれ
ば、これをステップ４０６にて確認し、メモリ５に対す
る制御動作を停止する（ステップ４１０）。このよう
に、本実施例では、ブザー音の１周期分の波形データＤ
０〜Ｄｎをメモリ５に記憶させておけば、この記憶され
ている波形データＤ０〜Ｄｎが繰り返し連続的に読み出
され、これが再生されてブザー音となるので、少ないメ
モリ容量で、ブザー音を無制限に再生することができ、
そのコストダウンを図ることができる。また、本実施例
では、ＣＰＵ１がブザー音発生開始指令Ｓ１を出力した
後は、ＤＭＡＣ２がメモリ５を制御するので、ＣＰＵ１
の負荷が極めて小さくなる。また、本実施例では、安価
なＤＭＡＣ２を用いて達成可能である。
【００１５】また、本実施例では、ブザー音の１周期分
の波形データを１音色だけメモリ５に記憶させるものと
したが、音色の異なる多数のブザー音の１周期分の波形
データをメモリ５に記憶させておくようにしてもよい。
この場合、ＣＰＵ１からブザー音発生開始指令Ｓ１を音
声処理回路３へ発行すると共に、どのブザー音の波形デ
ータを選ぶかを指定指令としてＤＭＡＣ２に発行するよ
うにする。これによって、警報の種類によってブザー音
の音色を変えたい場合等に対処することができ、その自
由度が広がる。この場合、従来の専用のブザーを用いる
方法では、その音色分のブザーを必要とする。また、従
来のメモリに録音したブザー音を再生する方法では、各
音色のブザー音を長時間再生するためには、メモリ容量
が莫大に必要となる。これに対し、本実施例では、各音
色のブザーを必要とせず、また各音色の１周期分の波形
データを記憶するのみでよく、大幅なコストダウンを図
ることができる。
の波形データを１音色だけメモリ５に記憶させるものと
したが、音色の異なる多数のブザー音の１周期分の波形
データをメモリ５に記憶させておくようにしてもよい。
この場合、ＣＰＵ１からブザー音発生開始指令Ｓ１を音
声処理回路３へ発行すると共に、どのブザー音の波形デ
ータを選ぶかを指定指令としてＤＭＡＣ２に発行するよ
うにする。これによって、警報の種類によってブザー音
の音色を変えたい場合等に対処することができ、その自
由度が広がる。この場合、従来の専用のブザーを用いる
方法では、その音色分のブザーを必要とする。また、従
来のメモリに録音したブザー音を再生する方法では、各
音色のブザー音を長時間再生するためには、メモリ容量
が莫大に必要となる。これに対し、本実施例では、各音
色のブザーを必要とせず、また各音色の１周期分の波形
データを記憶するのみでよく、大幅なコストダウンを図
ることができる。
【００１６】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第１発明では、ブザー音の１周期分の波
形データをメモリに記憶させておけば、この記憶されて
いる波形データが繰り返し連続的に読み出され、これが
再生されてブザー音となるので、少ないメモリ容量で、
ブザー音を無制限に再生することができ、そのコストダ
ウンを図ることができるようになる。第２発明では、音
色の異なる複数のブザー音の１周期分の波形データをメ
モリに記憶させておけば、この記憶されている波形デー
タの中から指定された音色の波形データが繰り返し連続
的に読み出され、これが再生されてブザー音となるの
で、第１発明の効果に加え、警報の種類によってブザー
音の音色を変えたい場合等に対処することができ、その
自由度が広がる。また、従来の専用のブザーを用いる方
法や、メモリに録音したブザー音を再生する方法に比し
て、大幅なコストダウンを図ることができる。第３発明
では、ブザー音の１周期分の波形データＤ０〜Ｄｎを記
憶させておけば、この記憶されている波形データＤ０〜
ＤｎをＤＭＡＣが、最終の波形データＤｎを読み出す毎
にセルフイニシャライズしながら繰り返し連続的に読み
出し、これが再生されてブザー音となるので、第１発明
の効果に加え、ＤＭＡＣを用いることによってＣＰＵの
負荷を小さくすることが可能となる。
発明によれば、第１発明では、ブザー音の１周期分の波
形データをメモリに記憶させておけば、この記憶されて
いる波形データが繰り返し連続的に読み出され、これが
再生されてブザー音となるので、少ないメモリ容量で、
ブザー音を無制限に再生することができ、そのコストダ
ウンを図ることができるようになる。第２発明では、音
色の異なる複数のブザー音の１周期分の波形データをメ
モリに記憶させておけば、この記憶されている波形デー
タの中から指定された音色の波形データが繰り返し連続
的に読み出され、これが再生されてブザー音となるの
で、第１発明の効果に加え、警報の種類によってブザー
音の音色を変えたい場合等に対処することができ、その
自由度が広がる。また、従来の専用のブザーを用いる方
法や、メモリに録音したブザー音を再生する方法に比し
て、大幅なコストダウンを図ることができる。第３発明
では、ブザー音の１周期分の波形データＤ０〜Ｄｎを記
憶させておけば、この記憶されている波形データＤ０〜
ＤｎをＤＭＡＣが、最終の波形データＤｎを読み出す毎
にセルフイニシャライズしながら繰り返し連続的に読み
出し、これが再生されてブザー音となるので、第１発明
の効果に加え、ＤＭＡＣを用いることによってＣＰＵの
負荷を小さくすることが可能となる。
【図１】 本発明の一実施例を示すブザー音発生装置の
要部を示すブロック図である。
要部を示すブロック図である。
【図２】 ブザー音の１周期分の波形データを示す図で
ある。
ある。
【図３】 このブザー音発生装置の動作を説明するため
のタイムチャートである。
のタイムチャートである。
【図４】 このブザー音発生装置におけるＤＭＡＣの処
理動作を示すフローチャートである。
理動作を示すフローチャートである。
１…ＣＰＵ、２…ダイレクトメモリアクセスコントロー
ラ（ＤＭＡＣ）、３…音声処理回路（ＡＤＰＣＭ方式Ａ
／Ｄ，Ｄ／Ａ変換器）、４…スピーカ、５…メモリ、Ｄ
０〜Ｄｎ…波形データ。
ラ（ＤＭＡＣ）、３…音声処理回路（ＡＤＰＣＭ方式Ａ
／Ｄ，Ｄ／Ａ変換器）、４…スピーカ、５…メモリ、Ｄ
０〜Ｄｎ…波形データ。
Claims (3)
- 【請求項１】 ブザー音の１周期分の波形データを記憶
するメモリ手段と、 このメモリ手段に記憶されている波形データを繰り返し
連続的に読み出す波形データ読出手段と、 この波形データ読出手段の読み出す波形データを再生し
てブザー音とする音声処理手段とを備えたことを特徴と
するブザー音発生装置。 - 【請求項２】 音色の異なる複数のブザー音の１周期分
の波形データを記憶するメモリ手段と、 このメモリ手段に記憶されている波形データの中から指
定された音色の波形データを繰り返し連続的に読み出す
波形データ読出手段と、 この波形データ読出手段の読み出す波形データを再生し
てブザー音とする音声処理手段とを備えたことを特徴と
するブザー音発生装置。 - 【請求項３】 ブザー音の１周期分の波形データＤ０〜
Ｄｎを記憶するメモリと、 このメモリに記憶されている波形データＤ０〜Ｄｎを最
終の波形データＤｎを読み出す毎にセルフイニシャライ
ズしながら繰り返し連続的に読み出すダイレクトメモリ
アクセスコントローラと、 このダイレクトメモリアクセスコントローラの読み出す
波形データを再生してブザー音とする音声処理回路とを
備えたことを特徴とするブザー音発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7071430A JPH08272372A (ja) | 1995-03-29 | 1995-03-29 | ブザー音発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7071430A JPH08272372A (ja) | 1995-03-29 | 1995-03-29 | ブザー音発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08272372A true JPH08272372A (ja) | 1996-10-18 |
Family
ID=13460307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7071430A Pending JPH08272372A (ja) | 1995-03-29 | 1995-03-29 | ブザー音発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08272372A (ja) |
-
1995
- 1995-03-29 JP JP7071430A patent/JPH08272372A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976429B2 (ja) | アドレス制御回路 | |
| JPH04339000A (ja) | 音楽再生装置 | |
| JPH0233328Y2 (ja) | ||
| JPH1020860A (ja) | 楽音発生装置 | |
| US20030171933A1 (en) | Method and device for recording in cyclic loops several sound sequences | |
| JPH08272372A (ja) | ブザー音発生装置 | |
| JPH05165630A (ja) | ディジタル信号プロセッサ | |
| JP2684820B2 (ja) | サラウンド回路 | |
| JP2576805Y2 (ja) | 楽音生成用ｌｓｉ | |
| JPS6118995A (ja) | 演奏システム | |
| JP2956550B2 (ja) | 楽音発生装置および楽音発生方法 | |
| JP2768204B2 (ja) | 楽音データ記録再生装置 | |
| JPH11167517A (ja) | 信号処理装置 | |
| JP3060920B2 (ja) | ディジタル信号処理装置 | |
| JP3178176B2 (ja) | 自動伴奏装置 | |
| JP2933204B2 (ja) | スクラッチ動作可能な楽音発生装置 | |
| JP3344252B2 (ja) | 波形発生装置 | |
| JPH0719246B2 (ja) | デジタル信号処理装置 | |
| JP3332639B2 (ja) | 音声記録再生装置用メモリのリード／ライト制御方法及び制御回路 | |
| JP3116447B2 (ja) | デジタル信号処理プロセッサ | |
| JP3495746B2 (ja) | 音声再生装置 | |
| JP2956552B2 (ja) | 楽音発生方法および装置 | |
| JPH10177388A (ja) | サウンドメモリアクセス制御装置 | |
| JP2727931B2 (ja) | 波形メモリ音源 | |
| JPS5830796A (ja) | 電子楽器 |