JP3344252B2 - 波形発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波形メモリ音源を
使用した電子楽器に関し、特に、各アドレスに波形サン
プルが順次記憶されている波形記憶装置から波形サンプ
ルを順次読み出して再生する波形発生装置に関する。

【０００２】

【従来の技術】波形メモリ音源を使用した電子楽器にお
いては、各アドレスに波形サンプルが順次記憶されてい
る波形記憶装置から該波形サンプルを順次読み出して再
生することにより楽音を発生している。このような波形
メモリ音源においては、通常、アドレスカウンタから発
生される読出アドレスを正の方向（アドレスが増加する
方向）に順次更新して、前記波形記憶装置から波形サン
プルを読み出すように構成されている。また、一部のサ
ンプラーにおいては、前記読出アドレスを正の方向に順
次増加させるばかりでなく、負の方向（アドレス値が減
少する方向）にも変化させることができるようにされた
ものも知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、前述し
たような従来の波形メモリ音源を使用した電子楽器にお
いては、一度演奏された波形データをサンプリングして
記憶しておき、それを鍵盤等の演奏入力に応じた楽音の
生成をするために構成されているものであるため、アド
レスカウンタを停止させることができるようには構成さ
れていなかった。したがって、前述したようにアドレス
カウンタの前進および後退を行なうことができるように
構成されたものであっても、アドレスカウンタを停止す
ることなく、アドレスカウンタをインクリメントさせて
いる状態からいきなりデクリメントさせる状態に切り替
えるようにしており、アドレスカウンタを停止させるこ
となくその進行方向を切り替えていた。

【０００４】ところで、サンプラーなどにおいては、演
奏された楽音波形を再生するときに、スクラッチ効果や
スクラブ再生を行なうことがある。しかしながら、アド
レスカウンタは前述のように制御されているため、操作
子の操作に応じてスクラッチ読み出しを行なう場合、再
生方向の反転時に大きなノイズが発生することがあっ
た。また、波形エディタにおいてスクラブ再生を行なう
ときに、波形表示上の時間カーソルの移動に追従させて
波形読み出しを行なうことが望まれるが、従来の波形メ
モリ音源では、時間カーソルの動きに波形読み出しを追
従させることが非常に困難であった。

【０００５】そこで本発明は、操作子の操作に応じてス
クラッチ読み出しをする場合においても、大きなノイズ
が発生することのない、波形発生装置を提供することを
目的としている。また、波形表示上の時間カーソルの動
きに対応した速度で波形読み出しを行なうことができる
波形発生装置を提供することを目的としている。

【０００６】

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の波形発生装置は、各アドレスに順次波形サ
ンプルを記憶した波形記憶装置と、操作子の操作に応じ
た時間カーソル位置を発生する手段と、前記波形サンプ
ルをグラフィック表示するとともに、前記時間カーソル
位置に応じて該グラフィック表示上に時間カーソルを表
示する表示手段と、読出アドレスを発生するアドレスカ
ウンタと、前記読出アドレスに基づいて前記波形記憶装
置から波形サンプルを読み出して再生する読出再生手段
と、前記時間カーソル位置と前記読出アドレスの現在値
を換算した時間位置とを比較して、前記時間カーソル位
置が前記読出アドレスの時間位置に比べて、先行してい
る、ほぼ同じである、あるいは、後退しているの３つの
状態のうちのいずれに属するかを判定し、先行している
場合には前記時間カーソル位置と前記読出アドレスの時
間位置との差分に応じた大きさを有する正の読出速度を
発生し、後退している場合には前記時間カーソル位置と
前記読出アドレスの時間位置との差分に応じた大きさを
有する負の読出速度を発生し、ほぼ同じである場合は停
止指示を発生する制御手段とを備え、前記アドレスカウ
ンタの発生する読出アドレスは、前記正の読出速度に応
じて正の方向に進行し、前記負の読出速度に応じて負の
方向に進行し、また、前記停止指示に応じて一定値に保
持されるような読出アドレスとされているものである。
これにより、操作子の操作に応じて時間カーソルを移動
させたときに、時間カーソル位置に追従した波形再生を
行うことが可能となる。

【０００８】

【発明の実施の形態】図１は本発明の波形発生装置が用
いられる装置の一例である電子楽器の全体構成を示すブ
ロック図である。この図において、１０はこの電子楽器
全体の制御を行うための中央処理装置（ＣＰＵ）、１１
はこの電子楽器の基本動作プログラムおよび各種の定数
データなどを記憶するＲＯＭ、１２は各種レジスタエリ
アやワークレジスタなどとして使用されるランダムアク
セスメモリ（ＲＡＭ）である。なお、波形エディット時
には、このＲＡＭ１２上に波形データを転送してその編
集動作が行なわれる。

【０００９】１３は波形データのグラフィック表示や装
置の状態等の各種の情報を表示する表示装置、１４はユ
ーザからの各種の指示を入力するための操作部であり、
パネルスイッチやジョグダイヤル等の操作子が設けられ
ている。なお、操作子としては、ジョグダイヤルのほ
か、シャトルダイヤル、リボンコントローラ、ジョイス
ティック、スライダ等各種の操作子を使用することがで
きる。また、１５は演奏情報を入力するための鍵盤、１
６はハードディスク装置やＣＤ−ＲＯＭ駆動装置などの
外部記憶装置である。

【００１０】１７は各アドレスに波形サンプルデータが
順次記憶されている波形メモリであり、前記外部記憶装
置１６やＲＯＭ１１に格納されている波形データ、ＣＰ
Ｕ１０により演算により生成された波形データ、あるい
は図示しないアナログ入力端子から入力されアナログデ
ジタル変換器においてデジタル信号に変換された波形サ
ンプルデータなどがこの波形メモリ１７にロードされ
る。なお、この波形メモリ１７は例えばＤＲＡＭにより
構成されている。

【００１１】１８は楽音を生成するための音源部であ
り、その詳細については後述するが、前記ＣＰＵ１０の
指示に応じて、前記波形メモリ１７から波形サンプルを
読み出し、該読み出された波形サンプルに対して補間演
算、エンベロープ付与、チャンネル累算およびエフェク
ト付与などの加工を施した楽音波形サンプルデータをサ
ンプリング周期ごとに出力するものである。なお、この
音源部１８は、時分割チャンネル動作により複数の発音
チャンネル（例えば８チャンネル）分の楽音を生成する
ことが可能なものとされている。

【００１２】１９は前記音源部１８からサンプリング周
期ごとに出力される楽音波形サンプルデータをアナログ
信号に変換するデジタルアナログ変換器（ＤＡＣ）であ
り、２０は該ＤＡＣ１９から出力される楽音信号を増幅
して放音するサウンドシステムである。なお、２１は前
記各構成要素間のデータ転送を行なうためのバスであ
る。

【００１３】図２に前記音源部１８の構成を示す。この
図において、３１は、前記マイコンバス２１に接続され
た制御レジスタであり、前記複数の発音チャンネルにそ
れぞれ対応する複数の記憶領域が設けられ、割当てられ
た発音チャンネルに対応する前記記憶領域に、その発音
チャンネルで生成される楽音を制御するための制御情
報、例えば、波形メモリの読み出しピッチ（Ｆナン
バ）、波形メモリ読み出し区間、エンベロープおよびエ
フェクト用の係数などが前記ＣＰＵ１０によりセットさ
れる。

【００１４】３２は前記ＣＰＵ１０により前記波形メモ
リ１７をアクセスするためのＣＰＵアクセス回路であ
り、前記ＣＰＵ１０はこのＣＰＵアクセス回路３２を介
して、前記波形メモリ１７に対し波形データの読み出
し、書き込みを行なう。３３はこの音源部１８により楽
音を生成する場合に前記波形メモリ１７を読み出すため
読出アドレスを発生するアドレスカウンタであり、その
詳細については後述する。

【００１５】３４は波形読出補間回路であり、前記アド
レスカウンタ３３から出力される波形読出アドレスの整
数部に基づいて前記前記波形メモリ１７から読み出され
た複数個（例えば４個）の波形サンプルを用いて、前記
アドレスカウンタ３３からの波形読出アドレスの小数部
に基づいて、所定の補間演算を実行して補間された楽音
波形サンプルを出力するものである。３５は前記制御レ
ジスタ３１から供給されるパラメータに基づいて前記波
形読出補間回路３４から出力される各発音チャンネルの
楽音波形サンプルに対してエンベロープを付与する音量
変化制御回路である。なお、音源部１８の制御要素のう
ち、上記ＣＰＵアクセス回路３２、アドレスカウンタ３
３、波形読出補間回路３４および音量変化制御回路は、
各サンプリング周期毎に、時分割で複数チャンネル分の
処理を実行するようになされている。

【００１６】３６は前記音量変化制御回路３５から出力
されるエンベロープの付与された各発音チャンネル対応
の楽音波形サンプルをチャンネル累算するチャンネル累
算器、３７は前記チャンネル累算器３６の出力に対し前
記制御レジスタ３１から供給されるエフェクト用の係数
を用いて所定のエフェクト処理を施す効果回路である。
この効果回路３７から出力される楽音波形サンプルは１
サンプリング周期ごとに前記ＤＡＣ１９に出力され、ア
ナログ信号に変換されてサウンドシステム２０から楽音
として放音されることとなる。

【００１７】３８はＤＲＡＭにより構成された前記波形
メモリ１７をリフレッシュするためのリフレッシュカウ
ンタである。また、３９は前記ＣＰＵアクセス回路３
２、前記アドレスカウンタ３３および前記リフレッシュ
カウンタ３８と前記波形メモリ１７のアドレス入力部と
の間に接続された第１のセレクタであり、前記前記ＣＰ
Ｕアクセス回路３２、前記アドレスカウンタ３３および
前記リフレッシュカウンタ３８からのアドレス出力のう
ちのいずれかを選択して前記波形メモリ１７に出力する
ものである。４０は、前記ＣＰＵアクセス回路３２およ
び前記補間回路３４と前記波形メモリ１７のデータ入出
力部との間に接続された第２のセレクタであり、前記Ｃ
ＰＵアクセス回路３２および前記補間回路３４のいずれ
かを選択して前記波形メモリ１７に接続するものであ
る。さらに、４１はこの音源部１８の動作の基準となる
システムクロックφを発生して各部に供給するシステム
クロック発生回路である。

【００１８】図３は前記アドレスカウンタ３３の内部構
成を示す図である。この図において、３１は前記制御レ
ジスタであり、前記ＣＰＵ１０からこの制御レジスタ３
１に格納される各種制御情報のうちの、Ｆナンバ、スト
ップ指示、リバース指示および初期アドレスがこのアド
レスカウンタ３３に対して供給される。

【００１９】４２は前記リバース指示に応じて加算ある
いは減算を実行する加減算器、４３はこの音源装置にお
いて発音できる全発音チャンネル分の段数を有するシフ
トレジスタであり、これら、加減算器４２およびシフト
レジスタ４３により加減算可能なカウンタが構成されて
いる。前記シフトレジスタ４３の各段には、それぞれ対
応する発音チャンネルのための複数ビット（例えば、整
数部２０ビット、小数部１０ビットの合計３０ビット）
の読出アドレスが格納されており、この音源部の発音チ
ャンネル数が例えば８チャンネルであるときには、３０
ビット×８段のシフトレジスタとされている。

【００２０】前記加減算器４２の２つの入力端子のうち
の一方には前記シフトレジスタ４３の出力が接続されて
おり、他方にはゲート回路４４の出力が接続されてい
る。このゲート回路４４の入力には前記制御レジスタ３
１からＦナンバが入力される。このゲート回路４４の制
御信号入力端には前記制御レジスタ３１のストップ指示
が印加されており、このストップ指示がオンのときには
前記ゲート回路４４はオフとなり、前記加減算器４２の
第１の入力端には０が入力されることとなり、前記シフ
トレジスタ４３に格納されているアドレスは変更されな
い。

【００２１】また、前記加減算器４２の制御信号入力端
には前記制御レジスタ３１のリバース指示が印加されて
おり、このリバース指示がオンであるときには前記加減
算器４２は減算器として動作し、オフであるときには加
算器として動作するように制御される。したがって、前
記リバース指示がオンのときには前記シフトレジスタ４
３の内容、すなわち波形メモリ１７の読み出しアドレス
は毎回前記Ｆナンバにより指定される値ずつ減少してい
き、前記リバース指示がオフのときには読み出しアドレ
スはＦナンバに対応する分だけ毎回増加することとな
る。

【００２２】また、前記シフトレジスタ４３の各段に格
納されているアドレスは前記制御レジスタ３１に現アド
レスとして書き込まれる。したがって、ＣＰＵ１０は必
要なときに前記制御レジスタ３１をアクセスすることに
より、任意の時点で前記波形メモリの読み出しアドレス
を読み出すことができ、その処理に利用することができ
る。さらに、前記シフトレジスタ４３から出力されるア
ドレスのうちの整数部は前記セレクタ３９を介して前記
波形メモリ１７に読出アドレスとして印加され、その小
数部は前記補間回路３４に印加されて補間演算に使用さ
れることとなる。

【００２３】なお、前述のように、アドレスカウンタ３
３は各サンプリング周期毎に時分割で複数チャンネル分
の処理を実行するものであり、上述したストップ指示、
リバース指示および現アドレスの読出しの処理は、それ
ぞれ、各発音チャンネル毎に独立に制御される。すなわ
ち、前記制御レジスタ３１に各発音チャンネル毎に格納
されているストップ指示およびリバース指示のデータに
より当該発音チャンネルについてのストップ指示の処理
およびリバース指示に対応する処理が行われ、また、前
記ＣＰＵ１０により選択されたチャンネルについて前記
現アドレスの読出処理が行われる。

【００２４】このように構成された電子楽器の動作につ
いて説明する。図４の（ａ）はこの電子楽器において実
行されるメインルーチンのフローチャートである。この
電子楽器の動作が開始されると、まず、各種レジスタエ
リアの確保などの初期設定（Ｓ１０）が行なわれる。続
いて、ステップＳ１１に進み、鍵盤１５の操作が行なわ
れているかいなかを検出し、鍵盤１５の操作が行なわれ
ている場合にはそれに対応する楽音を発生する等の鍵処
理が行なわれる。次に、Ｓ１２に進み、パネルスイッチ
処理が行なわれる。このパネルスイッチ処理は、前記操
作部１４のパネルスイッチが操作されたか否かを判定
し、パネルスイッチが操作された場合には、それに対応
する処理を行なうものである。

【００２５】続いて、ステップＳ１３に進み、操作子が
操作されたか否かを検出すべき時刻になったか否かを判
定する。前述したように、前記パネルスイッチ１４に
は、前記スクラッチ処理やスクラブ再生を実行するため
の操作子が設けられており、この操作子による操作を処
理に反映させるためには、所定の時間間隔（例えば５ｍ
ｓ間隔）で前記操作子の出力を検出することが必要であ
る。このステップＳ１３はこの操作子の出力を読み取る
べき時刻になったか否かを判定するもので、この判定結
果がＮＯのときは前記ステップＳ１１に進み、再び上記
各処理を実行する。また、前記判定結果がＹＥＳのとき
はステップＳ１４の操作子処理に進み、該操作子の出力
を読み込んで後述する各処理を実行した後、前記ステッ
プＳ１１にもどる。

【００２６】このようにして、メインルーチンにおいて
は、鍵盤、パネルスイッチおよび操作子が操作されたか
否かを順次判定し、何らかの操作が行なわれたときにそ
れに対応する処理が実行される。

【００２７】図４の（ｂ）は、前記パネルスイッチにお
いて波形再生開始が指示されたときや波形エディタが開
始されたときに起動される波形再生開始イベント処理Ｓ
１５を説明するためのフローチャートである。この波形
再生開始イベント処理が開始されると、まず、再生する
ことを指定された波形の番号あるいは波形の名前をレジ
スタＷＮに格納し（Ｓ１６）、次にこの波形を再生する
ために使用される発音チャンネルを割り当て、該割り当
てられた発音チャンネルの番号をｗレジスタに格納する
（Ｓ１７）。続いて、レジスタＷＮにより指定される波
形を再生するために必要な各種設定を前記ｗレジスタに
より指定された発音チャンネル（以下、ｗチャンネルと
いう）の制御レジスタ３１に書き込む（Ｓ１８）。例え
ば、波形エディタが起動されたときには、初期アドレス
をカーソルの存在している位置とし、ストップ指示をオ
ンとする制御データを前記制御レジスタ３１に設定して
スクラブ再生の準備をする。そして、制御レジスタ３１
のｗチャンネルに対してノートオンを送出する（Ｓ１
９）。これにより、前記音源部１８は前記指定された発
音チャンネル（ｗチャンネル）において前記指定された
波形データの再生を開始する。

【００２８】図５は、前記操作子処理（Ｓ１４）を説明
するためのフローチャートである。操作子処理が開始さ
れると、まず、操作子データを取り込んで、該データを
レジスタＤＴに書き込む（Ｓ２１）。次に、現在の動作
モードがどのモードであるかを判定する（Ｓ２２）。現
在の動作モードがスクラッチ処理モードであるときに
は、ステップＳ２３に進んでスクラッチ処理を実行し、
スクラブ再生モードであるときには、ステップＳ２４に
進んでスクラブ処理を行なう。また、波形再生時でない
ときには、ステップＳ２５においてそのモードに対応す
るその他の処理を行う。

【００２９】前記スクラッチ処理（Ｓ２３）を図６を参
照して説明する。この処理が開始されるときには、前記
波形再生開始イベント処理（Ｓ１５〜Ｓ１９）におい
て、前記ｗチャンネルの制御レジスタ３１は、ストップ
指示がオンとされ、初期アドレスとして選択された波形
番号の先頭アドレスが格納されている。まず、ステップ
Ｓ３１において、操作子データの変化量を検出するため
の差分計算が行われる。この計算は前回の操作子処理の
ときに取り込んだ操作子データ（このデータはレジスタ
ＤＴＯに格納されている）と今回の操作子処理における
Ｓ２１においてレジスタＤＴに取り込んだ操作子データ
との差を算出して、レジスタＤＦに格納し、レジスタＤ
ＴＯを今回の操作子データに更新する処理である。次
に、前記Ｓ３１において算出した操作子データの差分の
絶対値をレジスタＡＤＦに格納する（Ｓ３２）。そし
て、このレジスタＡＤＦに格納された操作子データの差
分の絶対値が予め定められた微小な値εよりも小さい値
であるか否かを判定する（Ｓ３３）。

【００３０】操作子が操作されており、操作子データの
差分の絶対値がεよりも大きく、Ｓ３３の判定の結果が
ＮＯとのときは、ステップＳ３４に進み、ストップフラ
グＳＦが「１」であるか否かを判定する（Ｓ３４）。こ
のストップフラグＳＦは前記アドレスカウンタの更新が
停止しているとき、すなわち、前記ゲート回路４４がオ
フとされているときに「１」とされ、ゲート回路がオン
とされてシフトレジスタ４３に格納されているアドレス
の更新が行われているときに「０」とされるフラグであ
る。

【００３１】今、アドレスカウンタの更新が行われてお
り、ストップフラグＳＦの値が「０」であるとすると、
前記Ｓ３４の判定の結果はＮＯとなり、ステップＳ３７
に進み、前記レジスタＤＦに格納されている操作子デー
タの差分の符号に応じて、当該波形の再生が割り当てら
れているｗチャンネルのリバース設定を行う。すなわ
ち、前記レジスタＤＦの符号が正のときは前記加減算器
４２において加算が実行されるようにし、負のときは減
算が実行されるように、前記制御レジスタ３１のｗチャ
ンネルのリバース指示を設定する。

【００３２】続いて、ステップＳ３８に進み、前記レジ
スタＡＤＦに格納されている前記操作子データの差分の
絶対値に応じてｗチャンネルのＦナンバを前記制御レジ
スタ３１に設定する。これにより、操作子が大きく動か
されて、操作データの差分の絶対値が大きいときはそれ
に対応した大きい値がｗチャンネルのＦナンバとして設
定され、前記加減算器４２の一方の入力とされるため、
前記アドレスの変化速度が大きくなり、一方、操作デー
タの差分の絶対値が小さいときは前記アドレスの変化速
度が小さくなる。すなわち、操作子の変化速度に応じ
て、波形読み出しアドレスの変化速度も変化するように
なされている。

【００３３】前記Ｓ３４における判定の結果がＹＥＳの
とき、すなわち、ｗチャンネルのアドレスカウンタの更
新が行われておらずストップフラグＳＦが「１」である
ときには、ステップＳ３５においてストップフラグＳＦ
を「０」にリセットし、ｗチャンネルの制御レジスタに
ゲート回路４４をオンにするストップ指示を書き込むこ
とによりｗチャンネルのアドレスカウンタの更新を開始
させる（Ｓ３６）。そして、前記ステップＳ３７に進
み、操作データの差分の符号に応じてアドレスカウンタ
の更新の方向を設定し、続いてステップＳ３８において
Ｆナンバを設定する。

【００３４】一方、前記ステップＳ３３の判定結果がＹ
ＥＳ、すなわち、操作子の操作量が非常に少なく、操作
データの差分の絶対値が前記予め定められた微小な値ε
よりも小さいときは、ステップＳ３９に進み、前記スト
ップフラグＳＦが１であるか否かが判定される。この結
果、アドレスカウンタの更新が行われておらず、ストッ
プフラグＳＦが「１」であるときは、このままなにもせ
ずにこのタイミングにおけるスクラッチ処理は終了され
る。また、Ｓ３９の判定結果がＮＯでアドレスカウンタ
の更新が行われているときは、ステップＳ４０において
ストップフラグＳＦに「１」をセットし、ステップＳ４
１において前記ゲート回路４４をオフとするストップ指
示をｗチャンネルの前記制御レジスタ３１に書き込ん
で、アドレスカウンタの更新を停止させる。すなわち、
操作量が非常に少ないときは、アドレスカウンタの値を
変化させない。

【００３５】以上のように、本発明の波形発生装置を用
いたスクラッチ処理によれば、操作子の変化速度が大き
いときは高速に波形メモリの読み出しアドレスを変化さ
せ、操作子の変化速度が非常に小さいときには波形メモ
リの読み出しを停止させている。したがって、操作子の
操作に忠実に波形データの再生を制御することができ
る。

【００３６】また、正方向読み出しから逆方向読み出
し、あるいは、逆方向読み出しから正方向読み出しにな
るように操作子を変化させるときには、前記操作データ
の変化量は一度必ず微小な値となるため、波形メモリの
読み出しが一旦停止されてから逆方向の読み出しに移る
こととなる。したがって、スクラッチ処理を行ったとき
に、従来のような大きなノイズが発生することを防止す
ることができる。

【００３７】このことを図７を参照して説明する。図７
の（ａ）は本発明の波形発生装置を用いたスクラッチ処
理において操作子を逆転させて再生方向を反転させたと
きの波形出力の変化の一例を示す図であり、同図（ｂ）
は従来のように再生方向をいきなり反転させたときの波
形出力を示した図である。（ｂ）に示すように、従来に
おいては逆転時に波形が鋭角的に変化する点が発生し大
きなノイズが発生することがあったが、（ａ）に示すよ
うに、本発明の場合には前記操作子データの差分の絶対
値ＡＤＦがεよりも小さいときにアドレスカウンタが更
新されないため、その出力は一定値となり、大きなノイ
ズが発生することを防止することができる。

【００３８】次に、波形エディットを行うときのスクラ
ブ再生処理Ｓ２４について図８を参照して説明する。こ
の処理が開始されるときには、前記波形再生開始イベン
ト処理（Ｓ１５〜Ｓ１９）において、前記ｗチャンネル
の制御レジスタ３１は、ストップ指示がオンとされ、初
期アドレスとして現在の時間カーソル位置に対応するア
ドレスが設定されている。まず、ステップＳ５１におい
て、前記操作子処理においてレジスタＤＴに取り込んだ
操作子データの値に応じて時間カーソル位置を発生し、
これをレジスタＴＣＰに格納する。次にステップＳ５２
において、ｗチャンネルの読み出しアドレスの現在値を
前記制御レジスタ３１から読み出し、このアドレス現在
値を時間位置に換算してレジスタＡＤＰに格納する。そ
して、ステップＳ５３に進み、前記レジスタＴＣＰに格
納された操作子データに応じた時間カーソル位置と前記
レジスタＡＤＰに格納されたアドレス現在値を換算した
時間位置との差を検出し、レジスタＰＤに格納する。

【００３９】続いて、ステップＳ５４において、該レジ
スタＰＤの内容と予め定められた微小な値εとを比較す
る。この比較の結果、（１）ＰＤ＜−εのとき、すなわ
ち、操作子により指定された時間カーソル位置ＴＣＰ
が、波形メモリの現在の読み出しアドレスの時間位置Ａ
ＤＰよりも、微小値εよりも大きく遡った時間位置にあ
るときには、ステップＳ５５に進み、ｗチャンネルのア
ドレスカウンタを（前記時間カーソル位置ＴＳＰと前記
読み出しアドレスの時間位置ＡＤＰとの）差ＰＤの値に
応じたＦナンバでリバース動作をさせる。具体的には、
前記ｗチャンネルの制御レジスタ３１のＦナンバを前記
レジスタＰＤの値として、リバース指示をセットする。

【００４０】前記Ｓ５４の比較の結果、（２）−ε≦Ｐ
Ｄ≦εのとき、すなわち、操作子により指定された時間
カーソル位置ＴＣＰと波形メモリの現在の読み出しアド
レスの時間位置ＡＤＰとの差の絶対値が前記微小な値ε
よりも小さいときは、ステップＳ５６に進み、ｗチャン
ネルのアドレスカウンタを停止させ、波形メモリからの
波形サンプルの読み出しを行わない。具体的には、ｗチ
ャンネルの制御レジスタ３１のストップ指示をセット
し、前記ゲート回路４４をオフとする。これにより、時
間カーソル位置ＴＳＰと前記読み出しアドレスの時間位
置ＡＤＰとの差が微小であるときには波形メモリの読み
出しアドレスの変更が行われないようになる。

【００４１】さらに、前記Ｓ５４の比較の結果、（３）
ＰＤ＞εのとき、すなわち、操作子により指定された時
間カーソル位置ＴＣＰが、波形メモリの現在の読み出し
アドレスの時間位置ＡＤＰよりも、微小値εよりも大き
く先の時間位置を示しているときは、ステップＳ５７に
進み、ｗチャンネルのアドレスカウンタを（前記時間カ
ーソル位置ＴＳＰと前記読み出しアドレスの時間位置Ａ
ＤＰとの）差ＰＤの値に応じたＦナンバでノーマル動作
をさせる。具体的には、前記ｗチャンネルの制御レジス
タ３１のＦナンバを前記レジスタＰＤの値とし、前記ス
トップ指示をリセットし、前記リバース指示をリセット
する。

【００４２】以上のように、本発明の波形発生装置を使
用したスクラブ再生処理によれば、操作子により指定さ
れた時間カーソル位置と読み出しアドレスの現在値との
差の大きさに比例した速度で波形メモリから波形サンプ
ルを再生しながら、操作子により指定された時間位置の
エディットポイントまで、読み出しアドレスを変更する
ことができる。非常に操作性のよい波形エディタとする
ことができる。また、波形発生装置により時間カーソル
に追従した波形再生が行なわれるため、ＣＰＵの制御が
容易となる。

【００４３】なお、上述した実施の形態においては、操
作子出力の時間変化量で波形メモリの読み出し速度を制
御しているが、これ以外に、操作子出力の所定値（例え
ば、中点など）からの差分に応じて読み出し速度を制御
するようにしてもよい。また、上述したスクラッチ処理
においては、操作子が動いていないときにアドレスカウ
ンタが停止されるようになされていたが、これに限られ
ることはなく、本物のレコード盤のスクラッチのよう
に、手を離したら所定の速度で再生を行うようにするこ
ともできる。このように変更した場合であっても、読み
出し方向が反転するときに、一度停止されてから逆方向
の再生が開始されるようにすることは可能である。

【００４４】さらに、上述したスクラッチ処理において
は、変化量ＤＦの絶対値をとった後に所定値εと比較し
ているが、変化量が正であるときと負であるときを分離
して、正の所定値ε１、負の所定値ε２との比較を別々
に行うようにしてもよい。さらにまた、スクラブ再生
は、波形のエディットポイントのサーチが主目的である
ため、読み出し速度としては、規定の速度の２ⁿ倍（ｎ
は整数）（・・・、１／４倍、１／２倍、１倍、２倍、
４倍、・・・）とすることが望ましい。このような読み
出し速度の場合には、オクターブは異なるものの階名は
変化しないため、操作者はスクラブ再生中にも、メロデ
ィを聞き取ることができる。

【００４５】

【発明の効果】以上説明したように、本発明の波形発生
装置によれば、スクラッチ処理のように波形の再生方向
を反転させるときにおいて、不要なノイズの発生を防止
することができる。また、スクラブ再生のように操作子
により指定される時間カーソルに追従した波形再生を容
易に実現することが可能となる。

【図面の簡単な説明】

【図１】 本発明の波形発生装置が用いられた電子楽器
の全体構成を示すブロック図である。

【図２】 音源部の構成を示すブロック図である。

【図３】 アドレスカウンタの構成を示すブロック図で
ある。

【図４】 メインルーチンと波形再生開始イベント処理
を説明するためのフローチャートである。

【図５】 操作子処理を説明するためのフローチャート
である。

【図６】 スクラッチ処理を説明するためのフローチャ
ートである。

【図７】 本発明におけるスクラッチ処理を説明するた
めの波形図である。

【図８】 スクラブ処理を説明するためのフローチャー
トである。

【符号の説明】

１０ ＣＰＵ、１１ ＲＯＭ、１２ ＲＡＭ、１３ 表
示部、１４ スイッチ手段、１５ 鍵盤、１６ 外部記
憶装置、１７ 波形メモリ、１８ 音源部、１９ ＤＡ
Ｃ、２０ サウンドシステム、２１ バス、３１ 制御
レジスタ、３２ＣＰＵアクセス回路、３３ アドレスカ
ウンタ、３４ 補間回路、３５ 音量変化制御回路、３
６ チャンネル累算器、３７ 効果回路、３８ リフレ
ッシュカウンタ、３９、４０ セレクタ、４１ クロッ
ク発生回路、４２ 加減算器、４３ シフトレジスタ、
４４ ゲート回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 各アドレスに順次波形サンプルを記憶し
   た波形記憶装置と、 操作子の操作に応じた時間カーソル位置を発生する手段
   と、 前記波形サンプルをグラフィック表示するとともに、前
   記時間カーソル位置に応じて該グラフィック表示上に時
   間カーソルを表示する表示手段と、 読出アドレスを発生するアドレスカウンタと、 前記読出アドレスに基づいて前記波形記憶装置から波形
   サンプルを読み出して再生する読出再生手段と、 前記時間カーソル位置と前記読出アドレスの現在値を換
   算した時間位置とを比較して、前記時間カーソル位置が
   前記読出アドレスの時間位置に比べて、先行している、
   ほぼ同じである、あるいは、後退しているの３つの状態
   のうちのいずれに属するかを判定し、先行している場合
   には前記時間カーソル位置と前記読出アドレスの時間位
   置との差分に応じた大きさを有する正の読出速度を発生
   し、後退している場合には前記時間カーソル位置と前記
   読出アドレスの時間位置との差分に応じた大きさを有す
   る負の読出速度を発生し、ほぼ同じである場合は停止指
   示を発生する制御手段とを備え、 前記アドレスカウンタの発生する読出アドレスは、前記
   正の読出速度に応じて正の方向に進行し、前記負の読出
   速度に応じて負の方向に進行し、また、前記停止指示に
   応じて一定値に保持されるような読出アドレスであるこ
   とを特徴とする波形発生装置。