JPH08255393A - スロートラッキング制御回路 - Google Patents

スロートラッキング制御回路

Info

Publication number
JPH08255393A
JPH08255393A JP7060775A JP6077595A JPH08255393A JP H08255393 A JPH08255393 A JP H08255393A JP 7060775 A JP7060775 A JP 7060775A JP 6077595 A JP6077595 A JP 6077595A JP H08255393 A JPH08255393 A JP H08255393A
Authority
JP
Japan
Prior art keywords
pulse
period
capstan motor
braking
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7060775A
Other languages
English (en)
Inventor
Yuji Fujioka
裕二 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7060775A priority Critical patent/JPH08255393A/ja
Publication of JPH08255393A publication Critical patent/JPH08255393A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 VTRの間欠駆動によるスロー再生におい
て、キャプスタンモータの軸位置に起因した制動時間の
変動がある場合でも正確なトラッキングを可能とする。 【構成】 各間欠駆動の各期間に発生するFGパルス数
をメモリに格納し、キャプスタンモータの1回転後の同
位置に対応するトラッキング期間をメモリに格納された
値から演算し制御するものであり、再生CTL信号の発
生から上記制動パルスの発生までの期間と、起動パルス
の発生から次の再生CTL信号が発生するまでの期間に
発生するFGパルスのカウント値を、間欠駆動1回あた
り発生する所定のFGパルス数から減算して制動期間に
発生するFGパルス数を求め、この値を所定値から減算
した値に比例したトラッキングを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、間欠スロー再生を行う
VTRのトラッキング制御に関する。
【0002】
【従来の技術】VTRの間欠スロー再生とは、ヘッドシ
リンダに対して一定の位相でキャプスタンモータの回転
・静止を繰り返し、通常の再生速度より遅い再生を実現
するものである。
【0003】このスロー再生は、シリンダヘッドに対し
て一定のタイミングでキャプスタンモータを起動し、一
定の再生スピードに立ち上げた後、磁気テープに記録さ
れたコントロール(以下、CTL)信号を検出して、一
定のトラッキング時間遅延させた後、制動パルスを出力
し、モータ制動するという一連の動作を繰り返すことに
よって行われる。
【0004】そして、この間欠スロー再生制御では、C
TL信号を検出してからモータが完全に停止するまでの
テープ移動量を最適値に保つことが要求される。
【0005】CTL信号を検出してからモータが完全に
停止するまでのテープ移動量は、CTL信号発生から制
動パルスが印加されるまでの移動量であるトラッキング
期間の移動量と、制動パルスが印加されてから完全にモ
ータが停止するまでの移動量である制動期間の移動量を
合わせたものである。
【0006】従来、このトラッキング時間の調整は、V
TRのセットの調整工程で個々のVTRセット毎に画面
を確認しながら行っていた。
【0007】しかし、この方法ではエ−ジングによる経
時変化や温度変化によって、キャプスタンモータのトル
クや軸受けロス、また、機構的な負荷などが変化するた
め、制動期間の移動量が変化するので、結果として全体
の移動量が変化し、最初に調整したトラッキングがずれ
たのと同じ結果になり、画面上にノイズが発生するおそ
れがあった。
【0008】また、この問題を解決すべくなされた発明
として、特開平5−182309号公報に開示されてい
る技術がある。
【0009】この技術は、キャプスタンモータに取り付
けられた周波数発生器の出力パルス(以下FGパルス)
をカウントすることにより、制動期間の移動量を検出
し、演算回路により全体の移動量が予め設定された理想
値になるようにトラッキング期間の移動量を制御するも
のであり、経時変化や温度変化により制動期間の移動量
が変化しても、その量を検出してフィードバックするト
ラッキング制御により、平均的な全体の移動量をほぼ一
定の値とし、トラッキングの調整工程が不要となるもの
である。
【0010】しかしながら、モータのトルクリップルの
影響や、モータの停止を安定させるために行っているフ
ェルトなどをモータの外周部へ圧接することによる機械
的な摩擦の変動があり、同じように制動パルスを印加し
てもモータ軸の位置により制動時間や制動距離が異な
り、連続した間欠駆動の間にも制動距離の変化が生じ
る。
【0011】そして、モータのトルクリップルが大きい
場合や、モータの外周部に傷が付いていたり、異物が付
着している場合には、モータ軸の位置に対し周期的に制
動距離が変動するため、上記の技術ではこの変動を予測
できず、画面上にノイズが発生するおそれがあった。
【0012】
【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたものであり、VTRの間欠駆動によるスロ
ー再生時において、キャプスタンモータの軸位置によっ
て制動時間に変動がある場合でも正確なトラッキングを
可能とすることを技術的課題とする。
【0013】
【課題を解決するための手段】本発明は上記課題を解決
するために、以下の特徴を有する。
【0014】キャプスタンモータの起動制御,定速制
御,制動制御を繰り返し行ない、当該定速制御時に再生
コントロール信号の検出時からトラッキングを行う間欠
スロートラッキング制御回路において、キャプスタンモ
ータの回転に比例したパルス信号を発生する周波数発生
器と、上記周波数発生器の出力をカウントするFGパル
スカウンタと、上記FGパルスカウンタの出力値を記憶
するFGパルスメモリと、上記キャプスタンモータを起
動させるためのパルス信号を発生する起動パルス発生回
路と、上記キャプスタンモータを制動させるためのパル
ス信号を発生する制動パルス発生回路と、上記FGパル
スメモリに格納された値からトラッキング期間を演算す
る演算回路を有し、上記キャプスタンモータの各間欠駆
動の制動期間に発生するFGパルスを上記FGパルスメ
モリに格納し、上記演算回路によって、上記キャプスタ
ンモータの少なくとも1回転後の同位置に対応するトラ
ッキング期間を上記FGパルスメモリに格納された値か
ら算出する。
【0015】2.上記各間欠駆動の制動期間に発生する
FGパルス数は、上記再生コントロール信号の発生から
上記制動パルスの発生までの第1の期間と、上記起動パ
ルスの発生から次の再生コントロール信号が発生するま
での第2の期間に発生するFGパルスのカウント値を、
間欠駆動1回あたり発生する所定のFGパルス数から減
算した値とする。
【0016】3.上記演算回路により間欠駆動1回あた
り発生する所定のFGパルス数から上記第1の期間のカ
ウント値と上記第2の期間のカウント値を減算した値を
所定値(X)から減算した値に比例したトラッキング期
間とする。
【0017】
【作用】本発明のスロートラッキング制御装置によれ
ば、キャプスタンモータの軸位置に対する移動期間のデ
ータをメモリに記憶させ、当該メモリの内容を1回転後
に読み出し、トラッキング期間を演算することによっ
て、スロー再生時の起動のたびのばらつきまで含めた完
全なトラッキング補正が行なえる。
【0018】
【実施例】以下、図1および図2を用いて、本発明の一
実施例について詳述する。
【0019】図1は、本発明のスロートラッキング制御
回路のブロック図である。
【0020】図中、(1)はキャプスタンモータであ
り、モータドライバ(2)から供給される制御電圧で駆
動される。該キャプスタンモータには、パルス発生器が
取り付けられており、回転数に応じたパルス(以下FG
パルス)を出力する。
【0021】(3)はマイコンであり、起動パルス発生
回路(4)と、制動パルス発生回路(5)と、FGパル
スを計数するFGパルスカウンタ(6)と、このFGパ
ルスカウンタの出力値を記憶するFGパルスメモリ
(7)および演算回路(8)からなる。
【0022】(9)は速度制御回路であり、FGパルス
から速度情報を得て、速度制御パルスをモータドライバ
(2)へ出力する。
【0023】而して、マイコン(3)は、ヘッド切換信
号(以下RFSW)を入力し、所定時間遅延させて、所
定幅の起動パルスをモータドライバ(2)に印加する。
【0024】モータドライバ(2)は入力信号に応じて
モータを制御するための巻き線電圧をキャプスタンモー
タ(1)に供給する。
【0025】キャプスタンモ−タ(1)は、巻き線電圧
を受けて起動しテープ駆動を行う。これにより、キャプ
スタンモータ(1)の回転によりFGパルスが出力され
る。
【0026】速度制御回路(9)はFGパルスにより所
定の速度になるように速度制御パルスを生成する。
【0027】また、FGパルスは、同時にFGパルスカ
ウンタ(6)にも入力され、起動パルス発生後、テープ
に記録されているCTL信号の立ち上がりまでに発生さ
れるFGパルスをカウントし、この値をFGパルスメモ
リ(7)に格納する。
【0028】さらに、CTL信号の立ち上がりから制動
パルスが発生するまでの間のFGパルスをカウントし、
この値をメモリに格納する。
【0029】この動作を繰り返し行い、上述のメモリへ
の書き込みはモータ軸の位置に対応した領域に書き込む
ことで、回転毎に順次内容を更新する。
【0030】そして、モータがちょうど1回転して同じ
位置に戻ると、当該位置に対応したメモリ領域からデー
タを読み込み、この値からトラッキング期間を求める。
【0031】以下、モータのFGが1回転あたり720
パルス出力され、NTSCのSPモードにおいて30フ
レームあたりモータが3回転する場合について説明す
る。
【0032】1回の間欠駆動で1フレーム分進む場合
は、CTLパルス間にFGパルス数は72パルス発生す
る。
【0033】図2は、起動パルス,CTLパルス,遅延
パルス,制動パルスおよびモータ速度の関係を示したタ
イミングチャートである。
【0034】この図を用いて、本発明にかかる間欠駆動
の動作説明を行う。
【0035】(a)は起動パルスであり、RFSWを基
にマイコンにより生成されモータドライバに供給される
信号である。
【0036】(b)はCTLパルスであり、フィールド
毎に磁気テープに記録されたパルス信号を再生した信号
である。
【0037】(c)は遅延パルスであり、CTLパルス
の立ち上がりからマイコンにより遅延させて発生させた
信号である。
【0038】(d)は制動パルスであり、マイコンから
モータドライバに供給する。
【0039】(e)はキャプスタンモータの回転速度を
示す。
【0040】マイコンから起動パルス(a)が出力され
ると、モータドライバ(2)により加速制御電圧がキャ
プスタンモータに供給される。
【0041】所定の時間加速された後、速度制御回路
(9)により一定の速度で定速駆動される。
【0042】この定速期間にCTLパルスを検出し、モ
ータの1周目は所定の時間遅延させ、2周目以降は後述
の演算により求める時間を遅延させた後、マイコンから
制動パルスを出力する。
【0043】この一連の動作を繰り返し、この遅延時間
にトラッキングを行う。
【0044】また、この動作中、マイコンはFGパルス
を入力し、起動パルスの立ち上がりからコントロール信
号の立ち上がりまでの間に発生するFGをカウントしこ
の値(S)をFGパルスメモリに書き込む。
【0045】さらに、CTLパルスの立ち上がりから制
動パルスが出力されるまでの期間すなわち遅延パルスが
出力される間のFGパルスをカウントした値(T)をF
Gパルスメモリに書き込む。
【0046】ここで、上記一連の繰り返し動作の起動パ
ルスの立ち上がりから次の起動パルスの立ち上がりまで
を1ステップとする。
【0047】本実施例では、FGパルスは1回転あたり
720パルス出力するものを用い、NTSCのSPモー
ドにおいて30フレームあたりモータが3回転するた
め、1回の間欠駆動で進む期間である1フレーム期間
(CTL信号間)にFGパルス数は72パルス出力され
る。
【0048】また、キャプスタンモータ1回転あたり1
0フレーム進むため、11回目の間欠駆動は1回目と同
じ位置になる。
【0049】したがって、10回の間欠駆動によりモー
タ1回転するため、各位置に対してのFGパルスのカウ
ント値を格納する記憶領域をFGパルスメモリ(7)内
にS,Tについて各々10個を確保しておく。
【0050】 この領域を、MS1,MS2,・・・・・・,MS10 MT1,MT2,・・・・・・,MT10 とする。
【0051】1回目のステップで得られるSおよびTを
MS1およびMT1に格納する。
【0052】この格納した値をS1,T1とする。
【0053】同様にして、2回目のステップで得られる
S2およびT2をMS2およびMT2に格納する。
【0054】これを、順次繰り返し10回目のステップ
まで行う。
【0055】11回目のステップでは、マイコン(3)
は、MT1とMS2に格納されている値T1およびS2
を読み込み次の演算を行ない、11回目のステップでの
トラッキング期間である遅延パルス期間tを求める。
【0056】t={X−(72−T1−S2)}/V ここで、Vは間欠駆動の定速時のモータの平均速度であ
り、予め設定された値である。
【0057】また、Xはコントロール信号の立ち上がり
からモータが停止するまでの理想的な移動量であり、計
算や実験で一義的に求められる定数である。
【0058】さらに、上記式の(72−T1−S2)
は、制動パルス(d)の立ち上がりから起動パルス
(a)の間に発生するFGパルス数を意味するが、この
期間に発生するパルス数を直接検出しないのは、制動制
御時のモータが停止する直前にはモータが反転すること
があるが、FGパルスでは回転方向を検出できないので
検出誤差を無くすためである。
【0059】その後、マイコン(3)はFGパルスを入
力し、起動パルスの立ち上がりからCTL信号の立ち上
がりまでの間に発生するFGをカウントしこの値(S)
をMS1に格納することで、MS1の内容を書き替え
る。
【0060】次に、CTLの立ち上がりから上記演算で
求めたt期間の遅延パルスを出力してトラッキングを行
うとともに、この期間のFGパルスをカウントした値
(T)をMT2に格納することでMS1の内容を書き替
える。
【0061】12回目のステップでは、同様にMT2,
MS3に格納されている値から、遅延パルス期間を求め
てトラッキングを行う。
【0062】以下同様に順次繰り返し行う。
【0063】これにより、キャプスタンモータの2周目
以降については各間欠駆動に対して前回の制動期間によ
りトラッキング期間を決定するため、完全なトラッキン
グ補正ができる。
【0064】また、上記実施例では、前回の間欠駆動時
の制動期間を当該間欠駆動の実行時に演算を行う例につ
いて述べたが、前回の間欠駆動時に演算を行い、当該演
算結果をFGパルスメモリに記憶させてもよい。
【0065】さらに、本実施例ではちょうど1回転で元
の位置に戻る場合について述べたが、2回転またはそれ
以上の回転後に元の位置に戻る場合にも適用できる。
【0066】
【発明の効果】上述のごとく、本発明のスロートラッキ
ング制御装置によればスロー再生時の起動のたびのばら
つきまで含めた完全なトラッキング補正が行なえるた
め、経時変化や温度変化によるトラッキングのずれを無
くすことができる、さらに、モータのトルクリップルが
大きい場合やモータの外周部の傷等による制動時間のば
らつきが大きい場合でも正確なトラッキングを行うこと
ができる。
【図面の簡単な説明】
【図1】本発明のスロートラッキング制御回路のブロッ
ク構成図。
【図2】本発明のスロートラッキング制御回路のタイミ
ングチャート。
【符号の説明】
1.キャプスタンモータ 2.モータドライバ 3.マイコン 4.起動パルス発生回路 5.制動パルス発生回路 6.FGパルスカウンタ 7.FGパルスメモリ 8.演算回路 9.速度制御回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 キャプスタンモータの起動制御,定速制
    御,制動制御を繰り返し行ない、当該定速制御時に再生
    コントロール信号の検出時からトラッキングを行う間欠
    スロートラッキング制御回路において、 キャプスタンモータの回転に比例したパルス信号を発生
    する周波数発生器と、 上記周波数発生器の出力をカウントするFGパルスカウ
    ンタと、 上記FGパルスカウンタの出力値を記憶するFGパルス
    メモリと、 上記キャプスタンモータを起動させるためのパルス信号
    を発生する起動パルス発生回路と、 上記キャプスタンモータを制動させるためのパルス信号
    を発生する制動パルス発生回路と、 上記FGパルスメモリに格納された値からトラッキング
    期間を演算する演算回路と、を有し、 上記キャプスタンモータの各間欠駆動の制動期間に発生
    するFGパルスを上記FGパルスメモリに格納し、 上記演算回路によって、上記キャプスタンモータの少な
    くとも1回転後の同位置に対応するトラッキング期間を
    上記FGパルスメモリに格納された値から算出すること
    を特徴とするスロートラッキング制御回路。
  2. 【請求項2】 上記各間欠駆動の制動期間に発生するF
    Gパルス数は、上記再生コントロール信号の発生から上
    記制動パルスの発生までの第1の期間と、上記起動パル
    スの発生から次の再生コントロール信号が発生するまで
    の第2の期間に発生するFGパルスのカウント値を、間
    欠駆動1回あたり発生するFGパルス数である第1の所
    定値から減算した値とすることを特徴とする請求項1記
    載のスロートラッキング制御回路。
  3. 【請求項3】 上記演算回路により間欠駆動1回あたり
    発生する所定のFGパルス数から上記第1の期間のカウ
    ント値と上記第2の期間のカウント値を減算した値を第
    2の所定値から減算した値に比例したトラッキング期間
    とすることを特徴とする請求項2記載のスロートラッキ
    ング制御回路。
JP7060775A 1995-03-20 1995-03-20 スロートラッキング制御回路 Pending JPH08255393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7060775A JPH08255393A (ja) 1995-03-20 1995-03-20 スロートラッキング制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7060775A JPH08255393A (ja) 1995-03-20 1995-03-20 スロートラッキング制御回路

Publications (1)

Publication Number Publication Date
JPH08255393A true JPH08255393A (ja) 1996-10-01

Family

ID=13152008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7060775A Pending JPH08255393A (ja) 1995-03-20 1995-03-20 スロートラッキング制御回路

Country Status (1)

Country Link
JP (1) JPH08255393A (ja)

Similar Documents

Publication Publication Date Title
JPH0120502B2 (ja)
GB2133916A (en) Magnetic video recording apparatus for intermittent recording
KR970003204B1 (ko) 모터제어장치
JPH08255393A (ja) スロートラッキング制御回路
US4723180A (en) Intermittent drive type magnetic recording apparatus
JPH0759389A (ja) モータ間欠駆動制御方式及び装置
JP2766113B2 (ja) スロートラッキング制御方法及びキャプスタンモータ間欠駆動制御回路
JP2508357B2 (ja) 磁気記録再生装置
JP3043256B2 (ja) 磁気記録再生装置
JPH02257456A (ja) モータ駆動制御回路
JP3252732B2 (ja) モータの制御装置
JP2674407B2 (ja) 磁気記録再生装置
US6204986B1 (en) Drum motor controller using microcomputer for intermittent slow VTR
US6301069B1 (en) Servo control apparatus utilizing clock signal and control data
JP2674409B2 (ja) 磁気記録再生装置
JP2524786Y2 (ja) ビデオテープレコーダ
JP3553896B2 (ja) 間欠スロー再生回路
JP2803416B2 (ja) 磁気記録再生装置
JP3175332B2 (ja) 映像信号処理装置のタイミング信号発生回路
JP3372565B2 (ja) 間欠磁気記録再生装置
JPS62247777A (ja) キヤプスタンモ−タの停止方法
JP2674414B2 (ja) 磁気記録再生装置
JP2701253B2 (ja) テープ状記録媒体再生装置
JP2746034B2 (ja) 磁気記録再生装置
JPH09128850A (ja) テープ駆動装置