JP3175332B2 - 映像信号処理装置のタイミング信号発生回路 - Google Patents
映像信号処理装置のタイミング信号発生回路Info
- Publication number
- JP3175332B2 JP3175332B2 JP24261892A JP24261892A JP3175332B2 JP 3175332 B2 JP3175332 B2 JP 3175332B2 JP 24261892 A JP24261892 A JP 24261892A JP 24261892 A JP24261892 A JP 24261892A JP 3175332 B2 JP3175332 B2 JP 3175332B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time information
- position detection
- timer
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ビデオテープレコーダ
などの映像信号処理装置におけるタイミング信号発生回
路に関するものである。
などの映像信号処理装置におけるタイミング信号発生回
路に関するものである。
【０００２】
【従来の技術】一般に、８mmビデオカセットレコーダ(
以下、ＶＣＲという）などにおいては、図５に示すよう
に、磁気テープＴＰに順次斜めに記録トラックＴＲ（Ｔ
ＲＡ，ＴＲＢ……）を形成し、これらトラックＴＲに所
望の入力データを記録するように構成されている。ここ
でＶＣＲは、スイッチングパルスＳＷＰに基づいて各種
のパルス幅変調制御用タイミング信号を生成し、キャプ
スタンやドラムの位相を制御する。
以下、ＶＣＲという）などにおいては、図５に示すよう
に、磁気テープＴＰに順次斜めに記録トラックＴＲ（Ｔ
ＲＡ，ＴＲＢ……）を形成し、これらトラックＴＲに所
望の入力データを記録するように構成されている。ここ
でＶＣＲは、スイッチングパルスＳＷＰに基づいて各種
のパルス幅変調制御用タイミング信号を生成し、キャプ
スタンやドラムの位相を制御する。
【０００３】スイッチングパルスＳＷＰは、通常再生
時、59.94[Hz] の周期を有するデユーティ比50％の信号
であり、例えば磁気ヘッドが記録トラックＴＲＡを走行
中は論理「Ｈ」に立ち上がり、記録トラックＴＲＢを走
行中は論理「Ｌ」に立ち下がるように設定される。この
スイッチングパルスＳＷＰは、図６に示すように、回転
ドラムの回転基準位置検出信号（以下、ＰＧ(Pulse Gen
erator) という）および回転ドラムの連続的な、具体的
には１回転につき例えば12個の割合で出力される回転位
置検出信号（以下、ＤＦＧ(Drum Frequency Generator)
という）のうち、ＤＦＧが「＃１」および「＃２」の時
の時刻ｔ１およびｔ２間で立ち上がり、ＤＦＧが「＃
７」および「＃８」の時の時刻ｔ７およびｔ８間で立ち
下がるように発生される。
時、59.94[Hz] の周期を有するデユーティ比50％の信号
であり、例えば磁気ヘッドが記録トラックＴＲＡを走行
中は論理「Ｈ」に立ち上がり、記録トラックＴＲＢを走
行中は論理「Ｌ」に立ち下がるように設定される。この
スイッチングパルスＳＷＰは、図６に示すように、回転
ドラムの回転基準位置検出信号（以下、ＰＧ(Pulse Gen
erator) という）および回転ドラムの連続的な、具体的
には１回転につき例えば12個の割合で出力される回転位
置検出信号（以下、ＤＦＧ(Drum Frequency Generator)
という）のうち、ＤＦＧが「＃１」および「＃２」の時
の時刻ｔ１およびｔ２間で立ち上がり、ＤＦＧが「＃
７」および「＃８」の時の時刻ｔ７およびｔ８間で立ち
下がるように発生される。
【０００４】スイッチングパルスＳＷＰの立ち下り時刻
（ｔＤ）は、ＤＦＧが「＃７」のときの時刻ｔ７を基準
とし、たとえば各種再生モードにおける再生速度によっ
て固定の基準値Δ１にＶＣＲ相互間の誤差を調整する調
整値Δ２を加えた値で設定されている。また、図６に示
すように、スイッチングパルスＳＷＰの立ち上がりの時
を基準とし、制御用タイミング信号ＴＭＧの出力タイミ
ング（ｔ71，ｔ72, ｔ73）が設定される。
（ｔＤ）は、ＤＦＧが「＃７」のときの時刻ｔ７を基準
とし、たとえば各種再生モードにおける再生速度によっ
て固定の基準値Δ１にＶＣＲ相互間の誤差を調整する調
整値Δ２を加えた値で設定されている。また、図６に示
すように、スイッチングパルスＳＷＰの立ち上がりの時
を基準とし、制御用タイミング信号ＴＭＧの出力タイミ
ング（ｔ71，ｔ72, ｔ73）が設定される。
【０００５】従来のＶＣＲやＶＴＲは、各種の制御用タ
イミング信号ＴＭＧの出力タイミングおよび出力データ
を先入れ先出し方式でなる、いわゆるＦＩＦＯ(First I
n First Out)メモリにＤＦＧが「＃１」または「＃７」
のタイミング（ｔ１またはｔ７）で格納する。この状態
で、ＦＩＦＯメモリに格納された出力タイミングと現在
時刻との一致不一致を検出し、一致したとき該当する制
御データを順次出力する。
イミング信号ＴＭＧの出力タイミングおよび出力データ
を先入れ先出し方式でなる、いわゆるＦＩＦＯ(First I
n First Out)メモリにＤＦＧが「＃１」または「＃７」
のタイミング（ｔ１またはｔ７）で格納する。この状態
で、ＦＩＦＯメモリに格納された出力タイミングと現在
時刻との一致不一致を検出し、一致したとき該当する制
御データを順次出力する。
【０００６】
【発明が解決しようとする課題】上述のように、従来は
出力バッファとしてＦＩＦＯメモリを用いていたため、
１フィールド内の出力データを一度に設定することがで
きず、上述したように１フィールドに同期したＤＦＧや
ＣＦＧ(Capstan Frequency Generator) などの割り込み
処理で数回に分けて設定する必要があり、処理が煩雑で
あった。
出力バッファとしてＦＩＦＯメモリを用いていたため、
１フィールド内の出力データを一度に設定することがで
きず、上述したように１フィールドに同期したＤＦＧや
ＣＦＧ(Capstan Frequency Generator) などの割り込み
処理で数回に分けて設定する必要があり、処理が煩雑で
あった。
【０００７】そこで、出願人は、制御用タイミング信号
ＴＭＧの出力タイミングおよび出力データをそれぞれ順
次格納するＲＡＭ(Randam Access Memory)を有し、１フ
ィールドにおいて１９点の出力データを設定できる回路
構成を提案した（特願平３−１７４６５３号 参照）。
ＴＭＧの出力タイミングおよび出力データをそれぞれ順
次格納するＲＡＭ(Randam Access Memory)を有し、１フ
ィールドにおいて１９点の出力データを設定できる回路
構成を提案した（特願平３−１７４６５３号 参照）。
【０００８】しかしこの回路では、１フィールド内の出
力データの設定は、フィールドに同期したＤＦＧ割込処
理のうちある１回の処理内で行うように構成されている
ため、たとえば１フィールドにおいて７点程度の出力を
行うような場合、その処理時間は６２０μsec 程度必要
とし、これにドラムサーボの処理時間を合計すると、割
込処理時間は１msec程度となってしまう。近年のＶＣＲ
のメカ制御用マイクロコンピュータにおけるＯＳ(Opera
ting System)にとって、１msecに及ぶ割込処理時間は致
命的な時間であり、全ての機能別プログラム（サブルー
チン）は、本来の性能を発揮できなくなる可能性が高
い。特に、ディジタルメモリやＬＣＤなどを用いるもの
などの場合、１フィールド内の出力点数はさらに増加す
るため、これらに本回路を適用することは不可能であ
る。
力データの設定は、フィールドに同期したＤＦＧ割込処
理のうちある１回の処理内で行うように構成されている
ため、たとえば１フィールドにおいて７点程度の出力を
行うような場合、その処理時間は６２０μsec 程度必要
とし、これにドラムサーボの処理時間を合計すると、割
込処理時間は１msec程度となってしまう。近年のＶＣＲ
のメカ制御用マイクロコンピュータにおけるＯＳ(Opera
ting System)にとって、１msecに及ぶ割込処理時間は致
命的な時間であり、全ての機能別プログラム（サブルー
チン）は、本来の性能を発揮できなくなる可能性が高
い。特に、ディジタルメモリやＬＣＤなどを用いるもの
などの場合、１フィールド内の出力点数はさらに増加す
るため、これらに本回路を適用することは不可能であ
る。
【０００９】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、割込処理時間の増大を招くこと
なく、出力点数の増大を図れる映像信号処理装置のタイ
ミング信号発生回路を提供することにある。
のであり、その目的は、割込処理時間の増大を招くこと
なく、出力点数の増大を図れる映像信号処理装置のタイ
ミング信号発生回路を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、映像信号処理装置内の回転ドラムの回
転基準位置検出信号に基づいて映像信号処理装置におけ
る各種タイミング信号を種々の動作モードに応じて発生
するタイミング信号発生回路であって、上記回転ドラム
の回転基準位置検出信号および上記回転ドラムの連続的
な回転位置検出信号を入力し割込信号として出力する割
込信号出力手段と、種々の時間情報を記憶するメモリ手
段と、所定周期のタイマ信号を出力するタイマ手段と、
上記割込信号出力手段からの回転基準位置検出割込信号
を基準として、与えられた動作モードに応じた種々の制
御時間情報を、上記割込信号出力手段からの回転位置検
出割込信号および上記タイマ手段からのタイマ信号に基
づいて時系列の時間情報として発生し、上記メモリ手段
に順次記憶する制御時間情報発生手段と、上記タイマ手
段からのタイマ信号に応答して動作し、上記メモリ手段
に記憶された時間情報に対応するタイミング信号を出力
するタイミング信号発生手段とを設けた。
め、本発明では、映像信号処理装置内の回転ドラムの回
転基準位置検出信号に基づいて映像信号処理装置におけ
る各種タイミング信号を種々の動作モードに応じて発生
するタイミング信号発生回路であって、上記回転ドラム
の回転基準位置検出信号および上記回転ドラムの連続的
な回転位置検出信号を入力し割込信号として出力する割
込信号出力手段と、種々の時間情報を記憶するメモリ手
段と、所定周期のタイマ信号を出力するタイマ手段と、
上記割込信号出力手段からの回転基準位置検出割込信号
を基準として、与えられた動作モードに応じた種々の制
御時間情報を、上記割込信号出力手段からの回転位置検
出割込信号および上記タイマ手段からのタイマ信号に基
づいて時系列の時間情報として発生し、上記メモリ手段
に順次記憶する制御時間情報発生手段と、上記タイマ手
段からのタイマ信号に応答して動作し、上記メモリ手段
に記憶された時間情報に対応するタイミング信号を出力
するタイミング信号発生手段とを設けた。
【００１１】
【作用】本発明によれば、回転ドラムが回転すると回転
基準位置検出信号（ＰＧ）が発生されるとともに、回転
ドラムの連続的な回転位置検出信号（ＤＦＧ）が発生さ
れて、これらの信号が割込信号出力手段に入力される。
割込信号出力手段では、入力した回転基準位置検出信号
および回転位置検出信号に対応した回転基準位置検出割
込信号および回転位置検出割込信号が発生されて、制御
時間情報発生手段に出力される。制御時間情報発生手段
は、入力した回転位置検出割込信号により時分割されて
起動される。制御時間情報発生手段では、割込信号出力
手段からの回転基準位置検出割込信号を基準として、た
とえばスチル再生やスロー再生など、与えられた動作モ
ードに応じた種々の制御時間情報が、同じく割込信号出
力手段からの回転位置検出割込信号およびタイマ手段か
らのタイマ信号に基づいて時系列の時間情報として発生
され、これら時間情報がメモリ手段に順次記憶される。
メモリ手段に記憶された時間情報は、タイマ手段からの
タイマ信号に応答して動作するタイミング信号発生手段
により読み出され、対応するタイミング信号が信号処理
回路などに出力される。
基準位置検出信号（ＰＧ）が発生されるとともに、回転
ドラムの連続的な回転位置検出信号（ＤＦＧ）が発生さ
れて、これらの信号が割込信号出力手段に入力される。
割込信号出力手段では、入力した回転基準位置検出信号
および回転位置検出信号に対応した回転基準位置検出割
込信号および回転位置検出割込信号が発生されて、制御
時間情報発生手段に出力される。制御時間情報発生手段
は、入力した回転位置検出割込信号により時分割されて
起動される。制御時間情報発生手段では、割込信号出力
手段からの回転基準位置検出割込信号を基準として、た
とえばスチル再生やスロー再生など、与えられた動作モ
ードに応じた種々の制御時間情報が、同じく割込信号出
力手段からの回転位置検出割込信号およびタイマ手段か
らのタイマ信号に基づいて時系列の時間情報として発生
され、これら時間情報がメモリ手段に順次記憶される。
メモリ手段に記憶された時間情報は、タイマ手段からの
タイマ信号に応答して動作するタイミング信号発生手段
により読み出され、対応するタイミング信号が信号処理
回路などに出力される。
【００１２】
【実施例】図１は、本発明に係る映像信号処理装置のタ
イミング信号発生回路の一実施例を示す構成図で、図
中、１は割込信号出力部、２はマイクロコンピュータな
どからなる制御時間情報発生部、３はメモリ、４はタイ
マ、５はタイミング信号発生部をそれぞれ示している。
イミング信号発生回路の一実施例を示す構成図で、図
中、１は割込信号出力部、２はマイクロコンピュータな
どからなる制御時間情報発生部、３はメモリ、４はタイ
マ、５はタイミング信号発生部をそれぞれ示している。
【００１３】割込信号出力部１は、図示しない回転ドラ
ムのＰＧ（回転基準位置検出信号）および回転ドラムの
連続的なＤＦＧ（回転位置検出信号）を入力し回転基準
位置検出割込信号ＩＰＧおよび回転位置検出割込信号Ｉ
ＤＦＧとして制御時間情報発生部２に出力する。
ムのＰＧ（回転基準位置検出信号）および回転ドラムの
連続的なＤＦＧ（回転位置検出信号）を入力し回転基準
位置検出割込信号ＩＰＧおよび回転位置検出割込信号Ｉ
ＤＦＧとして制御時間情報発生部２に出力する。
【００１４】制御時間情報発生部２は、割込信号出力部
１からの回転基準位置検出割込信号ＩＰＧを基準とし
て、外部から与えられた動作モード、たとえばスチル再
生モードやスロー再生モードなどに応じた種々の制御時
間情報ＣＴＬを、同じく割込信号出力部１からの回転位
置検出割込信号ＩＤＦＧおよびタイマ４から出力された
タイマ信号ＴＭに基づいて時系列の時間情報として発生
し、メモリ３に順次記憶する。
１からの回転基準位置検出割込信号ＩＰＧを基準とし
て、外部から与えられた動作モード、たとえばスチル再
生モードやスロー再生モードなどに応じた種々の制御時
間情報ＣＴＬを、同じく割込信号出力部１からの回転位
置検出割込信号ＩＤＦＧおよびタイマ４から出力された
タイマ信号ＴＭに基づいて時系列の時間情報として発生
し、メモリ３に順次記憶する。
【００１５】メモリ３は、たとえばＲＡＭから構成さ
れ、制御時間情報発生部２において動作モードに応じて
発生された各種制御時間情報ＣＴＬを順次記憶する。な
お、図２は、制御時間情報ＣＴＬ１〜ＣＴＬｎを記憶す
るメモリ３の構成例を示している。
れ、制御時間情報発生部２において動作モードに応じて
発生された各種制御時間情報ＣＴＬを順次記憶する。な
お、図２は、制御時間情報ＣＴＬ１〜ＣＴＬｎを記憶す
るメモリ３の構成例を示している。
【００１６】タイマ４は、所定周期のタイマ信号ＴＭを
発生し、制御時間情報発生部２およびタイミング信号発
生部５に出力する。
発生し、制御時間情報発生部２およびタイミング信号発
生部５に出力する。
【００１７】タイミング信号発生部５は、タイマ４から
出力されたタイマ信号ＴＭに応答して動作し、メモリ３
に記憶された制御時間情報ＣＴＬを読み出して対応する
タイミング信号ＴＭＧを、図示しない信号処理回路に出
力する。図３は、動作モードが異なる（動作モード１，
動作モード２）場合のタイミング信号ＤＴＭＧ１〜ＤＴ
ＭＧｎの出力例を示すタイミングチャートである。図３
に示すように、本回路では、動作モードに応じてタイミ
ング信号ＤＴＭＧ１〜ＤＴＭＧｎの出力タイミングが異
なっている。
出力されたタイマ信号ＴＭに応答して動作し、メモリ３
に記憶された制御時間情報ＣＴＬを読み出して対応する
タイミング信号ＴＭＧを、図示しない信号処理回路に出
力する。図３は、動作モードが異なる（動作モード１，
動作モード２）場合のタイミング信号ＤＴＭＧ１〜ＤＴ
ＭＧｎの出力例を示すタイミングチャートである。図３
に示すように、本回路では、動作モードに応じてタイミ
ング信号ＤＴＭＧ１〜ＤＴＭＧｎの出力タイミングが異
なっている。
【００１８】次に、上記構成による動作を、図４のフロ
ーチャートに基づいて説明する。図示しない回転ドラム
が回転すると（Ｓ１）、ＰＧ（回転基準位置検出信号）
が発生されるとともに、回転ドラムの連続的なＤＦＧ
（回転位置検出信号）が発生されて（Ｓ２）、これらの
ＰＧおよびＤＦＧが割込信号出力部１に入力される。
ーチャートに基づいて説明する。図示しない回転ドラム
が回転すると（Ｓ１）、ＰＧ（回転基準位置検出信号）
が発生されるとともに、回転ドラムの連続的なＤＦＧ
（回転位置検出信号）が発生されて（Ｓ２）、これらの
ＰＧおよびＤＦＧが割込信号出力部１に入力される。
【００１９】割込信号出力部１では、入力したＰＧおよ
びＤＦＧに対応した回転基準位置検出割込信号ＩＰＧお
よび回転位置検出割込信号ＩＤＦＧが発生されて、制御
時間情報発生部２に出力される（Ｓ３）。
びＤＦＧに対応した回転基準位置検出割込信号ＩＰＧお
よび回転位置検出割込信号ＩＤＦＧが発生されて、制御
時間情報発生部２に出力される（Ｓ３）。
【００２０】制御時間情報発生部２では、回転基準位置
検出割込信号ＩＰＧおよび回転位置検出割込信号ＩＤＦ
Ｇが入力された否かが監視され（Ｓ４，Ｓ５）、これら
が入力されると、割込信号出力部１からの回転基準位置
検出割込信号ＩＰＧを基準とし、回転位置検出割込信号
ＩＤＦＧに応答して割込処理が行われる（Ｓ６）。たと
えばスチル再生やスロー再生など、与えられた動作モー
ドに応じた制御時間情報ＣＴＬが、同じく割込信号出力
部１からの回転位置検出割込信号ＩＤＦＧおよびタイマ
４からのタイマ信号ＴＭに基づいて時系列の時間情報と
して発生され、これら制御時間情報ＣＴＬがメモリ３の
所定領域に順次記憶される。
検出割込信号ＩＰＧおよび回転位置検出割込信号ＩＤＦ
Ｇが入力された否かが監視され（Ｓ４，Ｓ５）、これら
が入力されると、割込信号出力部１からの回転基準位置
検出割込信号ＩＰＧを基準とし、回転位置検出割込信号
ＩＤＦＧに応答して割込処理が行われる（Ｓ６）。たと
えばスチル再生やスロー再生など、与えられた動作モー
ドに応じた制御時間情報ＣＴＬが、同じく割込信号出力
部１からの回転位置検出割込信号ＩＤＦＧおよびタイマ
４からのタイマ信号ＴＭに基づいて時系列の時間情報と
して発生され、これら制御時間情報ＣＴＬがメモリ３の
所定領域に順次記憶される。
【００２１】また、タイマ４からのタイマ信号ＴＭは、
タイミング信号発生部５にも入力され（Ｓ７）、タイミ
ング信号発生部５はこれに応答して動作状態となる。こ
の状態で、タイミング信号発生部５によりメモリ３に記
憶された動作モードに対応する時間情報ＣＴＬが読み出
される（Ｓ８）。読み出された時間情報ＣＴＬは、タイ
ミング信号発生部５により対応するタイミング信号ＤＴ
ＭＧ１〜ｎが図示しない信号処理回路などに出力される
（Ｓ９）。
タイミング信号発生部５にも入力され（Ｓ７）、タイミ
ング信号発生部５はこれに応答して動作状態となる。こ
の状態で、タイミング信号発生部５によりメモリ３に記
憶された動作モードに対応する時間情報ＣＴＬが読み出
される（Ｓ８）。読み出された時間情報ＣＴＬは、タイ
ミング信号発生部５により対応するタイミング信号ＤＴ
ＭＧ１〜ｎが図示しない信号処理回路などに出力される
（Ｓ９）。
【００２２】以上説明したように、本実施例によれば、
ＤＦＧおよびタイマ信号ＴＭに基づき動作モードに応じ
た制御時間情報ＣＴＬを発生して、これをメモリ３に順
次記憶し、タイマ信号ＴＭにより動作するタイミング信
号発生部５により対応するタイミング信号ＤＴＭＧを出
力するようにした。その結果、１フィールド内の出力点
数が増加しても、従来のように割込処理時間が１msec程
度と大きくなることを防止することができる。すなわ
ち、割込処理時間の増大を招くことなく、出力点数の増
大を図れる利点がある。したがって、本回路は、１フィ
ールド内の出力点数が大きいディジタルメモリやＬＣＤ
などを用いるＶＣＲなどに十分適用することが可能であ
る。
ＤＦＧおよびタイマ信号ＴＭに基づき動作モードに応じ
た制御時間情報ＣＴＬを発生して、これをメモリ３に順
次記憶し、タイマ信号ＴＭにより動作するタイミング信
号発生部５により対応するタイミング信号ＤＴＭＧを出
力するようにした。その結果、１フィールド内の出力点
数が増加しても、従来のように割込処理時間が１msec程
度と大きくなることを防止することができる。すなわ
ち、割込処理時間の増大を招くことなく、出力点数の増
大を図れる利点がある。したがって、本回路は、１フィ
ールド内の出力点数が大きいディジタルメモリやＬＣＤ
などを用いるＶＣＲなどに十分適用することが可能であ
る。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
１フィールド内の出力点数が増加しても、従来のように
割込処理時間が大きくなることを防止することができ、
割込処理時間の増大を招くことなく、出力点数の増大を
図れる利点がある。
１フィールド内の出力点数が増加しても、従来のように
割込処理時間が大きくなることを防止することができ、
割込処理時間の増大を招くことなく、出力点数の増大を
図れる利点がある。
【図１】本発明に係る映像信号処理装置のタイミング信
号発生回路の一実施例を示すブロック図である。
号発生回路の一実施例を示すブロック図である。
【図２】メモリの構成例を示す概略図である。
【図３】動作モードが異なる（動作モード１，動作モー
ド２）場合のタイミング信号ＤＴＭＧ１〜ＤＴＭＧｎの
出力例を示すタイミングチャートである。
ド２）場合のタイミング信号ＤＴＭＧ１〜ＤＴＭＧｎの
出力例を示すタイミングチャートである。
【図４】図１の動作を説明するためのフローチャートで
ある。
ある。
【図５】記録トラックを説明するための概略図である。
【図６】従来のタイミング信号の出力タイミングを説明
するためのタイミングチャートである。
するためのタイミングチャートである。
１…割込信号出力部 ２…制御時間情報発生部 ３…メモリ ４…タイマ ５…タイミング信号発生部 ＰＧ…回転基準位置検出信号 ＤＦＧ…回転位置検出信号 ＩＰＧ…回転基準位置検出割込信号 ＩＤＦＧ…回転位置検出割込信号 ＴＭ…タイマ信号 ＤＴＭＧ…タイミング信号 ＣＴＬ…制御時間情報
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−202285（ＪＰ，Ａ) 特開 昭64−8887（ＪＰ，Ａ) 特開 平１−125751（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 15/467 H04N 5/782 H04N 5/91
Claims (1)
- 【請求項１】 映像信号処理装置内の回転ドラムの回転
基準位置検出信号に基づいて映像信号処理装置における
各種タイミング信号を種々の動作モードに応じて発生す
るタイミング信号発生回路であって、 上記回転ドラムの回転基準位置検出信号および上記回転
ドラムの連続的な回転位置検出信号を入力し割込信号と
して出力する割込信号出力手段と、 種々の時間情報を記憶するメモリ手段と、 所定周期のタイマ信号を出力するタイマ手段と、 上記割込信号出力手段からの回転基準位置検出割込信号
を基準として、与えられた動作モードに応じた種々の制
御時間情報を、上記割込信号出力手段からの回転位置検
出割込信号および上記タイマ手段からのタイマ信号に基
づいて時系列の時間情報として発生し、上記メモリ手段
に順次記憶する制御時間情報発生手段と、 上記タイマ手段からのタイマ信号に応答して動作し、上
記メモリ手段に記憶された時間情報に対応するタイミン
グ信号を出力するタイミング信号発生手段とを有するこ
とを特徴とする映像信号処理装置のタイミング信号発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24261892A JP3175332B2 (ja) | 1992-02-20 | 1992-08-19 | 映像信号処理装置のタイミング信号発生回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7041992 | 1992-02-20 | ||
| JP4-70419 | 1992-02-20 | ||
| JP24261892A JP3175332B2 (ja) | 1992-02-20 | 1992-08-19 | 映像信号処理装置のタイミング信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05298789A JPH05298789A (ja) | 1993-11-12 |
| JP3175332B2 true JP3175332B2 (ja) | 2001-06-11 |
Family
ID=26411583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24261892A Expired - Fee Related JP3175332B2 (ja) | 1992-02-20 | 1992-08-19 | 映像信号処理装置のタイミング信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175332B2 (ja) |
-
1992
- 1992-08-19 JP JP24261892A patent/JP3175332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05298789A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175332B2 (ja) | 映像信号処理装置のタイミング信号発生回路 | |
| EP0324126B1 (en) | Sound reproducing apparatus | |
| US4993660A (en) | Reel drive device | |
| JP3282218B2 (ja) | 記録再生装置 | |
| US5285329A (en) | Rotary head type recording apparatus | |
| US4782405A (en) | Tracking control adjustment for a tape using manual switches | |
| JP3131997B2 (ja) | 磁気記録再生装置 | |
| JP3363572B2 (ja) | 磁気記録再生装置 | |
| JP2860122B2 (ja) | テープ走行装置 | |
| JPS61251385A (ja) | 磁気記録再生装置のスロ−モ−シヨン装置 | |
| JPH09139908A (ja) | Ｌｔｃ信号生成装置及びｖｔｒ編集管理システム | |
| JP2760688B2 (ja) | トラッキング調整方法 | |
| JP2728188B2 (ja) | マルチデッキの制御方法及び装置 | |
| JP2775625B2 (ja) | 再生装置 | |
| KR0133412B1 (ko) | 브이씨알의 엑스거리 자동조정방법 및 장치 | |
| KR930006783Y1 (ko) | 프레임 어드밴스 기록장치 | |
| JP3277411B2 (ja) | タイミング信号発生装置 | |
| JP2524786Y2 (ja) | ビデオテープレコーダ | |
| JP2658040B2 (ja) | ビデオテープレコーダ | |
| KR940012378A (ko) | 영상기기의 테이프 편집 장치 | |
| JPH09128850A (ja) | テープ駆動装置 | |
| JPH11353738A (ja) | 磁気記録再生装置 | |
| JPH02156474A (ja) | デジタル音声記録装置の記録方法 | |
| JPH02134786A (ja) | 記録または再生装置 | |
| JPS6379260A (ja) | 情報記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |