JPH0824382B2 - 色副搬送波発生回路 - Google Patents
色副搬送波発生回路Info
- Publication number
- JPH0824382B2 JPH0824382B2 JP7108190A JP7108190A JPH0824382B2 JP H0824382 B2 JPH0824382 B2 JP H0824382B2 JP 7108190 A JP7108190 A JP 7108190A JP 7108190 A JP7108190 A JP 7108190A JP H0824382 B2 JPH0824382 B2 JP H0824382B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- signal
- digital data
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、水平同期周波数fHの整数倍の周波数NfHか
ら色副搬送波周波数fSCの整数倍の周波数Ｎ′fSCを得る
ようにした色副搬送波発生回路に関する。
ら色副搬送波周波数fSCの整数倍の周波数Ｎ′fSCを得る
ようにした色副搬送波発生回路に関する。
従来の技術 一般に、試験用映像信号を発生させる場合、水平同期
周波数fHの整数倍の周波数を有するクロックNfHを用い
て輝度信号および同期信号を発生し、色信号は色副搬送
波周波数fSCの整数倍の周波数を有するクロックＮ′fSC
により発生し、最後に両者を加算するという手段が用い
られている。この手段は、映像信号を出力すると同時に
Y/C分離信号をも容易に出力することができるという利
点を有している。
周波数fHの整数倍の周波数を有するクロックNfHを用い
て輝度信号および同期信号を発生し、色信号は色副搬送
波周波数fSCの整数倍の周波数を有するクロックＮ′fSC
により発生し、最後に両者を加算するという手段が用い
られている。この手段は、映像信号を出力すると同時に
Y/C分離信号をも容易に出力することができるという利
点を有している。
このような映像信号発生手段をNTSC方式に対応させた
場合、基準となるクロックＮ′fSCおよびNfHの発生回路
例を第５図に示す。50は基準クロックＮ′fSCの発生
器、51および55は分周器、52は位相比較器、53はローパ
スフィルタ（LPF）、54は電圧制御発振器（VCO）で、52
〜55によりPLL回路56が構成されている。
場合、基準となるクロックＮ′fSCおよびNfHの発生回路
例を第５図に示す。50は基準クロックＮ′fSCの発生
器、51および55は分周器、52は位相比較器、53はローパ
スフィルタ（LPF）、54は電圧制御発振器（VCO）で、52
〜55によりPLL回路56が構成されている。
基準クロック発生器50は水晶発振器等を用いて予め安
定にＮ′fSCの周波数を発振させておく。いま、Ｎ′＝
４とした場合、4fSC＝910fHの関係から、クロック4fSC
を分周器51で1/910分周し、fHで位相比較するPLL回路56
に入力すると、分周器55が1/N分周器の場合、電圧制御
発振器（VCO）54からNfHなる周波数のクロック信号を得
ることができる。
定にＮ′fSCの周波数を発振させておく。いま、Ｎ′＝
４とした場合、4fSC＝910fHの関係から、クロック4fSC
を分周器51で1/910分周し、fHで位相比較するPLL回路56
に入力すると、分周器55が1/N分周器の場合、電圧制御
発振器（VCO）54からNfHなる周波数のクロック信号を得
ることができる。
発明が解決しようとする課題 しかしながら、このような従来の回路構成ではPLL回
路を使用しているため、VCO出力の周波数ジターおよび
位相ジターを低く抑えようとすると、周波数変化率の小
さいVCOを用い、かつフィルタの時定数を大きくしなけ
ればならず、その結果、第１に回路の周波数引き込み時
間が長期化し、第２に周波数引き込み後のVCO出力と基
準クロック発生器出力との相対位相が回路を機動させる
たびに微妙に変動するという問題があった。特に第２の
問題は、SCH位相の変動につながるため、高精度な映像
信号を発生する場合には大きな問題となる。
路を使用しているため、VCO出力の周波数ジターおよび
位相ジターを低く抑えようとすると、周波数変化率の小
さいVCOを用い、かつフィルタの時定数を大きくしなけ
ればならず、その結果、第１に回路の周波数引き込み時
間が長期化し、第２に周波数引き込み後のVCO出力と基
準クロック発生器出力との相対位相が回路を機動させる
たびに微妙に変動するという問題があった。特に第２の
問題は、SCH位相の変動につながるため、高精度な映像
信号を発生する場合には大きな問題となる。
また、前記した従来回路をPAL方式に対応させた場
合、 4fSC＝（1135＋4/625）fH ＝709379（fH/625） ＝709379×（25Hz） …（１） なる関係から、4fSCとNfHの最大公約周波数は25Hzとな
り、NTSC方式と同様な構成のPLL回路を用いると、位相
比較周波数が25Hzと低いため、安定なクロックNfHを得
ることはできないという問題があった。
合、 4fSC＝（1135＋4/625）fH ＝709379（fH/625） ＝709379×（25Hz） …（１） なる関係から、4fSCとNfHの最大公約周波数は25Hzとな
り、NTSC方式と同様な構成のPLL回路を用いると、位相
比較周波数が25Hzと低いため、安定なクロックNfHを得
ることはできないという問題があった。
本発明は、このような従来の問題を解決するものであ
り、PLL回路を使用せずに基準クロックNfHから常に一定
位相の安定した周波数Ｎ′fSCを瞬時に発生することが
できる色副搬送波発生回路を提供することを目的とす
る。
り、PLL回路を使用せずに基準クロックNfHから常に一定
位相の安定した周波数Ｎ′fSCを瞬時に発生することが
できる色副搬送波発生回路を提供することを目的とす
る。
課題を解決するための手段 本発明は、前記目的を達成するため、Ｎ′fSCとNfHの
差の周波数を有する正弦波信号をクロック（N/M）・fH
のタイミングでサンプリングし、これを量子化したデジ
タルデータを保有する記憶手段と、記憶手段の出力する
デジタルデータをD/A変換する手段と、このD/A変換手段
の出力の中からＮ′fSCを選択する周波数選択手段とを
備えたものである。
差の周波数を有する正弦波信号をクロック（N/M）・fH
のタイミングでサンプリングし、これを量子化したデジ
タルデータを保有する記憶手段と、記憶手段の出力する
デジタルデータをD/A変換する手段と、このD/A変換手段
の出力の中からＮ′fSCを選択する周波数選択手段とを
備えたものである。
作用 本発明は、前記構成により、記憶手段が出力する量子
化デジタルデータをクロック（N/M）・fHのタイミング
でD/A変換して得られるアナログ信号は、Ｎ′fSCに等し
い高調波成分を有しているので、この成分のみを周波数
選択手段により抽出することにより、周波数ジターおよ
び位相ジターのない安定した周波数Ｎ′fSCを得ること
ができる。
化デジタルデータをクロック（N/M）・fHのタイミング
でD/A変換して得られるアナログ信号は、Ｎ′fSCに等し
い高調波成分を有しているので、この成分のみを周波数
選択手段により抽出することにより、周波数ジターおよ
び位相ジターのない安定した周波数Ｎ′fSCを得ること
ができる。
また、サンプリング周波数をNfHではなく、（N/M）・
fHとすることにより、記憶手段に保有させるデータ量が
1/Mに縮小されるという効果を有する。
fHとすることにより、記憶手段に保有させるデータ量が
1/Mに縮小されるという効果を有する。
実施例 第１図は本発明の一実施例を示すものである。第１図
において、１は基準となる水平同期周波数fHのＮ倍の周
波数を発生する基準クロック発生器であり、水晶発振器
等を用いて安定に発生させておく。２は分周器、３はア
ドレスカウンタ、４はデジタルデータを記憶させておく
メモリ、５はメモリ４が出力するデジタルデータをアナ
ログ信号に変換するD/A変換器、６はバンドパスフィル
タ、７は出力端である。
において、１は基準となる水平同期周波数fHのＮ倍の周
波数を発生する基準クロック発生器であり、水晶発振器
等を用いて安定に発生させておく。２は分周器、３はア
ドレスカウンタ、４はデジタルデータを記憶させておく
メモリ、５はメモリ４が出力するデジタルデータをアナ
ログ信号に変換するD/A変換器、６はバンドパスフィル
タ、７は出力端である。
次にこの実施例の動作をPAL方式に対応させた場合に
ついて説明する。基準クロック発生器１の発振周波数Nf
Hは、Ｎ＝1024に設定した場合16MHzとなる。そしてＮ′
を４に設定すると色副搬送波の４倍の周波数4fSCとの差
の周波数は（２）式で表わされる。
ついて説明する。基準クロック発生器１の発振周波数Nf
Hは、Ｎ＝1024に設定した場合16MHzとなる。そしてＮ′
を４に設定すると色副搬送波の４倍の周波数4fSCとの差
の周波数は（２）式で表わされる。
4fSC−NfH＝（1135＋4/625）fH−1024fH ＝（111＋4/625）fH ＝69379/625fH ＝1.734475MHz …（２） この差の周波数1.734475MHzは、（２）式からfHの周
期をTHとすると、625THの期間中に69379周期存在する周
波数であることがわかる。
期をTHとすると、625THの期間中に69379周期存在する周
波数であることがわかる。
さて、前記基準クロック発生器１からの発振周波数10
24fHを分周器２により1/8分周すると2MHzのクロック信
号が得られる。この2MHzのクロック信号は、625THの期
間中に80000周期存在する周波数である。そこで、メモ
リ４には前記差の周波数1.734475MHzの正弦波信号69379
周期分を前記2MHzのクロックタイミングで順次サンプリ
ングし、これを量子化したデジタルデータを保有させて
おく。いま、量子化ビット数を８ビットとすると、得ら
れる80000個の８ビットデータは例えば128Kバイト＝1M
ビットのEPROM1個に保有できる量である。
24fHを分周器２により1/8分周すると2MHzのクロック信
号が得られる。この2MHzのクロック信号は、625THの期
間中に80000周期存在する周波数である。そこで、メモ
リ４には前記差の周波数1.734475MHzの正弦波信号69379
周期分を前記2MHzのクロックタイミングで順次サンプリ
ングし、これを量子化したデジタルデータを保有させて
おく。いま、量子化ビット数を８ビットとすると、得ら
れる80000個の８ビットデータは例えば128Kバイト＝1M
ビットのEPROM1個に保有できる量である。
そこで、０〜79999番地でカウント動作が一巡するア
ドレスカウンタ３を用いて、前記2MHzのクロックタイミ
ングでメモリ４から80000個の量子化デジタルデータを
順序よく読み出し、D/A変換器５によりアナログ信号に
変換する。
ドレスカウンタ３を用いて、前記2MHzのクロックタイミ
ングでメモリ４から80000個の量子化デジタルデータを
順序よく読み出し、D/A変換器５によりアナログ信号に
変換する。
D/A変換後のアナログ信号は、第４図に示すような階
段状信号であり、複数の高調波成分を有している。この
階段状信号が有する周波数スペクトルを第２図を用いて
説明する。第２図において、20は1024fHの周波数、21は
1024fHを1/8分周したクロックの周波数、22は前記差の
周波数1.734475MHzを表している。この1.734475MHzの正
弦波信号を2MHzのクロックタイミングでサンプリングし
た場合、1.734475MHzの周波数成分は消え、代わりに2MH
z±1.734475MHzの成分が発生する。同時に2MHzの整数倍
の周波数に対しても±1.734475MHzの成分が発生する。
したがって、D/A変換後の階段状信号は第２図中に・印
で示した周波数成分を有するようになり、そのなかには （2MHz）×８＋1.734475＝17.734475MHz …（３） なる周波数23をも含まれることになる。この成分は4fsc
に他ならず、したがってこれを狭帯域のバンドパスフィ
ルタ６を用いて抜き出せば、出力端７に周波数が4fscに
等しい正弦波信号を出力させることができる。
段状信号であり、複数の高調波成分を有している。この
階段状信号が有する周波数スペクトルを第２図を用いて
説明する。第２図において、20は1024fHの周波数、21は
1024fHを1/8分周したクロックの周波数、22は前記差の
周波数1.734475MHzを表している。この1.734475MHzの正
弦波信号を2MHzのクロックタイミングでサンプリングし
た場合、1.734475MHzの周波数成分は消え、代わりに2MH
z±1.734475MHzの成分が発生する。同時に2MHzの整数倍
の周波数に対しても±1.734475MHzの成分が発生する。
したがって、D/A変換後の階段状信号は第２図中に・印
で示した周波数成分を有するようになり、そのなかには （2MHz）×８＋1.734475＝17.734475MHz …（３） なる周波数23をも含まれることになる。この成分は4fsc
に他ならず、したがってこれを狭帯域のバンドパスフィ
ルタ６を用いて抜き出せば、出力端７に周波数が4fscに
等しい正弦波信号を出力させることができる。
次に前記実施例の動作をNTSC方式に対応させた場合に
ついて説明する。基準クロック発生器１の発振周波数Nf
Hを1024fHとした場合、その周波数は16.1119MHzとな
る。そしてＮ′を４とすると、4fscと1024fHの差の周波
数は（４）式で表わされる。
ついて説明する。基準クロック発生器１の発振周波数Nf
Hを1024fHとした場合、その周波数は16.1119MHzとな
る。そしてＮ′を４とすると、4fscと1024fHの差の周波
数は（４）式で表わされる。
1024fH −4fsc＝1024fH−910fH ＝114fH …（４） この差の周波数114fHは、（４）式からTHの期間中に114
周期存在するような周波数であることがわかる。
周期存在するような周波数であることがわかる。
さて、前記基準クロック発生器１からの発振周波数10
24fHを分周器２により1/4分周すると256fHのクロック信
号が得られる。そこでメモリ４には前記差の周波数114f
Hの正弦波信号114周期分を前記256fHのクロックタイミ
ングで順次サンプリングし、これを量子化したデジタル
データを保有させておく。いま、量子化ビット数を８ビ
ットとすると、メモリ４に保有すべきデータ量は256バ
イトとなる。
24fHを分周器２により1/4分周すると256fHのクロック信
号が得られる。そこでメモリ４には前記差の周波数114f
Hの正弦波信号114周期分を前記256fHのクロックタイミ
ングで順次サンプリングし、これを量子化したデジタル
データを保有させておく。いま、量子化ビット数を８ビ
ットとすると、メモリ４に保有すべきデータ量は256バ
イトとなる。
そこで０〜255番地でカウント動作が一巡するアドレ
スカウンタ３により、256fHのクロックタイミングでメ
モリ４から256個の量子化デジタルデータを順序よく読
み出し、D/A変換器５によりアナログ信号に変換する。
スカウンタ３により、256fHのクロックタイミングでメ
モリ４から256個の量子化デジタルデータを順序よく読
み出し、D/A変換器５によりアナログ信号に変換する。
D/A変換後のアナログ信号は、第４図に示すような階
段状信号であり、この階段状信号が有する周波数スペク
トルを第３図を用いて説明する。第３図において、30は
周波数1024fH、31は周波数256fH、そして32はその差の
周波数114fHを表わしている。この差の周波数114fHに等
しい周波数を有する正弦波信号を256fHのクロックタイ
ミングでサンプリングすると、（５）式で表わされる周
波数成分が発生する。
段状信号であり、この階段状信号が有する周波数スペク
トルを第３図を用いて説明する。第３図において、30は
周波数1024fH、31は周波数256fH、そして32はその差の
周波数114fHを表わしている。この差の周波数114fHに等
しい周波数を有する正弦波信号を256fHのクロックタイ
ミングでサンプリングすると、（５）式で表わされる周
波数成分が発生する。
（256fHの整数倍）±114fH …（５） したがって、D/A変換後の階段状信号の周波数スペクト
ルは第３図の・印で表わされ、そのなかには （256fH）×４−114fH＝910fH …（６） なる周波数33をも含まれることになる。この成分は4fsc
に他ならず、したがってこれを狭帯域のバンドパスフィ
ルタ６を用いて抜き出せば、出力端７に周波数が4fscに
等しい正弦波信号を出力させることができる。
ルは第３図の・印で表わされ、そのなかには （256fH）×４−114fH＝910fH …（６） なる周波数33をも含まれることになる。この成分は4fsc
に他ならず、したがってこれを狭帯域のバンドパスフィ
ルタ６を用いて抜き出せば、出力端７に周波数が4fscに
等しい正弦波信号を出力させることができる。
このようにして前記実施例で得られた周波数Ｎ′fsc
なる正弦波信号は、コンパレータ等を用いて矩形波に変
換すれば、色信号発生用クロック信号とすることができ
る。そして、色信号１周期をＮ′データ構成とするデジ
タルデータをメモリに保有させ、前記クロックＮ′fsc
でカウント動作を行なうアドレスカウンタを用いてメモ
リに対する読み出し動作を行なえば、メモリから色信号
デジタルデータが順序良く出力される。これをD/A変換
し、ローパスフィルタで帯域制限することにより色信号
が得られる。
なる正弦波信号は、コンパレータ等を用いて矩形波に変
換すれば、色信号発生用クロック信号とすることができ
る。そして、色信号１周期をＮ′データ構成とするデジ
タルデータをメモリに保有させ、前記クロックＮ′fsc
でカウント動作を行なうアドレスカウンタを用いてメモ
リに対する読み出し動作を行なえば、メモリから色信号
デジタルデータが順序良く出力される。これをD/A変換
し、ローパスフィルタで帯域制限することにより色信号
が得られる。
また、同期信号および輝度信号は、クロックNfHのタ
イミングで決定されるデジタルデータをメモリに保有さ
せておくことにより、色信号と同様な方法で得ることが
できる。この時、クロックNfHが1024fHであると、NTSC
の場合は（1/1024）×（1/1050）、PALの場合は（1/102
4）×（1/2500）分周してカラーフレーム周期を得、ク
ロックＮ′fscで作動する色信号デジタルデータ読み出
し用アドレスカウンタおよびクロック1024fHで作動する
同期信号・輝度信号デジタルデータ読み出し用アドレス
カウンタの両者を、前記カラーフレーム周期で初期化す
れば、同期信号に対する色信号の位相、すなわちSCH位
相を常に一定位相に確定させることができる。
イミングで決定されるデジタルデータをメモリに保有さ
せておくことにより、色信号と同様な方法で得ることが
できる。この時、クロックNfHが1024fHであると、NTSC
の場合は（1/1024）×（1/1050）、PALの場合は（1/102
4）×（1/2500）分周してカラーフレーム周期を得、ク
ロックＮ′fscで作動する色信号デジタルデータ読み出
し用アドレスカウンタおよびクロック1024fHで作動する
同期信号・輝度信号デジタルデータ読み出し用アドレス
カウンタの両者を、前記カラーフレーム周期で初期化す
れば、同期信号に対する色信号の位相、すなわちSCH位
相を常に一定位相に確定させることができる。
なお、前記実施例において、fHの倍数N,fscの倍数
Ｎ′および分周比Ｍは種々の値に設定することが可能で
ある。
Ｎ′および分周比Ｍは種々の値に設定することが可能で
ある。
発明の効果 本発明は、前記実施例から明らかなように、PLL回路
を用いない回路方式であることから、瞬時に安定かつ位
相変動のない周波数Ｎ′fscを得ることができる。
を用いない回路方式であることから、瞬時に安定かつ位
相変動のない周波数Ｎ′fscを得ることができる。
また、基準クロックNfHに対し、1/M分周したクロック
（N/M）・fHをＮ′fscとの差の周波数を有する正弦波信
号を量子化するためのサンプリングクロックとして用い
ているため、メモリに蓄えるべきデジタルデータ量が1/
Mに縮小されるという利点を有している。
（N/M）・fHをＮ′fscとの差の周波数を有する正弦波信
号を量子化するためのサンプリングクロックとして用い
ているため、メモリに蓄えるべきデジタルデータ量が1/
Mに縮小されるという利点を有している。
第１図は本発明の一実施例を示す色副搬送波発生回路の
ブロック図、第２図および第３図は同実施例によって得
られる信号の周波数スペクトル図、第４図は同実施例に
よって得られる信号の波形図、第５図は従来のクロック
信号発生回路の一例を示すブロック図である。 １……基準クロック発生器、２……分周器、３……アド
レスカウンタ、４……メモリ、５……D/A変換器、６…
…バンドパスフィルタ、７……出力端。
ブロック図、第２図および第３図は同実施例によって得
られる信号の周波数スペクトル図、第４図は同実施例に
よって得られる信号の波形図、第５図は従来のクロック
信号発生回路の一例を示すブロック図である。 １……基準クロック発生器、２……分周器、３……アド
レスカウンタ、４……メモリ、５……D/A変換器、６…
…バンドパスフィルタ、７……出力端。
Claims (1)
- 【請求項１】同期信号，輝度信号および色信号の出力タ
イミングを決定する基準となる水平同期周波数fHの整数
倍の周波数を有するクロックNfHを発生する基準クロッ
ク発生手段と、前記クロックNfHを1/M分周した結果得ら
れるクロック（N/M）・fHのタイミングで読み出し動作
を行なうデジタルデータ記憶手段と、前記記憶手段が出
力するデジタルデータをアナログ信号に変換するD/A変
換手段と、前記D/A変換手段の出力の中から周波数Ｎ′f
SCを選択する周波数選択手段とを備え、色副搬送波周波
数fSCの整数倍の周波数Ｎ′fSCと前記クロックNfHとの
差の周波数を有する正弦波信号を前記クロック（N/M）
・fHのタイミングでサンプリングし、これを量子化した
デジタルデータを前記記憶手段に保有させることによ
り、前記D/A変換後のアナログ信号にＮ′fSCに等しい高
調波成分を含ませ、前記周波数選択手段でこの高調波成
分のみ検出することによりＮ′fSCの周波数を得ること
を特徴とする色副搬送波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108190A JPH0824382B2 (ja) | 1990-03-20 | 1990-03-20 | 色副搬送波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108190A JPH0824382B2 (ja) | 1990-03-20 | 1990-03-20 | 色副搬送波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270591A JPH03270591A (ja) | 1991-12-02 |
| JPH0824382B2 true JPH0824382B2 (ja) | 1996-03-06 |
Family
ID=13450221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7108190A Expired - Fee Related JPH0824382B2 (ja) | 1990-03-20 | 1990-03-20 | 色副搬送波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824382B2 (ja) |
-
1990
- 1990-03-20 JP JP7108190A patent/JPH0824382B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03270591A (ja) | 1991-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0247891B1 (en) | Phase locked loop system | |
| KR100241118B1 (ko) | 영상 신호 처리 장치 | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| US5001549A (en) | Television signal generator | |
| US5159435A (en) | Television signal generator | |
| JPH0824382B2 (ja) | 色副搬送波発生回路 | |
| JP2599091B2 (ja) | テレビジョン信号発生器 | |
| JP3356059B2 (ja) | クロック信号生成装置 | |
| JP3861291B2 (ja) | 位相同期方法及び回路 | |
| JP2563692B2 (ja) | ディジタル処理によるｐａｌ方式映像信号発生装置 | |
| JP3209187B2 (ja) | クロック周波数変換回路及びその変換方法並びにクロック周波数変換機能を備えた受像装置 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JP3501704B2 (ja) | 映像信号ディジタル処理装置 | |
| JPH01157618A (ja) | 複合映像信号のアナログ−ディジタル変換装置 | |
| JP3814971B2 (ja) | 同期方法および装置 | |
| JPH01152892A (ja) | Ｐａｌ方式での色信号をデジタル処理で作成する方法 | |
| JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 | |
| JP2901398B2 (ja) | 時間軸補正回路 | |
| JPH0628463B2 (ja) | 位相同期発振回路 | |
| JPH01183203A (ja) | 信号発生方式 | |
| JPH073999B2 (ja) | 映像同期信号に同期した同期パルス発生回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPH02243021A (ja) | 発振回路 | |
| JPH0548336A (ja) | 信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |