JPH03270591A - 色副搬送波発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、水平同期周波数ｆｎの整数倍の周波数Ｎｆｈ
から色副搬送波周波数ｆ、ｓｃの整数倍の周波数Ｎ′ｆ
ＳＣを得るようにした色副搬送波発生回路に関する。

従来の技術 一般に、試験用映像信号を発生させる場合、水平同期周
波数ｆ＋の整数倍の周波数を有するクロックＮｆＨを用
いて輝度信号および同期信号を発生し、色信号は色副搬
送波周波数ｆＨｃの整数倍の周波数を有するクロックＮ
”ｆＨｃ−により発生し、最後に両者を加算するという
手段が用いられている。この手段は、映像信号を出力す
ると同時にＹ／Ｃ分離信号をも容易に出力することがで
きるという利点を有している。

このような映像信号発生手段をＮＴＳＣ方式に対応させ
た場合、基準となるクロックＮ′ｆＳＣおよびＮｆｇの
発生回路例を第Ｓ図に示す。５ｏは基準クロックＮ′ｆ
ＳＣの発生器、５１および５５は分周器、５２は位相比
較器、５３はローパスフィルタ（ＬＰＦ）、５４は電圧
制御発振器（ＶＣＯ）で、５２〜５５によりＰＬＬ回路
５６が構成されている。

基準クロック発生器５ｏは水晶発振器等を用いて予め安
定にＮ′ｆＳＣの周波数を発振させておく。いま、Ｎ′
＝４とした場合、４ｆＨｃ＝９１０ｆＨの関係から、ク
ロック４ｆＨ仁を分周器５１で１／９１０分周し、ｆＨ
で位相比較するＰＬＬ１路５６に入力すると、分周器５
５が１／Ｎ分周器の場合、電圧制御発振器（ｖＣＯ）５
４からＮｆｌ、ｌなる周波数のクロック信号を得ること
ができる。

発明が解決しようとする課題 しかしながら、このような従来の回路構成ではＰＬＬ回
路を使用しているため、ｖｃＯ出カの周波数ジターおよ
び位相ジターを低く抑えようとすると、周波数変化率の
小さいＶＣＯを用い、かつフィルタの時定数を大きくし
なければならず、その結果、第１に回路の周波数引き込
み時間が長期化し、第２に周波数引き込み後のＶＣＯ出
力と基準クロック発生器出力との相対位相が回路を機動
させるたびに微妙に変動するという問題があった。特に
第２の問題は、ＳＣ８位相の変動につながるため、高精
度な映像信号を発生する場合には大きな問題となる。

また、前記した従来回路をＰＡＬ方式に対応させた場合
、 ４ｆＨｃ＝（１１３５＋４／６２５）ｆＨ＝７０９３７
９（ｆＨ／６２５） ＝７０９３７９Ｘ（２５＆）　　・・・（１）なる関係
から、４ｆＨｃとＮｆｌ、Ｉの最大公約周波数は２５＆
となり、ＮＴＳＣ方式と同様な構成のＰＬＬ回路を用い
ると、位相比較周波数が２５＆と低いため、安定なり０
ツクＮｆ？ｌを得ることはできないという問題があった
。

本発明は、このような従来の問題を解決するものであり
、ＰＬＬ回路を使用せずに基準クロックＮｆｇから常に
一定位相の安定した周波数Ｎ　’　ｆＨｃを瞬時に発生
することができる色副搬送波発生回路を提供することを
目的とする。

課題を解決するための手段 本発明は、前記目的を達成するため、Ｎ”ＥｓｃとＮｆ
ｎの差の周波数を有する正弦波信号をクロック（Ｎ／Ｍ
　’）・ｆ）ｌのタイミングでサンプリングし、これを
量子化したデジタルデータを保有する記憶手段と、記憶
手段の出力するデジタルデータをＤ／Ａ変換する手段と
、このＤ／Ａ変換手段の出力の中からＮ’ｆ５ｏを選択
する周波数選択手段とを備えたものである。

作用 本発明は、前記構成により、記憶手段が出力する量子化
デジタルデータをクロック（Ｎ／Ｍ　）・ｆＨのタイミ
ングでＤ／Ａ変換して得られるアナログ信号は、Ｎ’ｆ
Ｈ、に等しい高調波成分を有しているので、この成分の
みを周波数選択手段により抽出することにより、周波数
ジターおよび位相ジターのない安定した周波数Ｎ’ｆＳ
Ｃを得ることができる。

また、サンプリング周波数をＮｆ１４ではなく、（Ｎ／
Ｍ　）・ｆＨとすることにより、記憶手段に保有させる
データ量が１／Ｍに縮小されるという効果を有する。

実施例 第１図は本発明の一実施例を示すものである。

第１図において、１は基準となる水平同期周波数ｆ＋の
Ｎ倍の周波数を発生する基準クロック発生器であり、水
晶発振器等を用いて安定に発生させておく。２は分局器
、３はアドレスカウンタ、４はデジタルデータを記憶さ
せておくメモリ、５はメモリ４が出力するデジタルデー
タをアナログ信号に変換するＤ／Ａ変換器、６はバンド
パスフィルタ、７は出力端である。

次にこの実施例の動作をＰＡＬ方式に対応させた場合に
ついて説明する。基準り０ツク発生器１の発振周波数Ｎ
　ｆＨは、Ｎ＝１０２４に設定した場合１６Ｍ＆となる
。モしてＮｏを４に設定すると色副搬送波の４倍の周波
数４ｆＨｃとの差の周波数は（２）式で表わされる。

４ｆＨｃ−Ｎ　ｆＨ＝　（１１３５＋４／６２５）　ｂ
＋−ＬＯ２４ｆＨ＝　（１１１＋４／６２５）　ｆ間 ＝　６９３７９／６２５　　ｂ＋ ＝　１．７３４４７５　Ｍ　＆　　　　　・・・（２）
この差の周波数１．７３４４７５Ｍ＆は、（２）式から
ｆＨの周期を’ｒｔ＋とすると、６２５　Ｔ）ｌの期間
中に６９３７９Ｊｉｉｉｔ期存在する周波数であること
がわかる。

さて、前記基準クロック発生器１からの発振周波数１１
０２４ｆを分周器２により１／８分周すると２ＭＨｚの
クロック信号が得られる。この２Ｍ＆のクロック信号は
、６２５Ｔ）ｌの期間中に８００００周期存在する周波
数である。そこで、メモリ４には前記差の周波数１．７
３４４７５Ｍ＆の正弦波信号６９３７９周期分を前記２
Ｍ＆のクロックタイミングで順次サンプリングし、これ
を量子化したデジタルデータを保有させておく。いま、
量子化ビット数を８ビツトとすると、得られる８○ＯＯ
Ｏ個の８ビツトデータは例えば１２８にバイト＝ＩＭビ
ットのＥＦＲＯＭ１個に保有できる量である。

そこで、Ｏ〜７９９９９番地でカウント動作が一巡する
アドレスカウンタ３を用いて、前記２Ｍ＆のクロックタ
イミングでメモリ４からｓｏｏ。

０個の量子化デジタルデータを順序よく読み出し、Ｄ／
Ａ変換器５によりアナログ信号に変換する。

Ｄ／Ａ変換後のアナログ信号は、第４図に示すような階
段状信号であり、複数の高調波成分を有している。この
階段状信号が有する周波数スペクトルを第２図を用いて
説明する。第２図において、２０は１０２４ｂ＋の周波
数、２１は１ｏ２４　ｆｕを１／８分周したクロックの
周波数、２２は前記差の周波数１．７３４４７５ＭＨｚ
を表している。この１．７３４４７５Ｍ＆の正弦波信号
を２ＭＨｚのクロックタイミングでサンプリングした場
合、１．７３４４７５Ｍ＆の周波数成分は消え、代わり
に２Ｍ＆±１．７３４４７５Ｍ＆の成分が発生する。同
時に２Ｍ＆の整数倍の周波数に対しても±１．７３４４
７５Ｍ＆の成分が発生する。したがって、Ｄ／Ａ変換後
の階段状信号は第２図中に・印で示した周波数成分を有
するようになり、そのなかには （２Ｍ＆　）　Ｘ８＋１．７３４４７５＝１７．７３４
４７５ＭＨｚ・・・（３）なる周波数２３をも含まれる
ことになる。この成分は４ｆＨｃに他ならず、したがっ
てこれを狭帯域のバンドパスフィルタ６を用いて抜き出
せば、出力端７に周波数が４ｆＨｃに等しい正弦波信号
を出力させることができる。

次に前記実施例の動作をＮＴＳＣ方式に対応させた場合
について説明する。基準クロック発生器１の発振周波数
ＮｆＨを１０２４ｆＨとした場合、その周波数は１６．
１１１９Ｍ）ｔｚとなる。モしてＮ゛を４とすると、’
１ｒｓｃと１１０２４ｆの差の周波数は（４）式で表わ
される。

１０２４ｆＨ−４１０２４ｆＨ−４ｆＨｃ＝１０２４ｆ
Ｉ４９１０ｆ　　　　　・・・（４）この差の周波数１
１４　ｆｎは、（４）式からＴＩ４の期間中に１１４周
期存在するような周波数であることがわかる。

さて、前記基準クロック発生器１からの発振周波数１０
２４ｂ＋を分周器２により１／４分周すると２５６ｆｇ
のクロック信号が得られる。そこでメモリ４には前記差
の周波数１１４　ｆｏの正弦波信号１１４周期分を前記
２５６ｆｎのクロックタイミングで順次サンプリングし
、これを量子化したデジタルデータを保有させておく。

いま、量子化ビット数を８ビツトとすると、メモリ４に
保有すべきデータ量は２５６バイトとなる。

そこでＯ〜２５５番地でカウント動作が一巡するアドレ
スカウンタ３により、２５６　ｆＨのりａツクタイミン
グでメモリ４から２５６個の量子化デジタルデータを順
序よく読み出し、Ｄ／Ａ変換器５によりアナログ信号に
変換する。

Ｄ／Ａ変換後のアナログ信号は、第４図に示すような階
段状信号であり、この階段状信号が有する周波数スペク
トルを第３図を用いて説明する。

第３図において、３０は周波数１０２４ｆＨ．３１は周
波数２５６ｆｎ、モして３２はその差の周波数１１４　
ｆＨを表わしている。この差の周波数１１４　ｆ）Ｉに
等しい周波数を有する正弦波信号を２５６　ｆｇのクロ
ックタイミングでサンプリングすると、（５）式で表わ
される周波数成分が発生する。

（２５６ｆｌ（の整数倍）±１１４ｂ＋　　−・・・（
５）したがって、Ｄ／Ａ変換後の階段状信号の周波数ス
ペクトルは第３図の・印で表わされ、そのなかには （２５６ｆｇ　）　ｘ４−１１４　ｆ）Ｉ＝９１０　ｆ
Ｈ＋　　　・・・（６）なる周波数３３をも含まれるこ
とになる。この成分は４ｆＨｃに他ならず、したがって
これを狭帯域のバンドパスフィルタ６を用いて抜き出せ
ば、出力端７に周波数が４ｆＨｃに等しい正弦波信号を
出力させることができる。

このようにして前記実施例で得られた周波数Ｎ“ｆ５ｃ
なる正弦波信号は、コンパレータ等を用いて矩形波に変
換すれば、色信号発生用クロック信号とすることができ
る。そして、色信号１周期をＮ゛データ構成デジタルデ
ータをメモリに保有させ、前記クロックＮ′ｆＳＣでカ
ウント動作を行なうアドレスカウンタを用いてメモリに
対する読み出し動作を行なえば、メモリから色信号デジ
タルデータが順序良く出力される。これをＤ／Ａ変換し
、ローパスフィルタで帯域制限することにより色信号が
得られる。

また、同期信号および輝度信号は、クロックＮｆ、のタ
イミングで決定されるデジタルデータをメモリに保有さ
せておくことにより、色信号と同様な方法で得ることが
できる。この時、クロックＮｆ）Ｉが１０２４　ｆＮで
あると、ＮＴＳＣの場合は（１／１０２４　）Ｘ（１／
１０５０’）、ＰＡＬ（７）場合は（１／１０２４　’
）Ｘ　（１／２５００　）分周してカラーフレーム周期
を得、すＯツクＮ′ｆＳＣで作動する色信号デジタルデ
ータ読み出し用アドレスカウンタおよびクロック１０２
４ｂ＋で作動する同期信号・輝度信号デ・ジタルデータ
読み出し用アドレスカウンタの両者を、前記カラーフレ
ーム周期で初期化すれば、同期信号に対する色信号の位
相、すなわちＳＣＨ位相を常に一定位相に確定させるこ
とができる。

なお、前記実施例において、ｆｇの倍数Ｎ、ｆＳＱの倍
数Ｎ′および分周比Ｍは種々の値に設定することが可能
である。

発明の効果 本発明は、前記実施例から明らかなように、ＰＬＬ回路
を用いない回路方式であることから、瞬時に安定かつ位
相変動のない周波数Ｎ’ｆＳ、を得ることができる。

また、基準クロックＮｆｇに対し、１／Ｍ分周したクロ
ック（Ｎ／Ｍ）・ｆｎをＮ　’　ｆＨｃとの差の周波数
を有する正弦波信号を量子化するためのサンプリングク
ロックとして用いているため、メモリに蓄えるべきデジ
タルデータ量が１／Ｍに縮小されるという利点を有して
いる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す色副搬送波発生回路の
ブロック図、第２図および第３図は同実施例によって得
られる信号の周波数スペクトル図、第４図は同実施例に
よって得られる信号の波形図、第５図は従来のクロック
信号発生回路の一例を示すブロック図である。 １・・・基準クロック発生器、２・・・分周器、３・・
・アドレスカウンタ、４・・・メモリ、５・・・Ｄ／Ａ
変換器、６・・・バンドパスフィルタ、７・・・出力端
。

Claims (1)

【特許請求の範囲】
1. 同期信号、輝度信号および色信号の出力タイミングを決
   定する基準となる水平同期周波数ｆ＿Ｈの整数倍の周波
   数を有するクロックＮｆ＿Ｈを発生する基準クロック発
   生手段と、前記クロックＮｆ＿Ｈを１／Ｍ分周した結果
   得られるクロック（Ｎ／Ｍ）・ｆ＿Ｈのタイミングで読
   み出し動作を行なうデジタルデータ記憶手段と、前記記
   憶手段が出力するデジタルデータをアナログ信号に変換
   するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力の中
   から周波数Ｎ′ｆ＿Ｓ＿Ｃを選択する周波数選択手段と
   を備え、色副搬送波周波数ｆ＿Ｓ＿Ｃの整数倍の周波数
   Ｎ′ｆ＿Ｓ＿Ｃと前記クロックＮｆ＿Ｈとの差の周波数
   を有する正弦波信号を前記クロック（Ｎ／Ｍ）・ｆ＿Ｈ
   のタイミングでサンプリングし、これを量子化したデジ
   タルデータを前記記憶手段に保有させることにより、前
   記Ｄ／Ａ変換後のアナログ信号にＮ′ｆ＿Ｓ＿Ｃに等し
   い高調波成分を含ませ、前記周波数選択手段でこの高調
   波成分のみ検出することによりＮ′ｆ＿Ｓ＿Ｃの周波数
   を得ることを特徴とする色副搬送波発生回路。