JPH08237662A - ビデオ・デコンプレッション・プロセッサのための画素内挿フィルタ - Google Patents
ビデオ・デコンプレッション・プロセッサのための画素内挿フィルタInfo
- Publication number
- JPH08237662A JPH08237662A JP7313761A JP31376195A JPH08237662A JP H08237662 A JPH08237662 A JP H08237662A JP 7313761 A JP7313761 A JP 7313761A JP 31376195 A JP31376195 A JP 31376195A JP H08237662 A JPH08237662 A JP H08237662A
- Authority
- JP
- Japan
- Prior art keywords
- interpolated
- pixel
- pixels
- sub
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Television Systems (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 移動補償のために必要な予想データを計算す
るために、大規模で複雑なハードウェアを必要としない
ビデオ・デコンプレッション・プロセッサのための、水
平方向、垂直方向および双方向サブ画素内挿を提供す
る。 【解決手段】ビデオ・デコンプレッション・プロセッサ
で使用するためのサブ画素を得るために画素（80）を内
挿するための方法及び装置が開示される。画成された予
想領域（90）からのサブ画素が、ビデオイメージの一部
分をデコンプレスするために必要とされる。予想領域か
らの画素の全部を読み取り、次に、それらを共に処理し
て必要な内挿を実行するということに代えて、画素デー
タの部分が読み取られ、同時に、計算を適所で行って平
均化され、必要なハードウエア要件が低減する。サブ画
素の結果の丸めが、平均化された画素にバイナリ「１」
を加える在来の加算器（114、116、118、120、148）の
キャリア入力を使用して達成される。ここで、平均化さ
れた画素が、内挿されたサブ画素を与えるために続けて
打ち切られる（150）。
るために、大規模で複雑なハードウェアを必要としない
ビデオ・デコンプレッション・プロセッサのための、水
平方向、垂直方向および双方向サブ画素内挿を提供す
る。 【解決手段】ビデオ・デコンプレッション・プロセッサ
で使用するためのサブ画素を得るために画素（80）を内
挿するための方法及び装置が開示される。画成された予
想領域（90）からのサブ画素が、ビデオイメージの一部
分をデコンプレスするために必要とされる。予想領域か
らの画素の全部を読み取り、次に、それらを共に処理し
て必要な内挿を実行するということに代えて、画素デー
タの部分が読み取られ、同時に、計算を適所で行って平
均化され、必要なハードウエア要件が低減する。サブ画
素の結果の丸めが、平均化された画素にバイナリ「１」
を加える在来の加算器（114、116、118、120、148）の
キャリア入力を使用して達成される。ここで、平均化さ
れた画素が、内挿されたサブ画素を与えるために続けて
打ち切られる（150）。
Description
【０００１】
【発明の属する技術分野】本発明はビデオ・デコンプレ
ッション・プロセッサ（video decompression processo
r)に関し、特に現ビデオ・フレームを再構成するために
必要な先ローフレーム画素データの水平、垂直および/
または双方向内挿を与える有効な技術に関する。
ッション・プロセッサ（video decompression processo
r)に関し、特に現ビデオ・フレームを再構成するために
必要な先ローフレーム画素データの水平、垂直および/
または双方向内挿を与える有効な技術に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】テレ
ビ信号のデジタ送信はアナログ技術よりも非常に質の高
いビデオおよび音声サービスを伝えることができる。デ
ジタル送信技術は、ケーブルテレビネットワークを介し
て、または衛星により、ケーブルテレビ加入者および／
または家庭用衛星テレビ受信器に直接に放送する信号に
特に利点がある。デジタルテレビ送受信システムはちょ
うど、オーディオ産業でデジタルコンパクトディスクが
アナログレコードに置き換えられたように現存のアナロ
グシステムに置き換えられるだろうと期待されている。
ビ信号のデジタ送信はアナログ技術よりも非常に質の高
いビデオおよび音声サービスを伝えることができる。デ
ジタル送信技術は、ケーブルテレビネットワークを介し
て、または衛星により、ケーブルテレビ加入者および／
または家庭用衛星テレビ受信器に直接に放送する信号に
特に利点がある。デジタルテレビ送受信システムはちょ
うど、オーディオ産業でデジタルコンパクトディスクが
アナログレコードに置き換えられたように現存のアナロ
グシステムに置き換えられるだろうと期待されている。
【０００３】相当な量のデジタルデータがデジタルテレ
ビシステムにおいて送信されなけらばならない。デジタ
ルテレビシステムにおいて、加入者が、ビデオ、音声お
よびデータを加入者に提供する受信器／解読器を介して
デジタルデータを受信する。利用可能なラジオ周波数ス
ペクトルを最も効果的に使用するために、デジタルテレ
ビ信号を圧縮し、送信しなければならないデータを最小
にすることは有効である。
ビシステムにおいて送信されなけらばならない。デジタ
ルテレビシステムにおいて、加入者が、ビデオ、音声お
よびデータを加入者に提供する受信器／解読器を介して
デジタルデータを受信する。利用可能なラジオ周波数ス
ペクトルを最も効果的に使用するために、デジタルテレ
ビ信号を圧縮し、送信しなければならないデータを最小
にすることは有効である。
【０００４】テレビ信号のビデオ部分は、一緒に動画を
提供するビデオ「フレーム」のシーケンスから成る。デ
ジタルテレビシステムにおいて、ビデオ・フレームの各
線は「画素」として参照されるデジタルデータビットの
シーケンスにより画成される。大量なデータがテレビ信
号の各ビデオ・フレームを画成するために必要とされ
る。たとえば、7.4メガビットのデータはNTSC(National
Television System Committee)解像度での一つのビデ
オ・フレームを与えるように要求される。これは640画
素×480線ディスプレーが主色である赤、緑および青の
それぞれに対して8ビットの強度値もって使用されるこ
とを確実なものとしている。PAL（位相入れ替え回線）
解像度で、9.7メガビットのデータが一つのビデオ・フ
レームを与えるために要求される。この例では、704画
素×576線ディスプレーが主色である赤、緑および青の
それぞれに対して８ビットの強度値もって使用されるこ
とを確実なものとしている。この量の情報を管理するた
めに、データは圧縮されなければならない。
提供するビデオ「フレーム」のシーケンスから成る。デ
ジタルテレビシステムにおいて、ビデオ・フレームの各
線は「画素」として参照されるデジタルデータビットの
シーケンスにより画成される。大量なデータがテレビ信
号の各ビデオ・フレームを画成するために必要とされ
る。たとえば、7.4メガビットのデータはNTSC(National
Television System Committee)解像度での一つのビデ
オ・フレームを与えるように要求される。これは640画
素×480線ディスプレーが主色である赤、緑および青の
それぞれに対して8ビットの強度値もって使用されるこ
とを確実なものとしている。PAL（位相入れ替え回線）
解像度で、9.7メガビットのデータが一つのビデオ・フ
レームを与えるために要求される。この例では、704画
素×576線ディスプレーが主色である赤、緑および青の
それぞれに対して８ビットの強度値もって使用されるこ
とを確実なものとしている。この量の情報を管理するた
めに、データは圧縮されなければならない。
【０００５】ビデオ圧縮技術は在来の通信チャネルを越
えた有効なデジタルビデオ信号を送信できる。このよう
な技術は、ビデオ信号の重要な情報の、より効果的表現
を導出するために、隣接した画素の間の関係を利用する
圧縮アルゴリズムを使用する。最も有効な圧縮システム
は空間関係のみならず、データをさらにコンパクトにす
るために隣接したフレームの間の類似性を利用する。こ
のシステムにおいて、実際のフレームと実際のフレーム
の予想との間の差をのみを送信するために、差分符号化
(differential encoding)が通常使用される。予想は、
同じビデオシーケンスの先ローフレームから導出される
情報に基づく。
えた有効なデジタルビデオ信号を送信できる。このよう
な技術は、ビデオ信号の重要な情報の、より効果的表現
を導出するために、隣接した画素の間の関係を利用する
圧縮アルゴリズムを使用する。最も有効な圧縮システム
は空間関係のみならず、データをさらにコンパクトにす
るために隣接したフレームの間の類似性を利用する。こ
のシステムにおいて、実際のフレームと実際のフレーム
の予想との間の差をのみを送信するために、差分符号化
(differential encoding)が通常使用される。予想は、
同じビデオシーケンスの先ローフレームから導出される
情報に基づく。
【０００６】移動(motion)補償を使用するビデオ圧縮シ
ステムの例が、クラウス等により米国特許第5,05,916
号、第5,068,724号、第5,093,720号および第4,235,419
号に示されている。一般的に、この移動補償システム
は、ブロック整合移動推測(block-matching motion est
imation)アルゴリズムを利用する。この場合に、移動ベ
クトルが、イメージの現フレーム内の各ブロックに対し
て、特定の現ブロックに非常に類似した先ローフレーム
のブロックを識別することにより判定される。現フレー
ムのすべては、対応するブロックの対の間の差を、対応
する対を識別するために要求される移動ベクトルととも
に送ることにより、デコーダにおいて再構成され得る。
しばしば、送信データの量は、送信されたブロックの差
および移動ベクトル信号の両方を圧縮することにより更
に減縮される。ブロック整合移動推測アルゴリズムは特
に、離散余弦変換（discrete cosine transform（DC
T））のような、ブロックに基づく空間圧縮技術と組み
合わされるとき、有効である。
ステムの例が、クラウス等により米国特許第5,05,916
号、第5,068,724号、第5,093,720号および第4,235,419
号に示されている。一般的に、この移動補償システム
は、ブロック整合移動推測(block-matching motion est
imation)アルゴリズムを利用する。この場合に、移動ベ
クトルが、イメージの現フレーム内の各ブロックに対し
て、特定の現ブロックに非常に類似した先ローフレーム
のブロックを識別することにより判定される。現フレー
ムのすべては、対応するブロックの対の間の差を、対応
する対を識別するために要求される移動ベクトルととも
に送ることにより、デコーダにおいて再構成され得る。
しばしば、送信データの量は、送信されたブロックの差
および移動ベクトル信号の両方を圧縮することにより更
に減縮される。ブロック整合移動推測アルゴリズムは特
に、離散余弦変換（discrete cosine transform（DC
T））のような、ブロックに基づく空間圧縮技術と組み
合わされるとき、有効である。
【０００７】ビデオプログラムを形成する、連続したデ
ジタルビデオ・フレームの各々は内フレーム（Ｉフレー
ム）、予想フレーム（Ｐフレーム）、または双方向フレ
ーム（Ｂフレーム）のように類別され得る。予想は連続
したフレームの間の一時的相関に基づく。フレームのあ
る部分は短い時間間隔にわたって他の部分と異なること
はない。エンコードおよびデコード方法は各タイプの画
像に対して異なる。最も簡単な方法はＩフレームに対し
て使用されるものであり、これにＰフレーム、次にＢフ
レームに対するものが続く。
ジタルビデオ・フレームの各々は内フレーム（Ｉフレー
ム）、予想フレーム（Ｐフレーム）、または双方向フレ
ーム（Ｂフレーム）のように類別され得る。予想は連続
したフレームの間の一時的相関に基づく。フレームのあ
る部分は短い時間間隔にわたって他の部分と異なること
はない。エンコードおよびデコード方法は各タイプの画
像に対して異なる。最も簡単な方法はＩフレームに対し
て使用されるものであり、これにＰフレーム、次にＢフ
レームに対するものが続く。
【０００８】Ｉフレームが他のどのフレームと関係な
く、信号フレームを完全に記述する。改良されたエラー
隠蔽(concealment)に対して、移動ベクトルがＩフレー
ムに含まれ得る。ＰフレームおよびＢフレームの両者が
Ｉフレームから予想されることから、Ｉフレーム内のエ
ラーが、表示されるビデオ上に与えるより大きなインパ
クトを潜在的に有する。
く、信号フレームを完全に記述する。改良されたエラー
隠蔽(concealment)に対して、移動ベクトルがＩフレー
ムに含まれ得る。ＰフレームおよびＢフレームの両者が
Ｉフレームから予想されることから、Ｉフレーム内のエ
ラーが、表示されるビデオ上に与えるより大きなインパ
クトを潜在的に有する。
【０００９】Ｐフレームは先ローＩまたはＰフレームに
基づいて予想される。その基準（reference)はより早い
ＩまたはＰフレームから未来のＰフレームまでであり、
したがって、「フォーワード(forward)予想」といわれ
ている。Ｂフレームは最も近くて、より早いＩまたはＰ
フレーム、および最も近くて、より遅いＩまたはＰフレ
ームから予想される。未来画像（すなわち、まだ表示さ
れていないもの）への基準は「バックワード(backward)
予想」といわれている。バックワード予想が補償速度を
上げる時に非常に有用である場合がある。例えば、ドア
が開くシーンにおいて、現画像は、ドアがすでに開いて
いる未来画像に基づいて、ドアの背後にあるものを予想
する。
基づいて予想される。その基準（reference)はより早い
ＩまたはＰフレームから未来のＰフレームまでであり、
したがって、「フォーワード(forward)予想」といわれ
ている。Ｂフレームは最も近くて、より早いＩまたはＰ
フレーム、および最も近くて、より遅いＩまたはＰフレ
ームから予想される。未来画像（すなわち、まだ表示さ
れていないもの）への基準は「バックワード(backward)
予想」といわれている。バックワード予想が補償速度を
上げる時に非常に有用である場合がある。例えば、ドア
が開くシーンにおいて、現画像は、ドアがすでに開いて
いる未来画像に基づいて、ドアの背後にあるものを予想
する。
【００１０】Ｂフレームは最大の補償を生ずるばかり
か、最大のエラーも組み込まれる。エラーの増殖を除去
するために、Ｂフレームは他のＢフレームから決して予
想できない。Ｐフレームはエラーをほとんど生ずること
もなく、補償も生じない。Ｉフレームは最小の補償を生
じるが、ビデオシーケンス内にランダムアクセス入口点
を与えることができる。
か、最大のエラーも組み込まれる。エラーの増殖を除去
するために、Ｂフレームは他のＢフレームから決して予
想できない。Ｐフレームはエラーをほとんど生ずること
もなく、補償も生じない。Ｉフレームは最小の補償を生
じるが、ビデオシーケンス内にランダムアクセス入口点
を与えることができる。
【００１１】デジタルビデオ信号をエンコードするため
に採用された一つの標準は映写専門グループ（MPEG）標
準であり、特にMPEG-2標準である。この標準はＩフレー
ム、Ｐフレーム、およびＢフレームがシーケンス内に占
めなければならないという特定の配分をいうわけではな
い。むしろ、この標準により、いろいろな分配がいろい
ろな程度の補償およびランダムアクセスの可能性を提供
することができるのである。一つの共通配分は約半秒ご
とにＩフレームを有し、連続するＩまたはＰフレームの
間に二つのＢフレームを有するものである。Ｐフレーム
をデコードするために、先ローＩフレームは利用可能で
なければならない。同様に、Ｂフレームをデコードする
ために、先ローおよび未来ＰまたはＩフレームは利用可
能でなければならない。結果として、ビデオ・フレーム
は、予想のために使用される全ての画像がそれから画像
が予想される前にコード化されるように、従属順序でエ
ンコードされる。MPEG-2標準（および他のDigiCipher
（商標）II標準）ならびにビデオ・デコンプレッション
・プロセッサ内での実行の詳細は、ここに参照文献とし
て組み入れる、文献ＭＣ68ＶＤＰ/Ｄ、「MPEG-2ＣＤＩ
Ｉビデオ・デコンプレッション・プロセッサ」と題する
予備データシート（モトローラマイクロプロセッサおよ
びメモリテクノロジーグループ、1994）に説明されてい
る。
に採用された一つの標準は映写専門グループ（MPEG）標
準であり、特にMPEG-2標準である。この標準はＩフレー
ム、Ｐフレーム、およびＢフレームがシーケンス内に占
めなければならないという特定の配分をいうわけではな
い。むしろ、この標準により、いろいろな分配がいろい
ろな程度の補償およびランダムアクセスの可能性を提供
することができるのである。一つの共通配分は約半秒ご
とにＩフレームを有し、連続するＩまたはＰフレームの
間に二つのＢフレームを有するものである。Ｐフレーム
をデコードするために、先ローＩフレームは利用可能で
なければならない。同様に、Ｂフレームをデコードする
ために、先ローおよび未来ＰまたはＩフレームは利用可
能でなければならない。結果として、ビデオ・フレーム
は、予想のために使用される全ての画像がそれから画像
が予想される前にコード化されるように、従属順序でエ
ンコードされる。MPEG-2標準（および他のDigiCipher
（商標）II標準）ならびにビデオ・デコンプレッション
・プロセッサ内での実行の詳細は、ここに参照文献とし
て組み入れる、文献ＭＣ68ＶＤＰ/Ｄ、「MPEG-2ＣＤＩ
Ｉビデオ・デコンプレッション・プロセッサ」と題する
予備データシート（モトローラマイクロプロセッサおよ
びメモリテクノロジーグループ、1994）に説明されてい
る。
【００１２】実際のシステムにおいてビデオ圧縮を実行
するために、各デジタルテレビ受像器に対してビデオ・
デコンプレッション・プロセッサが必要とされる。この
ようなビデオ・デコンプレッション・プロセッサを提供
するために超大規模集積回路（VLSI）の開発が進ロー中
である。テレビのような消費者製品において、システム
要素のコストをできる限り低く維持することは避けられ
ない。ビデオ・デコンプレッション・プロセッサに関連
する主要なコストの一つは、（i）圧縮を解く前に圧縮
データをバッファし、(ii)移動推測技術を使用して現フ
レームを予測するために必要な先ローデータを記憶し、
(iii)テレビ、ビデオテープレコーダー等のようなビデ
オ装置への出力前に、圧縮が解かれたデータをバッファ
するために要求されるランダムアクセスメモリ（ＲＡ
Ｍ）である。デコンプレッション・プロセッサの他の重
要なコストは先ローフレームデータから現フレームデー
タを予想することの計算、特にその予想に必要な副画素
（Sub pixel)（「サブ画素」（subpel))を与えるために
隣接した画素の間で内挿が必要なときに計算をするため
に必要なハードウエアである。
するために、各デジタルテレビ受像器に対してビデオ・
デコンプレッション・プロセッサが必要とされる。この
ようなビデオ・デコンプレッション・プロセッサを提供
するために超大規模集積回路（VLSI）の開発が進ロー中
である。テレビのような消費者製品において、システム
要素のコストをできる限り低く維持することは避けられ
ない。ビデオ・デコンプレッション・プロセッサに関連
する主要なコストの一つは、（i）圧縮を解く前に圧縮
データをバッファし、(ii)移動推測技術を使用して現フ
レームを予測するために必要な先ローデータを記憶し、
(iii)テレビ、ビデオテープレコーダー等のようなビデ
オ装置への出力前に、圧縮が解かれたデータをバッファ
するために要求されるランダムアクセスメモリ（ＲＡ
Ｍ）である。デコンプレッション・プロセッサの他の重
要なコストは先ローフレームデータから現フレームデー
タを予想することの計算、特にその予想に必要な副画素
（Sub pixel)（「サブ画素」（subpel))を与えるために
隣接した画素の間で内挿が必要なときに計算をするため
に必要なハードウエアである。
【００１３】ビデオ・デコンプレッション・プロセッサ
により上記し、典型的には外部ＤＲＡＭ内で実施される
ランダムアクセルメモリの有効な利用は、必要なデータ
アクセス速度（すなわち、メモリ帯域幅）を維持する一
方で僅かなメモリ量を利用することができるスキーム
（scheme)を必要とする。DRAMは典型的にロー（「ペー
ジ」ともいわれる）およびカラムより構成される。ＤＲ
ＡＭ動作法則の一つは、ロー・アドレスの変化が新しい
ローの最初のデータに対して遅いアクセスをもたらすこ
とである。したがって、ＤＲＡＭ Ｉ/Ｏ帯域幅を最大に
するために、ロー・アドレスにおける変化の回数を最小
にするように、データを読むことが望ましい。したがっ
て、ローの変化を最小にするために、メモリマップを作
ることが望ましい。これを達成するために、ランダムア
クセスメモリに記憶されたデータに連続してアクセスす
ることが望ましい。このような連続したアクセスは高速
であり、したがって望ましい。一方、ロー・アドレスで
頻繁な変化を必要とするランダムアクセスは低速で、し
たがって望ましくない。
により上記し、典型的には外部ＤＲＡＭ内で実施される
ランダムアクセルメモリの有効な利用は、必要なデータ
アクセス速度（すなわち、メモリ帯域幅）を維持する一
方で僅かなメモリ量を利用することができるスキーム
（scheme)を必要とする。DRAMは典型的にロー（「ペー
ジ」ともいわれる）およびカラムより構成される。ＤＲ
ＡＭ動作法則の一つは、ロー・アドレスの変化が新しい
ローの最初のデータに対して遅いアクセスをもたらすこ
とである。したがって、ＤＲＡＭ Ｉ/Ｏ帯域幅を最大に
するために、ロー・アドレスにおける変化の回数を最小
にするように、データを読むことが望ましい。したがっ
て、ローの変化を最小にするために、メモリマップを作
ることが望ましい。これを達成するために、ランダムア
クセスメモリに記憶されたデータに連続してアクセスす
ることが望ましい。このような連続したアクセスは高速
であり、したがって望ましい。一方、ロー・アドレスで
頻繁な変化を必要とするランダムアクセスは低速で、し
たがって望ましくない。
【００１４】ＭＰＥＧ（Motion Pictur Experts Group)
またはDigiCipher（商標）ＩＩ（ＤＣＩＩ）に従う一つ
のプロセッサのようなビデオ・デコンプレッション・プ
ロセッサにおいて、いろいろなプロセスがＤＲＡＭアク
セスを必要とする。先ローフレームから現フレームブロ
ックの予想がよい場合、すなわち予想フレームが送信さ
れるべきフレームに精密な類似性をもたらず場合、僅か
な残留エラーのみが送信に残る。このことは、高い圧縮
効率をもたらす。悪い予想がなされると、残留エラーは
大きいので圧縮効率は逆の影響を受ける。したがって、
ビデオシーケンスのフレーム対フレームの移動の正確な
予想が高い圧縮比を達成するときに基本的なこととな
る。
またはDigiCipher（商標）ＩＩ（ＤＣＩＩ）に従う一つ
のプロセッサのようなビデオ・デコンプレッション・プ
ロセッサにおいて、いろいろなプロセスがＤＲＡＭアク
セスを必要とする。先ローフレームから現フレームブロ
ックの予想がよい場合、すなわち予想フレームが送信さ
れるべきフレームに精密な類似性をもたらず場合、僅か
な残留エラーのみが送信に残る。このことは、高い圧縮
効率をもたらす。悪い予想がなされると、残留エラーは
大きいので圧縮効率は逆の影響を受ける。したがって、
ビデオシーケンスのフレーム対フレームの移動の正確な
予想が高い圧縮比を達成するときに基本的なこととな
る。
【００１５】典型的なビデオシーケンスに対して、ある
場面は独立していろいろな速度と方向に移動する多くの
対象物を含むであろう。ハードウェアの実施を容易に
し、各移動を表すために必要な情報量を限定するため
に、ビデオ・フレームが矩形ブロックにしばしば区分さ
れる。次に、そのブロックのみが独立した速度と方向を
もって移動すると仮定する。システムの複雑さを減ら
し、速度を上げるために、現フレームブロックと前のフ
レームとの間のベストマッチを求めて調査される領域は
ターゲットブロックの周りの付近に限定されるだろう。
調査される領域についての限定は通常、最も典型的なビ
デオシーケンス内の対象物の移動が一つのフレームから
次のフレームへと非常に大きな変位をなすほど十分に速
くはないことから許容可能なことである。限定された調
査領域でもって、ベストマッチを見出すために徹底的な
調査を効率的に行うことは可能である。ベストマッチが
見出されたとき、予想フレームは、互いにベストマッチ
したブロックのすべてを組み立てるために構成される。
ハードウェアにおいてこのことを実行するために、先ロ
ーフレームはランダムアクセスメモリに記憶され、その
ブロックに対して適切な変位ベクトルを使用して一度に
一画素を読み出すことにより、予想フレームはメモリー
からブロック毎に生成される。
場面は独立していろいろな速度と方向に移動する多くの
対象物を含むであろう。ハードウェアの実施を容易に
し、各移動を表すために必要な情報量を限定するため
に、ビデオ・フレームが矩形ブロックにしばしば区分さ
れる。次に、そのブロックのみが独立した速度と方向を
もって移動すると仮定する。システムの複雑さを減ら
し、速度を上げるために、現フレームブロックと前のフ
レームとの間のベストマッチを求めて調査される領域は
ターゲットブロックの周りの付近に限定されるだろう。
調査される領域についての限定は通常、最も典型的なビ
デオシーケンス内の対象物の移動が一つのフレームから
次のフレームへと非常に大きな変位をなすほど十分に速
くはないことから許容可能なことである。限定された調
査領域でもって、ベストマッチを見出すために徹底的な
調査を効率的に行うことは可能である。ベストマッチが
見出されたとき、予想フレームは、互いにベストマッチ
したブロックのすべてを組み立てるために構成される。
ハードウェアにおいてこのことを実行するために、先ロ
ーフレームはランダムアクセスメモリに記憶され、その
ブロックに対して適切な変位ベクトルを使用して一度に
一画素を読み出すことにより、予想フレームはメモリー
からブロック毎に生成される。
【００１６】この方法は、ビデオシーケンスが偶数個の
画素により、垂直方向および水平方向の両方に変位する
ときに、よい予想フレームを発生する。しかし、典型的
なビデオシーケンスに対して、対象の移動は距離に関し
通常画素の全数というわけではない。変位が二つの画素
の間にあるような場合、よりよい予想変位は、隣接した
画素から内挿される値を使用することで発生され得る。
画素の間の中間点のみを考慮するならば、三つの可能な
内挿モード、すなわち、水平、垂直および対角というの
内挿がある。水平内挿は二つの水平方向に隣接した画素
の平均を取ることから成る。垂直内挿は二つの垂直方向
に隣接した画素の間の平均を計算することにより発生さ
れる。対角内挿は四つの近隣の画素の間の平均を必要と
する。移動補償デジタルビデオシステムに対して半画素
内挿プロセッサの例が米国出願第08/009831号（1993年1
月27日出願）で、本出願人に譲渡された出願に示されて
いる（これはここに参考文献として組み入れられる）。
画素により、垂直方向および水平方向の両方に変位する
ときに、よい予想フレームを発生する。しかし、典型的
なビデオシーケンスに対して、対象の移動は距離に関し
通常画素の全数というわけではない。変位が二つの画素
の間にあるような場合、よりよい予想変位は、隣接した
画素から内挿される値を使用することで発生され得る。
画素の間の中間点のみを考慮するならば、三つの可能な
内挿モード、すなわち、水平、垂直および対角というの
内挿がある。水平内挿は二つの水平方向に隣接した画素
の平均を取ることから成る。垂直内挿は二つの垂直方向
に隣接した画素の間の平均を計算することにより発生さ
れる。対角内挿は四つの近隣の画素の間の平均を必要と
する。移動補償デジタルビデオシステムに対して半画素
内挿プロセッサの例が米国出願第08/009831号（1993年1
月27日出願）で、本出願人に譲渡された出願に示されて
いる（これはここに参考文献として組み入れられる）。
【００１７】移動補償を使用して、ビデオ・デコンプレ
ッション・プロセッサにおいて必要とされる予想計算
は、特に内挿が必要とされる場合、最も困難なデコーデ
ィング作業の一つである。理想的に、このようなデコン
プレッション・プロセッサに対するＶＬＳＩは速く、小
さくて単純で、さらにメモリ帯域について効率的なもの
である。概念的に、予想計算関数を実行するための最も
容易なアプローチは単純な順序で予想を計算し、内挿フ
ィルタリングが必要されることを実行するために必要な
データの全てを読み込むことである。しかし、このよう
な単純なアプローチはいろいろ理由で欠点がある。デー
タの全てがフィルタリング関数を開始する前に読み込ま
れた後までハードウェアが待機するならば、多量な記憶
量が必要となろう。さらに、固定した時間のみが予想を
計算するのに利用可能である。フィルタリングを実行す
る前にデータの全てを読み込む必要があるならば、短い
時間のみがフィルタリングを行うために残される。一般
的に、計算を実行するために利用できる時間がほとんど
ないときに、さらにハードウェアが必要となる。さらに
また、データが連続順序で読み込まれるとき、多くのロ
ーの変化が生じ、ＤＲＡＭ Ｉ/Ｏの帯域が悪くなる。
ッション・プロセッサにおいて必要とされる予想計算
は、特に内挿が必要とされる場合、最も困難なデコーデ
ィング作業の一つである。理想的に、このようなデコン
プレッション・プロセッサに対するＶＬＳＩは速く、小
さくて単純で、さらにメモリ帯域について効率的なもの
である。概念的に、予想計算関数を実行するための最も
容易なアプローチは単純な順序で予想を計算し、内挿フ
ィルタリングが必要されることを実行するために必要な
データの全てを読み込むことである。しかし、このよう
な単純なアプローチはいろいろ理由で欠点がある。デー
タの全てがフィルタリング関数を開始する前に読み込ま
れた後までハードウェアが待機するならば、多量な記憶
量が必要となろう。さらに、固定した時間のみが予想を
計算するのに利用可能である。フィルタリングを実行す
る前にデータの全てを読み込む必要があるならば、短い
時間のみがフィルタリングを行うために残される。一般
的に、計算を実行するために利用できる時間がほとんど
ないときに、さらにハードウェアが必要となる。さらに
また、データが連続順序で読み込まれるとき、多くのロ
ーの変化が生じ、ＤＲＡＭ Ｉ/Ｏの帯域が悪くなる。
【００１８】ＤＲＡＭ Ｉ/Ｏの帯域が改良され、移動報
償のために必要な予想データを計算するために、大規模
で複雑なハードウェアを必要としないビデオ・デコンプ
レッション・プロセッサを提供することは有益である。
さらに、水平、垂直および二方向サブ画素内挿（これは
実際のＶＬＳＩ設計において容易に実行され得る）を提
供することは有益である。本発明はビデオ・デコンプレ
ッション・プロセッサにおける使用に対して前述の利点
を有するサブ画素フィルタを提供する。
償のために必要な予想データを計算するために、大規模
で複雑なハードウェアを必要としないビデオ・デコンプ
レッション・プロセッサを提供することは有益である。
さらに、水平、垂直および二方向サブ画素内挿（これは
実際のＶＬＳＩ設計において容易に実行され得る）を提
供することは有益である。本発明はビデオ・デコンプレ
ッション・プロセッサにおける使用に対して前述の利点
を有するサブ画素フィルタを提供する。
【００１９】
【課題を解決するための手段】本発明にしたがって、方
法はビデオ・フレームのローに配列された多重画素ワー
ドに与えられる画素データを内挿することから成る。ワ
ードの少なくとも１個の第１のセットが内挿されるべく
ビデオ・フレームのローから選択される。セットの各々
のワードに対する画素データはローによって画成された
内挿方向（例えば、水平方向）に、内挿される。ワード
の第１のセットに対した内挿された画素データはメモリ
に一時的に記憶される。ワードの少なくとも１個の次の
セットが、内挿されるべくビデオ・フレームの次の連続
するローから選択される。ワードの次のセットが、ワー
ドの第１のセットに隣接して位置し、次のセットのワー
ドの各々が、第１のセットの対応するワードを有する。
次のセットのワードに対する画素データは第1のセット
の画素データに対して使用されたのと同じ内挿方向に内
挿される。次のセットからの内挿されたワードの対応す
る部分である第１のセットのワードに対して内挿された
画素データはメモリから読み取られ、次のセットからの
その対応する部分の内挿された画素データと共に（例え
ば垂直方向に）平均化される。同時に、対応する部分も
平均化され、次のセットからの対応する内挿された画素
データは、第1のセットの対応する内挿された画素デー
タに代えてメモリに記憶される。このようにして、次の
ローからの対応する画素データが水平方向に内挿される
間、予想領域内の第1のローからの水平方向に内挿され
た画素データの一部を記憶するために使用する（単純な
デュアルポートレジスタファイルのように）メモリ量を
少なくでき、次に二つの水平方向に内挿された部分は一
度に一ワードで垂直方向に内挿することができ、その間
に最近の、水平方向に内挿されたデータは丁度使用され
た、前に内挿されたデータを上書きする。
法はビデオ・フレームのローに配列された多重画素ワー
ドに与えられる画素データを内挿することから成る。ワ
ードの少なくとも１個の第１のセットが内挿されるべく
ビデオ・フレームのローから選択される。セットの各々
のワードに対する画素データはローによって画成された
内挿方向（例えば、水平方向）に、内挿される。ワード
の第１のセットに対した内挿された画素データはメモリ
に一時的に記憶される。ワードの少なくとも１個の次の
セットが、内挿されるべくビデオ・フレームの次の連続
するローから選択される。ワードの次のセットが、ワー
ドの第１のセットに隣接して位置し、次のセットのワー
ドの各々が、第１のセットの対応するワードを有する。
次のセットのワードに対する画素データは第1のセット
の画素データに対して使用されたのと同じ内挿方向に内
挿される。次のセットからの内挿されたワードの対応す
る部分である第１のセットのワードに対して内挿された
画素データはメモリから読み取られ、次のセットからの
その対応する部分の内挿された画素データと共に（例え
ば垂直方向に）平均化される。同時に、対応する部分も
平均化され、次のセットからの対応する内挿された画素
データは、第1のセットの対応する内挿された画素デー
タに代えてメモリに記憶される。このようにして、次の
ローからの対応する画素データが水平方向に内挿される
間、予想領域内の第1のローからの水平方向に内挿され
た画素データの一部を記憶するために使用する（単純な
デュアルポートレジスタファイルのように）メモリ量を
少なくでき、次に二つの水平方向に内挿された部分は一
度に一ワードで垂直方向に内挿することができ、その間
に最近の、水平方向に内挿されたデータは丁度使用され
た、前に内挿されたデータを上書きする。
【００２０】予想領域の各連続したローからの画素デー
タの内挿は、予想領域の所望の部分のローの全ての画素
データが内挿されるまでこのようにして続く。
タの内挿は、予想領域の所望の部分のローの全ての画素
データが内挿されるまでこのようにして続く。
【００２１】本発明は、画素データが記憶されるフレー
ム・ストアからの画素データを回収するときに、ローア
ドレスが変化されなければならない回数を減少させるよ
うに実行できる。特に、ビデオ・フレームの予想領域
（そこから画素データが内挿される）が画成される。予
測領域がビデオ・フレームが記憶されるフレーム・スト
アの一ページ以上からの画素データを取り囲むかどうか
について決定がなされる。予測領域がフレーム・ストア
の１ページ以上からの画素データを取り囲む場合、内挿
されるべきワードの次のセットが、フレーム・ストアの
次のページからの画素データが内挿される前に、フレー
ム・ストアの第1のページからの予想領域の画素データ
の全てが内挿されるように、選択される。
ム・ストアからの画素データを回収するときに、ローア
ドレスが変化されなければならない回数を減少させるよ
うに実行できる。特に、ビデオ・フレームの予想領域
（そこから画素データが内挿される）が画成される。予
測領域がビデオ・フレームが記憶されるフレーム・スト
アの一ページ以上からの画素データを取り囲むかどうか
について決定がなされる。予測領域がフレーム・ストア
の１ページ以上からの画素データを取り囲む場合、内挿
されるべきワードの次のセットが、フレーム・ストアの
次のページからの画素データが内挿される前に、フレー
ム・ストアの第1のページからの予想領域の画素データ
の全てが内挿されるように、選択される。
【００２２】フレーム・ストアの第1のページを横切っ
て戻ることなく隣接した第2のページの画素データを内
挿するときに必要な、第1のページからの画素データを
与えるために、第1のページのページ境界に隣接した画
素データは別個のメモリに一時的に記憶される。これに
より、第1のページを横切って戻るためにフレーム・ス
トアに再度アドレスすることなく、今内挿される、フレ
ーム・ストアのページのページ境界に隣接して存続する
画素データの内挿ができる。
て戻ることなく隣接した第2のページの画素データを内
挿するときに必要な、第1のページからの画素データを
与えるために、第1のページのページ境界に隣接した画
素データは別個のメモリに一時的に記憶される。これに
より、第1のページを横切って戻るためにフレーム・ス
トアに再度アドレスすることなく、今内挿される、フレ
ーム・ストアのページのページ境界に隣接して存続する
画素データの内挿ができる。
【００２３】本発明の方法は、双方向（Ｂ）フレームを
再構成する際に使用するための水平方向および垂直方向
に内挿された画素データを与えるときに有用である。画
素データは内フレーム（Ｉ）または予想フレーム（Ｐ）
画像（すなわち、「アンカーフレーム」）の予想領域に
対して、そして場合によっては双方向内挿に対してＩま
たはＰ画像の予想領域に対して内挿される。ＩまたはＰ
画像の一方に対する内挿された画素データは、Ｉおほび
Ｐ画像の他方に対する画素データが内挿される間、双方
向データ・ストアに一時的に記憶される。双方向データ
・ストアからの、一時的に記憶された、内挿された画素
データは、ＩおよびＰ画像の他方に対する内挿された画
素データとともに、後者が内挿される間に、平均化され
る。次に、平均化されたＩおよびＰの内挿された画素デ
ータは双方向画像をデコードする際に連続して使用する
ための双方向データ・ストアに書き込まれる。平均化さ
れたＩおよびＰの内挿された画素データは、双方向デー
タ・ストア内に、そこから読み取られた、ＩまたはＰの
内挿されたデータの代わりに書き込むことができる。
再構成する際に使用するための水平方向および垂直方向
に内挿された画素データを与えるときに有用である。画
素データは内フレーム（Ｉ）または予想フレーム（Ｐ）
画像（すなわち、「アンカーフレーム」）の予想領域に
対して、そして場合によっては双方向内挿に対してＩま
たはＰ画像の予想領域に対して内挿される。ＩまたはＰ
画像の一方に対する内挿された画素データは、Ｉおほび
Ｐ画像の他方に対する画素データが内挿される間、双方
向データ・ストアに一時的に記憶される。双方向データ
・ストアからの、一時的に記憶された、内挿された画素
データは、ＩおよびＰ画像の他方に対する内挿された画
素データとともに、後者が内挿される間に、平均化され
る。次に、平均化されたＩおよびＰの内挿された画素デ
ータは双方向画像をデコードする際に連続して使用する
ための双方向データ・ストアに書き込まれる。平均化さ
れたＩおよびＰの内挿された画素データは、双方向デー
タ・ストア内に、そこから読み取られた、ＩまたはＰの
内挿されたデータの代わりに書き込むことができる。
【００２４】本発明の方法により得られた、水平方向お
よび垂直方向に内挿された画素データは打ち切ることが
できる。このような打ち切りは、特にサブ画素の結果を
ゼロに近づかないように丸めるために有用である。
よび垂直方向に内挿された画素データは打ち切ることが
できる。このような打ち切りは、特にサブ画素の結果を
ゼロに近づかないように丸めるために有用である。
【００２５】ビデオ移動評価プロセッサに対するサブ画
素内挿フィルタも開示される。予想領域のロー内の、
（Ｎ＋1）個の画素の第1のベクトルに含まれる隣接した
画素を平均化することによりＮ個のサブ画素の第1のセ
ットを発生する手段が設けられる。サブ画素の第1のセ
ットは一時的に記憶される。予想領域の次のローから
（Ｎ＋1）個の画素の第1のベクトルに含まれる隣接した
画素を平均化することによりＮ個のサブ画素の第2のセ
ットを発生する手段が設けられる。次のローの第2のベ
クトルは、第1のローの第1のベクトルに対応するもので
ある。記憶されたサブ画素の第1のセットからの各サブ
画素が第2のセットの対応するサブ画素が発生されると
き、第2のセットからの対応するサブ画素とともの平均
化される。この平均化は二次元において、すなわち水平
方向および垂直方向において内挿される画素データを代
表するサブ画素の第3のセットを提供する。
素内挿フィルタも開示される。予想領域のロー内の、
（Ｎ＋1）個の画素の第1のベクトルに含まれる隣接した
画素を平均化することによりＮ個のサブ画素の第1のセ
ットを発生する手段が設けられる。サブ画素の第1のセ
ットは一時的に記憶される。予想領域の次のローから
（Ｎ＋1）個の画素の第1のベクトルに含まれる隣接した
画素を平均化することによりＮ個のサブ画素の第2のセ
ットを発生する手段が設けられる。次のローの第2のベ
クトルは、第1のローの第1のベクトルに対応するもので
ある。記憶されたサブ画素の第1のセットからの各サブ
画素が第2のセットの対応するサブ画素が発生されると
き、第2のセットからの対応するサブ画素とともの平均
化される。この平均化は二次元において、すなわち水平
方向および垂直方向において内挿される画素データを代
表するサブ画素の第3のセットを提供する。
【００２６】サブ画素内挿フィルタはさらに、第2のセ
ットの画素がその対応する第1のセットの画素とともに
平均化されると同時に、第2のセットからの各サブ画素
を、第1のセットからのその対応するサブ画素の代わり
に記憶手段に記憶する手段から更になる。このようにし
て、予想領域の第1のローからのサブ画素が次のローか
らのサブ画素により、二つのローからの対応するサブ画
素が平均化されたときに、直ぐに上書きされることか
ら、記憶する手段のために使用するメモリ量を少なくで
きる。
ットの画素がその対応する第1のセットの画素とともに
平均化されると同時に、第2のセットからの各サブ画素
を、第1のセットからのその対応するサブ画素の代わり
に記憶手段に記憶する手段から更になる。このようにし
て、予想領域の第1のローからのサブ画素が次のローか
らのサブ画素により、二つのローからの対応するサブ画
素が平均化されたときに、直ぐに上書きされることか
ら、記憶する手段のために使用するメモリ量を少なくで
きる。
【００２７】予想領域が、内挿される画素が記憶される
フレーム・ストア（記憶装置）の一ページ以上からの画
素データを取り囲むときを判定する手段を設けることも
できる。フレーム・ストアの続くページからのデータが
内挿される前に、フレーム・ストアの第1のページから
の予想領域にある全てのデータが内挿されるように、判
定する手段に応答手段が内挿されるべき画素のベクトル
を連続して選択する。このようにして、予想領域からの
画素の全てを内挿するときに交差するページの境界の数
は最小化される。前に内挿されたページのページ境界に
隣接した画素データは一時的に記憶することができ、今
内挿されるフレーム・ストアのページのページ境界と隣
接して存在する画素データはページ境界を横切ることな
く、処理できる。
フレーム・ストア（記憶装置）の一ページ以上からの画
素データを取り囲むときを判定する手段を設けることも
できる。フレーム・ストアの続くページからのデータが
内挿される前に、フレーム・ストアの第1のページから
の予想領域にある全てのデータが内挿されるように、判
定する手段に応答手段が内挿されるべき画素のベクトル
を連続して選択する。このようにして、予想領域からの
画素の全てを内挿するときに交差するページの境界の数
は最小化される。前に内挿されたページのページ境界に
隣接した画素データは一時的に記憶することができ、今
内挿されるフレーム・ストアのページのページ境界と隣
接して存在する画素データはページ境界を横切ることな
く、処理できる。
【００２８】双方向フレームの再構成ができるように、
Ｉ画像の予想領域から、およびＰ画像の予想領域からの
画素データは内挿され得る。ＩまたはＰ画像の一つに対
して内挿された画素データは双方向データストアに一時
的に記憶され、そしてＩまたはＰ画像の他方に対して内
挿された画素データとともに平均化される一方で、後者
は内挿される。平均化されたＩおよびＰの内挿された画
素データはＢフレームを予想する際に続いて使用するた
めに、双方向データ・ストアに書き込まれる。メモリを
保存するために、平均化されたＩおよびＰの内挿された
画素データは、双方向データ・ストアに、丁度そこから
読まれたＩおよびＰの内挿されたデータの代わりに書き
込むことができる。
Ｉ画像の予想領域から、およびＰ画像の予想領域からの
画素データは内挿され得る。ＩまたはＰ画像の一つに対
して内挿された画素データは双方向データストアに一時
的に記憶され、そしてＩまたはＰ画像の他方に対して内
挿された画素データとともに平均化される一方で、後者
は内挿される。平均化されたＩおよびＰの内挿された画
素データはＢフレームを予想する際に続いて使用するた
めに、双方向データ・ストアに書き込まれる。メモリを
保存するために、平均化されたＩおよびＰの内挿された
画素データは、双方向データ・ストアに、丁度そこから
読まれたＩおよびＰの内挿されたデータの代わりに書き
込むことができる。
【００２９】水平画素内素フィルタが、入力が連続した
ワード（それぞれはビデオ予想フレームの予想領域から
のＮ個の画素を含む）を受信するところのビデオ・デコ
ンプレッション・プロセッサに対して設けられる。連続
するワードは連続したクロックサイクルの間受信され
る。画素データの連続したワードを一つのクロックサイ
クルだけ遅延するための手段が設けられる。レジスタ手
段が、遅延手段からの直前のワードとともに、入力で受
信した各連続したワードからのデータを保持する。ビデ
オ・デコンプレッション・プロセッサによる使用のため
の水平に内挿されたサブ画素の連続したセットを与える
ために、各クロックサイクルでレジスタ手段に保持され
た隣接画素を受信し、平均化する手段が連結される。
ワード（それぞれはビデオ予想フレームの予想領域から
のＮ個の画素を含む）を受信するところのビデオ・デコ
ンプレッション・プロセッサに対して設けられる。連続
するワードは連続したクロックサイクルの間受信され
る。画素データの連続したワードを一つのクロックサイ
クルだけ遅延するための手段が設けられる。レジスタ手
段が、遅延手段からの直前のワードとともに、入力で受
信した各連続したワードからのデータを保持する。ビデ
オ・デコンプレッション・プロセッサによる使用のため
の水平に内挿されたサブ画素の連続したセットを与える
ために、各クロックサイクルでレジスタ手段に保持され
た隣接画素を受信し、平均化する手段が連結される。
【００３０】垂直内挿フィルタが、水平に内挿されたフ
ィルタにより与えられる水平に内挿されたサブ画素を垂
直に内挿するために、設けることができる。垂直内挿フ
ィルタは連続したクロックサイクルの間水平に内挿され
たサブ画素の連続したセットを受信するための入力を含
む。予想領域にある水平に内挿されたサブ画素の、垂直
方向に隣接する対応するセットとともに平均化するため
に、水平方向に内挿されたサブ画素の連続したセットを
バッファリングする手段が設けられる。水平方向に内挿
されたサブ画素のバッファされたセットは対応するセッ
トとともに平均化され、ビデオ・デコンプレッション・
プロセッサによる使用のための、水平方向および垂直方
向に内挿されたサブ画素の連続したセットを与える。
ィルタにより与えられる水平に内挿されたサブ画素を垂
直に内挿するために、設けることができる。垂直内挿フ
ィルタは連続したクロックサイクルの間水平に内挿され
たサブ画素の連続したセットを受信するための入力を含
む。予想領域にある水平に内挿されたサブ画素の、垂直
方向に隣接する対応するセットとともに平均化するため
に、水平方向に内挿されたサブ画素の連続したセットを
バッファリングする手段が設けられる。水平方向に内挿
されたサブ画素のバッファされたセットは対応するセッ
トとともに平均化され、ビデオ・デコンプレッション・
プロセッサによる使用のための、水平方向および垂直方
向に内挿されたサブ画素の連続したセットを与える。
【００３１】双方向内挿フィルタが水平方向および垂直
方向の内挿フィルタと組み合わせて使用するために設け
られる。水平方向および垂直方向の内挿フィルタは、Ｉ
画像の予想領域およびＰ画像の予想領域から画素データ
を内挿するために使用される。双方向データ・ストアに
ＩおよびＰ画像の一方に対する内挿された画素データを
一時的に記憶し、そして、ＩおよびＰ画像の他方に対す
る内挿された画素データとともに、その後者が水平方向
および垂直方向の内挿フィルタにより内挿される間、平
均化する手段が設けられる。平均化されたＩおよびＰの
内挿された画素データは、Ｂフレームをデコードする際
に続いて使用するために双方向データ・ストア内に書き
込まれる。
方向の内挿フィルタと組み合わせて使用するために設け
られる。水平方向および垂直方向の内挿フィルタは、Ｉ
画像の予想領域およびＰ画像の予想領域から画素データ
を内挿するために使用される。双方向データ・ストアに
ＩおよびＰ画像の一方に対する内挿された画素データを
一時的に記憶し、そして、ＩおよびＰ画像の他方に対す
る内挿された画素データとともに、その後者が水平方向
および垂直方向の内挿フィルタにより内挿される間、平
均化する手段が設けられる。平均化されたＩおよびＰの
内挿された画素データは、Ｂフレームをデコードする際
に続いて使用するために双方向データ・ストア内に書き
込まれる。
【００３２】水平方向の画素内挿フィルタの平均化手段
は、レジスタ手段に連結された複数の加算器から成って
もよい。各加算器は総計を与えるためにレジスタ手段か
らの二つの隣接した画素を加算する。各加算器はバイナ
リ「1」を総計に加えるための繰り上げ入力を含む。総
計をその最下位ビットだけ打ち切り（truncate)、ゼロ
に近づかないように丸められたサブ画素にする手段が設
けられる。
は、レジスタ手段に連結された複数の加算器から成って
もよい。各加算器は総計を与えるためにレジスタ手段か
らの二つの隣接した画素を加算する。各加算器はバイナ
リ「1」を総計に加えるための繰り上げ入力を含む。総
計をその最下位ビットだけ打ち切り（truncate)、ゼロ
に近づかないように丸められたサブ画素にする手段が設
けられる。
【００３３】水平方向の内挿フィルタは、ビデオ予想フ
レームがタイルのセットのように記憶されるランダム・
アクセス・メモリ（ＲＡＭ）と協同して使用できる。各
タイルは画素データを含み、ＲＡＭの一ページ（すなわ
ちロー）を示す。その内挿フィルタはさらに、垂直ペー
ジ・ブレークの第1の側方に隣接した予想領域からワー
ドのサブセットを記憶するためのメモリ手段から成る。
垂直ページ・ブレークの第2の側方に隣接した画素が内
挿されるときに、遅延手段に代わりレジスタ手段に、メ
モリ手段からのワードを入力する手段が設けられる。こ
のようにして、ランダム・アクセス・メモリ内の異なる
ページがアドレスされる回数は最小化される。
レームがタイルのセットのように記憶されるランダム・
アクセス・メモリ（ＲＡＭ）と協同して使用できる。各
タイルは画素データを含み、ＲＡＭの一ページ（すなわ
ちロー）を示す。その内挿フィルタはさらに、垂直ペー
ジ・ブレークの第1の側方に隣接した予想領域からワー
ドのサブセットを記憶するためのメモリ手段から成る。
垂直ページ・ブレークの第2の側方に隣接した画素が内
挿されるときに、遅延手段に代わりレジスタ手段に、メ
モリ手段からのワードを入力する手段が設けられる。こ
のようにして、ランダム・アクセス・メモリ内の異なる
ページがアドレスされる回数は最小化される。
【００３４】水平、垂直および双方内挿フィルタは本発
明により与えられる。これらフィルタはビデオ・デコン
プレッション・プロセッサの要件に依存して単独でも、
組み合わせても使用できる。「水平」との用語は一般的
にマトリクスのローを参照するために使用され、「垂
直」との用語はマトリクスの「カラム」を参照するため
に使用されるが、本発明の開示および特許請求の範囲で
はこれら用語をそのように限定するものではなく、これ
らの用号が、ここで開示する発明を最も広く解釈するた
めに必要な内容のものに交換可能である。
明により与えられる。これらフィルタはビデオ・デコン
プレッション・プロセッサの要件に依存して単独でも、
組み合わせても使用できる。「水平」との用語は一般的
にマトリクスのローを参照するために使用され、「垂
直」との用語はマトリクスの「カラム」を参照するため
に使用されるが、本発明の開示および特許請求の範囲で
はこれら用語をそのように限定するものではなく、これ
らの用号が、ここで開示する発明を最も広く解釈するた
めに必要な内容のものに交換可能である。
【００３５】
【発明の実施の形態】図1は、外部ＤＲＡＭ22に対し、
そのＤＲＡＭから予想データが読みとられるときに、ロ
ーの変化の数を最小化するようにアクセスするメモリマ
ネージャー30を組み入れたビデオ・デコンプレッション
・プロセスのブロック図である。一般的に20が付された
プロセッサは、輸送層（すなわち、制御および他の非ビ
デオ情報）およびターミナル10を介したビットストリー
ム入力のビデオ層の両方をデコードするように設計され
た連結プロセッサ（これはしばしばビデオプロセッサの
輸送パケットインターフェイスとして参照される）であ
る。
そのＤＲＡＭから予想データが読みとられるときに、ロ
ーの変化の数を最小化するようにアクセスするメモリマ
ネージャー30を組み入れたビデオ・デコンプレッション
・プロセスのブロック図である。一般的に20が付された
プロセッサは、輸送層（すなわち、制御および他の非ビ
デオ情報）およびターミナル10を介したビットストリー
ム入力のビデオ層の両方をデコードするように設計され
た連結プロセッサ（これはしばしばビデオプロセッサの
輸送パケットインターフェイスとして参照される）であ
る。
【００３６】ユーザー・プロセッサ・インターフェイス
が、プロセッサ20のいろいろなレジスターを構成するＭ
バス・コントローラ50を介してビデオ・データ・プロセ
ッサを制御するために、ターミナル14に設けられてい
る。そのＭバスは、デバイス間のデータ交換の単純で、
効果的な手段を与え、Ｉ2Ｃバス標準に完全に適合する2
線式の、両方向シリアルバスである。
が、プロセッサ20のいろいろなレジスターを構成するＭ
バス・コントローラ50を介してビデオ・データ・プロセ
ッサを制御するために、ターミナル14に設けられてい
る。そのＭバスは、デバイス間のデータ交換の単純で、
効果的な手段を与え、Ｉ2Ｃバス標準に完全に適合する2
線式の、両方向シリアルバスである。
【００３７】ＤＲＡＭ22へのインターフェイスがアドレ
スライン24およびデータライン26を介して設けられてい
る。図1に図示の実施例において、ＤＲＡＭ22は9ビット
アドレスポートおよび32ビットデータポートを有する。
スライン24およびデータライン26を介して設けられてい
る。図1に図示の実施例において、ＤＲＡＭ22は9ビット
アドレスポートおよび32ビットデータポートを有する。
【００３８】ビデオ出力インターフェイス38が、例え
ば、標準ＣＣＩＲ（International Radio Consulitive
Committee)656、8ビット、37Ｍhｚ多重送信された輝度
（y）および色（Ｃｒ，Ｃｂ）信号として、出力される
圧縮が解かれ、再構成されたビデオに対して設けられ
る。
ば、標準ＣＣＩＲ（International Radio Consulitive
Committee)656、8ビット、37Ｍhｚ多重送信された輝度
（y）および色（Ｃｒ，Ｃｂ）信号として、出力される
圧縮が解かれ、再構成されたビデオに対して設けられ
る。
【００３９】テストインターフェイスが、ターミナル62
を介して在来のＪＴＡＧ（Joint Test Action Group)コ
ントローラ60に設けられている。ＪＴＡＧは内部回路と
同様に、パッケージおよびボード接続における欠陥を検
出するためにボードレベルをテストするために使用され
る標準化された、境界走査方法である。
を介して在来のＪＴＡＧ（Joint Test Action Group)コ
ントローラ60に設けられている。ＪＴＡＧは内部回路と
同様に、パッケージおよびボード接続における欠陥を検
出するためにボードレベルをテストするために使用され
る標準化された、境界走査方法である。
【００４０】ビデオ・デコンプレッション・プロセッサ
20はターミナル12を経てクロック信号を受信する。クロ
ック信号は、たとえば、輸送シンタックスパーサ32がタ
ーミナル10からの圧縮されたビットストリーム入力の輸
送パケットからタイミング情報およびビデオ情報を検索
できるように、タイミング情報を与える。捕捉およびエ
ラーマネージメント回路34が、画像デコーディングの開
始を同期するために、ビデオシンタックスパーサ40によ
り検出されるデコード・タイム・スタンプおよびプログ
ラムクロック基準（ＰＣＲ）を利用する。この回路は垂
直同期をセットし、全ビデオデコードおよび表示機能に
対して全体的な同期化を与える。
20はターミナル12を経てクロック信号を受信する。クロ
ック信号は、たとえば、輸送シンタックスパーサ32がタ
ーミナル10からの圧縮されたビットストリーム入力の輸
送パケットからタイミング情報およびビデオ情報を検索
できるように、タイミング情報を与える。捕捉およびエ
ラーマネージメント回路34が、画像デコーディングの開
始を同期するために、ビデオシンタックスパーサ40によ
り検出されるデコード・タイム・スタンプおよびプログ
ラムクロック基準（ＰＣＲ）を利用する。この回路は垂
直同期をセットし、全ビデオデコードおよび表示機能に
対して全体的な同期化を与える。
【００４１】ビデオ層はメモリマネージャー30により外
部ＤＲＡＭ22に構成された入力バッファ（ＦＩＦＯ）
に、バッファされる。ビデオシンタックスパーサ40はメ
モリマネージャー30を介してＤＲＡＭ ＦＩＦＯから圧
縮されたビデオデータ出力を受信し、ビデオ情報を記述
する係数から移動ベクトル情報を分離する。係数はハフ
マンデコーダ52、逆転量子化器54、および逆転分離正弦
変換（ＩＤＣＴ）プロセッサ56により処理される。
部ＤＲＡＭ22に構成された入力バッファ（ＦＩＦＯ）
に、バッファされる。ビデオシンタックスパーサ40はメ
モリマネージャー30を介してＤＲＡＭ ＦＩＦＯから圧
縮されたビデオデータ出力を受信し、ビデオ情報を記述
する係数から移動ベクトル情報を分離する。係数はハフ
マンデコーダ52、逆転量子化器54、および逆転分離正弦
変換（ＩＤＣＴ）プロセッサ56により処理される。
【００４２】移動ベクトルは現ビデオ・フレームを再構
成するために必要な、前にデコードされたビデオ・フレ
ームをアドレスするために回復され、使用される。特
に、移動ベクトルデコーダ42がビデオシンタックスパー
サ40から受信した移動ベクトルをデコードし、それらを
予想アドレス発生器44へと通過させる。予想アドレス発
生器は、検索するのに必要なアドレス情報をメモリマネ
ージャー30を介して与え、予想計算器46が現フレームブ
ロックを再構成するために必要な予想データを与えるこ
とができるように、必要なアンカーフレームデータ（す
なわちＩまたはＰフレーム）を与える。差分デコーダ48
は、圧縮が解かれたビデオデータを与えるために、予想
データとデコードされた係数データとを結合する。圧縮
が解かれたデータはメモリマネージャー30を介してＤＲ
ＡＭ22の適当なバッファ内に記憶される。
成するために必要な、前にデコードされたビデオ・フレ
ームをアドレスするために回復され、使用される。特
に、移動ベクトルデコーダ42がビデオシンタックスパー
サ40から受信した移動ベクトルをデコードし、それらを
予想アドレス発生器44へと通過させる。予想アドレス発
生器は、検索するのに必要なアドレス情報をメモリマネ
ージャー30を介して与え、予想計算器46が現フレームブ
ロックを再構成するために必要な予想データを与えるこ
とができるように、必要なアンカーフレームデータ（す
なわちＩまたはＰフレーム）を与える。差分デコーダ48
は、圧縮が解かれたビデオデータを与えるために、予想
データとデコードされた係数データとを結合する。圧縮
が解かれたデータはメモリマネージャー30を介してＤＲ
ＡＭ22の適当なバッファ内に記憶される。
【００４３】移動ベクトルデコーダ42、予想アドレス発
生器44、予想アドレス計算器46、差分デコーダ48、ハフ
マンデコーダ52、逆転量子化器54およびＩＤＣＴ56によ
り達成されるビデオ・デコンプレッション・プロセスは
従前のものであり、当業者であれば理解できよう。画素
データを内挿するために、予想計算器46により使用され
る特定のフィルタリング装置および方法は新規であり、
本発明の基本となるものである。予想計算器のユニーク
な概要は以下で詳説する。
生器44、予想アドレス計算器46、差分デコーダ48、ハフ
マンデコーダ52、逆転量子化器54およびＩＤＣＴ56によ
り達成されるビデオ・デコンプレッション・プロセスは
従前のものであり、当業者であれば理解できよう。画素
データを内挿するために、予想計算器46により使用され
る特定のフィルタリング装置および方法は新規であり、
本発明の基本となるものである。予想計算器のユニーク
な概要は以下で詳説する。
【００４４】メモリマネージャー30は外部ＤＲＡＭアド
レスおよびデータバス24、26における活動の予定を決
め、効率よくＤＲＡＭ22にアドレスする。メモリマネー
ジャーは、ＤＲＡＭ22の入力ＦＩＦＯ部分、ビデオシン
タックスパーサ40およびビデオ再構成回路36（並びに予
想計算器46および差分デコーダ48）のデータ移送条件が
すべて満たされることを保証する。ビデオ再構成回路36
は現画像を計算し、ビデオ出力ライン38における出力の
ために、垂直間隔テスト信号（ＶＩＴＩＳ）およびテス
トパターンデータ、密接なキャプションを挿入する。出
力表示がＰＣＲを表示タイムスタンプ（ＰＴＳ）に比較
することで、同期化される。ビデオ・フレームのデコー
ディングおよび表示がいつ開始されなければならないか
の決定がタイムスタンプ（ＤＴＳ）をＰＴＳに比較する
ことによりなされる。
レスおよびデータバス24、26における活動の予定を決
め、効率よくＤＲＡＭ22にアドレスする。メモリマネー
ジャーは、ＤＲＡＭ22の入力ＦＩＦＯ部分、ビデオシン
タックスパーサ40およびビデオ再構成回路36（並びに予
想計算器46および差分デコーダ48）のデータ移送条件が
すべて満たされることを保証する。ビデオ再構成回路36
は現画像を計算し、ビデオ出力ライン38における出力の
ために、垂直間隔テスト信号（ＶＩＴＩＳ）およびテス
トパターンデータ、密接なキャプションを挿入する。出
力表示がＰＣＲを表示タイムスタンプ（ＰＴＳ）に比較
することで、同期化される。ビデオ・フレームのデコー
ディングおよび表示がいつ開始されなければならないか
の決定がタイムスタンプ（ＤＴＳ）をＰＴＳに比較する
ことによりなされる。
【００４５】メモリマネージャーもまた、たとえば両方
向の予想フレーム（Ｂフレーム）を伴って、またはそれ
を伴わずにＴＳＣまたはＰＡＬのいずれかであり得るデ
コーディングモードに依存して、ＤＲＡＭ22のＦＩＦＯ
部分に対して可変な大きさを与える。ビデオバッファ制
御により、確かにＤＲＡＭ22により提供されるＦＩＦＯ
がオーバーフローすることもなく、アンダーフローする
こともない。バッファ制御はＰＣＲおよびＤＴＳを含む
システムタイミングパラメータの関数である。
向の予想フレーム（Ｂフレーム）を伴って、またはそれ
を伴わずにＴＳＣまたはＰＡＬのいずれかであり得るデ
コーディングモードに依存して、ＤＲＡＭ22のＦＩＦＯ
部分に対して可変な大きさを与える。ビデオバッファ制
御により、確かにＤＲＡＭ22により提供されるＦＩＦＯ
がオーバーフローすることもなく、アンダーフローする
こともない。バッファ制御はＰＣＲおよびＤＴＳを含む
システムタイミングパラメータの関数である。
【００４６】ＤＲＡＭ22は外部メモリとして図示され、
8メガビット（メガビットは220ビット）の実施のための
二つの、4メガビットまたは16メガビットの実施のため
の四つの4メガビットＤＲＡＭのような、複数のＤＲＡ
Ｍチップにより成る。将来の実施の際、そしてメモリ技
術の進歩によりＤＲＡＭ22がビデオ・デコンプレッショ
ン・プロセッサ内の内部メモリとして設けることができ
ることは分かるであろう。ＤＲＡＭのマップが、いろい
ろなデコードおよび出力ビデオバッファ並びに圧縮され
た入力ビデオビットストリーム用の環状ＦＩＦＯを与え
るために、描かれる。ＤＲＡＭはまた、テストパターン
バッファ、ＶＩＴＳバッファおよび密接な、見出しのつ
いた（captioning)表示再順序バッファを与えるため
に、並びにデコードされたビデオ・フレームを適切に表
示するために必要ないろいろな画像構成データを記憶す
るために使用され得る。ＤＲＡＭは、メモリマネージャ
ー30を介して再度初期化でき、ビデオ・フレームの大き
さ、ＰＡＬまたはＮＴＳＣビデオ、テストパターンの存
在、8または16Ｍビットメモリ形成、Ｂフレームが存在
するかどかのように変数が修正されたときに必要とされ
る種々のマップを与える。
8メガビット（メガビットは220ビット）の実施のための
二つの、4メガビットまたは16メガビットの実施のため
の四つの4メガビットＤＲＡＭのような、複数のＤＲＡ
Ｍチップにより成る。将来の実施の際、そしてメモリ技
術の進歩によりＤＲＡＭ22がビデオ・デコンプレッショ
ン・プロセッサ内の内部メモリとして設けることができ
ることは分かるであろう。ＤＲＡＭのマップが、いろい
ろなデコードおよび出力ビデオバッファ並びに圧縮され
た入力ビデオビットストリーム用の環状ＦＩＦＯを与え
るために、描かれる。ＤＲＡＭはまた、テストパターン
バッファ、ＶＩＴＳバッファおよび密接な、見出しのつ
いた（captioning)表示再順序バッファを与えるため
に、並びにデコードされたビデオ・フレームを適切に表
示するために必要ないろいろな画像構成データを記憶す
るために使用され得る。ＤＲＡＭは、メモリマネージャ
ー30を介して再度初期化でき、ビデオ・フレームの大き
さ、ＰＡＬまたはＮＴＳＣビデオ、テストパターンの存
在、8または16Ｍビットメモリ形成、Ｂフレームが存在
するかどかのように変数が修正されたときに必要とされ
る種々のマップを与える。
【００４７】メモリマネージャー30は、入力ＦＩＦＯ、
ビデオパーサおよびビデオ再構成回路のデータ移送条件
を含む、外部ＤＲＡＭバスにおける全ての活動の予定を
決める。メモリマネージャーもまた従前の方法で必要と
されるＤＲＡＭの再生(refresh)がローわれる。たとえ
ば、二つまたは四つの外部ＤＲＡＭの同じローが同時に
再生される。
ビデオパーサおよびビデオ再構成回路のデータ移送条件
を含む、外部ＤＲＡＭバスにおける全ての活動の予定を
決める。メモリマネージャーもまた従前の方法で必要と
されるＤＲＡＭの再生(refresh)がローわれる。たとえ
ば、二つまたは四つの外部ＤＲＡＭの同じローが同時に
再生される。
【００４８】圧縮されたビットストリームがビデオ・デ
コンプレッション・プロセッサ20のターミナル10に入力
されるとき、ビットストリームにより表されるビデオ・
フレームが一度に一つ再構成される。最初に、ビデオデ
ータの全フレームが受信され、ＤＲＡＭ22に記憶されな
ければならないだろう。後続のビデオ・フレームに対す
る情報は、（ＤＲＡＭ22に記憶された）先ロービデオ・
フレームから予想データに加えられたときに、結局は全
フレームの再構成となる、全ビデオ・フレームのサブセ
ットから成る。新たな各内画像（Ｉ）または予想画像
（Ｐ）ビデオ・フレームは、それが再構成されるとき、
圧縮されたビットストリームのデータにより表された後
続のフレームを再構成するために必要なアンカーフレー
ムとしての使用のために、そして、ビデオシーケンスの
適当な時間での表示のために、ＤＲＡＭ22に記憶され
る。各双方向予想フレーム（Ｂフレーム）は、それが再
構成されるとき、適当な時間での表示のために記録され
る。ここせ説明されるビデオ・デコンプレッション・プ
ロセッサは、ＤＲＡＭ22からアクセスされたデータの大
半（すなわち、約80％）が画素の矩形な「予想領域」に
おいて作られるという事実を利用する。図示の実施例に
おいて、各予想領域は高さが、9画素、幅が17画素であ
る。（8×16画素領域に代わり）この大きさの予想領域
の使用により、一つのローおよび一つのカラムが二つの
8×8画素ブロックのセットに加えられるので、副画素(s
ubpixel)の内挿が成し遂げられる。予想領域の高さ対幅
（9：17）の比は約0.53である。ＤＲＡＭ22にアドレス
するとき、必要なローの交差の数を最小にするために、
先ローフレームデータは、同じ幅に対する高さの比（た
とえば約0.50）をもつタイルに基づいてＤＲＡＭ22内に
記憶される。本発明にしたがって使用できるビデオ・フ
レーム内のタイルの割り当てが図2に示されている。
コンプレッション・プロセッサ20のターミナル10に入力
されるとき、ビットストリームにより表されるビデオ・
フレームが一度に一つ再構成される。最初に、ビデオデ
ータの全フレームが受信され、ＤＲＡＭ22に記憶されな
ければならないだろう。後続のビデオ・フレームに対す
る情報は、（ＤＲＡＭ22に記憶された）先ロービデオ・
フレームから予想データに加えられたときに、結局は全
フレームの再構成となる、全ビデオ・フレームのサブセ
ットから成る。新たな各内画像（Ｉ）または予想画像
（Ｐ）ビデオ・フレームは、それが再構成されるとき、
圧縮されたビットストリームのデータにより表された後
続のフレームを再構成するために必要なアンカーフレー
ムとしての使用のために、そして、ビデオシーケンスの
適当な時間での表示のために、ＤＲＡＭ22に記憶され
る。各双方向予想フレーム（Ｂフレーム）は、それが再
構成されるとき、適当な時間での表示のために記録され
る。ここせ説明されるビデオ・デコンプレッション・プ
ロセッサは、ＤＲＡＭ22からアクセスされたデータの大
半（すなわち、約80％）が画素の矩形な「予想領域」に
おいて作られるという事実を利用する。図示の実施例に
おいて、各予想領域は高さが、9画素、幅が17画素であ
る。（8×16画素領域に代わり）この大きさの予想領域
の使用により、一つのローおよび一つのカラムが二つの
8×8画素ブロックのセットに加えられるので、副画素(s
ubpixel)の内挿が成し遂げられる。予想領域の高さ対幅
（9：17）の比は約0.53である。ＤＲＡＭ22にアドレス
するとき、必要なローの交差の数を最小にするために、
先ローフレームデータは、同じ幅に対する高さの比（た
とえば約0.50）をもつタイルに基づいてＤＲＡＭ22内に
記憶される。本発明にしたがって使用できるビデオ・フ
レーム内のタイルの割り当てが図2に示されている。
【００４９】図2の例に示されているように、輝度ＮＴ
ＳＣビデオ・フレーム70が等しい大きさの165個の「タ
イル」に分割されている。各タイル72は四つのマクロブ
ロック（ＭＢ）のそれぞれに二つのスライスがあること
で、8個のマクロブロックを含む。165個のタイルは15個
のローの列に構成され、各ローは11個のタイルを含む。
各ローは二つのスライス（ｓｌｉｃｅ）を含み、各ビデ
オ・フレーム内に全部で30のスライスがある。各スライ
スは44個のマクロブロックを含む。165個のタイルがあ
るので、それぞれは8個のマクロブロックを含み、各Ｎ
ＴＳＣビデオ・フレームには1320個のマクロブロックが
ある。各輝度マクロブロックは8×8画素がある四つのブ
ロックを含み、各画素は8ビットのデータから成る。ビ
デオ・フレームは、ＤＲＡＭ22の一つのロー内に保持さ
れ得るデータ量を各タイルが含むように、分割される。
同じ基本原理を使用する他のテレビフォーマット（たと
えばＰＡＬまたはＳＥＣＡＭ）に対し多少異なる規格と
なることは分かるだろう。
ＳＣビデオ・フレーム70が等しい大きさの165個の「タ
イル」に分割されている。各タイル72は四つのマクロブ
ロック（ＭＢ）のそれぞれに二つのスライスがあること
で、8個のマクロブロックを含む。165個のタイルは15個
のローの列に構成され、各ローは11個のタイルを含む。
各ローは二つのスライス（ｓｌｉｃｅ）を含み、各ビデ
オ・フレーム内に全部で30のスライスがある。各スライ
スは44個のマクロブロックを含む。165個のタイルがあ
るので、それぞれは8個のマクロブロックを含み、各Ｎ
ＴＳＣビデオ・フレームには1320個のマクロブロックが
ある。各輝度マクロブロックは8×8画素がある四つのブ
ロックを含み、各画素は8ビットのデータから成る。ビ
デオ・フレームは、ＤＲＡＭ22の一つのロー内に保持さ
れ得るデータ量を各タイルが含むように、分割される。
同じ基本原理を使用する他のテレビフォーマット（たと
えばＰＡＬまたはＳＥＣＡＭ）に対し多少異なる規格と
なることは分かるだろう。
【００５０】図示の実施例において、ＤＲＡＭ22の各ロ
ーは、512の32ビットワード（総数16,384ビット）を保
持する。したがって、ビデオ・フレームの各タイル72も
また16,384ビットを含むことになる。各マクロブロック
が四つの8×8画素ブロックを含むので、マクロブロック
は、256の8ビット画素（マクロブロック当たり総数2,04
8ビット）から成る。各タイルはこのようなマクロブロ
ックを8個含む（総数16,384輝度ビット）。したがっ
て、図2に示された輝度ビデオ・フレームの各タイル72
はＤＲＡＭ22の一つのローにマップされる。
ーは、512の32ビットワード（総数16,384ビット）を保
持する。したがって、ビデオ・フレームの各タイル72も
また16,384ビットを含むことになる。各マクロブロック
が四つの8×8画素ブロックを含むので、マクロブロック
は、256の8ビット画素（マクロブロック当たり総数2,04
8ビット）から成る。各タイルはこのようなマクロブロ
ックを8個含む（総数16,384輝度ビット）。したがっ
て、図2に示された輝度ビデオ・フレームの各タイル72
はＤＲＡＭ22の一つのローにマップされる。
【００５１】図3はより詳細な一つの輝度タイルを示
す。図示のように、輝度タイルはビデオ・フレームの二
つの異なるスライスの部分から成る。四つのマクロブロ
ック（それぞれは四つの8×8輝度ブロックを含む）が各
スライス部分に設けられる。各ＤＲＡＭの位置に一つの
32ビットワードが記憶されるので、四つの8ビット輝度
画素（y）は図3の四つの画素ワード80により図示されて
いる各ＤＲＡＭの位置に記憶され得る。前述したよう
に、ＤＲＡＭの各ローに512カラムがあり、それぞれは1
6進のＲＡＭアドレス0-1ＦＦの一つによりアクセス可能
である。
す。図示のように、輝度タイルはビデオ・フレームの二
つの異なるスライスの部分から成る。四つのマクロブロ
ック（それぞれは四つの8×8輝度ブロックを含む）が各
スライス部分に設けられる。各ＤＲＡＭの位置に一つの
32ビットワードが記憶されるので、四つの8ビット輝度
画素（y）は図3の四つの画素ワード80により図示されて
いる各ＤＲＡＭの位置に記憶され得る。前述したよう
に、ＤＲＡＭの各ローに512カラムがあり、それぞれは1
6進のＲＡＭアドレス0-1ＦＦの一つによりアクセス可能
である。
【００５２】色データは、各ビデオ・フレームが輝度情
報と同程度の色情報の半分を含むことを除き、同様に扱
える。したがって、図4に図示されているように、各色
タイル82はビデオ・フレームの四つのスライスからの部
分を含み、各スライス部分は四つの色マクロブロックを
含む。色マクロブロックは輝度ブロックの半分の大きさ
であり、したがって、タイル当たり8個のブロックに代
わって、色タイルが16個のマクロブロックを含む。輝度
タイルのように、各色タイルはＤＲＡＭ22の一つのロー
にマップされる。好適な実施において、ＤＲＡＭ22は輝
度データおよび
報と同程度の色情報の半分を含むことを除き、同様に扱
える。したがって、図4に図示されているように、各色
タイル82はビデオ・フレームの四つのスライスからの部
分を含み、各スライス部分は四つの色マクロブロックを
含む。色マクロブロックは輝度ブロックの半分の大きさ
であり、したがって、タイル当たり8個のブロックに代
わって、色タイルが16個のマクロブロックを含む。輝度
タイルのように、各色タイルはＤＲＡＭ22の一つのロー
にマップされる。好適な実施において、ＤＲＡＭ22は輝
度データおよび
【００５３】色データを記憶するための別個の領域に分
割され、輝度部分の大きさのほぼ半分の彩度部分を有す
る。四つの画素ワード84により図示されているように、
色データはｃｂおよびｃｒの色要素を交互するように記
憶される。
割され、輝度部分の大きさのほぼ半分の彩度部分を有す
る。四つの画素ワード84により図示されているように、
色データはｃｂおよびｃｒの色要素を交互するように記
憶される。
【００５４】図5は、本発明にしたがって使用されるロ
ー当たり一つのタイルのマッピングが、ＤＲＡＭから予
想領域内の画素のグループを読むために、必要なメモリ
ローアドレス変化の数を減らすためにどのように使用さ
れるかを示す。（図2のビデオ・フレーム70の左上の角
から）四つの隣接したタイル74、75、77および79の部分
が図5に示されている。簡単化のために、タイル74の全
てが図5に示されているが、タイル75、77および79はそ
の一部のみが示されている。タイル74、75、77および79
の垂直交差点はＤＲＡＭ22の垂直「ページ(page)」境界
92にそっている。これらタイルの水平交差点はＤＲＡＭ
の水平「ページ」境界94にそっている。一つのタイルが
ＤＲＡＭ22の各ロー（すなわち「ページ」）に記憶され
るので、垂直または垂直ページ境界が交差する度ごとに
ＤＲＡＭの新しいローにアドレスする必要がある。
ー当たり一つのタイルのマッピングが、ＤＲＡＭから予
想領域内の画素のグループを読むために、必要なメモリ
ローアドレス変化の数を減らすためにどのように使用さ
れるかを示す。（図2のビデオ・フレーム70の左上の角
から）四つの隣接したタイル74、75、77および79の部分
が図5に示されている。簡単化のために、タイル74の全
てが図5に示されているが、タイル75、77および79はそ
の一部のみが示されている。タイル74、75、77および79
の垂直交差点はＤＲＡＭ22の垂直「ページ(page)」境界
92にそっている。これらタイルの水平交差点はＤＲＡＭ
の水平「ページ」境界94にそっている。一つのタイルが
ＤＲＡＭ22の各ロー（すなわち「ページ」）に記憶され
るので、垂直または垂直ページ境界が交差する度ごとに
ＤＲＡＭの新しいローにアドレスする必要がある。
【００５５】ＤＲＡＭ22内に記憶された先ローフレーム
の画素データから現フレームに対して画素データを予想
するために、先ローフレーム画素は現フレームにおいて
予想されるべき画素の各グループに対して予め決定され
た予想領域から読み出されるだろう。画素の各グループ
に対する予想領域は従前の方法で、圧縮されたビデオデ
ータで送られた移動ベクトルを使用して位置づけされ
る。最も悪い場合の予想領域90が図5に示されている。
予想領域90は、それが四つの異なるタイルからの画素を
カバーしているので、最も悪い場合を示している。この
予想領域がたとえばそこにある連続したローを走査する
ことにより読まれるならば、垂直ページ境界92を繰り返
して交差する必要があり、これにより、ＤＲＡＭの異な
るローにアクセスすることになる。これは、データがＤ
ＲＡＭから読まれる速度を非常に遅くする。
の画素データから現フレームに対して画素データを予想
するために、先ローフレーム画素は現フレームにおいて
予想されるべき画素の各グループに対して予め決定され
た予想領域から読み出されるだろう。画素の各グループ
に対する予想領域は従前の方法で、圧縮されたビデオデ
ータで送られた移動ベクトルを使用して位置づけされ
る。最も悪い場合の予想領域90が図5に示されている。
予想領域90は、それが四つの異なるタイルからの画素を
カバーしているので、最も悪い場合を示している。この
予想領域がたとえばそこにある連続したローを走査する
ことにより読まれるならば、垂直ページ境界92を繰り返
して交差する必要があり、これにより、ＤＲＡＭの異な
るローにアクセスすることになる。これは、データがＤ
ＲＡＭから読まれる速度を非常に遅くする。
【００５６】ここに図示の実施例において、予想領域90
が四つのローアドレス工程のみを要求する方法で走査さ
れ、すなわち新しいアドレスが、予想領域に含まれるタ
イル74、75、77および79のそれぞれに対して一度だけ要
求される。これを達成するために、各タイルからのデー
タの全てが次のタイルに進む前に読み取られる。図示の
特定の実施例は、予想領域90内にあるタイル74からデー
タの全てを検索するために、予想領域の左上角で始まる
ジグザク走査パターンを使用する。次に、ビデオ・フレ
ームのタイル75を含むＤＲＡＭ22のローは、そのタイル
から予想領域内のデータの全てが検索されるまで、走査
される。次に、タイル77に対応するＤＲＡＭのローはア
クセスされ、予想領域90内のタイル77にあるデータの全
てが検索される。最後に、タイル79を含むＤＲＡＭのロ
ーがアクセスされ、そのタイルに対する予想領域90内の
データの全てが検索される。したがって、ＤＲＡＭ内の
いろいろなローに繰り返してアクセスする代わりに、最
も悪い場合で、4回のＤＲＡＭのローアクセスが全予想
領域からデータを回復するために行う必要がある。図6
は、本発明に従った水平サブ画素フィルタのブロック図
である。図6のフィルタは、予想領域によって制限され
るDRAMからの画素を受ける。画素の水平方向内挿（hori
zontal interpolation）が、必要なハードウエアを低減
できる範囲まで適切な計算を行って与えられる。加えら
れた画素の数で割ることにより継続して平均するため、
隣接する画素同士を加算する加算器が設けられる（例え
ば、対角内挿の４個、及び水平方向又は垂直方向内挿の
２個）。実際のわり算は、図７に関係して以下で説明さ
れる打切り(truncation)回路150でなされが、加算器11
4、116、118、121及び148にバイアスが掛けられる。特
に、このわり算に先だって、各々の加算器の繰り上げ
（carry)入力が使用されて、その和にバイナリ「１」を
加える。次に、この和の最下位ビット（÷２）又は最下
位２ビット（÷４）が打ち切られてわり算を実行し、同
時に、ゼロに近づかないようにサブ画素結果を丸める。
この新規な繰り上げ入力の使用はハードウエアを保存
し、サブ画素のフィルタリングの処理速度を増加させ
る。
が四つのローアドレス工程のみを要求する方法で走査さ
れ、すなわち新しいアドレスが、予想領域に含まれるタ
イル74、75、77および79のそれぞれに対して一度だけ要
求される。これを達成するために、各タイルからのデー
タの全てが次のタイルに進む前に読み取られる。図示の
特定の実施例は、予想領域90内にあるタイル74からデー
タの全てを検索するために、予想領域の左上角で始まる
ジグザク走査パターンを使用する。次に、ビデオ・フレ
ームのタイル75を含むＤＲＡＭ22のローは、そのタイル
から予想領域内のデータの全てが検索されるまで、走査
される。次に、タイル77に対応するＤＲＡＭのローはア
クセスされ、予想領域90内のタイル77にあるデータの全
てが検索される。最後に、タイル79を含むＤＲＡＭのロ
ーがアクセスされ、そのタイルに対する予想領域90内の
データの全てが検索される。したがって、ＤＲＡＭ内の
いろいろなローに繰り返してアクセスする代わりに、最
も悪い場合で、4回のＤＲＡＭのローアクセスが全予想
領域からデータを回復するために行う必要がある。図6
は、本発明に従った水平サブ画素フィルタのブロック図
である。図6のフィルタは、予想領域によって制限され
るDRAMからの画素を受ける。画素の水平方向内挿（hori
zontal interpolation）が、必要なハードウエアを低減
できる範囲まで適切な計算を行って与えられる。加えら
れた画素の数で割ることにより継続して平均するため、
隣接する画素同士を加算する加算器が設けられる（例え
ば、対角内挿の４個、及び水平方向又は垂直方向内挿の
２個）。実際のわり算は、図７に関係して以下で説明さ
れる打切り(truncation)回路150でなされが、加算器11
4、116、118、121及び148にバイアスが掛けられる。特
に、このわり算に先だって、各々の加算器の繰り上げ
（carry)入力が使用されて、その和にバイナリ「１」を
加える。次に、この和の最下位ビット（÷２）又は最下
位２ビット（÷４）が打ち切られてわり算を実行し、同
時に、ゼロに近づかないようにサブ画素結果を丸める。
この新規な繰り上げ入力の使用はハードウエアを保存
し、サブ画素のフィルタリングの処理速度を増加させ
る。
【００５７】最悪の場合、予想の一画素のためのMPEG方
程式が、 p=((((a+b)+(c+d))//4)+(((e+f)+(g+h))//4))//2であ
り、 ここで、//は最も近い整数へ丸めるわり算であり、半整
数値がゼロから離れて丸められる。 この方程式は、 p=((((a+b)+(c+d)+2)>>2)+(((e+f)+(g+h)+2)>>2+1)>>1 のように書き換えられる。最後の方程式は、 p=((((a+b+1)+(c+d+1))>>2)+(((e+f+1)+(g+h+1))>>2)+
1)>>1 のように書き換えられる。
程式が、 p=((((a+b)+(c+d))//4)+(((e+f)+(g+h))//4))//2であ
り、 ここで、//は最も近い整数へ丸めるわり算であり、半整
数値がゼロから離れて丸められる。 この方程式は、 p=((((a+b)+(c+d)+2)>>2)+(((e+f)+(g+h)+2)>>2+1)>>1 のように書き換えられる。最後の方程式は、 p=((((a+b+1)+(c+d+1))>>2)+(((e+f+1)+(g+h+1))>>2)+
1)>>1 のように書き換えられる。
【００５８】図6のサブ画素フィルタは、上記の最後の
方程式を使用する。１を加算することは、１以上の数を
加算することよりも容易である。予想を計算するとき、
ゼロに近づかないように中間及び最後の結果を丸める必
要がある。典型的に、ゼロに近づかないように符号を付
した２のコンプリメント数（compliment number)を丸め
ることは、打ち切り（truncation）に従った条件的加算
に従った、行われるべき符号の確認を必要とする。しか
し、図6のフィルタでは、丸め演算は、最小数のハード
ウエア加算器を使用する構造となるように、平均／フィ
ルタリング演算と一緒になって、最小数のハードウエア
加算器を使用する構造を与える。平均される画素データ
が常に正であることから、負の数の丸めを制御するため
の必要性が除かれた。よって、正の中間結果のみが丸め
られるために必要である。上記のように、加算器（つま
り、加算器114、116、118、120及び148）の繰り上げ
は、上記の方程式によって必要とされるものの加算を行
うために使用される。
方程式を使用する。１を加算することは、１以上の数を
加算することよりも容易である。予想を計算するとき、
ゼロに近づかないように中間及び最後の結果を丸める必
要がある。典型的に、ゼロに近づかないように符号を付
した２のコンプリメント数（compliment number)を丸め
ることは、打ち切り（truncation）に従った条件的加算
に従った、行われるべき符号の確認を必要とする。しか
し、図6のフィルタでは、丸め演算は、最小数のハード
ウエア加算器を使用する構造となるように、平均／フィ
ルタリング演算と一緒になって、最小数のハードウエア
加算器を使用する構造を与える。平均される画素データ
が常に正であることから、負の数の丸めを制御するため
の必要性が除かれた。よって、正の中間結果のみが丸め
られるために必要である。上記のように、加算器（つま
り、加算器114、116、118、120及び148）の繰り上げ
は、上記の方程式によって必要とされるものの加算を行
うために使用される。
【００５９】図1のDRAM22からのデータが、図6の水平方
向サブ画素・フィルタの入力端子100へ、メモリ・マネ
ージャー30（mm_data）を介して丸められる。最も簡単
な場合（つまり、対象となるページブレークがなく、予
想領域が新しいワードの開始で開始するとき）におい
て、データは、一度に1個のワードで読まれる。各々の
ワードは4個の画素から成る。例えば、図4に示されるよ
うな4個の画素輝度ワード80が入力される。入力される
これらワードは、経路120及びマルチプレクサ132を介し
てmm_dataを受けるレジスタ134を介して一クロックサイ
クルだけ遅延される。この遅延されたワードは、次に、
シフタ及び画素セレクタ（回路）106へ入力される。シ
フタ及び画素セレクタ（回路）106は、端子100へ入力さ
れた現在のmm_dataからの最初の画素と共に遅延したmm_
data（mm_data１として参照される）から4個の画素を出
力する。好適実施例では、シフタ及び画素セレクタ回路
106のシフト関数は、図示のように左（つまり、「左シ
フト」）へシフトするようなバレル・シフタ（barrel s
hifter）によって与えられる。
向サブ画素・フィルタの入力端子100へ、メモリ・マネ
ージャー30（mm_data）を介して丸められる。最も簡単
な場合（つまり、対象となるページブレークがなく、予
想領域が新しいワードの開始で開始するとき）におい
て、データは、一度に1個のワードで読まれる。各々の
ワードは4個の画素から成る。例えば、図4に示されるよ
うな4個の画素輝度ワード80が入力される。入力される
これらワードは、経路120及びマルチプレクサ132を介し
てmm_dataを受けるレジスタ134を介して一クロックサイ
クルだけ遅延される。この遅延されたワードは、次に、
シフタ及び画素セレクタ（回路）106へ入力される。シ
フタ及び画素セレクタ（回路）106は、端子100へ入力さ
れた現在のmm_dataからの最初の画素と共に遅延したmm_
data（mm_data１として参照される）から4個の画素を出
力する。好適実施例では、シフタ及び画素セレクタ回路
106のシフト関数は、図示のように左（つまり、「左シ
フト」）へシフトするようなバレル・シフタ（barrel s
hifter）によって与えられる。
【００６０】予想領域が垂直ページブレークを囲い込む
ところで、継続するワードの各々の4個の画素が、シフ
タ及び画素セレクタ回路106のシフタ部分に順序よく記
憶される。シフタからのライン110及び112はそれぞれ同
一の画素を含む。この配列は、それらがシフタ及び画素
セレクタ106から加算器114、116、118及び120へと出力
されるときに、画素を再配列するために必要ないかなる
ものをも含む。
ところで、継続するワードの各々の4個の画素が、シフ
タ及び画素セレクタ回路106のシフタ部分に順序よく記
憶される。シフタからのライン110及び112はそれぞれ同
一の画素を含む。この配列は、それらがシフタ及び画素
セレクタ106から加算器114、116、118及び120へと出力
されるときに、画素を再配列するために必要ないかなる
ものをも含む。
【００６１】図6に示す例では、画素データの最初のワ
ードが、A1、A2、A3及びA4（mm_data）を含む。遅延さ
れたワードmm_data１がシフタに入力されると同時に、
次のワード（入力端子100を介して受ける）の最初の画
素「A5」がそこに入力される。前のワード（レジスタ13
4によって遅延された）からの4個の画素がシフタの最初
の4個のセルにロードされるが、左シフタ及び画素セレ
クタ106は、シフタの最後のセルに画素A5を記憶する。
よって、一度に5個の画素を継続的に処理することが可
能であり、予想領域からの最初のワードが入力された
後、各々のクロックサイクル中に、4個の内挿されたサ
ブ画素を与える。
ードが、A1、A2、A3及びA4（mm_data）を含む。遅延さ
れたワードmm_data１がシフタに入力されると同時に、
次のワード（入力端子100を介して受ける）の最初の画
素「A5」がそこに入力される。前のワード（レジスタ13
4によって遅延された）からの4個の画素がシフタの最初
の4個のセルにロードされるが、左シフタ及び画素セレ
クタ106は、シフタの最後のセルに画素A5を記憶する。
よって、一度に5個の画素を継続的に処理することが可
能であり、予想領域からの最初のワードが入力された
後、各々のクロックサイクル中に、4個の内挿されたサ
ブ画素を与える。
【００６２】左シフタ及び画素セレクタ106から与えら
れた画素を平均化するために必要な最初の工程は加算器
114−120によって実行される。図6に示すように、シフ
タ及び画素セレクタ106が画素A1-A5を含むと、加算器11
4が、符号122で示されるように、画素A1及びA2の和を計
算する。加算器116が、符号124で示されるように、画素
A2及びA3の和を計算する。加算器118が、符号126で示さ
れるように、画素A3及びA4の和を計算する。加算器120
が、符号128で示されるように、画素A4及びA5の和を計
算する。
れた画素を平均化するために必要な最初の工程は加算器
114−120によって実行される。図6に示すように、シフ
タ及び画素セレクタ106が画素A1-A5を含むと、加算器11
4が、符号122で示されるように、画素A1及びA2の和を計
算する。加算器116が、符号124で示されるように、画素
A2及びA3の和を計算する。加算器118が、符号126で示さ
れるように、画素A3及びA4の和を計算する。加算器120
が、符号128で示されるように、画素A4及びA5の和を計
算する。
【００６３】加算器114−120の各々は、従来技術で周知
のような繰り上げ入力（図示せず）を有する在来のデジ
タル加算器である。加算器に入力される画素の和に１を
加えるために、本発明は、各々の加算のためのそれを行
うことによる新規な繰り上げ入力の使用である。2個の
画素の平均化を完了するために、和の最下位ビットが
（繰り上げ入力がバイナリ「１」を加えるために使用さ
れた後に）打ち切られる。バイナリ「１」の加法後の打
ち切りは、ゼロに近づかないように平均を丸めるように
働く。この打ち切りは、図6の加算器114−120の後に直
接に実行されるか、又は、図7に関連して以下で説明さ
れるように、継続的に実行される。
のような繰り上げ入力（図示せず）を有する在来のデジ
タル加算器である。加算器に入力される画素の和に１を
加えるために、本発明は、各々の加算のためのそれを行
うことによる新規な繰り上げ入力の使用である。2個の
画素の平均化を完了するために、和の最下位ビットが
（繰り上げ入力がバイナリ「１」を加えるために使用さ
れた後に）打ち切られる。バイナリ「１」の加法後の打
ち切りは、ゼロに近づかないように平均を丸めるように
働く。この打ち切りは、図6の加算器114−120の後に直
接に実行されるか、又は、図7に関連して以下で説明さ
れるように、継続的に実行される。
【００６４】4つの継続的なサイクルを通した図6の水平
方向サブ画素フィルタの動作は、図8に示され、予想領
域にページブレークが全く無い場合である。図8に示す
とおり、予想領域160は、17画素幅X9画素高さである領
域に制限される。これは、水平方向及び垂直方向内挿の
ために加えられる付加的なロー及び付加的なカラムを有
する、2個の8X8ブロックと対応する部分である。通常、
予想領域160からの画素の読み取りは、予想領域の左上
の角（つまり、A1と共に）で開始する。画素は、次に、
水平方向に4個の画素のワードで読み取られる。ここ
で、図示のとおり、予想領域は、ワード境界の始まりで
開始し（つまり、予想領域内で遭遇される最初のワード
からの画素値の全部が妥当である）、全てのワードは、
左シフト及び画素セレクタ106に入力される。図8に示す
ように、最初のワードの読み取りは、画素A1、A2、A3及
びA4から成る。これら画素は、図示のとおり、時間t
1に、シフタ及び画素セレクタ106に入力される。時間t1
は、予想領域160からのデータの読み取りの開始後の一
サイクルである。前のサイクル（t0）中、最初のワード
（A1、A2、A3、A4）は、読み取られ、レジスタ134によ
って一サイクルだけ遅延される。よって、サイクルt1に
おいて、この最初のワードは、mm_data１としてシフタ
及び画素セレクタ106に与えられる。予想領域160から現
在読み取られているワードは、画素A5、A6、A7及びA8か
ら成るワードである。このワードは、現在のmm_dataか
ら成り、その最初の画素（つまり、A5）は、シフタ及び
画素セレクタ106の最下位ビットに入力される。加算器
は、次に、A1+A2、A2+A3、A3+A4及びA4+A5の平均を計算
する。これらの和は、打ち切り及び丸めの後、水平サブ
画素フィルタから出力される水平内挿されたサブ画素か
ら成る（打ち切りが水平サブ画素自身で実行されると仮
定する）。
方向サブ画素フィルタの動作は、図8に示され、予想領
域にページブレークが全く無い場合である。図8に示す
とおり、予想領域160は、17画素幅X9画素高さである領
域に制限される。これは、水平方向及び垂直方向内挿の
ために加えられる付加的なロー及び付加的なカラムを有
する、2個の8X8ブロックと対応する部分である。通常、
予想領域160からの画素の読み取りは、予想領域の左上
の角（つまり、A1と共に）で開始する。画素は、次に、
水平方向に4個の画素のワードで読み取られる。ここ
で、図示のとおり、予想領域は、ワード境界の始まりで
開始し（つまり、予想領域内で遭遇される最初のワード
からの画素値の全部が妥当である）、全てのワードは、
左シフト及び画素セレクタ106に入力される。図8に示す
ように、最初のワードの読み取りは、画素A1、A2、A3及
びA4から成る。これら画素は、図示のとおり、時間t
1に、シフタ及び画素セレクタ106に入力される。時間t1
は、予想領域160からのデータの読み取りの開始後の一
サイクルである。前のサイクル（t0）中、最初のワード
（A1、A2、A3、A4）は、読み取られ、レジスタ134によ
って一サイクルだけ遅延される。よって、サイクルt1に
おいて、この最初のワードは、mm_data１としてシフタ
及び画素セレクタ106に与えられる。予想領域160から現
在読み取られているワードは、画素A5、A6、A7及びA8か
ら成るワードである。このワードは、現在のmm_dataか
ら成り、その最初の画素（つまり、A5）は、シフタ及び
画素セレクタ106の最下位ビットに入力される。加算器
は、次に、A1+A2、A2+A3、A3+A4及びA4+A5の平均を計算
する。これらの和は、打ち切り及び丸めの後、水平サブ
画素フィルタから出力される水平内挿されたサブ画素か
ら成る（打ち切りが水平サブ画素自身で実行されると仮
定する）。
【００６５】時間t2において、mm_data1は、画素A5、
A6、A7及びA8から成る。mm_dataは、画素A9、A10、A11
及びA12から成る。この点で、mm_dataの画素A9のみが、
シフタ及び画素セレクタ106に入力される。加算器は、A
5+A6、A6+A7、A7+A8及びA8+A9の和を計算する。同様
に、サイクルt3中に、画素A9、A10、A11、A12及びA13が
水平方向に内挿される。サイクルt4中に、画素A13、
A14、A15、A16及びA17が水平方向に内挿される。この処
理は、予想領域内の画素全部が内挿されるまで続く。よ
り特定的に、最初のロー（A16−A17）の画素全部が内挿
された後、次のロー（B1−B17）の画素が内挿され、予
想領域全体が処理されるまで、C、D・・・Iの画素が内
挿される。
A6、A7及びA8から成る。mm_dataは、画素A9、A10、A11
及びA12から成る。この点で、mm_dataの画素A9のみが、
シフタ及び画素セレクタ106に入力される。加算器は、A
5+A6、A6+A7、A7+A8及びA8+A9の和を計算する。同様
に、サイクルt3中に、画素A9、A10、A11、A12及びA13が
水平方向に内挿される。サイクルt4中に、画素A13、
A14、A15、A16及びA17が水平方向に内挿される。この処
理は、予想領域内の画素全部が内挿されるまで続く。よ
り特定的に、最初のロー（A16−A17）の画素全部が内挿
された後、次のロー（B1−B17）の画素が内挿され、予
想領域全体が処理されるまで、C、D・・・Iの画素が内
挿される。
【００６６】図9及び10は、予想領域160が垂直ページブ
レーク162を囲い込むという一層複雑な場合を図示す
る。図5の説明に関連して、ページブレークから成る予
想領域が、一度に一ページで走査され、DRAM22にアドレ
スするときになされるローの変化の数を最小にする。よ
って、図9及び10では、画素A1−A3が読み取られ、次
に、画素B1−B3、C1−C3、・・・I1−I3が読み取られ
る。その後、画素A4−A17が読み取られ、次に、画素B4
−B17、C4−C17、・・・I4−I17が読み取られる。
レーク162を囲い込むという一層複雑な場合を図示す
る。図5の説明に関連して、ページブレークから成る予
想領域が、一度に一ページで走査され、DRAM22にアドレ
スするときになされるローの変化の数を最小にする。よ
って、図9及び10では、画素A1−A3が読み取られ、次
に、画素B1−B3、C1−C3、・・・I1−I3が読み取られ
る。その後、画素A4−A17が読み取られ、次に、画素B4
−B17、C4−C17、・・・I4−I17が読み取られる。
【００６７】図6の内挿フィルタは、ページブレークを
直ちに実行する画素データの9個のワードを記憶するた
めの9X32のレジスタファイル（例えば、２重ポートメモ
リ）を含む。図9及び10では、ページブレーク直前の最
後の3個の画素（例えば、A1、A2及びA3）のみが予想領
域内にある。しかし、ページブレーク・ストア130は、
ページブレークが予想領域の各々のローの4個の全ワー
ドによって実行される場合、9個の全ワードを収容する
のに十分大きくなくてはならない。マルチプレクサ132
は、ページブレーク（例えば、画素A4−A7）直後の画素
が現在処理されているか否かに従って、端子100からのm
m_dataか、又は、ページブレーク・ストア130からのペ
ージブレークを直ちに実行するデータのいずれかを選択
する。
直ちに実行する画素データの9個のワードを記憶するた
めの9X32のレジスタファイル（例えば、２重ポートメモ
リ）を含む。図9及び10では、ページブレーク直前の最
後の3個の画素（例えば、A1、A2及びA3）のみが予想領
域内にある。しかし、ページブレーク・ストア130は、
ページブレークが予想領域の各々のローの4個の全ワー
ドによって実行される場合、9個の全ワードを収容する
のに十分大きくなくてはならない。マルチプレクサ132
は、ページブレーク（例えば、画素A4−A7）直後の画素
が現在処理されているか否かに従って、端子100からのm
m_dataか、又は、ページブレーク・ストア130からのペ
ージブレークを直ちに実行するデータのいずれかを選択
する。
【００６８】図9及び10に示すように、サイクルt1中、
画素A1、A2及びA3は、ページブレーク162の右側からの
データが内挿されるときに連続して使用するため、ペー
ジブレーク・ストア130にロードされる。これは、画素A
1がA2と共に平均化でき、画素A2がA3と共に平均化でき
る。画素A3もまたA4と共に平均化できる。サイクルt
2中、画素B1、B2及びB3はページブレーク・ストア130に
記憶される。サイクルt3中、画素C1、C2及びC3は、ペー
ジブレーク・ストア130に記憶される。このページブレ
ークストアのロードは、画素I1、I2及びI3がロードされ
るときのサイクルt9までのページブレーク１６２の左に
関連する予想領域内の画素全部で続く。
画素A1、A2及びA3は、ページブレーク162の右側からの
データが内挿されるときに連続して使用するため、ペー
ジブレーク・ストア130にロードされる。これは、画素A
1がA2と共に平均化でき、画素A2がA3と共に平均化でき
る。画素A3もまたA4と共に平均化できる。サイクルt
2中、画素B1、B2及びB3はページブレーク・ストア130に
記憶される。サイクルt3中、画素C1、C2及びC3は、ペー
ジブレーク・ストア130に記憶される。このページブレ
ークストアのロードは、画素I1、I2及びI3がロードされ
るときのサイクルt9までのページブレーク１６２の左に
関連する予想領域内の画素全部で続く。
【００６９】ページブレーク162を実行する画素の全部
が一時的に記憶された後、ページブレークの右側への画
素の処理が開始できる。図10に示すサイクルt10におい
て、画素A1−A3がシフタ及び画素セレクタ106に入力さ
れる。より特定的に、画素A1、A2及びA3は、ページブレ
ークストア130から（マルチプレクサ132及びレジスタ13
4を介して）得られ、mm_data1として左シフト及び画素
セレクタ106に入力される。これら画素は、次に、加算
器114、116及び118に入力される。同時に、左シフト及
び画素セレクタ回路１０６が、図示のとおり、加算器11
8及び120への出力のための画素A4及びA5から成る現在の
mm_dataを受ける。よって、サイクルt10で画素A1が画素
A2と共に水平方向に平均化され、画素A2が画素A3と共に
水平方向に平均化され、画素A3が画素A4と共に水平方向
に平均化され、画素A4が画素A5と共に水平方向に平均化
される。
が一時的に記憶された後、ページブレークの右側への画
素の処理が開始できる。図10に示すサイクルt10におい
て、画素A1−A3がシフタ及び画素セレクタ106に入力さ
れる。より特定的に、画素A1、A2及びA3は、ページブレ
ークストア130から（マルチプレクサ132及びレジスタ13
4を介して）得られ、mm_data1として左シフト及び画素
セレクタ106に入力される。これら画素は、次に、加算
器114、116及び118に入力される。同時に、左シフト及
び画素セレクタ回路１０６が、図示のとおり、加算器11
8及び120への出力のための画素A4及びA5から成る現在の
mm_dataを受ける。よって、サイクルt10で画素A1が画素
A2と共に水平方向に平均化され、画素A2が画素A3と共に
水平方向に平均化され、画素A3が画素A4と共に水平方向
に平均化され、画素A4が画素A5と共に水平方向に平均化
される。
【００７０】サイクルt10で、画素A5、A6及びA7が、レ
ジスタ134を介してmm_data1として左シフト及び画素セ
レクタ回路106に入力される。これら画素は、レジスタ1
34で一クロックサイクルだけ遅延されるにすぎず、ペー
ジブレークの左からの画素A1、A2及びA3であったように
ページブレーク・ストア130から得られない。同時に、
現在のmm_dataの最初の2個の画素（つまり、画素A8及び
A9）が、シフタ160の最後のセルに入力される。これ
は、これら画素を水平方向に内挿できる。
ジスタ134を介してmm_data1として左シフト及び画素セ
レクタ回路106に入力される。これら画素は、レジスタ1
34で一クロックサイクルだけ遅延されるにすぎず、ペー
ジブレークの左からの画素A1、A2及びA3であったように
ページブレーク・ストア130から得られない。同時に、
現在のmm_dataの最初の2個の画素（つまり、画素A8及び
A9）が、シフタ160の最後のセルに入力される。これ
は、これら画素を水平方向に内挿できる。
【００７１】サイクルt12及びt13中、予想領域160の最
初のローの残りの画素「A」が水平に内挿される。その
後、予想領域の「B」、「C」、・・・及び「I」ローの
各々の残りの画素が、同様にして平均化される。
初のローの残りの画素「A」が水平に内挿される。その
後、予想領域の「B」、「C」、・・・及び「I」ローの
各々の残りの画素が、同様にして平均化される。
【００７２】各々のローが図6のフィルタによって水平
方向に内挿されるが、その内挿されたサブ画素は図7の
フィルタによって垂直方向に内挿される。水平方向サブ
画素データ（hsp_data）は、それが得られると同時に、
端子140を介して垂直内挿フィルタ145に入力される。水
平サブ画素データの一度の一つのローが、サブ画素デー
タの次に垂直に取って代わったワードと共にそのローの
各々のワードを平均化するのに使用するために4X36レジ
スタファイル（例えば、二重ポートメモリ）に記憶され
る。次のローからのワードが到着すると、水平方向サブ
画素ストア142から出力されレジスタ146を介して１クロ
ックサイクルだけ遅延された前の対応する部分のワード
（counterpart word）のサブ画素と共に加算器148（加
算器114、116、118及び120と同様の4個の別々の加算器
から成る）で平均化される。
方向に内挿されるが、その内挿されたサブ画素は図7の
フィルタによって垂直方向に内挿される。水平方向サブ
画素データ（hsp_data）は、それが得られると同時に、
端子140を介して垂直内挿フィルタ145に入力される。水
平サブ画素データの一度の一つのローが、サブ画素デー
タの次に垂直に取って代わったワードと共にそのローの
各々のワードを平均化するのに使用するために4X36レジ
スタファイル（例えば、二重ポートメモリ）に記憶され
る。次のローからのワードが到着すると、水平方向サブ
画素ストア142から出力されレジスタ146を介して１クロ
ックサイクルだけ遅延された前の対応する部分のワード
（counterpart word）のサブ画素と共に加算器148（加
算器114、116、118及び120と同様の4個の別々の加算器
から成る）で平均化される。
【００７３】マルチプレクサ144（セレクタとして使
用）が与えられ、予想領域内の垂直ページブレークが予
想領域の各々のローの丁度一つのワード（例えば、4個
又はそれ以下のサブ画素）によって実行されるという特
殊な場合を取り扱う。タイミングを考慮するため、ワー
ド（例えば、サブ画素A1+2、A2+3、A3+4、A4+5）は、す
ぐに続くワード（例えばサブ画素B1+2、B2+3、B3+4、B
4+5）がそれと平均化されるときに水平サブ画素ストア1
42に書き込まれない。最初のワードが、端子140及びマ
ルチプレクサ144を介してレジスタ146に直接に記憶され
て、水平方向サブ画素ストア142を通過せずに、加算器1
48のすぐに続くワードと共に次のクロックサイクルで加
えられる。マルチプレクサ144は、上述したような入力h
sp_dataからのサブ画素か、又は、水平方向サブ画素ス
トア142からのサブ画素かのいずれかを選択できる。選
択されたサブ画素は、加算器148への入力（vsp_m-dat
a）として与えられるときの次のクロックサイクルまで
レジスタ146に保持される。
用）が与えられ、予想領域内の垂直ページブレークが予
想領域の各々のローの丁度一つのワード（例えば、4個
又はそれ以下のサブ画素）によって実行されるという特
殊な場合を取り扱う。タイミングを考慮するため、ワー
ド（例えば、サブ画素A1+2、A2+3、A3+4、A4+5）は、す
ぐに続くワード（例えばサブ画素B1+2、B2+3、B3+4、B
4+5）がそれと平均化されるときに水平サブ画素ストア1
42に書き込まれない。最初のワードが、端子140及びマ
ルチプレクサ144を介してレジスタ146に直接に記憶され
て、水平方向サブ画素ストア142を通過せずに、加算器1
48のすぐに続くワードと共に次のクロックサイクルで加
えられる。マルチプレクサ144は、上述したような入力h
sp_dataからのサブ画素か、又は、水平方向サブ画素ス
トア142からのサブ画素かのいずれかを選択できる。選
択されたサブ画素は、加算器148への入力（vsp_m-dat
a）として与えられるときの次のクロックサイクルまで
レジスタ146に保持される。
【００７４】2個のサイクルにわたる垂直サブ画素フィ
ルタの動作が、図11に示される。この図は、2個の異な
る点（時間ta及びtb）における水平方向サブ画素ストア
１４２を示す。時間taにおいて、水平方向サブ画素スト
アは、予想領域のローの全体からのサブ画素と共にロー
ドされる。サブ画素Ａ1+2は、図示（例えば、図8の時間
t1）のとおり、画素A1及び画素A2を内挿することによっ
て導かれたサブ画素を表す。次のロー（Bロー）のワー
ドからの4個のサブ画素が生成されると、加算器148の前
のロー（Aロー）からの対応する部分のサブ画素と共に
平均化される。
ルタの動作が、図11に示される。この図は、2個の異な
る点（時間ta及びtb）における水平方向サブ画素ストア
１４２を示す。時間taにおいて、水平方向サブ画素スト
アは、予想領域のローの全体からのサブ画素と共にロー
ドされる。サブ画素Ａ1+2は、図示（例えば、図8の時間
t1）のとおり、画素A1及び画素A2を内挿することによっ
て導かれたサブ画素を表す。次のロー（Bロー）のワー
ドからの4個のサブ画素が生成されると、加算器148の前
のロー（Aロー）からの対応する部分のサブ画素と共に
平均化される。
【００７５】例えば、時間tbにおいて、Bサブ画素（B
1+2、B2+3、B3+4、B4+5）が、図6の水平内挿フィルタに
よって計算され、レジスタ136から図7の垂直内挿フィル
タの端子140へと出力される。これら4個のサブ画素は、
水平サブ画素ストア142へと直ちに入力され、そこで、
それらは、この点によってレジスタ146に一時的に書き
込まれるサブ画素A1+2、A2+3、A3+4及びA4+5を重複して
書き込む。サブ画素A1+2、A2+3、A3+4及びA4+5がレジス
タ146から加算器148のそれぞれの入力に入力されるが、
同時に、サブ画素B1+2、B2+3、B3+4及びB4+5は加算器14
8の関連する入力に直接に入力される。加算器148は、実
際には、4個の別々の加算器から成り、一度に生成され
るべき４個のサブ画素（１個のワード）の各々のための
ものである。
1+2、B2+3、B3+4、B4+5）が、図6の水平内挿フィルタに
よって計算され、レジスタ136から図7の垂直内挿フィル
タの端子140へと出力される。これら4個のサブ画素は、
水平サブ画素ストア142へと直ちに入力され、そこで、
それらは、この点によってレジスタ146に一時的に書き
込まれるサブ画素A1+2、A2+3、A3+4及びA4+5を重複して
書き込む。サブ画素A1+2、A2+3、A3+4及びA4+5がレジス
タ146から加算器148のそれぞれの入力に入力されるが、
同時に、サブ画素B1+2、B2+3、B3+4及びB4+5は加算器14
8の関連する入力に直接に入力される。加算器148は、実
際には、4個の別々の加算器から成り、一度に生成され
るべき４個のサブ画素（１個のワード）の各々のための
ものである。
【００７６】加算器148は、サブ画素A1+2及びB1+2、A
2+3及びB2+3、A3+4及びB3+4、及びA4+ 5及びB4+5の和を
生成する。これは、１個のワードの水平内挿されたA及
びBのサブ画素の合成垂直内挿である。次のサイクル
（図示せず）中、サブ画素（つまり、B5+6、B6+7、B7+8
及びB8+9）の次のワードは、端子140に到着し、それら
が加算器148により対応するAサブ画素（つまり、A5+6、
A6+7、A7+8及びA8+9）に加えられると同時に、水平サブ
画素ストア１４２のサブ画素の対応するワードを上書き
する。この処理は、Bサブ画素のワードの各々の処置と
同時に起こる垂直内挿と共に継続し、それは、B及びCの
サブ画素の平均を計算するときに続けて行おうとするた
めの水平方向サブ画素ストア142に書き込まれる。
2+3及びB2+3、A3+4及びB3+4、及びA4+ 5及びB4+5の和を
生成する。これは、１個のワードの水平内挿されたA及
びBのサブ画素の合成垂直内挿である。次のサイクル
（図示せず）中、サブ画素（つまり、B5+6、B6+7、B7+8
及びB8+9）の次のワードは、端子140に到着し、それら
が加算器148により対応するAサブ画素（つまり、A5+6、
A6+7、A7+8及びA8+9）に加えられると同時に、水平サブ
画素ストア１４２のサブ画素の対応するワードを上書き
する。この処理は、Bサブ画素のワードの各々の処置と
同時に起こる垂直内挿と共に継続し、それは、B及びCの
サブ画素の平均を計算するときに続けて行おうとするた
めの水平方向サブ画素ストア142に書き込まれる。
【００７７】同一の処理が、予想領域を通じて続けら
れ、データがDRAM22から読み取られると、そのデータで
行われる必要な平均及び関連する計算と共に連続的なワ
ードの群に水平方向及び垂直方向内挿を与える。図示の
実行では、水平方向及び垂直方向内挿が、最小限のハー
ドウエアを使用して達成される。例えば、水平サブ画素
ストアのみが、予想領域からのサブ画素の1個のローを
保持するために必要である。したがって、比較的小規模
の4X36レジスタファイルで経済的に実行できる。
れ、データがDRAM22から読み取られると、そのデータで
行われる必要な平均及び関連する計算と共に連続的なワ
ードの群に水平方向及び垂直方向内挿を与える。図示の
実行では、水平方向及び垂直方向内挿が、最小限のハー
ドウエアを使用して達成される。例えば、水平サブ画素
ストアのみが、予想領域からのサブ画素の1個のローを
保持するために必要である。したがって、比較的小規模
の4X36レジスタファイルで経済的に実行できる。
【００７８】図6及び7に図示するように実行するとき、
水平方向加算器114−120及び垂直方向加算器148から出
力される総和の打ち切りが、まだなされていない。よっ
て、各々のワードの4個の8ビットサブ画素が、まだ、加
算器114−120及び／又は148の繰り上げ入力によって加
算されるバイナリ「１」を運んでいる。サブ画素は、し
たがって、各々が9ビットの長さであり、水平方向又は
垂直方向内挿だけがなされたところの打ち切り前は、各
々のワードは、36ビットである。水平方向及び垂直方向
内挿の両方が与えられるところでは、各々のサブ画素は
10ビットであり、一ワードにつき40ビットである。その
後、ワードが在来の打ち切り回路150によって打ち切ら
れ、各々のサブ画素の１又は２個の最下位ビットを消去
する。次に、水平方向及び／又は垂方向に内挿された画
素データの32ビットのワードが、打ち切り回路150から
出力される。
水平方向加算器114−120及び垂直方向加算器148から出
力される総和の打ち切りが、まだなされていない。よっ
て、各々のワードの4個の8ビットサブ画素が、まだ、加
算器114−120及び／又は148の繰り上げ入力によって加
算されるバイナリ「１」を運んでいる。サブ画素は、し
たがって、各々が9ビットの長さであり、水平方向又は
垂直方向内挿だけがなされたところの打ち切り前は、各
々のワードは、36ビットである。水平方向及び垂直方向
内挿の両方が与えられるところでは、各々のサブ画素は
10ビットであり、一ワードにつき40ビットである。その
後、ワードが在来の打ち切り回路150によって打ち切ら
れ、各々のサブ画素の１又は２個の最下位ビットを消去
する。次に、水平方向及び／又は垂方向に内挿された画
素データの32ビットのワードが、打ち切り回路150から
出力される。
【００７９】双方向内挿が、双方向内挿フィルタ155を
使用して与えられる。I又はPフレームマクロブロック部
分（例えば、各々8X8サブ画素の2個のブロック）のため
の垂直方向内挿フィルタから出力されたサブ画素は、双
方向内挿フィルタのレジスタ152に入力され、加算器154
の対応するP又はIフレームからの対応する部分のサブ画
素と共に平均化される。合成アンカー（anchor）フレー
ムサブ画素データは、例えば、輝度又は色データ（両方
ではない）の全マクロブロックを収容するのに十分に大
きい64X32レジスタファイルから成る双方向データスト
ア156に記憶される。記憶された内挿アンカーフレーム
データは、DCII及び／又はMPEG-2の圧縮基準に従って、
特殊な二重プライム又は双方向モードの予想のいずれか
のために使用される。
使用して与えられる。I又はPフレームマクロブロック部
分（例えば、各々8X8サブ画素の2個のブロック）のため
の垂直方向内挿フィルタから出力されたサブ画素は、双
方向内挿フィルタのレジスタ152に入力され、加算器154
の対応するP又はIフレームからの対応する部分のサブ画
素と共に平均化される。合成アンカー（anchor）フレー
ムサブ画素データは、例えば、輝度又は色データ（両方
ではない）の全マクロブロックを収容するのに十分に大
きい64X32レジスタファイルから成る双方向データスト
ア156に記憶される。記憶された内挿アンカーフレーム
データは、DCII及び／又はMPEG-2の圧縮基準に従って、
特殊な二重プライム又は双方向モードの予想のいずれか
のために使用される。
【００８０】動作において、打ち切り回路150からの打
ち切りした垂直方向及び水平方向内挿サブ画素は、一度
に１個、加算器154の対応する部分のI及びPフレームサ
ブ画素の継続する平均化のためにレジスタ152に一時的
に記憶される。この一例においては、サブ画素の8X16ブ
ロックが、例えば、Iフレームから双方向データストア1
56に記憶される。必要なPフレームからのサブ画素デー
タの対応する部分の8X16ブロックがレジスタ152で入手
可能であるとき、Iフレームブロックが、双方向ストア1
56から読み出され、加算器154へと供給され、ここで、P
及びIの部分が平均化される。合成平均（vsp_bi_data）
は、Iデータ（bi_dout）が丁度読み取られたところと同
一の場所の双方向データ・ストア156に直ちに記憶され
る。この処理は、前の8X16ブロックの平均が双方向デー
タストア156に記憶されるが、一度にサブ画素の8X16ブ
ロック全部に対して続く。平均化されたI及びPサブ画素
は、次に、Bフレームを再構築するために必要な予想デ
ータとして双方向データストア156から読み取られる。
Ｂフレームが処理されない場合、水平及び／又は垂直に
内挿されたデータは、いかなるbi_doutデータをも加算
器154へと供給せずに、データストア156から読み出され
る。
ち切りした垂直方向及び水平方向内挿サブ画素は、一度
に１個、加算器154の対応する部分のI及びPフレームサ
ブ画素の継続する平均化のためにレジスタ152に一時的
に記憶される。この一例においては、サブ画素の8X16ブ
ロックが、例えば、Iフレームから双方向データストア1
56に記憶される。必要なPフレームからのサブ画素デー
タの対応する部分の8X16ブロックがレジスタ152で入手
可能であるとき、Iフレームブロックが、双方向ストア1
56から読み出され、加算器154へと供給され、ここで、P
及びIの部分が平均化される。合成平均（vsp_bi_data）
は、Iデータ（bi_dout）が丁度読み取られたところと同
一の場所の双方向データ・ストア156に直ちに記憶され
る。この処理は、前の8X16ブロックの平均が双方向デー
タストア156に記憶されるが、一度にサブ画素の8X16ブ
ロック全部に対して続く。平均化されたI及びPサブ画素
は、次に、Bフレームを再構築するために必要な予想デ
ータとして双方向データストア156から読み取られる。
Ｂフレームが処理されない場合、水平及び／又は垂直に
内挿されたデータは、いかなるbi_doutデータをも加算
器154へと供給せずに、データストア156から読み出され
る。
【００８１】色データが図6及び7のフィルタによって処
理されると、付加的な工程が、左シフト及び画素セレク
タ回路１０６によって実行されなければならない。特
に、cr及びcb画素が交錯するような色データを記憶する
ことが好適である。このような記憶は、それが再構成さ
れたビデオを遅延する時間であるときに、DRAMからの色
データの修正に最適である。しかし、色画素は予想計算
時に交錯し得ない。したがって、左シフト及び画素セレ
クタ106が色データを交錯させず、輝度データに使用さ
れる同一の水平サブ画素平均ハードウエア（図6）を通
過することができる。
理されると、付加的な工程が、左シフト及び画素セレク
タ回路１０６によって実行されなければならない。特
に、cr及びcb画素が交錯するような色データを記憶する
ことが好適である。このような記憶は、それが再構成さ
れたビデオを遅延する時間であるときに、DRAMからの色
データの修正に最適である。しかし、色画素は予想計算
時に交錯し得ない。したがって、左シフト及び画素セレ
クタ106が色データを交錯させず、輝度データに使用さ
れる同一の水平サブ画素平均ハードウエア（図6）を通
過することができる。
【００８２】本発明が、ビデオ・デコンプレッション・
プロセッサの画素の間で内挿するための方法及び装置を
提供することが理解できよう。内挿は、計算を適所で使
用して行われ、一度に両方を処理するための予想領域か
らの画素の全てを読み取るための必要性をなくす。画素
は、データが読み取られるときにそのデータで実行され
る必要な平均化及び関連する計算と共に、連続的なワー
ドの群として処理される。本発明の方法及び装置は、読
み込まれるべきデータの全部を待つというよりはむし
ろ、続けてデータを読み取り、フィルタすることであ
る。入手可能なクロックサイクルの全部が使用され、非
常に経済的な設計となる。
プロセッサの画素の間で内挿するための方法及び装置を
提供することが理解できよう。内挿は、計算を適所で使
用して行われ、一度に両方を処理するための予想領域か
らの画素の全てを読み取るための必要性をなくす。画素
は、データが読み取られるときにそのデータで実行され
る必要な平均化及び関連する計算と共に、連続的なワー
ドの群として処理される。本発明の方法及び装置は、読
み込まれるべきデータの全部を待つというよりはむし
ろ、続けてデータを読み取り、フィルタすることであ
る。入手可能なクロックサイクルの全部が使用され、非
常に経済的な設計となる。
【００８３】本発明を実行するために必要なメモリ量も
また、最小化される。鍵となる重要な点は、たとえば、
ページブレーク前の画素の最も右にあるカラムの写しを
維持するために、ページ・ブレーク・ストア130を使用
すること、および垂直方向内挿に必要な画素又はサブ画
素のその前のローの写しを維持するために水平方向サブ
画素ストア142を用意することである。また、（双方向
内挿を行うときに）一方の方向からの予想を保持し、そ
の後その内容を他の方向からの予想と共に平均化する双
方向データストア156を用意することも重要である。
また、最小化される。鍵となる重要な点は、たとえば、
ページブレーク前の画素の最も右にあるカラムの写しを
維持するために、ページ・ブレーク・ストア130を使用
すること、および垂直方向内挿に必要な画素又はサブ画
素のその前のローの写しを維持するために水平方向サブ
画素ストア142を用意することである。また、（双方向
内挿を行うときに）一方の方向からの予想を保持し、そ
の後その内容を他の方向からの予想と共に平均化する双
方向データストア156を用意することも重要である。
【００８４】本発明がその好適実施例に関連して説明さ
れたが、特許請求の範囲にあるような本発明の精神及び
範囲を逸脱することなく様々な変形物や変更物がなされ
ることは、当業者には理解できるであろう。
れたが、特許請求の範囲にあるような本発明の精神及び
範囲を逸脱することなく様々な変形物や変更物がなされ
ることは、当業者には理解できるであろう。
【図１】本発明に従ったビデオ・デコンプレッション・
プロセッサのブロック図である。
プロセッサのブロック図である。
【図２】一つの輝度ビデオ・フレームが本発明に従って
どのうよにページに分割されされるかを示す図解であ
る。
どのうよにページに分割されされるかを示す図解であ
る。
【図３】一つの輝度ページの図解である。
【図４】一つの色ページの図解である。
【図５】予想領域からのデータ読み取りがアクセスされ
るべき四つの異なるメモリローを必要とする、最も悪い
例の図解である。
るべき四つの異なるメモリローを必要とする、最も悪い
例の図解である。
【図６】本発明に従って水平方向内挿を与えるためのフ
ィルタのブロック図である。
ィルタのブロック図である。
【図７】本発明に従って垂直方向および双方向内挿を与
えるためのフィルタのブロック図である。
えるためのフィルタのブロック図である。
【図８】予想領域が垂直ページブレークを有さない場合
の、図6の水平サブ画素フィルタの動作の略示図であ
る。
の、図6の水平サブ画素フィルタの動作の略示図であ
る。
【図９】予想領域が垂直ページブレークを有さない場合
の、図6の水平サブ画素フィルタの動作の略示図であ
る。
の、図6の水平サブ画素フィルタの動作の略示図であ
る。
【図１０】予想領域が垂直ページブレークを有さない場
合の、図6の水平サブ画素フィルタの動作の略示図であ
る。
合の、図6の水平サブ画素フィルタの動作の略示図であ
る。
【図１１】図7の垂直サブ画素フィルタの動作の略示図
である。
である。
22 ＤＲＡＭ 24 アドレスライン 26 アドレスライン 30 メモリマネージャー 32 輸送シンタックスパーサ 34 捕捉およびエラー回路 36 ビデオ再構成回路 38 ビデオ出力 40 ビデオシンタックス 42 移動ベクトルデコーダ 44 予想アドレス発生器 46 予想計算器 48 差分デコーダ 50 Ｍバスコントローラ 52 ＤＣおよびＡＣ係数ハフマンデコーダ 54 逆量子化 56 ＩＤＣＴ 60 ＪＴＡＧコントローラ 80 画素 90 予想領域 100 入力端子 106 シフタ及び画素セレクタ（回路） 114、116、121、148 加算器 130 ページブレーク・ストア 132 マルチプレクサ 134 レジスタ 136 レジスタ
Claims (19)
- 【請求項１】 ビデオ・フレームのローに配列された多
重画素ワードに与えられる画素データを内挿するための
方法であって、（a） 内挿されるべき前記ワードの少
なくとも１個の第１のセットを前記ビデオ・フレームの
ローから選択する工程と、（b） 前記ローによって画
成された内挿方向に、前記セットの各々のワードに対し
て画素データを内挿する工程と、（c） ワードの前記
第１のセットに対した内挿された画素データをメモリに
一時的に記憶する工程と、（d） 内挿されるべき前記
ワードの少なくとも１個の次のセットを前記ビデオ・フ
レームの次の連続するローから選択する工程であって、
ワードの前記次のセットが、ワードの前記第１のセット
に隣接して位置し、前記次のセットのワードの各々が、
前記第１のセットに対応する部分のワードを有する、と
ころの工程と、（e） 前記内挿方向に前記次のセット
のワードに対して画素データを内挿する工程と、（f）
前記次のセットからの内挿されたワードの対応する部
分である、前記第１のセットのワードに対する内挿され
た画素データを前記メモリから読み取る工程と、（g）
前記メモリから読み取った内挿された画素データを、
前記次のセットからのその対応する部分の内挿された画
素データと共に、前者に代えて後者を前記メモリに記憶
する間、平均化する工程とから成る、方法。 - 【請求項２】 請求項１記載の方法であって、 前記次のセットの全てのワードが内挿され、平均化さ
れ、前記メモリに記憶されて、ワードの前記第１のセッ
トに対して内挿されたデータに取って代わるまで、前記
工程（e）、（f）及び（g）が、前記次のセットの連続
する前記ワードに対して実行される、ところの方法。 - 【請求項３】 請求項１又は２記載の方法であって、さ
らに内挿されるべきワードの次のセットを前記ビデオ・
フレームの次のローから選択する工程であって、ワード
の次のセットの各々が、その前のローで選択されたワー
ドのセットに隣接して位置され、連続するセットの各々
のワードの各々がその直前のセットに対応する部分のワ
ードを有する、ところの工程と、 現在の連続するセットのワードに対して画素データを前
記内挿方向に内挿する工程と、 前記現在の連続するセットからの内挿されたワードの対
応する部分である、直前のセットのワードに対して内挿
された画素データを前記メモリから読み取る工程と、 前記メモリから読み取った前記内挿された画素データ
を、前記現在の連続するセットからのその対応する部分
の内挿された画素データと共に、前者に代え、後者を前
記メモリに記憶する間、平均化する工程と、 前記ビデオ・フレームの所望の領域のワードのすべて
が、内挿され、平均化され、前記メモリを通じて循環さ
れるまで、連続するセットの各々の連続するワードに対
して、前の内挿する工程、読み取る工程及び平均化する
工程を実行する工程とから成る、方法。 - 【請求項４】 請求項３記載の方法であって、さらに 前記ビデオ・フレームの予測領域を画成する工程であっ
て、画素データがそこから内挿される、ところの工程
と、 前記予測領域が前記ビデオ・フレームが記憶されるフレ
ーム・ストアの一ページ以上からの画素データを取り囲
むかどうかを決定する工程と、 前記予測領域が前記フレームストアの１ページ以上から
の画素データを取り囲む場合、内挿されるべきワードの
前記第１のセット、次のセット及び連続するセットを選
択する工程であって、前記フレームストアの次のページ
からの画素データが内挿される前に、前記フレームスト
アの第１のページからの前記予測領域の画素データの全
部が内挿される、工程とから成る、方法。 - 【請求項５】 請求項４記載の方法であって、さらに前
記フレームストアの前に内挿されたページのページ境界
に隣接する画素データを別のメモリに一時的に記憶する
工程であって、前記ページ境界を横切らずに、前記フレ
ーム・ストアの前記ページ境界に隣接して存続する画素
データの内挿ができる、ところの工程から成る、方法。 - 【請求項６】 請求項５記載の方法であって、 画素データが少なくとも２個のアンカーフレームの予測
領域に対して内挿され、 さらに、前記アンカーフレームの一方に対して内挿され
た画素データを、前記アンカーフレームの他方の画素デ
ータを内挿する間、双方向データ・トアに一時的に記憶
する工程と、 前記双方向データ・ストアからの前記一時的に記憶され
た内挿された画素データを前記アンカーフレームの他方
に対して内挿された画素データと共に、後者が内挿され
るときに、平均化する工程と、 双方向（B）画像をデコードする際に続けて使用するた
めの前記双方向ストアに、平均化されたアンカーフレー
ムの内挿された画素データを書き込む工程とから成る、
方法。 - 【請求項７】 請求項６記載の方法であって、 前記平均化されたアンカーフレームの内挿された画素デ
ータが、前記双方向データ・ストアに、そこから読み取
られたアンカーフレームの内挿された画素データに代え
て、書き込まれる、ところの方法。 - 【請求項８】 請求項１から７のいずれか１に記載の方
法であって、 前記平均化された内挿された画素データを打ち切る工程
からさらに成る、方法。 - 【請求項９】 ビデオ移動評価プロセッサのためのサブ
画素内挿フィルタであって、 予想領域のロー内の、（Ｎ＋1）個の画素の第1のベクト
ルに含まれる隣接した画素を平均化することによりＮ個
のサブ画素の第1のセットを発生する手段と、 サブ画素の前記第1のセットを一時的に記憶する手段
と、 前記予想領域の次のローから（Ｎ＋1）個の画素の第1の
ベクトルに含まれる隣接した画素を平均化することによ
りＮ個のサブ画素の第2のセットを発生する手段であっ
て、前記次のローの第2のベクトルが、前記第1のローの
前記第1のベクトルに対応するものである、ところの手
段と、 記憶されたサブ画素の前記第1のセットからの各サブ画
素を、前記第2のセットの対応するサブ画素が発生され
るとき、前記第2のセットからの対応するサブ画素とと
もに平均化する手段であって、この平均化が、二次元に
おいて内挿される前記画素データを代表するサブ画素の
第3のセットを提供する、ところの手段とから成る、サ
ブ画素内挿フィルタ。 - 【請求項１０】 請求項９記載のサブ画素内挿フィルタ
であって、 第2のセットの画素が前記平均化手段によってその対応
する第1のセットのサブ画素とともに平均化されると同
時に、前記第2のセットからの各サブ画素を、前記第1の
セットからのその対応するサブ画素の代わりに前記記憶
手段に記憶する手段から更に成る、サブ画素内挿フィル
タ。 - 【請求項１１】 請求項９又は１０記載のサブ画素内挿
フィルタであって、前記予想領域が、内挿される画素が
記憶されるフレーム・ストアの一ページ以上からの画素
データを取り囲むときを判定する手段と、 前記予想領域内の次のローから内挿されるべき画素のベ
クトルを連続して選択するための、前記判定する手段に
応答する手段であって、前記フレーム・ストアの続くペ
ージからのデータが内挿される前に、前記フレーム・ス
トアの第1のページからの前記予想領域にある全てのデ
ータが内挿され、これにより、前記予想領域からの画素
の全てを内挿するときに横切るページ境界の数が最小化
される、ところの手段とからさらに成る、サブ画素内挿
フィルタ。 - 【請求項１２】 請求項１１記載のサブ画素内挿フィル
タであって、 前記フレーム・ストアの、前に内挿されたページのペー
ジ境界に隣接する画素データを一時的に記憶するための
手段であって、今内挿されるフレーム・ストアのページ
のページ境界と隣接して存在する画素データをページ境
界を横切ることなく、内挿できる、ところの手段からさ
らに成る、サブ画素内挿フィルタ。 - 【請求項１３】 請求項９から１２のうちのいずれか１
つに記載のサブ画素内挿フィルタであって、 当該サブ画素内挿フィルタが、双方向（Ｂ）フレームの
再構成をする際に続けて使用するための予想（Ｐ）画像
の予想領域から、及び内（Ｉ）画像の予想領域からの画
素データを内挿するためのものであって、・ 前記Ｉ又はＰ画像の一方の内挿された画素データを双方
向データ・ストアに一時的に記憶し、それを前記Ｉ及び
Ｐ画像の他方の内挿された画素データとともに、後者が
内挿される間、平均化する手段と、 平均化されたＩおよびＰの内挿された画素データを、前
記Ｂフレームをデコードする際に続いて使用するため
に、前記双方向データ・ストアに書き込む手段とからさ
らに成る、サブ画素内挿フィルタ。 - 【請求項１４】 請求項１３記載のサブ画素内挿フィル
タであって、 前記平均化されたＩおよびＰの内挿された画素データ
が、前記双方向データ・ストアに、そこから読まれた前
記ＩおよびＰの内挿されたデータの代わりに書き込まれ
る、ところのサブ画素内挿フィルタ。 - 【請求項１５】 ビデオ・デコンプレッション・プロセ
ッサのための水平方向画素内挿フィルタであって、 ビデオ予想フレームの予想領域からのＮ個の画素を各々
含む、連続したワードを受信するための入力であって、
前記連続するワードが、連続したクロックサイクルの間
受信される、ところの入力と、 画素データの前記連続したワードを一つのクロックサイ
クルだけ遅延するための手段と、 前記入力から受信した各連続したワードからの第１の画
素と、前記遅延手段からの直前のワードとを保持する手
段と、 前記ビデオ・デコンプレッション・プロセッサによる使
用のための水平方向に内挿されたサブ画素の連続したセ
ットを与えるために、各クロックサイクルで前記保持手
段に保持した隣接画素を受信し、平均化するために連結
された手段とから成る、水平方向画素内挿フィルタ。 - 【請求項１６】 請求項１５記載の水平方向内挿フィル
タにより与えられる水平方向に内挿されたサブ画素を垂
直方向に内挿するための垂直方向内挿フィルタであっ
て、 連続したクロックサイクルの間水平方向に内挿されたサ
ブ画素の前記連続したセットを受信するための入力と、 前記予想領域にある水平方向に内挿されたサブ画素の、
垂直方向に隣接する対応するセットとともに平均化する
ための、前記水平方向に内挿されたサブ画素の前記連続
したセットをバッファリングする手段と、 水平方向に内挿されたサブ画素の前記バッファされたセ
ットを、前記対応するセットとともに平均化する手段で
あって、前記ビデオ・デコンプレッション・プロセッサ
による使用のための、水平方向および垂直方向に内挿さ
れたサブ画素の連続したセットを与える、ところの手段
とから成る、垂直方向内挿フィルタ。 - 【請求項１７】 請求項１６記載の、（Ｉ）画像の予想
領域および（Ｐ）画像の予想領域から画素データを内挿
するために使用される水平方向及び垂直方向内挿フィル
タと組み合わせて使用するための双方向内挿フィルタで
あって、 双方向データ・ストアに、前記ＩおよびＰ画像の一方に
対する内挿された画素データを一時的に記憶し、前記Ｉ
およびＰ画像の他方に対する内挿された画素データとと
もに、その後者が前記水平方向及び垂直方向内挿フィル
タにより内挿される間、平均化する手段と、 平均化された前記ＩおよびＰの内挿された画素データ
を、Ｂフレームをデコードする際に続いて使用するため
に前記双方向データ・ストア内に書き込む手段とから成
る、双方向内挿フィルタ。 - 【請求項１８】 請求項１５から１７のいずれか１つに
記載の水平方向画素内挿フィルタであって、 前記平均化手段が、前記保持手段に連結された複数の加
算器から成り、各加算器は総計を与えるために前記保持
手段からの二つの隣接した画素を加算し、 各加算器はバイナリ「1」を前記総計に加えるための繰
り上げ入力を含み、 前記総計をその最下位ビットだけ打ち切り、ゼロに近づ
かないように丸められたサブ画素にする手段が設けられ
る、ところの水平方向画素内挿フィルタ。 - 【請求項１９】 請求項１５から１８のいずれか１つに
記載の水平方向画素内挿フィルタであって、 前記ビデオ予想フレームが、タイルのセットとしてRAM
に記憶され、各タイルが、画素データを含み、前記RAM
の１ページを占め、 前記内挿フィルタが、 垂直方向ページブレークの第１の側部に隣接する前記予
想領域からのワードのサブセットを記憶するメモリ手段
と、 前記垂直方向ページブレークの第２の側部に隣接する画
素が内挿されるとき、前記遅延手段から前記直前のワー
ドの入力を行うことに代えて、前記メモリ手段から前記
保持手段へワードを入力する手段とからさらに成る、水
平方向画素内挿フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/335,651 US5638128A (en) | 1994-11-08 | 1994-11-08 | Pixel interpolation filters for video decompression processor |
| US335651 | 1999-06-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237662A true JPH08237662A (ja) | 1996-09-13 |
Family
ID=23312700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7313761A Pending JPH08237662A (ja) | 1994-11-08 | 1995-11-08 | ビデオ・デコンプレッション・プロセッサのための画素内挿フィルタ |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5638128A (ja) |
| EP (2) | EP1313325B1 (ja) |
| JP (1) | JPH08237662A (ja) |
| KR (1) | KR100371834B1 (ja) |
| AU (1) | AU691043B2 (ja) |
| CA (1) | CA2160301C (ja) |
| DE (2) | DE69534408T8 (ja) |
| NO (1) | NO954463L (ja) |
| TW (1) | TW315570B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8416860B2 (en) | 2006-08-17 | 2013-04-09 | Fujitsu Semiconductor Limited | Deblocking filter, image encoder, and image decoder |
Families Citing this family (180)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3794505B2 (ja) * | 1995-03-22 | 2006-07-05 | ソニー株式会社 | 信号変換装置及び信号変換方法 |
| GB9512565D0 (en) * | 1995-06-21 | 1995-08-23 | Sgs Thomson Microelectronics | Video signal processor |
| KR0178746B1 (ko) * | 1995-12-13 | 1999-05-01 | 김광호 | 매크로블럭의 반픽셀처리장치 |
| US5768537A (en) * | 1996-02-22 | 1998-06-16 | International Business Machines Corporation | Scalable MPEG2 compliant video encoder |
| IT1285258B1 (it) * | 1996-02-26 | 1998-06-03 | Cselt Centro Studi Lab Telecom | Dispositivo di manipolazione di sequenze video compresse. |
| US6901153B1 (en) * | 1996-03-14 | 2005-05-31 | Ati Technologies Inc. | Hybrid software/hardware video decoder for personal computer |
| US5870310A (en) * | 1996-05-03 | 1999-02-09 | Lsi Logic Corporation | Method and apparatus for designing re-usable core interface shells |
| US6430533B1 (en) | 1996-05-03 | 2002-08-06 | Lsi Logic Corporation | Audio decoder core MPEG-1/MPEG-2/AC-3 functional algorithm partitioning and implementation |
| US6108633A (en) * | 1996-05-03 | 2000-08-22 | Lsi Logic Corporation | Audio decoder core constants ROM optimization |
| US5845249A (en) | 1996-05-03 | 1998-12-01 | Lsi Logic Corporation | Microarchitecture of audio core for an MPEG-2 and AC-3 decoder |
| US5818532A (en) * | 1996-05-03 | 1998-10-06 | Lsi Logic Corporation | Micro architecture of video core for MPEG-2 decoder |
| ES2545066T3 (es) | 1997-06-09 | 2015-09-08 | Hitachi, Ltd. | Medio de grabación de información de imágenes |
| US6574371B2 (en) | 1997-06-09 | 2003-06-03 | Hitachi, Ltd. | Image decoding method |
| US7801380B2 (en) | 1997-06-09 | 2010-09-21 | Hitachi, Ltd. | Recording medium having recorded thereon coded information using plus and/or minus rounding of images |
| US6289053B1 (en) * | 1997-07-31 | 2001-09-11 | Lsi Logic Corporation | Architecture for decoding MPEG compliant video bitstreams meeting 2-frame and letterboxing requirements |
| JP4215844B2 (ja) * | 1997-11-05 | 2009-01-28 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
| US6377713B1 (en) | 1999-01-27 | 2002-04-23 | General Instrument Corporation | Synchronous DRAM bandwidth optimization for display downsizing of an MPEG-2 image |
| EP1166566A2 (en) * | 1999-04-01 | 2002-01-02 | Ravisent Technologies, Inc. | Memory management method for high speed streaming data processing in a computer device |
| US6567557B1 (en) | 1999-12-10 | 2003-05-20 | Stmicroelectronics, Inc. | Method for preventing dual-step half-pixel motion compensation accumulation errors in prediction-rich MPEG-2 sequences |
| US6400764B1 (en) * | 1999-04-06 | 2002-06-04 | Koninklijke Philips Electronics N. V. | Motion estimation method featuring orthogonal-sum concurrent multi matching |
| US7168069B1 (en) | 2000-07-12 | 2007-01-23 | Stmicroelectronics, Inc. | Dynamic generation of multimedia code for image processing |
| US6859494B2 (en) | 2001-07-27 | 2005-02-22 | General Instrument Corporation | Methods and apparatus for sub-pixel motion estimation |
| US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
| WO2004064373A2 (en) * | 2003-01-09 | 2004-07-29 | The Regents Of The University Of California | Video encoding methods and devices |
| US20040196302A1 (en) * | 2003-03-04 | 2004-10-07 | Im Moon Hwan | Systems and methods for temporal subpixel rendering of image data |
| NO320114B1 (no) * | 2003-12-05 | 2005-10-24 | Tandberg Telecom As | Forbedret utregning av interpolerte pixelverdier |
| KR100605105B1 (ko) | 2004-05-28 | 2006-07-26 | 삼성전자주식회사 | 영상 보간 장치 |
| KR100607558B1 (ko) | 2004-08-16 | 2006-08-01 | 한국전자통신연구원 | 수정된 센트로이드 링케이지 방법을 이용한 영역기반위성영상 영역분할 시스템 |
| US7660354B2 (en) * | 2005-05-11 | 2010-02-09 | Fang Shi | Temporal error concealment for bi-directionally predicted frames |
| KR100706917B1 (ko) * | 2005-08-03 | 2007-04-12 | 엠텍비젼 주식회사 | 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체 |
| JP4987364B2 (ja) * | 2006-06-23 | 2012-07-25 | 株式会社東芝 | ラインメモリ実装装置とテレビジョン受信装置 |
| CN100463524C (zh) * | 2006-10-20 | 2009-02-18 | 西安交通大学 | 一种用于运动估计的vlsi装置及运动估计的方法 |
| US8553758B2 (en) * | 2007-03-02 | 2013-10-08 | Sony Corporation | Motion parameter engine for true motion |
| US8363728B2 (en) * | 2008-04-18 | 2013-01-29 | Sony Corporation | Block based codec friendly edge detection and transform selection |
| US9326004B2 (en) * | 2008-06-03 | 2016-04-26 | Broadcom Corporation | Reduced memory mode video decode |
| US8139883B2 (en) * | 2008-07-29 | 2012-03-20 | Sony Corporation | System and method for image and video encoding artifacts reduction and quality improvement |
| US20100067818A1 (en) * | 2008-09-15 | 2010-03-18 | Sony Corporation, A Japanese Corporation | System and method for high quality image and video upscaling |
| US9060174B2 (en) | 2010-12-28 | 2015-06-16 | Fish Dive, Inc. | Method and system for selectively breaking prediction in video coding |
| US9123278B2 (en) * | 2012-02-24 | 2015-09-01 | Apple Inc. | Performing inline chroma downsampling with reduced power consumption |
| WO2013173292A1 (en) | 2012-05-14 | 2013-11-21 | Motorola Mobility Llc | Scalable video coding with enhanced base layer |
| US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
| US9749627B2 (en) | 2013-04-08 | 2017-08-29 | Microsoft Technology Licensing, Llc | Control data for motion-constrained tile set |
| US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
| US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
| US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
| US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
| US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
| US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
| US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
| US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
| US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
| US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
| US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
| US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
| US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
| US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
| US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
| US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
| US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
| US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
| US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
| US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
| US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
| US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
| US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
| US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
| US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
| US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
| US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
| US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
| US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
| US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
| US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
| US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
| US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
| US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
| US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
| CN107408404B (zh) | 2015-02-06 | 2021-02-12 | 美光科技公司 | 用于存储器装置的设备及方法以作为程序指令的存储 |
| WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
| CN107408405B (zh) | 2015-02-06 | 2021-03-05 | 美光科技公司 | 用于并行写入到多个存储器装置位置的设备及方法 |
| US10522212B2 (en) | 2015-03-10 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
| US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
| US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
| US10365851B2 (en) | 2015-03-12 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for data movement |
| US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
| US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
| US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
| US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
| US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
| US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
| US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
| US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
| US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
| US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
| US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
| US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
| US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
| US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
| US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
| US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
| US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
| US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
| US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
| US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
| US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
| US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
| US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
| US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
| US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
| US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
| US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
| US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
| US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
| US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
| US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
| US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
| US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
| US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
| US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
| US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
| US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
| US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
| US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
| US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
| US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
| US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
| US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
| US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
| US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
| US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
| US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
| US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
| US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
| US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
| US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
| US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
| US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
| US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
| US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
| US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
| US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
| US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
| US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
| US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
| US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
| US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
| US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
| US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
| US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
| US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
| US10318317B2 (en) | 2017-05-12 | 2019-06-11 | Tenstorrent Inc. | Processing core with operation suppression based on contribution estimate |
| US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
| US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
| US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
| US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
| US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
| US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
| US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
| US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
| US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
| US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
| US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
| US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
| US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
| US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
| US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
| US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
| US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
| US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
| US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
| US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
| US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
| US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
| US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
| US12118056B2 (en) | 2019-05-03 | 2024-10-15 | Micron Technology, Inc. | Methods and apparatus for performing matrix transformations within a memory array |
| US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
| US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
| US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
| US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
| US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933766A (en) * | 1988-06-02 | 1990-06-12 | U.S. Philips Corporation | Interpolation filter and receiver provided with such an interpolation filter |
| US5091782A (en) * | 1990-04-09 | 1992-02-25 | General Instrument Corporation | Apparatus and method for adaptively compressing successive blocks of digital video |
| US5068724A (en) * | 1990-06-15 | 1991-11-26 | General Instrument Corporation | Adaptive motion compensation for digital television |
| US5093720A (en) * | 1990-08-20 | 1992-03-03 | General Instrument Corporation | Motion compensation for interlaced digital television signals |
| GB2248361B (en) * | 1990-09-28 | 1994-06-01 | Sony Broadcast & Communication | Motion dependent video signal processing |
| US5057916A (en) * | 1990-11-16 | 1991-10-15 | General Instrument Corporation | Method and apparatus for refreshing motion compensated sequential video images |
| CA2062200A1 (en) * | 1991-03-15 | 1992-09-16 | Stephen C. Purcell | Decompression processor for video applications |
| US5235419A (en) * | 1991-10-24 | 1993-08-10 | General Instrument Corporation | Adaptive motion compensation using a plurality of motion compensators |
| CA2096584A1 (en) * | 1992-05-28 | 1993-11-29 | Frank H. Liao | Variable length code decoder for video decompression operations |
| US5398079A (en) * | 1993-01-27 | 1995-03-14 | General Instrument Corporation | Half-pixel interpolation for a motion compensated digital video system |
-
1994
- 1994-11-08 US US08/335,651 patent/US5638128A/en not_active Expired - Lifetime
- 1994-12-27 TW TW083112205A patent/TW315570B/zh active
-
1995
- 1995-10-11 CA CA002160301A patent/CA2160301C/en not_active Expired - Lifetime
- 1995-10-18 DE DE69534408T patent/DE69534408T8/de active Active
- 1995-10-18 EP EP03001661A patent/EP1313325B1/en not_active Expired - Lifetime
- 1995-10-18 DE DE69532318T patent/DE69532318T2/de not_active Expired - Lifetime
- 1995-10-18 EP EP95116378A patent/EP0712249B1/en not_active Expired - Lifetime
- 1995-11-07 AU AU37705/95A patent/AU691043B2/en not_active Ceased
- 1995-11-07 KR KR1019950040020A patent/KR100371834B1/ko not_active IP Right Cessation
- 1995-11-07 NO NO954463A patent/NO954463L/no unknown
- 1995-11-08 JP JP7313761A patent/JPH08237662A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8416860B2 (en) | 2006-08-17 | 2013-04-09 | Fujitsu Semiconductor Limited | Deblocking filter, image encoder, and image decoder |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69534408T8 (de) | 2006-10-05 |
| DE69532318T2 (de) | 2004-10-21 |
| CA2160301A1 (en) | 1996-05-09 |
| EP1313325B1 (en) | 2005-08-24 |
| KR100371834B1 (ko) | 2003-05-09 |
| NO954463D0 (no) | 1995-11-07 |
| KR960020470A (ko) | 1996-06-17 |
| US5638128A (en) | 1997-06-10 |
| AU3770595A (en) | 1996-05-16 |
| EP0712249A3 (en) | 1999-06-23 |
| AU691043B2 (en) | 1998-05-07 |
| EP0712249B1 (en) | 2003-12-17 |
| CA2160301C (en) | 2001-12-18 |
| EP0712249A2 (en) | 1996-05-15 |
| EP1313325A3 (en) | 2003-05-28 |
| DE69534408T2 (de) | 2006-06-14 |
| NO954463L (no) | 1996-05-09 |
| DE69532318D1 (de) | 2004-01-29 |
| TW315570B (ja) | 1997-09-11 |
| DE69534408D1 (de) | 2005-09-29 |
| EP1313325A2 (en) | 2003-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371834B1 (ko) | 비디오신장프로세서용픽셀보간필터및픽셀보간방법 | |
| US5557332A (en) | Apparatus and method for reproducing a prediction-encoded video signal | |
| US6104416A (en) | Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| US6088047A (en) | Motion compensated digital video decoding with buffered picture storage memory map | |
| KR100380709B1 (ko) | 디지털비디오신장프로세서및디지털비디오신장프로세서의디램을매핑하기위한방법 | |
| US6389076B2 (en) | Pixel data storage system for use in half-pel interpolation | |
| US6215822B1 (en) | Motion compensated digital video decoding and buffer memory addressing therefor | |
| JPH08195960A (ja) | ビデオ・デコンプレッション・プロセッサにおいてｄｒａｍへの効果的なアドレスを行う方法および装置 | |
| US6028612A (en) | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| US5541658A (en) | Image coding-decoding apparatus with efficient memory access | |
| WO2000059219A1 (en) | Digital video decoding, buffering and frame-rate converting method and apparatus | |
| JPH08130745A (ja) | 復号化システム、復号化装置および復号化回路 | |
| KR100233764B1 (ko) | 비디오 신호 코더 | |
| EP0600510B1 (en) | Moving picture decoding device | |
| US6552749B1 (en) | Method and apparatus for video motion compensation, reduction and color formatting | |
| EP1147671B1 (en) | Method and apparatus for performing motion compensation in a texture mapping engine | |
| JPH08294115A (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| JPH0759096A (ja) | ビデオエンコーダ及びデコーダ | |
| JPH10178644A (ja) | 動画像復号装置 | |
| JP3120010B2 (ja) | 画像復号処理方法および画像復号装置 | |
| JP2863096B2 (ja) | 並列処理による画像復号装置 | |
| GB2400260A (en) | Video compression method and apparatus | |
| WO1999016252A1 (en) | Motion compensated digital video decoding with buffered picture storage memory map | |
| WO2000059218A1 (en) | Digital video decoding, buffering and frame-rate converting method and apparatus | |
| KR100264639B1 (ko) | 디지탈 영상의 온-스크린 표시를 위한 색 제어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050512 |