KR100706917B1 - 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체 - Google Patents

실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체 Download PDF

Info

Publication number
KR100706917B1
KR100706917B1 KR1020050071124A KR20050071124A KR100706917B1 KR 100706917 B1 KR100706917 B1 KR 100706917B1 KR 1020050071124 A KR1020050071124 A KR 1020050071124A KR 20050071124 A KR20050071124 A KR 20050071124A KR 100706917 B1 KR100706917 B1 KR 100706917B1
Authority
KR
South Korea
Prior art keywords
line
pixel
pixel values
frame buffer
interpolation
Prior art date
Application number
KR1020050071124A
Other languages
English (en)
Other versions
KR20070016454A (ko
Inventor
신진호
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050071124A priority Critical patent/KR100706917B1/ko
Publication of KR20070016454A publication Critical patent/KR20070016454A/ko
Application granted granted Critical
Publication of KR100706917B1 publication Critical patent/KR100706917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한 프로그램을 기록한 기록매체에 관한 것으로서, 프레임 버퍼에 저장된 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀-단, n, m은 자연수임-을 지정하는 라인포인터1 및 라인포인터2 신호를 상기 프레임 버퍼에 전송하여, 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 수신하고, 수신한 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 m번째 픽셀의 픽셀값을 생성한다. 본 발명에 따르면, 하드웨어적으로 메모리의 사용을 줄여, 하드웨어 구성을 단순화할 수 있다.
스케일링, 보간법, 라인 버퍼, 라인포인터, 픽셀

Description

실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한 프로그램을 기록한 기록매체{APPARATUS AND METHOD FOR SCALING IMAGE FOR REAL-TIME AND RECORD MEDIA RECORED PROGRAM FOR REALIZING THE SAME}
도 1은 일반적인 디스플레이 시스템을 나타낸 구조도,
도 2는 상기 도 1의 디스플레이 제어부가 보간시 사용하는 라인 버퍼를 설명하기 위한 구조도,
도 3은 본 발명에 따른 이미지 스케일링 장치의 신호 흐름을 개략적으로 설명하기 위한 일실시예 개략도,
도 4는 본 발명에 따른 실시간 이미지 스케일링 장치의 일실시예 구조도,
도 5는 본 발명에 따른 실시간 이미지 스케일링 방법을 설명하기 위한 일실시예 흐름도.
<도면의 주요부분에 대한 부호의 설명>
110 : 프레임 버퍼 120 : 디스플레이 제어부
130 : 디스플레이부 210, 220 : 라인 버퍼
230 : 보간기 410 : 메인클럭 발생기
420 : 라인포인터 전송기 430 : 픽셀값 수신기
본 발명은 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한 프로그램을 기록한 기록매체에 관한 것으로서, 보다 상세하게는 액정 표시 장치(liquid crystal display; 이하, 간단히 'LCD'라 함) 등의 디스플레이 시스템에 사용하기 위한, 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한 프로그램을 기록한 기록매체에 관한 것이다.
일반적으로, LCD 등의 디스플레이 장치에서는 입력되는 비디오 신호를 해상도에 맞추어 표시하기 위하여 라인/픽셀 더블링(line/pixel doubling) 또는 바이리니어 보간(bilinear interpolation) 등의 신호 처리를 수행하여 비디오 신호의 포맷을 변환한다.
이와 같은 비디오 신호의 포맷 변환을 위한 종래 기술로서, 대한민국 공개특허 제2004-78531호(비디오 스케일러)가 개시되어 있다.
상기 공개특허 제2004-78531호는, 비디오 신호를 수평 방향으로 확대 또는 축소하는 수평 스케일러(horizontal scaler)와, 이 수평 스케일러에서 처리된 비디오 신호를 저장하는 라인 메모리(line memory)와, 이 라인 메모리에 저장된 비디오 신호를 수직 방향으로 확대 또는 축소하여 디스플레이 장치로 출력하는 수직 스케 일러(vertical scaler)로 구성된다.
수평 스케일러에 입력되는 신호를 저장하기 위한 라인 메모리는 정적 기억 장치(static random access memory; 이하, 간단히 'SRAM'이라 함) 또는 동기식 동적 기억 장치(synchronous dynamic random access memory; 이하, 간단히 'SDRAM'이라 함) 등의 하드웨어로 구현될 수 있다.
그러나, 상기와 같은 종래기술은, SRAM이나 SDRAM의 사용으로 인해 메모리의 사이즈가 증가하게 되므로, 하드웨어 설계면에서 비효율적인 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 라인 버퍼를 사용하지 않고 라인포인터 신호를 이용하여 보간에 필요한 데이터를 실시간으로 제공함으로써, 메모리의 사용을 줄여 실시간으로 스케일러된 이미지를 출력하도록 하기 위한, 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한 프로그램을 기록한 기록매체를 제공하는데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따르면, 보간기를 구비하여, 프레임 버퍼로부터 입력되는 영상데이터의 라인을 보간법에 의해 스케일링하여 디스플레이부로 전송하기 위한, 실시간 이미지 스케일링 장치에 있어서, 상기 프레임 버퍼에 저장된 적어도 둘 이상의 라인의 임의의 순서의 픽셀을 지정하는 적어도 둘 이상의 라인포인터를 전송하기 위한 라인포인터 전송기; 및 상기 적어도 둘 이상의 라인포인터가 지정하는 해당 픽셀의 픽셀값을 각각 수신하여 상기 보간기에 전달하기 위한 픽셀값 수신기를 포함하는 실시간 이미지 스케일링 장치가 제공된다. 여기서, 상기 보간기는, 상기 픽셀값 수신기로부터 수신한 적어도 둘 이상의 픽셀값을 이용하여 보간법에 의해 해당 순서의 픽셀의 픽셀값을 생성하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따르면, 보간기를 구비하여, 프레임 버퍼로부터 입력되는 영상데이터의 라인을 보간법에 의해 2배 스케일링하여 디스플레이부로 전송하기 위한, 실시간 이미지 스케일링 장치에 있어서, 상기 프레임 버퍼에 저장된 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀-단, n, m은 자연수임-을 지정하는 라인포인터1 및 라인포인터2 신호를 상기 프레임 버퍼에 전송하기 위한 라인포인터 전송기; 및 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 각각 수신하여 상기 보간기에 전달하기 위한 픽셀값 수신기를 포함하는 실시간 이미지 스케일링 장치가 제공된다. 여기서, 상기 보간기는, 상기 픽셀값 수신기로부터 수신한 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) m번째 픽셀의 픽셀값을 생성하는 것을 특징으로 한다.
이때, 상기 라인포인터 전송기가 메인클럭의 라이징 에지에서 가리키는 주소값을 순차적으로 증가하여, 상기 프레임 버퍼가 저장하는 영상데이터 라인의 모든 픽셀을 지정하는 라인포인터를 전송할 수 있도록, 상기 메인클럭을 발생하기 위한 메인클럭 발생기가 더 포함될 수도 있다.
한편, 본 발명의 다른 실시예에 따르면, 프레임 버퍼로부터 입력되는 영상데이터의 라인을 보간법에 의해 2배 스케일링하여 디스플레이부로 전송하기 위한, 실시간 이미지 스케일링 방법에 있어서, 상기 프레임 버퍼에 저장된 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀-단, n, m은 자연수임-을 지정하는 라인포인터1 및 라인포인터2 신호를 상기 프레임 버퍼에 전송하는 단계(a); 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 수신하는 단계(b); 및 수신한 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 m번째 픽셀의 픽셀값을 생성하는 단계(c)를 포함하는 실시간 이미지 스케일링 방법이 제공된다. 이때, (2n-1) 라인 및 (2n+1) 라인의 모든 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 모든 픽셀의 픽셀값을 생성할 수 있도록, 상기 단계(a) 내지 상기 단계(c)를 반복하여 수행하는 단계(d)를 더 포함될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 실시간 이미지 스케일링 방법을 수행할 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 디지털 처리 장치에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서, 프레임 버퍼에 저장된 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀-단, n, m은 자연수임-을 지정하는 라인포인터1 및 라인포인터2 신호를 상기 프레임 버퍼에 전송하는 단계(a); 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 수신하는 단계(b); 및 수신한 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 m번째 픽셀의 픽셀값을 생성하는 단계(c)를 수 행하는 것을 특징으로 하는 기록매체가 제공된다. 이때, (2n-1) 라인 및 (2n+1) 라인의 모든 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 모든 픽셀의 픽셀값을 생성할 수 있도록, 상기 단계(a) 내지 상기 단계(c)를 반복하여 수행하는 단계(d)를 더 수행하는 것을 특징으로 한다.
상기와 같은 본 발명의 설명에 앞서, 종래의 기술에 관하여 더욱 상세히 설명하고자 한다.
도 1은 일반적인 디스플레이 시스템을 나타낸 구조도이다.
도면에 도시된 바와 같이, 디스플레이 시스템은, 프레임 버퍼(frame buffer)(110), 디스플레이 제어부(display controller)(120) 및 디스플레이부(display device)(130)로 구성된다.
이와 같은 시스템, 상기 프레임 버퍼(110)에 저장된 이미지 데이터를 상기 디스플레이 제어부(120)가 보간법(interpolation)에 의해 스케일링(scaling) 등을 수행하여, 상기 디스플레이부(130)가 이미지를 출력하게 된다(보간법이란, 실변수 x의 함수 f(x)의 모양은 미지이나, 어떤 간격(등간격 또는 부등간격)을 가지는 2개 이상인 변수의 값 xi(i＝1,2,…,n)에 대한 함수값 f(xi)가 알려져 있을 경우, 그 사이의 임의의 x에 대한 함수값을 추정하는 것임).
도 2는 상기 도 1의 디스플레이 제어부가 보간시 사용하는 라인 버퍼(line buffer)를 설명하기 위한 구조도이다.
우선, 각 라인(1st~5th Line)은, 각각 상기 디스플레이부(130)에 보여지는 첫번째~다섯번째 라인의 픽셀 데이터값을 설명하기 위한 것이다.
상기 프레임 버퍼(110)는 상기 디스플레이부(130)의 해상도에 해당하는 모든 라인을 저장하고 있는데, 메모리의 사용을 줄이기 위하여 2배의 스케일링 기법을 사용하는 경우 1/2의 데이터를 저장하게 된다. 예를 들어, 해상도가 100×200인 디스플레이부(130)에 디스플레이하기 위해서는 200 라인이 필요하다. 이 경우, 2배의 스케일러를 사용하게 되면, 상기 프레임 버퍼(110)는 100 라인만을 저장하면 된다.
따라서, 제1라인 버퍼(210)가 저장하는 1, 3, 5, ... 라인의 데이터는 상기 프레임 버퍼(110)에서 수신한 것이고, 상기 제2라인 버퍼(220)가 저장하는 2, 4, ... 라인의 데이터는 보간기(230)의 보간을 통하여 생성된 데이터이다.
상기 보간기(230)가 두 번째 라인(2nd Line)의 데이터를 생성하기 위하여, 첫 번째 라인(1st Line) 및 세 번째 라인(3rd Line)의 데이터를 상기 라인 버퍼(210)가 저장하여야 하며, 상기 보간기(230)가 네 번째 라인(4th Line)의 데이터를 생성하기 위하여, 세 번째 라인(3rd Line) 및 다섯 번째 라인(5th Line)의 데이터를 상기 라인 버퍼(210)가 저장하여야 한다. 즉, 원하는 해상도를 만족하기 위하여, 전체 라인의 1/2의 라인 데이터만을 저장하고 있는 상기 프레임 버퍼(110)의 데이터를 참조하여 상기 디스플레이 제어부(120)의 상기 보간기(230)가 나머지 1/2 라인의 데이터를 생성하여 상기 디스플레이부(130)에 전송하게 된다.
그러나, 이러한 라인 버퍼의 사용은 메모리 사용에 부담을 주며, 하드웨어(칩)의 크기에도 영향을 미친다. 따라서, 본 발명은 라인 버퍼의 사용을 없애고 실시간으로 보간을 수행하는 방법을 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 우선 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3은 본 발명에 따른 이미지 스케일링 장치의 신호 흐름을 개략적으로 설명하기 위한 일실시예 개략도이다.
도 3에서, 'Line Pointer1(본 발명의 설명에서, '라인포인터1'이라 함)은 상기 프레임 버퍼(110)의 데이터가 저장되어 있는 주소를 가리키는 값으로, 'L.P1'과 동일하다. 또한, 'Line Pointer2(본 발명의 설명에서, '라인포인터 2'라 함)은 상기 프레임 버퍼(110)의 데이터가 저장되어 있는 주소를 가리키는 값으로, 'L.P2'와 동일하다.
한편, 상기 도 3에서 'Data1' 및'Data2'는 각각 라인포인터1 및 라인포인터2에 의해 지정된 주소의 데이터값인 픽셀값을 의미하며, 'Data1[L.P1]' 및'Data2[L.P2]'는 각각 라인포인터1 및 라인포인터2에 의해 도출된 데이터값인 픽셀값을 의미하는 것으로, 이는 각각 'Data1' 및 'Data2'와 동일하다.
도면에 도시된 바와 같이, 본 발명의 이미지 출력은, 상기 디스플레이 제어부(120)가 라인 버퍼를 사용하는 대신, 상기 보간기(230)에 제공하는 데이터를 상기 프레임 버퍼(110)로부터 라인포인터 신호를 이용하여 보간에 필요한 데이터를 실시간으로 받는 것을 특징으로 한다.
상기 프레임 버퍼(110)는 수신되는 이미지 데이터의 한 프레임 데이터를 저장하는 기능을 담당하며, 상기 디스플레이 제어부(120)는 보간법에 의해 상기 프레임 버퍼(110)로부터 입력되는 이미지 데이터를 스케일링(scaling)하여, 상기 디스플레이부(130)가 이미지를 출력하도록 한다. 즉, 위의 예의 신호를 예를 들어 설명하면, 첫번째 라인의 'Data1' 값과 두번째 라인의 'Data2' 값을 보간 기법을 사용하여 보간된 두번째 라인의 데이터값을 만들기 위한 것이다.
본 발명은 순차적으로 데이터를 받아서 라인메모리에 저장하는 방식 대신, 첫번째 라인을 받아서 메모리 저장 없이 디스플레이부(130)로 데이터를 넘겨주고 두번째 라인의 데이터를 디스플레이 장치에 보내게 될 경우 프레임 버퍼의 첫번째 라인의 첫 픽셀을 가리키는 라인포인터1 신호를 보내, 원하는 값인 첫번째 라인의 첫픽셀값인 'Data1'의 값을 받고, 세번째 라인의 첫픽셀을 가리키는 라인포인터2 신호를 보내서 원하는 값인 세번째 라인의 첫픽셀값인 'Data2'의 값을 받아, 보간을 통하여 두번째 라인의 첫번째 픽셀값을 상기 디스플레이부(130)에 보낼 수 있다.
도 4는 본 발명에 따른 실시간 이미지 스케일링 장치의 일실시예 구조도로서, 상기 디스플레이 제어부(120)에 구비되는 것이다. 상기 디스플레이 제어부 (120)는 본 발명의 이미지 출력 장치 이외에 상기 디스플레이부(130)가 이미지를 디스플레이하도록 다양한 제어를 수행하는 것으로, 본 발명의 설명에서는 그 편의를 위하여 다른 제어 모듈의 도시는 생략하는 것으로 하겠다.
도면에 도시된 바와 같이, 본 발명의 스케일링 장치는, 메인클럭 발생기(410), 라인포인터 전송기(420) 및 픽셀값 수신기(430)와 상기 보간기(230)를 포함하여 구성되며, 상기 프레임 버퍼(110)와 상기 디스플레이부(130)와 연동될 수 있다.
상기 메인클럭 발생기(420)는 메인클럭을 발생하여, 상기 라인포인터 전송기(430)에 메인클럭을 제공하는 기능을 담당한다.
상기 라인포인터 전송기(420)는 상기 프레임 버퍼(110)에 저장된 첫번째 라인의 픽셀과 세번째 라인의 픽셀을 지정하여 해당 픽셀의 픽셀값을 가져오기 위하여 라인포인터1 및 라인포인터2를 전송하는 기능을 담당한다. 상기 라인포인터1 및 라인포인터2는 상기 프레임 버퍼(110)에 저장된 첫번째 라인의 픽셀과 세번째 라인의 픽셀을 지정하는 기능을 담당한다.
상기 픽셀값 수신기(430)는 상기 라인포인터1 및 라인포인터2에 의해 지정된 픽셀의 픽셀값을 수신하여 상기 보간기(230)에 전달하는 기능을 담당한다. 상기 보간기(230)는 두개의 라인포인터 신호인 라인포인터1 및 라인포인터2를 통해 가져온 첫번째 라인의 픽셀값과 세번째 라인의 픽셀값을 보간하여 두번째 라인의 픽셀값을 생성하는 기능을 담당하게 된다.
이후, 상기 메인클럭 발생기(410)에서 제공되는 메인클럭의 라이징 에지 (rising edge)에서 가리키는 주소의 값을 하나씩 증가하여, 라인포인터1은 첫번째 라인의 그 다음 픽셀을 지정하고, 라인포인터2는 세번째 라인의 그 다음 픽셀을 지정하여, 상기 픽셀값 수신기(430)가 해당 픽셀의 픽셀값을 수신하고 상기 보간기(230)에 이를 제공하게 된다.
이와 같이, 본 발명의 스케일링 장치는, 상기 프레임 버퍼(110)에서 저장하고 있는 첫번째 및 세번째 라인에 대한 스케일링이 종료되면, 즉, 상기 보간기(230)가 두번째 라인의 생성을 완료하여 상기 디스플레이부(130)에 전송하면, 네번째 라인을 생성하기 시작한다.
이때, 상기 라인포인터 전송기(420)는 상기 프레임 버퍼(110)에 저장된 세번째 및 다섯번째 라인의 처음 픽셀을 지정하는 라인포인터1 및 라인포인터2를 전송하게 된다.
상기 설명에서는, 설명의 편의를 위하여 첫번째 라인 및 세번째 라인의 픽셀값을 보간하여 두번째 라인의 픽셀값을 생성하는 것에 대하여 서술하였으나, 일반적으로 (2n-1) 라인과 (2n+1)(n은 자연수임, 이하 동일함) 라인의 픽셀값을 보간하여 (2n) 라인의 픽셀값을 생성하는 것임은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 자명하다 할 수 있다.
도 5는 본 발명에 따른 실시간 이미지 스케일링 방법을 설명하기 위한 일실시예 흐름도이다.
도면에 도시된 바와 같이, 본 발명의 스케일링 방법은, (2n-1) 라인 및 (2n+1) 라인을 보간해 (2n) 라인을 생성하고, 이를 상기 디스플레이부(130)에 전송 하여 이미지를 디스플레이하도록 한다.
우선, 상기 라인포인터 전송기(420)가 상기 프레임 버퍼(110)에 (2n-1) 라인과 (2n+1) 라인의 m번째 픽셀을 각각 지정하는 라인포인터1 및 라인포인터2를 전송하면(S500), 상기 프레임 버퍼(110)는 해당 픽셀의 픽셀값을 상기 픽셀값 수신기(430)에 전송하며, 따라서 상기 픽셀값 수신기(430)는 해당 픽셀의 픽셀값을 수신할 수 있다(S502).
이후, 상기 보간기(230)는 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀값을 보간하여 (2n) 라인의 m번째 픽셀값을 생성할 수 있으며(S504), 이러한 동작을 (2n-1) 라인 및 (2n+1) 라인의 모든 픽셀에 대하여 수행한다(S506, S508).
이와 같은 동작을 수행하여 (2n) 라인의 모든 픽셀값을 생성한 후에는, (2n) 라인을 상기 디스플레이부(130)에 전송한다(S510).
본 발명의 스케일링 방법은, 상기 프레임 버퍼(110)가 저장하는 모든 라인에 대하여 상기 S500 단계 내지 S510 단계를 수행하여(S512, S514), 상기 디스플레이부(130)가 온전한 프레임의 이미지를 출력할 수 있도록 한다.
본 발명의 설명에서는, 설명의 편의를 위하여 2배의 스케일링을 수행하는 경우를 그 예를 들어 설명하였으나, 그 외의 배수의 스케일링을 수행하는 경우에도 본 발명이 적용될 수 있음은 자명하다 할 것이다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등 )에 저장될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 라인 버퍼를 사용하지 않고 라인포인터 신호를 이용하여 보간에 필요한 데이터를 실시간으로 제공함으로써, 하드웨어적으로 SRAM 또는 SDRAM 등의 메모리의 사용을 줄여, 하드웨어 구성을 단순화할 수 있는 효과가 있다.

Claims (9)

  1. 보간기를 구비하여, 프레임 버퍼로부터 입력되는 영상데이터의 라인을 보간법에 의해 스케일링하여 디스플레이부로 전송하기 위한, 실시간 이미지 스케일링 장치에 있어서,
    상기 프레임 버퍼에 저장된 적어도 둘 이상의 라인의 임의의 순서의 픽셀을 지정하는 적어도 둘 이상의 라인포인터를 전송하기 위한 라인포인터 전송기; 및
    상기 적어도 둘 이상의 라인포인터가 지정하는 해당 픽셀의 픽셀값을 각각 수신하여 상기 보간기에 전달하기 위한 픽셀값 수신기
    를 포함하는 실시간 이미지 스케일링 장치.
  2. 제1항에 있어서,
    상기 보간기는,
    상기 픽셀값 수신기로부터 수신한 적어도 둘 이상의 픽셀값을 이용하여 보간법에 의해 해당 순서의 픽셀의 픽셀값을 생성하는 것을 특징으로 하는 실시간 이미지 스케일링 장치.
  3. 보간기를 구비하여, 프레임 버퍼로부터 입력되는 영상데이터의 라인을 보간 법에 의해 2배 스케일링하여 디스플레이부로 전송하기 위한, 실시간 이미지 스케일링 장치에 있어서,
    상기 프레임 버퍼에 저장된 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀-단, n, m은 자연수임-을 지정하는 라인포인터1 및 라인포인터2 신호를 상기 프레임 버퍼에 전송하기 위한 라인포인터 전송기; 및
    영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 각각 수신하여 상기 보간기에 전달하기 위한 픽셀값 수신기
    를 포함하는 실시간 이미지 스케일링 장치.
  4. 제1항 또는 제3항에 있어서,
    상기 라인포인터 전송기가 메인클럭의 라이징 에지에서 가리키는 주소값을 순차적으로 증가하여, 상기 프레임 버퍼가 저장하는 영상데이터 라인의 모든 픽셀을 지정하는 라인포인터를 전송할 수 있도록, 상기 메인클럭을 발생하기 위한 메인클럭 발생기를 더 포함하는 실시간 이미지 스케일링 장치.
  5. 제3항에 있어서,
    상기 보간기는,
    상기 픽셀값 수신기로부터 수신한 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀 의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 m번째 픽셀의 픽셀값을 생성하는 것을 특징으로 하는 실시간 이미지 스케일링 장치.
  6. 프레임 버퍼로부터 입력되는 영상데이터의 라인을 보간법에 의해 2배 스케일링하여 디스플레이부로 전송하기 위한, 실시간 이미지 스케일링 방법에 있어서,
    상기 프레임 버퍼에 저장된 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀-단, n, m은 자연수임-을 지정하는 라인포인터1 및 라인포인터2 신호를 상기 프레임 버퍼에 전송하는 단계(a);
    영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 수신하는 단계(b); 및
    수신한 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 m번째 픽셀의 픽셀값을 생성하는 단계(c)
    를 포함하는 실시간 이미지 스케일링 방법.
  7. 제6항에 있어서,
    (2n-1) 라인 및 (2n+1) 라인의 모든 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 모든 픽셀의 픽셀값을 생성할 수 있도록, 상기 단계(a) 내지 상기 단계(c)를 반복하여 수행하는 단계(d)를 더 포함하는 실시간 이미지 스케일링 방 법.
  8. 실시간 이미지 스케일링 방법을 수행할 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 디지털 처리 장치에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서,
    프레임 버퍼에 저장된 영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀-단, n, m은 자연수임-을 지정하는 라인포인터1 및 라인포인터2 신호를 상기 프레임 버퍼에 전송하는 단계(a);
    영상데이터의 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 수신하는 단계(b); 및
    수신한 (2n-1) 라인 및 (2n+1) 라인의 m번째 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 m번째 픽셀의 픽셀값을 생성하는 단계(c)
    를 수행하는 것을 특징으로 하는 기록매체.
  9. 제8항에 있어서,
    (2n-1) 라인 및 (2n+1) 라인의 모든 픽셀의 픽셀값을 이용하여 보간법에 의해 (2n) 라인의 모든 픽셀의 픽셀값을 생성할 수 있도록, 상기 단계(a) 내지 상기 단계(c)를 반복하여 수행하는 단계(d)를 더 수행하는 것을 특징으로 하는 기록매 체.
KR1020050071124A 2005-08-03 2005-08-03 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체 KR100706917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071124A KR100706917B1 (ko) 2005-08-03 2005-08-03 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071124A KR100706917B1 (ko) 2005-08-03 2005-08-03 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체

Publications (2)

Publication Number Publication Date
KR20070016454A KR20070016454A (ko) 2007-02-08
KR100706917B1 true KR100706917B1 (ko) 2007-04-12

Family

ID=41624918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071124A KR100706917B1 (ko) 2005-08-03 2005-08-03 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체

Country Status (1)

Country Link
KR (1) KR100706917B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734330B1 (ko) * 2006-07-31 2007-07-02 삼성전자주식회사 기판 건조 방법 및 이를 수행하기 위한 기판 건조 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001544A (ko) * 1993-06-04 1995-01-03 마이클 에이치. 모리스 고성능 3차원 그래픽 가속기를 위한 드로우처리기
KR960020470A (ko) * 1994-11-08 1996-06-17 로버트 에이. 스코트 비디오 신장 프로세서용 픽셀보간필터 및 픽셀보간방법
KR970004865A (ko) * 1995-06-15 1997-01-29 구자홍 영상 디코더 회로
JP2000078538A (ja) 1998-08-31 2000-03-14 Sharp Corp 画像データ補間装置
JP2002077830A (ja) 2000-08-25 2002-03-15 Sony Corp 画像信号処理装置およびその方法
KR20020061883A (ko) * 2001-01-18 2002-07-25 (주)씨앤에스 테크놀로지 Ｃｉｆ 영상을 ｎｔｓｃ 영상으로 변환하는 방법
KR20040078531A (ko) * 2003-03-04 2004-09-10 엘지전자 주식회사 비디오 스케일러

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001544A (ko) * 1993-06-04 1995-01-03 마이클 에이치. 모리스 고성능 3차원 그래픽 가속기를 위한 드로우처리기
KR960020470A (ko) * 1994-11-08 1996-06-17 로버트 에이. 스코트 비디오 신장 프로세서용 픽셀보간필터 및 픽셀보간방법
KR970004865A (ko) * 1995-06-15 1997-01-29 구자홍 영상 디코더 회로
JP2000078538A (ja) 1998-08-31 2000-03-14 Sharp Corp 画像データ補間装置
JP2002077830A (ja) 2000-08-25 2002-03-15 Sony Corp 画像信号処理装置およびその方法
KR20020061883A (ko) * 2001-01-18 2002-07-25 (주)씨앤에스 테크놀로지 Ｃｉｆ 영상을 ｎｔｓｃ 영상으로 변환하는 방법
KR20040078531A (ko) * 2003-03-04 2004-09-10 엘지전자 주식회사 비디오 스케일러

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734330B1 (ko) * 2006-07-31 2007-07-02 삼성전자주식회사 기판 건조 방법 및 이를 수행하기 위한 기판 건조 장치

Also Published As

Publication number Publication date
KR20070016454A (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
WO1998010377A1 (fr) Processeur de signaux video
KR100706917B1 (ko) 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체
JP6264119B2 (ja) 映像信号処理装置及び方法
US7782343B2 (en) Scaling device of image process
JP4088649B2 (ja) 表示システム
US20030218692A1 (en) Video signal processing device
TW200847125A (en) Video scaling apparatus and method of the same
CN100555404C (zh) 影像调整电路及其内插电路与内插方法
TWI354973B (ko)
US8000552B2 (en) Image scaling method and related apparatus
KR100498296B1 (ko) 디스플레이 장치의 수직 스케일링 장치
JP2005062693A (ja) メモリコントローラおよびメモリコントロール方法、その方法を実行するためのプログラム、レート変換装置および画像信号処理装置
JP2004165827A (ja) 画像拡大装置
JP4265342B2 (ja) レート変換装置、レート変換方法、その方法を実行するためのプログラム、および画像信号処理装置
JPS6343950B2 (ko)
JP5526918B2 (ja) 映像信号処理装置及び方法
JP4264641B2 (ja) レート変換装置およびレート変換方法、画像信号の処理装置および処理方法、並びに各方法を実行するためのプログラム
JP3811703B2 (ja) コンピュータシステム及び表示装置
JP5875422B2 (ja) 画像処理装置及び画像処理装置の制御方法
JPH01272381A (ja) 表示画面変換装置
JP3585168B2 (ja) 画像処理装置
US20060125818A1 (en) Image data synchronizer applied for image scaling device
JPS62179438A (ja) デイジタル・スキヤンコンバ−タ
JP2005311887A (ja) ディスプレイ駆動装置
JP5539132B2 (ja) 画像処理装置、画像処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 11