JP2002077830A - 画像信号処理装置およびその方法 - Google Patents

Abstract

(57)【要約】 【課題】少ないメモリ容量で、画質の劣化を招くことな
く精度高くＩＰ変換を行うことができる画像信号処理装
置およびその方法を提供する。 【解決手段】ＩＰ変換する際の動き検出を、現フィール
ドのデータと２フィールド遅延（１フレーム遅延）のデ
ータを使い、２つのデータの差の絶対値による動き量を
あらわす関数を定め、動き検出を行いたいピクセルＲの
前後のラインのピクセルＣ、Ｄ、Ｅ、Ｆのデータから求
めた動き量Ｖ１、Ｖ２のうちのたとえば最大値を、動き
検出を行いたいピクセルＲの動き量とし、この動き量に
応じて、動き検出を行いたいピクセルＲの前後のライン
のピクセルＣ、Ｄのデータから求めたフィールド内補間
のデータと動き検出を行いたいピクセルと同じ位置の１
フィールドディレイのピクセルＧのデータを使って演算
して現フィールドの補間データを作成するＤＳＰ１１を
設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像信号処理装置
に係り、特にインターレース信号をプログレッシブ信号
に変換（ＩＰ変換）する画像信号処理装置およびその方
法に関するものである。

【０００２】

【従来の技術】テレビジョンやビデオなど、世間の多く
の画像信号は、インターレースである。これに対し、コ
ンピュータ信号は、プログレッシブであり、たとえば、
コンピュータの画像とテレビの画像を同時に同じコンピ
ュータディスプレイ上に表示するためにはインターレー
ス信号をプログレッシブに変換しなければならない。ま
た、インターレース信号は、その特徴から、画像中に細
い横線があるとちらつきが生じてしまうが、プログレッ
シブ信号では、そのようなことがなく、きれいに表示さ
れるため、最近では、家庭用のテレビ受像機でも内部で
インターレースからプログレッシブへの変換を行い、プ
ログレッシブで表示するようになっているものもある。
また、ＤＶＤの普及により、ハイビジョンサイズの映像
も多くなっており、このような映像は、１フレーム画素
数が非常に多いことから、プログレッシブの信号に変換
するためには大量のメモリを必要とする。

【０００３】ＩＰ変換について インターレス信号は、図１４に示すように、互いにずれ
た１ラインおきのラインデータをもつ２つのフィールド
で一枚のフレームを構成する。これに対して、プログレ
ッシブ信号は、図１５に示すように、最初からすべての
ラインデータが存在している（つまっている）。インタ
ーレース信号からプログレッシブに変換する場合、イン
ターレースでは、１ラインおきのデータしか存在しない
ため、データのないラインについて、補間データを作り
出力する。

【０００４】この補間データは、いろいろな作り方があ
るが、一般的には、図１６に示すように、通常は動き検
出を行い、動領域と静止領域に分け、動領域については
フィールド内のデータから補間データを作成し、静止領
域については、前フィールドの同じラインのデータをそ
のまま持ってくるという方法が用いられる。そして、従
来、ＩＰ変換を行う際の動き検出処理は、現フィールド
と２フィールド遅延のデータを比較して判断していた。

【０００５】

【発明が解決しようとする課題】ところで、上述したよ
うに従来の方法では、ＩＰ変換を行う際の動き検出処理
は、現フィールドと２フィールド遅延のデータを比較す
ることから、輝度データおよびクロマデータに関して、
図１７に示すよように、処理手段としてのＤＳＰ１の入
力段に少なくとも２フィールド分のメモリ２〜５を必要
としていた。

【０００６】これでは、メモリ容量が大きいことら、メ
モリ容量を減らすために輝度データだけ動き適応処理を
行い、クロマデータに関しては、フィールド内補間にす
ることが考えられる。

【０００７】しかし、従来の方法では、メモリを減らす
ために輝度データだけ動き適応処理を行い、クロマデー
タは、フィールド内補間にしたとしても、１フィールド
前のデータを完成させることから、クロマデータに関し
ても１フィールド前のデータを持たなければならず、図
１７のメモリ５を削減できたとしても、図１８に示すよ
うに、メモリ４を削減することはできず、メモリの削減
の効果が少なかった。上述したように、ハイビジョンサ
イズの信号をプログレッシブの信号に変換するために
は、１フレーム画素数が非常に多いことから、大量のメ
モリを必要とするにもかかわらず、従来の方法では、さ
らにそれ以上の容量のメモリを必要とするという不利益
がある。

【０００８】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、少ないメモリ容量で、画質の劣
化を招くことなく精度高くＩＰ変換を行うことができる
画像信号処理装置およびその方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、動き検出を行い、インターレース信号の
データが存在しないラインについて補間データを作成
し、当該補間データに基づいて画像データをインターレ
ース信号からプログレッシブ信号に変換する画像信号処
理装置であって、画像データをインターレース信号から
プログレッシブ信号に変換する際の動き検出を、現フィ
ールドのデータと２フィールド遅延または１フレーム遅
延のデータを使い、２つのデータの差の絶対値による動
き量をあらわす関数を定め、動き検出を行いたいピクセ
ルの前後のラインのデータから求めた動き量のうちの最
大値を、動き検出を行いたいピクセルの動き量とし、こ
の動き量に応じて、動き検出を行いたいピクセルの前後
のラインのデータから求めたフィールド内補間のデータ
と動き検出を行いたいピクセルと同じ位置の１フィール
ドディレイのピクセルのデータを使って演算して現フィ
ールドを補間データを作成する処理手段を有する。

【００１０】また、本発明は、動き検出を行い、インタ
ーレース信号のデータが存在しないラインについて補間
データを作成し、当該補間データに基づいて画像データ
をインターレース信号からプログレッシブ信号に変換す
る画像信号処理装置であって、画像データをインターレ
ース信号からプログレッシブ信号に変換する際の動き検
出を、現フィールドのデータと２フィールド遅延または
１フレーム遅延のデータを使い、２つのデータの差の絶
対値による動き量をあらわす関数を定め、動き検出を行
いたいピクセルの前後のラインのデータから求めた動き
量のうちの最小値を、動き検出を行いたいピクセルの動
き量とし、この動き量に応じて、動き検出を行いたいピ
クセルの前後のラインのデータから求めたフィールド内
補間のデータと動き検出を行いたいピクセルと同じ位置
の１フィールドディレイのピクセルのデータを使って演
算して現フィールドを補間データを作成する処理手段を
有する。

【００１１】また、本発明は、動き検出を行い、インタ
ーレース信号のデータが存在しないラインについて補間
データを作成し、当該補間データに基づいて画像データ
をインターレース信号からプログレッシブ信号に変換す
る画像信号処理装置であって、画像データをインターレ
ース信号からプログレッシブ信号に変換する際の動き検
出を、現フィールドのデータと２フィールド遅延または
１フレーム遅延のデータを使い、２つのデータの差の絶
対値による動き量をあらわす関数を定め、動き検出を行
いたいピクセルの前後のラインのデータから求めた動き
量の平均値を、動き検出を行いたいピクセルの動き量と
し、この動き量に応じて、動き検出を行いたいピクセル
の前後のラインのデータから求めたフィールド内補間の
データと動き検出を行いたいピクセルと同じ位置の１フ
ィールドディレイのピクセルのデータを使って演算して
現フィールドを補間データを作成する処理手段を有す
る。

【００１２】また、本発明では、上記処理手段は、輝度
データに関しては現フィールドの補間データを上記処理
により求め、クロマデータに関しては現フィールドの補
間データをフィールド内補間によって求める。

【００１３】また、本発明では、上記処理手段は、フィ
ールド内補間のデータを求める際、前後のラインの真上
と真下のデータの差の絶対値が所定の閾値よりも小さい
場合には、前後のラインの真上と真下のデータの平均値
で補間し、そうでない場合には、前後のラインの近傍複
数画素のデータの中の２つの中央値のデータの平均値で
補間する。

【００１４】また、本発明では、上記処理手段は、要素
プロセッサを１次元的に多並列にしたＳＩＭＤ制御プロ
セッサを有する。

【００１５】また、本発明では、上記要素プロセッサを
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。

【００１６】また、本発明は、動き検出を行い、インタ
ーレース信号のデータが存在しないラインについて補間
データを作成し、当該補間データに基づいて画像データ
をインターレース信号からプログレッシブ信号に変換す
る画像信号処理方法であって、画像データをインターレ
ース信号からプログレッシブ信号に変換する際の動き検
出を、現フィールドのデータと２フィールド遅延または
１フレーム遅延のデータを使い、２つのデータの差の絶
対値による動き量をあらわす関数を定め、動き検出を行
いたいピクセルの前後のラインのデータから求めた動き
量のうちの最大値を、動き検出を行いたいピクセルの動
き量とし、この動き量に応じて、動き検出を行いたいピ
クセルの前後のラインのデータから求めたフィールド内
補間のデータと動き検出を行いたいピクセルと同じ位置
の１フィールドディレイのピクセルのデータを使って演
算して現フィールドを補間データを作成する。

【００１７】また、本発明は、動き検出を行い、インタ
ーレース信号のデータが存在しないラインについて補間
データを作成し、当該補間データに基づいて画像データ
をインターレース信号からプログレッシブ信号に変換す
る画像信号処理方法であって、画像データをインターレ
ース信号からプログレッシブ信号に変換する際の動き検
出を、現フィールドのデータと２フィールド遅延または
１フレーム遅延のデータを使い、２つのデータの差の絶
対値による動き量をあらわす関数を定め、動き検出を行
いたいピクセルの前後のラインのデータから求めた動き
量のうちの最小値を、動き検出を行いたいピクセルの動
き量とし、この動き量に応じて、動き検出を行いたいピ
クセルの前後のラインのデータから求めたフィールド内
補間のデータと動き検出を行いたいピクセルと同じ位置
の１フィールドディレイのピクセルのデータを使って演
算して現フィールドを補間データを作成する。

【００１８】また、本発明は、動き検出を行い、インタ
ーレース信号のデータが存在しないラインについて補間
データを作成し、当該補間データに基づいて画像データ
をインターレース信号からプログレッシブ信号に変換す
る画像信号処理方法であって、画像データをインターレ
ース信号からプログレッシブ信号に変換する際の動き検
出を、現フィールドのデータと２フィールド遅延または
１フレーム遅延のデータを使い、２つのデータの差の絶
対値による動き量をあらわす関数を定め、動き検出を行
いたいピクセルの前後のラインのデータから求めた動き
量の平均値を、動き検出を行いたいピクセルの動き量と
し、この動き量に応じて、動き検出を行いたいピクセル
の前後のラインのデータから求めたフィールド内補間の
データと動き検出を行いたいピクセルと同じ位置の１フ
ィールドディレイのピクセルのデータを使って演算して
現フィールドを補間データを作成する。

【００１９】また、本発明では、輝度データに関しては
現フィールドの補間データを上記処理により求め、クロ
マデータに関しては現フィールドの補間データをフィー
ルド内補間によって求める。

【００２０】また、本発明では、フィールド内補間のデ
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する。

【００２１】本発明によれば、たとえば処理手段におい
て、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、たとえば現フィール
ドのデータと２フィールド遅延または１フィールド遅延
のデータを使い、２つのデータの差の絶対値による動き
量をあらわす関数を定める。動き検出を行いたいピクセ
ルの前後のラインのデータから求めた動き量のうちの最
大値、あるいは最小値、あるいは平均値を、動き検出を
行いたいピクセルの動き量とする。そして、この動き量
に応じて、動き検出を行いたいピクセルの前後のライン
のデータから求めたフィールド内補間のデータと動き検
出を行いたいピクセルと同じ位置の１フィールドディレ
イのピクセルのデータを使って演算して現フィールドの
補間データを作成する。たとえば処理手段は、以上の処
理を輝度データに関してのみ行い、クロマデータに関し
ては、現フィールドの補間データをフィールド内補間に
よって求める。これは、クロマデータはすべてフィール
ド内補間によりＩＰ変換を行っても、それほど画質は劣
化しないからである。これにより、従来の約半分のメモ
リでＩＰ変換を行うことができる。

【００２２】

【発明の実施の形態】図１は、本発明に係る画像信号処
理装置の一実施形態を示すブロック図である。

【００２３】この画像信号処理装置１０は、図１に示す
ように、処理手段としてのディジタルシグナルプロセッ
サ（ＤＳＰ）１１、および１フィールドディレイを生成
するためのメモリ１２，１３を主構成要素として有して
いる。

【００２４】ＤＳＰ１１の画像データの入力段に、１フ
ィールド分のディレイを生成するためのメモリ１２（Ｍ
１１）およびメモリ１３（Ｍ１２）が配置されている。
画像データの輝度データＹの入力ラインが、メモリ１２
の入力端子と、ＤＳＰ１１の第１入力端子（Ｉ１）に接
続されている。メモリ１２の出力端子がメモリ１３の入
力端子とＤＳＰ１１の第２入力端子（Ｉ２）に接続され
ている。メモリ１３の出力端子がＤＳＰ１１の第３入力
端子（Ｉ３）に接続されている。画像データのクロマデ
ータＣｒの入力ラインが、ＤＳＰ１１の第４入力端子
（Ｉ４）に接続されている。

【００２５】ＤＳＰ１１は、内部のメモリに、第１入力
端子Ｉ１へのデータを２ライン分蓄えておく。また、Ｄ
ＳＰ１１は、内部のメモリに、第２入力端子Ｉ２へのデ
ータを２ライン分蓄えておく。また、ＤＳＰ１１は、内
部のメモリに、第３入力端子Ｉ３へのデータを蓄えてお
く。また、ＤＳＰ１１は、内部のメモリに、第４入力端
子Ｉ４へのデータを２ライン分蓄えておく。

【００２６】ＤＳＰ１１は、図示しない制御系によるパ
ラメータに基づいて、画像ソースによる画像信号をイン
タレース信号からプログレッシブ信号に変換するＩＰ
（インタレース／プログレッシブ）変換を行う。

【００２７】ＤＳＰ１１は、画像データをインターレー
ス信号からプログレッシブ信号に変換する際の動き検出
を、第１の動き検出処理として次のように行う。すなわ
ち、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、現フィールドのデー
タと２フィールド遅延（または１フレーム遅延）のデー
タを使い、２つのデータの差の絶対値による動き量をあ
らわす関数を定め、図２に示すように、動き検出を行い
たいピクセルＲの前後のラインのピクセルＣ、Ｄ、Ｅ、
Ｆのデータから求めた動き量Ｖ１、Ｖ２のうちの最大値
を、動き検出を行いたいピクセルＲの動き量とし、この
動き量に応じて、動き検出を行いたいピクセルＲの前後
のラインのピクセルＣ、Ｄのデータから求めたフィール
ド内補間のデータと動き検出を行いたいピクセルと同じ
位置の１フィールドディレイのピクセルＧのデータを使
って演算して現フィールドの補間データを作成する（現
フィールドを完成させる）。

【００２８】または、ＤＳＰ１１は、画像データをイン
ターレース信号からプログレッシブ信号に変換する際の
動き検出を、第２の動き検出処理として次のように行
う。すなわち、画像データをインターレース信号からプ
ログレッシブ信号に変換する際の動き検出を、現フィー
ルドのデータと２フィールド遅延（または１フレーム遅
延）のデータを使い、２つのデータの差の絶対値による
動き量をあらわす関数を定め、図２に示すように、動き
検出を行いたいピクセルＲの前後のラインのピクセル
Ｃ、Ｄ、Ｅ、Ｆのデータから求めた動き量Ｖ１、Ｖ２の
うちの最小値を、動き検出を行いたいピクセルＲの動き
量とし、この動き量に応じて、動き検出を行いたいピク
セルＲの前後のラインのピクセルＣ、Ｄのデータから求
めたフィールド内補間のデータと動き検出を行いたいピ
クセルと同じ位置の１フィールドディレイのピクセルＧ
のデータを使って演算して現フィールドの補間データを
作成する（現フィールドを完成させる）。

【００２９】または、ＤＳＰ１１は、画像データをイン
ターレース信号からプログレッシブ信号に変換する際の
動き検出を、第３の動き検出処理として次のように行
う。すなわち、画像データをインターレース信号からプ
ログレッシブ信号に変換する際の動き検出を、現フィー
ルドのデータと２フィールド遅延（または１フレーム遅
延）のデータを使い、２つのデータの差の絶対値による
動き量をあらわす関数を定め、図２に示すように、動き
検出を行いたいピクセルＲの前後のラインのピクセル
Ｃ、Ｄ、Ｅ、Ｆのデータから求めた動き量Ｖ１、Ｖ２の
平均値を、動き検出を行いたいピクセルＲの動き量と
し、この動き量に応じて、動き検出を行いたいピクセル
Ｒの前後のラインのピクセルＣ、Ｄのデータから求めた
フィールド内補間のデータと動き検出を行いたいピクセ
ルと同じ位置の１フィールドディレイのピクセルＧのデ
ータを使って演算して現フィールドの補間データを作成
する（現フィールドを完成させる）。

【００３０】ＤＳＰ１１は、以上説明した第１〜第３の
動き検出処理のいずれかを輝度データに対して行って、
現フィールドの補間データを求め、クロマデータに関し
ては現フィールドの補間データをフィールド内補間によ
って求める。

【００３１】また、ＤＳＰ１１は、フィールド内補間の
データを求める際、前後のラインの真上と真下のデータ
の差の絶対値がある閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素（本実施形
態では近傍６画素）のデータの中の２つの中央値のデー
タの平均値で補間する。

【００３２】ＤＳＰ１１は、リニアアレイ（線型配列）
型ＤＳＰ、たとえば要素プロセッサを１次元的に多並列
にしたＳＩＭＤ（Single Instruction Stream Multiple
Data stream) 制御方式の並列プロセッサにより構成さ
れる。

【００３３】以下に、ＳＩＭＤ制御プロセッサの具体的
な構成、およびＤＳＰ１１におけるＩＰ変換処理の具体
的な処理内容について、図面に関連付けて順を追って説
明する。

【００３４】ＳＩＭＤ制御プロセッサの基本的な構成 以下、ＳＩＭＤ制御プロセッサの構成を、図３に関連付
けて説明する。このＳＩＭＤ制御プロセッサ１００は、
図３に示すように、入力ポインタ（入力スキップレジス
タ）１０１、入力ＳＡＭ（シリアルアクセスメモリ）部
（入力レジスタ）１０２、データメモリ部（ローカルメ
モリ）１０３、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ
Ｌｏｇｉｃ Ｕｎｉｔ）アレイ部１０４、出力ＳＡＭ
部（出力レジスタ）１０５、出力ポインタ（出力スキッ
プレジスタ）１０６およびプログラム制御部１０７によ
り構成されている。

【００３５】これらの構成部分のうち、入力ＳＡＭ部１
０２、データメモリ部１０３および出力ＳＡＭ部１０５
は、主にメモリから構成される。入力ＳＡＭ部１０２、
データメモリ部１０３、ＡＬＵアレイ部１０４および出
力ＳＡＭ部１０５は、リニアアレイ（線形配列）形式に
並列化された複数（原画像の１水平走査期間分の画素数
Ｈ以上）の要素プロセッサ１１０を構成する。要素プロ
セッサ１１０それぞれ（単一エレメント）は、独立した
プロセッサの構成部分を有しており、図３において斜線
を付して示す部分に対応する。また、複数の要素プロセ
ッサ１１０は、図３において横方向に並列に配列され、
要素プロセッサ群を構成する。

【００３６】入力ポインタ（入力スキップレジスタ）１
０１は、１ビットシフトレジスタであり、外部の画像処
理機器（図示せず）等から原画像の１画素分の画素デー
タが入力されるたびに、論理値１（Ｈ）の１ビット信号
〔入力ポインタ信号（ＳＩＰ）〕をシフトすることによ
り、入力された１画素分の画素データを担当する要素プ
ロセッサ１１０を指定し、指定した要素プロセッサ１１
０の入力ＳＡＭ部１０２（入力ＳＡＭセル）に、対応す
る原画像の画素データを書き込む。

【００３７】つまり、入力ポインタ１０１は、原画像の
１水平走査期間ごとに、まず、図３の左端の要素プロセ
ッサ１１０に対する入力ポインタ信号を論理値１とし
て、画素データに同期したクロック信号に応じて入力さ
れる最初の原画像の画素データを、図３に示したＳＩＭ
Ｄ制御プロセッサ１００の左端の要素プロセッサ１００
の入力ＳＡＭ部１０２に書き込み、さらにその後、クロ
ック信号が１周期分変化するたびに、順次、右隣の要素
プロセッサ１１０に対する論理値１の入力ポインタ信号
が右方にシフトして、要素プロセッサ１１０それぞれの
入力ＳＡＭ部１０２に、原画像の画像データを１画素分
ずつ書き込んでゆく。

【００３８】入力ＳＡＭ部（入力レジスタ）１０２は、
上述したように入力ポインタ１０１から入力される入力
ポインタ信号が論理値１になった場合に、外部の画像処
理機器等から入力端子ＤＩＮに入力される１画素分の画
素データ（入力データ）を記憶する。つまり、要素プロ
セッサ１１０の入力ＳＡＭ部１０２は、全体として、水
平走査期間ごとに、原画像の１水平走査期間分の画素デ
ータを記憶する。さらに、入力ＳＡＭ部１０２は、記憶
した１水平走査期間分の原画像の画素データ（入力デー
タ）を、プログラム制御部１０７の制御に従って、次の
水平走査帰線期間において、必要に応じてデータメモリ
部１０３に対して転送する。

【００３９】データメモリ部（ローカルメモリ）１０３
は、プログラム制御部１０７の制御に従い、入力ポイン
タ１０１から入力される入力ポインタ信号（ＳＩＰ）の
論理値に応じて、入力ＳＡＭ部１０２に入力された原画
像の画素データ、演算途中のデータ、および、定数デー
タ等を記憶し、ＡＬＵアレイ部１０４に対して出力す
る。

【００４０】ＡＬＵアレイ部１０４は、プログラム制御
部１０７の制御に従って、データメモリ部１０３から入
力される原画像の画素データ、演算途中のデータ、およ
び、定数データ等に対して算術演算処理および論理演算
処理を行って、データメモリ部１０３の所定のアドレス
に記憶する。なお、ＡＬＵアレイ部１０４は、原画像の
画素データに対する演算処理を全てビット単位で行い、
１サイクルごとに１ビット分のデータを演算処理する。

【００４１】出力ＳＡＭ部（出力レジスタ）１０５は、
プログラム制御部１０７の制御に従って、１水平走査期
間に割り当てられている処理が終了した場合に、データ
メモリ部１０３から処理結果の転送を受け記憶する。ま
た、出力ＳＡＭ部１０５は、出力ポインタ１０６から入
力される出力ポインタ信号（ＳＯＰ）に応じて記憶した
データを外部に出力する。

【００４２】出力ポインタ（出力スキップレジスタ）１
０６は、１ビットシフトレジスタにより構成され、出力
ＳＡＭ部１０５に対して出力ポインタ信号（ＳＯＰ）を
選択的に活性化して、処理結果（出力データ）の出力を
制御する。

【００４３】プログラム制御部１０７は、プログラムメ
モリ、プログラムメモリに記憶されたプログラムの進行
を制御するシーケンス制御回路、および、入力ＳＡＭ部
１０２、データメモリ部１０３および出力ＳＡＭ部１０
５を構成するメモリ用の「ロウ（ROW)」アドレスコデー
タ（いずれも図示せず）等から構成される。プログラム
制御部１０７は、これらの構成部分により、単一のプロ
グラムを記憶し、原画像の水平走査期間ごとに、記憶し
た単一のプログラムに基づいて各種制御信号を生成し、
生成した各種制御信号を介して全ての要素プロセッサ１
１０を連動して制御することにより画像データに対する
処理を行う。このように、単一のプログラムに基づいて
複数の要素プロセッサを制御することを、ＳＩＭＤ制御
と称する。

【００４４】各要素プロセッサ（プロセッサエレメン
ト）１１０は、１ビットプロセッサであり、外部の画像
処理機器や前段の回路から入力される原画像の画素デー
タそれぞれに対して、論理演算処理および算術演算処理
を行い、要素プロセッサ１１０全体として、ＦＩＲディ
ジタルフィルタによる水平方向および垂直方向のフィル
タリング処理等を実現する。なお、プログラム制御部１
０７によるＳＩＭＤ制御は、水平走査期間を周期として
行われるので、各要素プロセッサ１１０は、最大、水平
走査期間を要素プロセッサ１１０の命令サイクルの周期
で除算して得られるステップ数のプログラムを、各水平
走査期間ごとに実行し得る。

【００４５】また、要素プロセッサ１１０は、隣接する
要素プロセッサ１１０と接続されており、必要に応じ
て、隣接する要素プロセッサ１１０とプロセッサ間通信
を行う機能を有する。つまり、各要素プロセッサ１１０
は、プログラム制御部１０７のＳＩＭＤ制御に従って、
例えば、右隣または左隣の要素プロセッサ１１０のデー
タメモリ部１０３等にアクセスして処理を行うことがで
き、また、右隣の要素プロセッサ１１０へのアクセスを
繰り返すことにより、要素プロセッサ１１０は直接接続
されていない要素プロセッサ１１０のデータメモリ部１
０３に対してアクセスし、データを読み出すことができ
る。要素プロセッサ１１０は、隣接プロセッサ間の通信
機能を利用して、水平方向のフィルタリング処理を全体
として実現する。

【００４６】ここで、たとえば、水平方向に１０画素程
度離れた画素データとの間の演算処理が必要になる場合
等、プロセッサ間通信を行うとプログラムステップが非
常に多くなってしまうが、実際のＦＩＲフィルタ処理
は、１０画素も離れた画素データ間の演算処理をほとん
ど含まず、連続する画素データに対する演算処理がほと
んどである。したがって、プロセッサ間通信を行うＦＩ
Ｒフィルタ処理のプログラムステップが増加して非能率
になるということはほとんどあり得ない。

【００４７】また、各要素プロセッサ１１０は、常に水
平走査方向における同一位置の画素データを専門に担当
して処理する。したがって、入力ＳＡＭ部１０２から原
画像の画素データ（入力データ）を転送する先のデータ
メモリ部１０３の書き込みアドレスを水平走査期間の初
期ごとに変更して、過去の水平走査期間の入力データを
保持しておくことができるので、要素プロセッサ１１０
は、原画像の画素データを垂直方向にもフィルタリング
することができる。

【００４８】なお、要素プロセッサ１１０それぞれにお
ける原画像の画素データ（入力データ）を入力ＳＡＭ部
１０２に書き込む入力処理（第１の処理）、プログラム
制御部１０７の制御に従って、入力ＳＡＭ部１０２に記
憶された入力データのデータメモリ部１０３への転送処
理、ＡＬＵアレイ部１０４による演算処理、出力ＳＡＭ
部１０５への処理結果（出力データ）の転送処理（第２
の処理）、および、出力ＳＡＭ部１０５からの出力デー
タの出力処理（第３の処理）は、処理周期を１水平走査
期間としたパイプライン形式で実行される。したがっ
て、入力データに着目した場合、同一の入力データに対
する第１〜第３の処理それぞれは１水平走査期間分の処
理時間を要するので、これら３つの処理の開始から終了
までには、３水平走査期間分の処理時間が必要とされ
る。しかしながら、これら３つの処理がパイプライン形
式で並行して実行されるので、平均すると、１水平走査
期間分の入力データの処理には、１水平走査期間分の処
理時間しか必要とされない。

【００４９】以下、図３に示した画像処理用のリニアア
レイ型ＳＩＭＤ制御プロセッサの基本的な動作を説明す
る。

【００５０】入力ポインタ１０１では、最初の水平走査
期間（第１の水平走査期間）において、入力された原画
像の画素データに同期したクロックに応じて、各要素プ
ロセッサ１１０に対する論理値１（Ｈ）の入力ポインタ
信号が順次シフトされて、原画像の各画素データを担当
して演算処理する要素プロセッサ１１０が指定される。

【００５１】原画像の画素データは、入力端子ＤＩＮを
介して入力ＳＡＭ部１０２に入力される。入力ＳＡＭ部
１０２では、入力ポインタ信号の論理値に応じて、各要
素プロセッサ１１０に原画像の１画素分の画素データが
記憶される。１水平走査期間に含まれる各画素に対応す
る要素プロセッサ１１０の全ての入力ＳＡＭ部１０２に
おいて、それぞれ原画像の画素データが記憶される。そ
して、全体として１水平走査期間分の画素データが記憶
されると、入力処理（第１の処理）が終了する。

【００５２】入力処理（第１の処理）が終了すると、水
平走査期間ごとに、単一のプログラムに従って、各要素
プロセッサ１１０の入力ＳＡＭ部１０２、データメモリ
部１０３、ＡＬＵアレイ部１０４および出力ＳＡＭ部１
０５がプログラム制御部１０７によりＳＩＭＤ制御され
て、原画像の画素データに対する処理が実行される。

【００５３】すなわち、次の水平走査帰線期間（第２の
水平走査期間）において、各入力ＳＡＭ部１０２では、
第１の水平走査期間において記憶した原画像の各画素デ
ータ（入力データ）がデータメモリ部１０３に転送され
る。

【００５４】なお、このデータ転送処理は、プログラム
制御部１０７が、入力ＳＡＭ読み出し信号（ＳＩＲ）を
活性化〔論理値１（Ｈ）に〕して入力ＳＡＭ部１０２の
所定のロウ（ＲＯＷ）のデータを選択してアクセスを行
い、さらに、メモリアクセス信号（ＳＷＡ）を活性化し
て、アクセスしたデータをデータメモリ部１０３の所定
のロウのメモリセル（後述）へ書き込むように入力ＳＡ
Ｍ部１０２およびデータメモリ部１０３を制御すること
により実現される。

【００５５】次に、水平走査期間にプログラム制御部１
０７により、プログラムに基づいて各要素プロセッサ１
１０が制御され、データメモリ部１０３からデータがＡ
ＬＵアレイ部１０４に対して出力される。ＡＬＵアレイ
部１０４では、算術演算処理および論理演算処理が行わ
れ、処理結果がデータメモリ部１０３の所定のアドレス
に書き込まれる。プログラムに応じた算術演算処理およ
び論理演算処理が終了すると、プログラム制御部１０７
では、データメモリ部１０３の制御が行われて、処理結
果がさらに次の水平走査帰線期間に出力ＳＡＭ部１０５
に転送される（ここまでが第２の処理）。さらに、次の
水平走査期間（第３の水平走査期間）において、出力Ｓ
ＡＭ部１０５が制御されて、処理結果（出力データ）が
外部に出力される（第３の処理）。

【００５６】つまり、入力ＳＡＭ部１０２に記憶された
１水平走査期間分の入力データは、次の水平走査帰線期
間において、必要に応じてデータメモリ部１０３に転送
され、記憶されて、その後の水平走査期間における処理
に用いられる。

【００５７】要約すると、本実施形態に係る画像ＤＳＰ
１１は、図４（ａ），（ｂ）に示すように、水平走査期
間に、入力ＳＡＭ部１０２に入力データを入力し、図４
（ｃ）に示すように、ＡＬＵアレイ部１０４でフィール
ド内ＩＰ変換処理を行い、出力ＳＡＭ部１０５から出力
データを出力する。また、図４（ｂ），（ｃ）に示すよ
うに、水平帰線期間に、入力ＳＡＭ部１０２に入力され
たデータをＤＳＰ内部のデータメモリ部１０３に転送
し、図４（ｃ），（ｄ）に示すように、ＤＳＰ内部のデ
ータメモリ部１０３とＡＬＵアレイ部１０４で演算され
たＩＰ変換の結果を出力ＳＡＭ部１０５に転送する。こ
の動作をパイプライン的に行う。なお、ＩＰ変換なの
で、入力１ラインに対して、出力は、２倍のスピード
で、２ライン分出力する。

【００５８】次に、図３に示すような基本構成を有する
ＤＳＰ１１におけるＩＰ変換の具体的な処理について、
図５〜図１３に関連付けて説明する。なお、ここでは第
１の動き検出処理を例に説明する。

【００５９】前述したように、 ＤＳＰ１１は、内部の
メモリに、第１入力端子Ｉ１へのデータを２ライン分蓄
えておく。これらのデータを図５に示すように、ＤＡＴ
Ｙ１０、ＤＡＴＹ１１とする。また、ＤＳＰ１１は、内
部のメモリに、第２入力端子Ｉ２へのデータを２ライン
分蓄えておく。これらのデータを図５に示すように、Ｄ
ＡＴＹ２０、ＤＡＤＴＹ２１とする。また、ＤＳＰ１１
は、内部のメモリに、第３入力端子Ｉ３へのデータを蓄
えておく。このデータを図５に示すように、ＤＡＴＹ３
０とする。また、ＤＳＰ１１は、内部のメモリに、第４
入力端子Ｉ４へのデータを２ライン分蓄えておく。れら
のデータをＤＡＴＣ１０、ＤＡＴＣ１１とする。

【００６０】また、たとえば２つのデータの差の絶対値
による動き量をあらわす関数を図６のように定める。

【００６１】次にたとえば、フィールド内補間のデータ
を、図７に示すように求める。すなわち、今、フィール
ド補間で求めたい点をＲ、ＤＡＴＹ１０上のＲの左上の
データをＡ、ＤＡＴＹ１０上のＲの真上のデータをＢ、
ＤＡＴＹ１０上のＲの右上のデータをＣ、ＤＡＴＹ１１
上のＲの左下のデータをＤ、ＤＡＴＹ１１上のＲの真下
のデータをＥ、ＤＡＴＹ１１上のＲの右下のデータをＦ
とする。

【００６２】Ｂのデータの値と、Ｅのデータの値の差の
絶対値が、ある閾値よりも小さい場合、ＲＹ＝（Ｂ＋
Ｅ）／２をフィールド内補間の結果とする。大きい場
合、まず、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの値を大きい順に並
び替える。３番目に大きい値をＭ３、４番目に大きい値
をＭ４とすると、ＲＹ＝（Ｍ３＋Ｍ４）／２を輝度のフ
ィールド内補間の結果とする。

【００６３】同様に、今、フィールド内補間で求めたい
点をＲ、ＤＡＴＣ１０上のＲの左上のデータをＡ、ＤＡ
ＴＣ１０上のＲの真上のデータをＢ、ＤＡＴＣ１０上の
Ｒの右上のデータをＣ、ＤＡＴＣ１１上のＲの左下のデ
ータをＤ、ＤＡＴＣ１１上のＲの真下のデータをＥ、Ｄ
ＡＴＣ１１上のＲの右下のデータをＦとする。

【００６４】Ｂのデータの値と、Ｅのデータの値の差の
絶対値が、ある閾値よりも小さい場合、ＲＣ＝（Ｂ＋
Ｅ）／２をフィールド内補間の結果とする。大きい場
合、まず、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの値を大きい順に並
び替える。３番目に大きい値をＭ３、４番目に大きい値
をＭ４とすると、ＲＣ＝（Ｍ３＋Ｍ４）／２をクロマの
フィールド内補間の結果とする。

【００６５】ＤＡＴＹ１０とＤＡＴＹ３０の動き量をＶ
１とする。このようにして得られた動き量を２ライン分
蓄え、それぞれ、Ｖ１、Ｖ２とする。Ｖ１、Ｖ２のなか
の最大値をＭＸとする。最後に、ＩＰ変換の結果とし
て、ＲＥＳＹ＝（ＭＸ＊ＲＹ＋ＤＡＴＹ２１＊（８−Ｍ
Ｘ））／８、ＲＥＳＣ＝ＲＣとＤＡＴＹ１０、ＤＡＴＣ
１０、または、ＤＡＴＹ１１、ＤＡＴＣ１１とＲＥＳ
Ｙ，ＲＥＳＣを出力する。

【００６６】以下に、本実施形態に係るＩＰ変換動作を
図８〜図１３のフローチャートに関連付けてさらに詳細
に説明する。

【００６７】入力データの水平帰線期間に（ＳＴ１０
１）、以下のステップＳＴ１０２の代入処理を行う。入
力ＳＡＭ部１０２（第１入力端子Ｉ１）から、ＤＳＰ１
１内部のデータメモリ部１０３上の変数ＤＡＴＹ１０に
代入する。同様に、入力ＳＡＭ部１０２（第２入力端子
Ｉ２）から、ＤＳＰ１１内部のデータメモリ部１０３上
の変数ＤＡＴＹ２０に代入する。入力ＳＡＭ部１０２
（第３入力端子Ｉ３）から、ＤＳＰ１１内部のデータメ
モリ部１０３上の変数ＤＡＴＹ３０に代入する。入力Ｓ
ＡＭ部１０２（第４入力端子Ｉ４）から、ＤＳＰ１１内
部のデータメモリ部１０３上の変数ＤＡＴＣ１０に代入
する。

【００６８】出力の水平帰線期間に、ＤＳＰ１１内部の
データメモリ部１０３上の変数ＲＥＳＹ、ＲＥＳＣの値
を出力ＳＡＭ部１０５に転送する（ＳＴ１０３）。ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数ＤＡＴＹ１
０の値とＤＳＰ１１内部のデータメモリ部１０３上の変
数ＤＡＴＹ１１の値を加算し、ＤＳＰ１１内部のデータ
メモリ部１０３上の変数Ｓに代入する（ＳＴ１０４）。
ＤＳＰ１１内部のデータメモリ部１０３上の変数Ｓの値
を２で除算し、Ｓに代入する（ＳＴ１０５）。ＤＳＰ１
１内部のデータメモリ部１０３の変数ＤＡＴＹ１０の値
とＤＳＰ内部のデータメモリ部１０３の変数ＤＡＴＹ１
１の値を減算し、ＤＳＰ１１内部のデータメモリ部１０
３の変数Ｘに代入する（ＳＴ１０６）。そして、Ｘが負
ならば（ＳＴ１０７）、Ｘに−Ｘを代入し（ＳＴ１０
８）、Ｘが負でなければ（ＳＴ１０７）、ＸにＸを代入
する（ＳＴ１０９）。次に、図９のステップＳＴ１１０
の処理に移行する。

【００６９】ステップＳＴ１１０においては、以下の処
理を行う。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ０に、１つ左のプロセッサエレメント１１０のＤＡ
ＴＹ１０の値を代入する。ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１に、ＤＡＴＹ１０の値を代入す
る。ＤＳＰ１１内部のデータメモリ部１０３の変数Ｔ２
に、１つ右のプロセッサエレメント１１０のＤＡＴＹ１
０の値を代入する。ＤＳＰ１１内部のデータメモリ部１
０３の変数Ｔ３に、１つ左のプロセッサエレメント１１
０のＤＡＴＹ１１の値を代入する。ＤＳＰ１１内部のデ
ータメモリ部１０３の変数Ｔ４に、ＤＡＴＹ１１の値を
代入する。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ５に、１つ右のプロセッサエレメント１１０のＤＡ
ＴＹ１１の値を代入する。

【００７０】次に、変数Ｔ０〜Ｔ５の値を大きい順に並
べ替え、大きいほうから、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６
に代入する（ＳＴ１１１）。次に、Ｔ３とＴ４の値を加
算し、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
に代入する（ＳＴ１１２）。ＤＳＰ１１内部のデータメ
モリ部１０３の変数Ｍの値を２で除算し、Ｍに代入する
（ＳＴ１１３）。ＤＳＰ１１内部のデータメモリ部１０
３の変数Ｘの値が所定の閾値よりも大きければ（ＳＴ１
１４）、ＤＳＰ１１内部のデータメモリ部１０３の変数
ＲＹにＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
の値を代入する（ＳＴ１１５）。これに対して、変数Ｘ
の値が所定の閾値よりも大きくなければ（ＳＴ１１
４）、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｒ
ＹにＤＳＰ１１内部のデータメモリ部１０３の変数Ｓの
値を代入する（ＳＴ１１６）。次に、図１０のステップ
ＳＴ１１７の処理に移行する。

【００７１】ステップＳＴ１１７においては、ＤＳＰ１
１内部のデータメモリ部１０３上の変数ＤＡＴＣ１０の
値とＤＳＰ１１内部のデータメモリ部１０３上の変数Ｄ
ＡＴＣ１１の値を加算し、ＤＳＰ１１内部のデータメモ
リ部１０３上の変数Ｓに代入する。ＤＳＰ１１内部のデ
ータメモリ部１０３上の変数Ｓの値を２で除算し、Ｓに
代入する（ＳＴ１１８）。ＤＳＰ１１内部のデータメモ
リ部１０３の変数ＤＡＴＣ１０の値からＤＳＰ内部のデ
ータメモリ部１０３の変数ＤＡＴＣ１１の値を減算し、
ＤＳＰ１１内部のデータメモリ部１０３の変数Ｘに代入
する（ＳＴ１１９）。そして、Ｘが負ならば（ＳＴ１２
０）、Ｘに−Ｘを代入し（ＳＴ１２１）、Ｘが負でなけ
れば（ＳＴ１２０）、ＸにＸを代入する（ＳＴ１２
１）。次に、図１１のステップＳＴ１２３の処理に移行
する。

【００７２】ステップＳＴ１２３においては、以下の処
理を行う。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ０に、２つ左のプロセッサエレメント１１０のＤＡ
ＴＣ１０の値を代入する。ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１に、ＤＡＴＣ１０の値を代入す
る。ＤＳＰ１１内部のデータメモリ部１０３の変数Ｔ２
に、２つ右のプロセッサエレメント１１０のＤＡＴＣ１
０の値を代入する。ＤＳＰ１１内部のデータメモリ部１
０３の変数Ｔ３に、２つ左のプロセッサエレメント１１
０のＤＡＴＣ１１の値を代入する。ＤＳＰ１１内部のデ
ータメモリ部１０３の変数Ｔ４に、ＤＡＴＣ１１の値を
代入する。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ５に、２つ右のプロセッサエレメント１１０のＤＡ
ＴＣ１１の値を代入する。

【００７３】次に、変数Ｔ０〜Ｔ５の値を大きい順に並
べ替え、大きいほうから、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６
に代入する（ＳＴ１２４）。次に、Ｔ３とＴ４の値を加
算し、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
に代入する（ＳＴ１２５）。ＤＳＰ１１内部のデータメ
モリ部１０３の変数Ｍの値を２で除算し、Ｍに代入する
（ＳＴ１２６）。ＤＳＰ１１内部のデータメモリ部１０
３の変数Ｘの値が所定の閾値よりも大きければ（ＳＴ１
２７）、ＤＳＰ１１内部のデータメモリ部１０３の変数
ＲＣにＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
の値を代入する（ＳＴ１２８）。これに対して、変数Ｘ
の値が所定の閾値よりも大きくなければ（ＳＴ１２
７）、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｒ
ＣにＤＳＰ１１内部のデータメモリ部１０３の変数Ｓの
値を代入する（ＳＴ１２９）。次に、図１２のステップ
ＳＴ１３０の処理に移行する。

【００７４】ステップＳＴ１３０においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数ＤＡＴＹ１０の値
からＤＳＰ内部のデータメモリ部１０３の変数ＤＡＴＹ
３０の値を減算し、ＤＳＰ内部のデータメモリ部１０３
の変数Ｘに代入する。Ｘが負ならば（ＳＴ１３１）、Ｘ
に−Ｘを代入し（ＳＴ１３２）、Ｘが負でなければ（Ｓ
Ｔ１３１）、ＸにＸを代入する（ＳＴ１３３）。次に、
Ｘから２を減算する（ＳＴ１３４）。Ｘが負ならば（Ｓ
Ｔ１３５）、Ｘに０を代入し（ＳＴ１３６）、Ｘが負で
なければ（ＳＴ１３５）、ＸにＸを代入する（ＳＴ１３
７）。さらに、Ｘが８より大きければ（ＳＴ１３８）、
Ｘに８を代入し（ＳＴ１３９）、Ｘが８より大きくなけ
れば（ＳＴ１３８）、ＸにＸを代入する（ＳＴ１４
０）。そして、ＤＳＰ１１内部のデータメモリ部１０３
上の変数Ｖ１にＸを代入する（ＳＴ１４１）。次に、図
１３のステップＳＴ１４２の処理に移行する。

【００７５】ステップＳＴ１４２においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数Ｖ１とＤＳＰ１１
内部のデータメモリ部１０３の変数Ｖ２の値を比較す
る。そして、Ｖ１＞Ｖ２ならば、ＤＳＰ１１内部のデー
タメモリ部１０３の変数Ｍ１にＶ１を代入し（ＳＴ１４
３）、Ｖ１＞Ｖ２でなければ、ＤＳＰ１１内部のデータ
メモリ部１０３の変数Ｍ１にＶ２を代入する（ＳＴ１４
４）。

【００７６】次に、ステップＳＴ１４５においては、
（ＭＸ＊ＲＹ＋ＤＡＴＹ２１＊（８−ＭＸ））／８を演
算し、ＤＳＰ１１内部のデータメモリ部１０３上の変数
ＲＥＳＹに代入する。ＤＳＰ１１内部のデータメモリ部
１０３上の変数ＲＣの値をＤＳＰ１１内部のデータメモ
リ部１０３上の変数ＲＥＳＣに代入する（ＳＴ１４
６）。そして、出力の水平帰線期間に（ＳＴ１４７）、
ＤＳＰ１１内部のデータメモリ部１０３上の変数ＤＡＴ
Ｙ１１、ＤＡＴＣ１１の値を出力ＳＡＭ部１０５へ転送
する（ＳＴ１４８）。

【００７７】次に、ＤＳＰ１１内部のデータメモリ部１
０３上の変数ＤＡＴＹ２１にＤＳＰ１１内部のデータメ
モリ部１０３上の変数ＤＡＴＹ２０の値を代入する。以
下同様に、ＤＳＰ１１内部のデータメモリ部１０３上の
変数ＤＡＴＣ２１にＤＳＰ１１内部のデータメモリ部１
０３上の変数ＤＡＴＣ２０の値を代入する。ＤＳＰ１１
内部のデータメモリ部１０３上の変数ＤＡＴＹ１１にＤ
ＳＰ１１内部のデータメモリ部１０３上の変数ＤＡＴＹ
１０の値を代入する。ＤＳＰ１１内部のデータメモリ部
１０３上の変数ＤＡＴＣ１１にＤＳＰ１１内部のデータ
メモリ部１０３上の変数ＤＡＴＣ１０の値を代入する。
ＤＳＰ１１内部のデータメモリ部１０３上の変数Ｖ２に
ＤＳＰ１１内部のデータメモリ部１０３上の変数Ｖ１の
値を代入する。そして、図８のステップＳＴ１０１に戻
って、以上の処理を繰り返す。

【００７８】以上説明したように、本実施形態によれ
ば、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、現フィールドのデー
タと２フィールド遅延（または１フレーム遅延）のデー
タを使い、２つのデータの差の絶対値による動き量をあ
らわす関数を定め、動き検出を行いたいピクセルＲの前
後のラインのピクセルＣ、Ｄ、Ｅ、Ｆのデータから求め
た動き量Ｖ１、Ｖ２のうちの最大値、あるいは最小値、
あるいは平均値を、動き検出を行いたいピクセルＲの動
き量とし、この動き量に応じて、動き検出を行いたいピ
クセルＲの前後のラインのピクセルＣ、Ｄのデータから
求めたフィールド内補間のデータと動き検出を行いたい
ピクセルと同じ位置の１フィールドディレイのピクセル
Ｇのデータを使って演算して現フィールドの補間データ
を作成するＤＳＰ１１を設けたので、少ないメモリ容量
で、画質の劣化を招くことなく精度高くＩＰ変換を行う
ことができる利点がある。

【００７９】

【発明の効果】本発明によれば、少ないメモリ容量で、
画質の劣化を招くことなく精度高くＩＰ変換を行うこと
ができる利点がある。

【図面の簡単な説明】

【図１】本発明に係る画像信号処理装置の一実施形態を
示すブロック図である。

【図２】本発明に係る処理手段としてのＤＳＰのＩＰ変
換時の動き検出処理を説明するための図である。

【図３】本発明に係るＤＳＰを構成するＳＩＭＤ制御プ
ロセッサの基本的な構成を示すブロック図である。

【図４】第１の実施形態に係る画像ＤＳＰの基本的な動
作を説明するためのタイミングチャートである。

【図５】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するための図である。

【図６】第１の実施形態に係るＩＰ変換において動き量
を求める関数について説明するための図である。

【図７】第１の実施形態に係るＩＰ変換におけるフィー
ルド内補間について説明するための図である。

【図８】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するためのフローチャートである。

【図９】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するためのフローチャートである。

【図１０】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１１】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１２】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１３】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１４】インターレース信号の説明図である。

【図１５】プログレッシブ信号の説明図である。

【図１６】ＩＰ変換の説明図である。

【図１７】従来の画像信号処理装置の構成例を示すブロ
ック図である。

【図１８】従来の画像信号処理装置の他の構成例を示す
ブロック図である。

【符号の説明】

１０…画像信号処理装置、１，１１…ＤＳＰ、２，３，
４，５，１２，１３…メモリ、１００…ＳＩＭＤ制御プ
ロセッサ、１０１…入力ポインタ（入力スキップレジス
タ）、１０２…入力ＳＡＭ部（入力レジスタ）、１０３
…データメモリ部（ローカルメモリ）、１０４…ＡＬＵ
アレイ部、１０５…出力ＳＡＭ部（出力レジスタ）、１
０６…出力ポインタ（出力スキップレジスタ）。

Claims (48)

【特許請求の範囲】
1. 【請求項１】 動き検出を行い、インターレース信号の
   データが存在しないラインについて補間データを作成
   し、当該補間データに基づいて画像データをインターレ
   ース信号からプログレッシブ信号に変換する画像信号処
   理装置であって、 画像データをインターレース信号からプログレッシブ信
   号に変換する際の動き検出を、現フィールドのデータと
   ２フィールド遅延または１フレーム遅延のデータを使
   い、２つのデータの差の絶対値による動き量をあらわす
   関数を定め、動き検出を行いたいピクセルの前後のライ
   ンのデータから求めた動き量のうちの最大値を、動き検
   出を行いたいピクセルの動き量とし、この動き量に応じ
   て、動き検出を行いたいピクセルの前後のラインのデー
   タから求めたフィールド内補間のデータと動き検出を行
   いたいピクセルと同じ位置の１フィールドディレイのピ
   クセルのデータを使って演算して現フィールドを補間デ
   ータを作成する処理手段を有する画像信号処理装置。
2. 【請求項２】 上記処理手段は、輝度データに関しては
   現フィールドの補間データを上記処理により求め、クロ
   マデータに関しては現フィールドの補間データをフィー
   ルド内補間によって求める請求項１記載の画像信号処理
   装置。
3. 【請求項３】 上記処理手段は、フィールド内補間のデ
   ータを求める際、前後のラインの真上と真下のデータの
   差の絶対値が所定の閾値よりも小さい場合には、前後の
   ラインの真上と真下のデータの平均値で補間し、そうで
   ない場合には、前後のラインの近傍複数画素のデータの
   中の２つの中央値のデータの平均値で補間する請求項１
   記載の画像信号処理装置。
4. 【請求項４】 上記処理手段は、フィールド内補間のデ
   ータを求める際、前後のラインの真上と真下のデータの
   差の絶対値が所定の閾値よりも小さい場合には、前後の
   ラインの真上と真下のデータの平均値で補間し、そうで
   ない場合には、前後のラインの近傍複数画素のデータの
   中の２つの中央値のデータの平均値で補間する請求項２
   記載の画像信号処理装置。
5. 【請求項５】 上記処理手段は、要素プロセッサを１次
   元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
   求項１記載の画像信号処理装置。
6. 【請求項６】 上記処理手段は、要素プロセッサを１次
   元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
   求項２記載の画像信号処理装置。
7. 【請求項７】 上記処理手段は、要素プロセッサを１次
   元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
   求項３記載の画像信号処理装置。
8. 【請求項８】 上記処理手段は、要素プロセッサを１次
   元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
   求項４記載の画像信号処理装置。
9. 【請求項９】 上記要素プロセッサを１次元的に多並列
   したＳＩＭＤ制御プロセッサは、ビット処理である請求
   項５記載の画像信号処理装置。
10. 【請求項１０】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項６記載の画像信号処理装置。
11. 【請求項１１】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項７記載の画像信号処理装置。
12. 【請求項１２】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項８記載の画像信号処理装置。
13. 【請求項１３】 動き検出を行い、インターレース信号
    のデータが存在しないラインについて補間データを作成
    し、当該補間データに基づいて画像データをインターレ
    ース信号からプログレッシブ信号に変換する画像信号処
    理装置であって、 画像データをインターレース信号からプログレッシブ信
    号に変換する際の動き検出を、現フィールドのデータと
    ２フィールド遅延または１フレーム遅延のデータを使
    い、２つのデータの差の絶対値による動き量をあらわす
    関数を定め、動き検出を行いたいピクセルの前後のライ
    ンのデータから求めた動き量のうちの最小値を、動き検
    出を行いたいピクセルの動き量とし、この動き量に応じ
    て、動き検出を行いたいピクセルの前後のラインのデー
    タから求めたフィールド内補間のデータと動き検出を行
    いたいピクセルと同じ位置の１フィールドディレイのピ
    クセルのデータを使って演算して現フィールドを補間デ
    ータを作成する処理手段を有する画像信号処理装置。
14. 【請求項１４】 上記処理手段は、輝度データに関して
    は現フィールドの補間データを上記処理により求め、ク
    ロマデータに関しては現フィールドの補間データをフィ
    ールド内補間によって求める請求項１３記載の画像信号
    処理装置。
15. 【請求項１５】 上記処理手段は、フィールド内補間の
    データを求める際、前後のラインの真上と真下のデータ
    の差の絶対値が所定の閾値よりも小さい場合には、前後
    のラインの真上と真下のデータの平均値で補間し、そう
    でない場合には、前後のラインの近傍複数画素のデータ
    の中の２つの中央値のデータの平均値で補間する請求項
    １３記載の画像信号処理装置。
16. 【請求項１６】 上記処理手段は、フィールド内補間の
    データを求める際、前後のラインの真上と真下のデータ
    の差の絶対値が所定の閾値よりも小さい場合には、前後
    のラインの真上と真下のデータの平均値で補間し、そう
    でない場合には、前後のラインの近傍複数画素のデータ
    の中の２つの中央値のデータの平均値で補間する請求項
    １４記載の画像信号処理装置。
17. 【請求項１７】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項１３記載の画像信号処理装置。
18. 【請求項１８】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項１４記載の画像信号処理装置。
19. 【請求項１９】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項１５記載の画像信号処理装置。
20. 【請求項２０】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項１６記載の画像信号処理装置。
21. 【請求項２１】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項１７記載の画像信号処理装置。
22. 【請求項２２】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項１８記載の画像信号処理装置。
23. 【請求項２３】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項１９記載の画像信号処理装置。
24. 【請求項２４】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項２０記載の画像信号処理装置。
25. 【請求項２５】 動き検出を行い、インターレース信号
    のデータが存在しないラインについて補間データを作成
    し、当該補間データに基づいて画像データをインターレ
    ース信号からプログレッシブ信号に変換する画像信号処
    理装置であって、 画像データをインターレース信号からプログレッシブ信
    号に変換する際の動き検出を、現フィールドのデータと
    ２フィールド遅延または１フレーム遅延のデータを使
    い、２つのデータの差の絶対値による動き量をあらわす
    関数を定め、動き検出を行いたいピクセルの前後のライ
    ンのデータから求めた動き量の平均値を、動き検出を行
    いたいピクセルの動き量とし、この動き量に応じて、動
    き検出を行いたいピクセルの前後のラインのデータから
    求めたフィールド内補間のデータと動き検出を行いたい
    ピクセルと同じ位置の１フィールドディレイのピクセル
    のデータを使って演算して現フィールドを補間データを
    作成する処理手段を有する画像信号処理装置。
26. 【請求項２６】 上記処理手段は、輝度データに関して
    は現フィールドの補間データを上記処理により求め、ク
    ロマデータに関しては現フィールドの補間データをフィ
    ールド内補間によって求める請求項２５記載の画像信号
    処理装置。
27. 【請求項２７】 上記処理手段は、フィールド内補間の
    データを求める際、前後のラインの真上と真下のデータ
    の差の絶対値が所定の閾値よりも小さい場合には、前後
    のラインの真上と真下のデータの平均値で補間し、そう
    でない場合には、前後のラインの近傍複数画素のデータ
    の中の２つの中央値のデータの平均値で補間する請求項
    ２５記載の画像信号処理装置。
28. 【請求項２８】 上記処理手段は、フィールド内補間の
    データを求める際、前後のラインの真上と真下のデータ
    の差の絶対値が所定の閾値よりも小さい場合には、前後
    のラインの真上と真下のデータの平均値で補間し、そう
    でない場合には、前後のラインの近傍複数画素のデータ
    の中の２つの中央値のデータの平均値で補間する請求項
    ２６記載の画像信号処理装置。
29. 【請求項２９】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項２５記載の画像信号処理装置。
30. 【請求項３０】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項２６記載の画像信号処理装置。
31. 【請求項３１】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項２７記載の画像信号処理装置。
32. 【請求項３２】 上記処理手段は、要素プロセッサを１
    次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
    請求項２８記載の画像信号処理装置。
33. 【請求項３３】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項２９記載の画像信号処理装置。
34. 【請求項３４】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項３０記載の画像信号処理装置。
35. 【請求項３５】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項３１記載の画像信号処理装置。
36. 【請求項３６】 上記要素プロセッサを１次元的に多並
    列したＳＩＭＤ制御プロセッサは、ビット処理である請
    求項３２記載の画像信号処理装置。
37. 【請求項３７】 動き検出を行い、インターレース信号
    のデータが存在しないラインについて補間データを作成
    し、当該補間データに基づいて画像データをインターレ
    ース信号からプログレッシブ信号に変換する画像信号処
    理方法であって、 画像データをインターレース信号からプログレッシブ信
    号に変換する際の動き検出を、現フィールドのデータと
    ２フィールド遅延または１フレーム遅延のデータを使
    い、２つのデータの差の絶対値による動き量をあらわす
    関数を定め、動き検出を行いたいピクセルの前後のライ
    ンのデータから求めた動き量のうちの最大値を、動き検
    出を行いたいピクセルの動き量とし、この動き量に応じ
    て、動き検出を行いたいピクセルの前後のラインのデー
    タから求めたフィールド内補間のデータと動き検出を行
    いたいピクセルと同じ位置の１フィールドディレイのピ
    クセルのデータを使って演算して現フィールドを補間デ
    ータを作成する画像信号処理方法。
38. 【請求項３８】 輝度データに関しては現フィールドの
    補間データを上記処理により求め、クロマデータに関し
    ては現フィールドの補間データをフィールド内補間によ
    って求める請求項３７記載の画像信号処理方法。
39. 【請求項３９】 フィールド内補間のデータを求める
    際、前後のラインの真上と真下のデータの差の絶対値が
    所定の閾値よりも小さい場合には、前後のラインの真上
    と真下のデータの平均値で補間し、そうでない場合に
    は、前後のラインの近傍複数画素のデータの中の２つの
    中央値のデータの平均値で補間する請求項３７記載の画
    像信号処理方法。
40. 【請求項４０】 フィールド内補間のデータを求める
    際、前後のラインの真上と真下のデータの差の絶対値が
    所定の閾値よりも小さい場合には、前後のラインの真上
    と真下のデータの平均値で補間し、そうでない場合に
    は、前後のラインの近傍複数画素のデータの中の２つの
    中央値のデータの平均値で補間する請求項３８記載の画
    像信号処理方法。
41. 【請求項４１】 動き検出を行い、インターレース信号
    のデータが存在しないラインについて補間データを作成
    し、当該補間データに基づいて画像データをインターレ
    ース信号からプログレッシブ信号に変換する画像信号処
    理方法であって、 画像データをインターレース信号からプログレッシブ信
    号に変換する際の動き検出を、現フィールドのデータと
    ２フィールド遅延または１フレーム遅延のデータを使
    い、２つのデータの差の絶対値による動き量をあらわす
    関数を定め、動き検出を行いたいピクセルの前後のライ
    ンのデータから求めた動き量のうちの最小値を、動き検
    出を行いたいピクセルの動き量とし、この動き量に応じ
    て、動き検出を行いたいピクセルの前後のラインのデー
    タから求めたフィールド内補間のデータと動き検出を行
    いたいピクセルと同じ位置の１フィールドディレイのピ
    クセルのデータを使って演算して現フィールドを補間デ
    ータを作成する画像信号処理方法。
42. 【請求項４２】 輝度データに関しては現フィールドの
    補間データを上記処理により求め、クロマデータに関し
    ては現フィールドの補間データをフィールド内補間によ
    って求める請求項４１記載の画像信号処理方法。
43. 【請求項４３】 フィールド内補間のデータを求める
    際、前後のラインの真上と真下のデータの差の絶対値が
    所定の閾値よりも小さい場合には、前後のラインの真上
    と真下のデータの平均値で補間し、そうでない場合に
    は、前後のラインの近傍複数画素のデータの中の２つの
    中央値のデータの平均値で補間する請求項４１記載の画
    像信号処理方法。
44. 【請求項４４】 フィールド内補間のデータを求める
    際、前後のラインの真上と真下のデータの差の絶対値が
    所定の閾値よりも小さい場合には、前後のラインの真上
    と真下のデータの平均値で補間し、そうでない場合に
    は、前後のラインの近傍複数画素のデータの中の２つの
    中央値のデータの平均値で補間する請求項４２記載の画
    像信号処理方法。
45. 【請求項４５】 動き検出を行い、インターレース信号
    のデータが存在しないラインについて補間データを作成
    し、当該補間データに基づいて画像データをインターレ
    ース信号からプログレッシブ信号に変換する画像信号処
    理方法であって、 画像データをインターレース信号からプログレッシブ信
    号に変換する際の動き検出を、現フィールドのデータと
    ２フィールド遅延または１フレーム遅延のデータを使
    い、２つのデータの差の絶対値による動き量をあらわす
    関数を定め、動き検出を行いたいピクセルの前後のライ
    ンのデータから求めた動き量の平均値を、動き検出を行
    いたいピクセルの動き量とし、この動き量に応じて、動
    き検出を行いたいピクセルの前後のラインのデータから
    求めたフィールド内補間のデータと動き検出を行いたい
    ピクセルと同じ位置の１フィールドディレイのピクセル
    のデータを使って演算して現フィールドを補間データを
    作成する画像信号処理方法。
46. 【請求項４６】 輝度データに関しては現フィールドの
    補間データを上記処理により求め、クロマデータに関し
    ては現フィールドの補間データをフィールド内補間によ
    って求める請求項４５記載の画像信号処理方法。
47. 【請求項４７】 フィールド内補間のデータを求める
    際、前後のラインの真上と真下のデータの差の絶対値が
    所定の閾値よりも小さい場合には、前後のラインの真上
    と真下のデータの平均値で補間し、そうでない場合に
    は、前後のラインの近傍複数画素のデータの中の２つの
    中央値のデータの平均値で補間する請求項４５記載の画
    像信号処理方法。
48. 【請求項４８】 フィールド内補間のデータを求める
    際、前後のラインの真上と真下のデータの差の絶対値が
    所定の閾値よりも小さい場合には、前後のラインの真上
    と真下のデータの平均値で補間し、そうでない場合に
    は、前後のラインの近傍複数画素のデータの中の２つの
    中央値のデータの平均値で補間する請求項４６記載の画
    像信号処理方法。