JP2002077831A - 画像信号処理装置およびその方法 - Google Patents
画像信号処理装置およびその方法Info
- Publication number
- JP2002077831A JP2002077831A JP2000255952A JP2000255952A JP2002077831A JP 2002077831 A JP2002077831 A JP 2002077831A JP 2000255952 A JP2000255952 A JP 2000255952A JP 2000255952 A JP2000255952 A JP 2000255952A JP 2002077831 A JP2002077831 A JP 2002077831A
- Authority
- JP
- Japan
- Prior art keywords
- data
- motion
- pixel
- lines
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】少ないメモリ容量で、精度高くＩＰ変換を行う
ことができる画像信号処理装置およびその方法を提供す
る。 【解決手段】動き検出を、現フィールドのデータと１フ
ィールド遅延のデータのデータを使い、２つのデータの
差の絶対値による動き量をあらわす関数を定め、動き検
出を行いたいピクセルＲ１の前後のラインのピクセル
Ｃ、Ｄからフィールド内補間によって得たデータと現フ
ィールドの同じ位置のピクセルＢの先に定めた動き量を
あらわす関数によって得た値Ｖ１を３ライン分蓄え、こ
の中の最小値をとり、隣り合うピクセルの同様にして得
た最小値との最大値をとり、これを３ライン分蓄え、そ
の最大値をとり、さらに、隣り合うピクセルについて、
同様の処理により最大値を求め、求めた最大値を動き量
とする。
ことができる画像信号処理装置およびその方法を提供す
る。 【解決手段】動き検出を、現フィールドのデータと１フ
ィールド遅延のデータのデータを使い、２つのデータの
差の絶対値による動き量をあらわす関数を定め、動き検
出を行いたいピクセルＲ１の前後のラインのピクセル
Ｃ、Ｄからフィールド内補間によって得たデータと現フ
ィールドの同じ位置のピクセルＢの先に定めた動き量を
あらわす関数によって得た値Ｖ１を３ライン分蓄え、こ
の中の最小値をとり、隣り合うピクセルの同様にして得
た最小値との最大値をとり、これを３ライン分蓄え、そ
の最大値をとり、さらに、隣り合うピクセルについて、
同様の処理により最大値を求め、求めた最大値を動き量
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、画像信号処理装置
に係り、特にインターレース信号をプログレッシブ信号
に変換（ＩＰ変換）する画像信号処理装置およびその方
法に関するものである。
に係り、特にインターレース信号をプログレッシブ信号
に変換（ＩＰ変換）する画像信号処理装置およびその方
法に関するものである。
【０００２】
【従来の技術】テレビジョンやビデオなど、世間の多く
の画像信号は、インターレースである。これに対し、コ
ンピュータ信号は、プログレッシブであり、たとえば、
コンピュータの画像とテレビの画像を同時に同じコンピ
ュータディスプレイ上に表示するためにはインターレー
ス信号をプログレッシブに変換しなければならない。ま
た、インターレース信号は、その特徴から、画像中に細
い横線があるとちらつきが生じてしまうが、プログレッ
シブ信号では、そのようなことがなく、きれいに表示さ
れるため、最近では、家庭用のテレビ受像機でも内部で
インターレースからプログレッシブへの変換を行い、プ
ログレッシブで表示するようになっているものもある。
また、ＤＶＤの普及により、ハイビジョンサイズの映像
も多くなっており、このような映像は、１フレーム画素
数が非常に多いことから、プログレッシブの信号に変換
するためには大量のメモリを必要とする。
の画像信号は、インターレースである。これに対し、コ
ンピュータ信号は、プログレッシブであり、たとえば、
コンピュータの画像とテレビの画像を同時に同じコンピ
ュータディスプレイ上に表示するためにはインターレー
ス信号をプログレッシブに変換しなければならない。ま
た、インターレース信号は、その特徴から、画像中に細
い横線があるとちらつきが生じてしまうが、プログレッ
シブ信号では、そのようなことがなく、きれいに表示さ
れるため、最近では、家庭用のテレビ受像機でも内部で
インターレースからプログレッシブへの変換を行い、プ
ログレッシブで表示するようになっているものもある。
また、ＤＶＤの普及により、ハイビジョンサイズの映像
も多くなっており、このような映像は、１フレーム画素
数が非常に多いことから、プログレッシブの信号に変換
するためには大量のメモリを必要とする。
【０００３】ＩＰ変換について インターレス信号は、図１４に示すように、互いにずれ
た１ラインおきのラインデータをもつ２つのフィールド
で一枚のフレームを構成する。これに対して、プログレ
ッシブ信号は、図１５に示すように、最初からすべての
ラインデータが存在している（つまっている）。インタ
ーレース信号からプログレッシブに変換する場合、イン
ターレースでは、１ラインおきのデータしか存在しない
ため、データのないラインについて、補間データを作り
出力する。
た１ラインおきのラインデータをもつ２つのフィールド
で一枚のフレームを構成する。これに対して、プログレ
ッシブ信号は、図１５に示すように、最初からすべての
ラインデータが存在している（つまっている）。インタ
ーレース信号からプログレッシブに変換する場合、イン
ターレースでは、１ラインおきのデータしか存在しない
ため、データのないラインについて、補間データを作り
出力する。
【０００４】この補間データは、いろいろな作り方があ
るが、一般的には、図１６に示すように、通常は動き検
出を行い、動領域と静止領域に分け、動領域については
フィールド内のデータから補間データを作成し、静止領
域については、前フィールドの同じラインのデータをそ
のまま持ってくるという方法が用いられる。そして、従
来、ＩＰ変換を行う際の動き検出処理は、現フィールド
と２フィールド遅延のデータを比較して判断していた。
るが、一般的には、図１６に示すように、通常は動き検
出を行い、動領域と静止領域に分け、動領域については
フィールド内のデータから補間データを作成し、静止領
域については、前フィールドの同じラインのデータをそ
のまま持ってくるという方法が用いられる。そして、従
来、ＩＰ変換を行う際の動き検出処理は、現フィールド
と２フィールド遅延のデータを比較して判断していた。
【０００５】
【発明が解決しようとする課題】ところが、上述したよ
うに従来の方法では、ＩＰ変換を行う際の動き検出処理
は、現フィールドと２フィールド遅延のデータを比較す
ることから、少なくとも２フィールド分のメモリを必要
としていた。上述したように、ハイビジョンサイズの信
号をプログレッシブの信号に変換するためには、１フレ
ーム画素数が非常に多いことから、大量のメモリを必要
とするにもかかわらず、従来の方法では、さらに倍、あ
るいはそれ以上の容量のメモリを必要とするという不利
益がある。
うに従来の方法では、ＩＰ変換を行う際の動き検出処理
は、現フィールドと２フィールド遅延のデータを比較す
ることから、少なくとも２フィールド分のメモリを必要
としていた。上述したように、ハイビジョンサイズの信
号をプログレッシブの信号に変換するためには、１フレ
ーム画素数が非常に多いことから、大量のメモリを必要
とするにもかかわらず、従来の方法では、さらに倍、あ
るいはそれ以上の容量のメモリを必要とするという不利
益がある。
【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、少ないメモリ容量で、精度高く
ＩＰ変換を行うことができる画像信号処理装置およびそ
の方法を提供することにある。
のであり、その目的は、少ないメモリ容量で、精度高く
ＩＰ変換を行うことができる画像信号処理装置およびそ
の方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、動き検出を行い、インターレース信号の
データが存在しないラインについて補間データを作成
し、当該補間データに基づいて画像データをインターレ
ース信号からプログレッシブ信号に変換する画像信号処
理装置であって、画像データをインターレース信号から
プログレッシブ信号に変換する際の動き検出を、現フィ
ールドのデータと１フィールド遅延のデータのデータを
使い、２つのデータの差の絶対値による動き量をあらわ
す関数を定め、動き検出を行いたいピクセルの前後のラ
インのピクセルからフィールド内補間によって得たデー
タと現フィールドの同じ位置のピクセルのデータとから
先に定めた動き量をあらわす関数によって少なくとも３
ライン分の動き量を求め、求めた３ライン分の動き量の
中の最小値を求め、動き検出を行いたいピクセルに隣接
するピクセルの前後のラインのピクセルからフィールド
内補間によって得たデータと現フィールドの同じ位置の
ピクセルのデータとから先に定めた動き量をあらわす関
数によって少なくも３ライン分の動き量を求め、求めた
３ライン分の動き量の中の最小値を求め、求めた最小値
の中の最大値を求め、当該最大値を求める処理を動き検
出を行いたいピクセルに隣接するピクセルについて行
い、求めた最大値を動き量として動き検出を行う処理手
段を有する。
め、本発明は、動き検出を行い、インターレース信号の
データが存在しないラインについて補間データを作成
し、当該補間データに基づいて画像データをインターレ
ース信号からプログレッシブ信号に変換する画像信号処
理装置であって、画像データをインターレース信号から
プログレッシブ信号に変換する際の動き検出を、現フィ
ールドのデータと１フィールド遅延のデータのデータを
使い、２つのデータの差の絶対値による動き量をあらわ
す関数を定め、動き検出を行いたいピクセルの前後のラ
インのピクセルからフィールド内補間によって得たデー
タと現フィールドの同じ位置のピクセルのデータとから
先に定めた動き量をあらわす関数によって少なくとも３
ライン分の動き量を求め、求めた３ライン分の動き量の
中の最小値を求め、動き検出を行いたいピクセルに隣接
するピクセルの前後のラインのピクセルからフィールド
内補間によって得たデータと現フィールドの同じ位置の
ピクセルのデータとから先に定めた動き量をあらわす関
数によって少なくも３ライン分の動き量を求め、求めた
３ライン分の動き量の中の最小値を求め、求めた最小値
の中の最大値を求め、当該最大値を求める処理を動き検
出を行いたいピクセルに隣接するピクセルについて行
い、求めた最大値を動き量として動き検出を行う処理手
段を有する。
【０００８】本発明では、上記処理手段は、動き量の大
きいところでは、動き検出を行いたいピクセルの前後の
ラインのピクセルからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、現フィールド
の同じ位置のピクセルのデータを用いる。
きいところでは、動き検出を行いたいピクセルの前後の
ラインのピクセルからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、現フィールド
の同じ位置のピクセルのデータを用いる。
【０００９】また、本発明では、上記処理手段は、フィ
ールド内補間のデータを求める際、前後のラインの真上
と真下のデータの差の絶対値が所定の閾値よりも小さい
場合には、前後のラインの真上と真下のデータの平均値
で補間し、そうでない場合には、前後のラインの近傍複
数画素のデータの中の２つの中央値のデータの平均値で
補間する。
ールド内補間のデータを求める際、前後のラインの真上
と真下のデータの差の絶対値が所定の閾値よりも小さい
場合には、前後のラインの真上と真下のデータの平均値
で補間し、そうでない場合には、前後のラインの近傍複
数画素のデータの中の２つの中央値のデータの平均値で
補間する。
【００１０】また、本発明では、上記処理手段は、要素
プロセッサを１次元的に多並列にしたＳＩＭＤ制御プロ
セッサを有する。
プロセッサを１次元的に多並列にしたＳＩＭＤ制御プロ
セッサを有する。
【００１１】また、本発明では、上記要素プロセッサを
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。
【００１２】また、本発明は、動き検出を行い、インタ
ーレース信号のデータが存在しないラインについて補間
データを作成し、当該補間データに基づいて画像データ
をインターレース信号からプログレッシブ信号に変換す
る画像信号処理方法であって、画像データをインターレ
ース信号からプログレッシブ信号に変換する際の動き検
出を、現フィールドのデータと１フィールド遅延のデー
タのデータを使い、２つのデータの差の絶対値による動
き量をあらわす関数を定め、動き検出を行いたいピクセ
ルの前後のラインのピクセルからフィールド内補間によ
って得たデータと現フィールドの同じ位置のピクセルの
データとから先に定めた動き量をあらわす関数によって
少なくとも３ライン分の動き量を求め、求めた３ライン
分の動き量の中の最小値を求め、動き検出を行いたいピ
クセルに隣接するピクセルの前後のラインのピクセルか
らフィールド内補間によって得たデータと現フィールド
の同じ位置のピクセルのデータとから先に定めた動き量
をあらわす関数によって少なくも３ライン分の動き量を
求め、求めた３ライン分の動き量の中の最小値を求め、
求めた最小値の中の最大値を求め、当該最大値を求める
処理を動き検出を行いたいピクセルに隣接するピクセル
について行い、求めた最大値を動き量として動き検出を
行う。
ーレース信号のデータが存在しないラインについて補間
データを作成し、当該補間データに基づいて画像データ
をインターレース信号からプログレッシブ信号に変換す
る画像信号処理方法であって、画像データをインターレ
ース信号からプログレッシブ信号に変換する際の動き検
出を、現フィールドのデータと１フィールド遅延のデー
タのデータを使い、２つのデータの差の絶対値による動
き量をあらわす関数を定め、動き検出を行いたいピクセ
ルの前後のラインのピクセルからフィールド内補間によ
って得たデータと現フィールドの同じ位置のピクセルの
データとから先に定めた動き量をあらわす関数によって
少なくとも３ライン分の動き量を求め、求めた３ライン
分の動き量の中の最小値を求め、動き検出を行いたいピ
クセルに隣接するピクセルの前後のラインのピクセルか
らフィールド内補間によって得たデータと現フィールド
の同じ位置のピクセルのデータとから先に定めた動き量
をあらわす関数によって少なくも３ライン分の動き量を
求め、求めた３ライン分の動き量の中の最小値を求め、
求めた最小値の中の最大値を求め、当該最大値を求める
処理を動き検出を行いたいピクセルに隣接するピクセル
について行い、求めた最大値を動き量として動き検出を
行う。
【００１３】また、本発明では、動き量の大きいところ
では、動き検出を行いたいピクセルの前後のラインのピ
クセルからフィールド内補間によって得たデータを用
い、動き量の小さいところでは、現フィールドの同じ位
置のピクセルのデータを用いる。
では、動き検出を行いたいピクセルの前後のラインのピ
クセルからフィールド内補間によって得たデータを用
い、動き量の小さいところでは、現フィールドの同じ位
置のピクセルのデータを用いる。
【００１４】また、本発明では、フィールド内補間のデ
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する。
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する。
【００１５】本発明によれば、たとえば処理手段におい
て、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、たとえば現フィール
ドのデータと１フィールド遅延のデータを使い、２つの
データの差の絶対値による動き量をあらわす関数を定め
る。そして、動き検出を行いたいピクセルの前後のライ
ンのピクセルからフィールド内補間によって得たデータ
と現フィールドの同じ位置のピクセルの先に定めた動き
量をあらわす関数によって得た値を３ライン分蓄え（Ｖ
１，Ｖ２，Ｖ３）、この中の最小値をとる。同様にして
隣り合うピクセルに関して得た値との最大値をとり、こ
れを３ライン分蓄える（Ｍ１，Ｍ２，Ｍ３）。そして、
その中の最大値をとる。動き検出を行いたいピクセルに
隣接するピクセルについても、上記と同様な処理により
最大値を求める。そして、以上の処理で求めた最大値を
動き量として、動き検出を行う。
て、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、たとえば現フィール
ドのデータと１フィールド遅延のデータを使い、２つの
データの差の絶対値による動き量をあらわす関数を定め
る。そして、動き検出を行いたいピクセルの前後のライ
ンのピクセルからフィールド内補間によって得たデータ
と現フィールドの同じ位置のピクセルの先に定めた動き
量をあらわす関数によって得た値を３ライン分蓄え（Ｖ
１，Ｖ２，Ｖ３）、この中の最小値をとる。同様にして
隣り合うピクセルに関して得た値との最大値をとり、こ
れを３ライン分蓄える（Ｍ１，Ｍ２，Ｍ３）。そして、
その中の最大値をとる。動き検出を行いたいピクセルに
隣接するピクセルについても、上記と同様な処理により
最大値を求める。そして、以上の処理で求めた最大値を
動き量として、動き検出を行う。
【００１６】
【発明の実施の形態】図１は、本発明に係る画像信号処
理装置の一実施形態を示すブロック図である。
理装置の一実施形態を示すブロック図である。
【００１７】この画像信号処理装置１０は、図１に示す
ように、処理手段としてのディジタルシグナルプロセッ
サ（ＤＳＰ）１１、および１フィールドディレイを生成
するためのメモリ１２を主構成要素として有している。
ように、処理手段としてのディジタルシグナルプロセッ
サ（ＤＳＰ）１１、および１フィールドディレイを生成
するためのメモリ１２を主構成要素として有している。
【００１８】ＤＳＰ１１の画像データの入力段に、１フ
ィールド分のディレイを生成するためのメモリ１２（Ｍ
１）が配置されている。画像データの入力ラインが、メ
モリ１２の入力端子と、ＤＳＰ１１の第１入力端子（Ｉ
１）に接続されている。メモリ１２の出力端子がＤＳＰ
１１の第２入力端子（Ｉ２）に接続されている。
ィールド分のディレイを生成するためのメモリ１２（Ｍ
１）が配置されている。画像データの入力ラインが、メ
モリ１２の入力端子と、ＤＳＰ１１の第１入力端子（Ｉ
１）に接続されている。メモリ１２の出力端子がＤＳＰ
１１の第２入力端子（Ｉ２）に接続されている。
【００１９】ＤＳＰ１１は、内部のメモリに、入力端子
Ｉ１へのデータＤＩ１を３ライン分蓄えておく。また、
ＤＳＰ１１は、内部のメモリに、入力端子Ｉ２へのデー
タＤＩ２を４ライン分蓄えておく。
Ｉ１へのデータＤＩ１を３ライン分蓄えておく。また、
ＤＳＰ１１は、内部のメモリに、入力端子Ｉ２へのデー
タＤＩ２を４ライン分蓄えておく。
【００２０】ＤＳＰ１１は、図示しない制御系によるパ
ラメータに基づいて、画像ソースによる画像信号をイン
タレース信号からプログレッシブ信号に変換するＩＰ
（インタレース／プログレッシブ）変換を行う。
ラメータに基づいて、画像ソースによる画像信号をイン
タレース信号からプログレッシブ信号に変換するＩＰ
（インタレース／プログレッシブ）変換を行う。
【００２１】ＤＳＰ１１は、画像データをインターレー
ス信号からプログレッシブ信号に変換する際の動き検出
を、次のように行う。すなわち、現フィールドのデータ
と１フィールド遅延のデータのデータを使い、２つのデ
ータの差の絶対値による動き量をあらわす関数を定め、
図２に示すように、動き検出を行いたいピクセルＲ１の
前後のラインのピクセルＣ、Ｄからフィールド内補間に
よって得たデータと現フィールドの同じ位置のピクセル
Ｂの先に定めた動き量をあらわす関数によって得た値Ｖ
１を３ライン分蓄え（図２において、Ｖ１、Ｖ２、Ｖ３
で示している）、この中の最小値をとり、隣り合うピク
セルの同様にして得た最小値との最大値をとり（図２に
おいてＭ１）、これを３ライン分蓄え（図２において、
Ｍ１、Ｍ２、Ｍ３で示している）、その中の最大値をと
り、さらに、隣り合うピクセルについて、同様の処理に
より最大値を求め、求めた最大値を動き量とする。
ス信号からプログレッシブ信号に変換する際の動き検出
を、次のように行う。すなわち、現フィールドのデータ
と１フィールド遅延のデータのデータを使い、２つのデ
ータの差の絶対値による動き量をあらわす関数を定め、
図２に示すように、動き検出を行いたいピクセルＲ１の
前後のラインのピクセルＣ、Ｄからフィールド内補間に
よって得たデータと現フィールドの同じ位置のピクセル
Ｂの先に定めた動き量をあらわす関数によって得た値Ｖ
１を３ライン分蓄え（図２において、Ｖ１、Ｖ２、Ｖ３
で示している）、この中の最小値をとり、隣り合うピク
セルの同様にして得た最小値との最大値をとり（図２に
おいてＭ１）、これを３ライン分蓄え（図２において、
Ｍ１、Ｍ２、Ｍ３で示している）、その中の最大値をと
り、さらに、隣り合うピクセルについて、同様の処理に
より最大値を求め、求めた最大値を動き量とする。
【００２２】また、ＤＳＰ１１は、動き量の大きいとこ
ろでは、動き検出を行いたいピクセルＲ３の前後のライ
ンのピクセルからフィールド内補間によって得たデータ
を用い、動き量の小さいところでは、現フィールドの同
じ位置のピクセルＡのデータを用いる。
ろでは、動き検出を行いたいピクセルＲ３の前後のライ
ンのピクセルからフィールド内補間によって得たデータ
を用い、動き量の小さいところでは、現フィールドの同
じ位置のピクセルＡのデータを用いる。
【００２３】さらに、ＤＳＰ１１は、フィールド内補間
のデータを求める際、前後のラインの真上と真下のデー
タの差の絶対値がある閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素（本実施
形態では近傍６画素）のデータの中の２つの中央値のデ
ータの平均値で補間する。
のデータを求める際、前後のラインの真上と真下のデー
タの差の絶対値がある閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素（本実施
形態では近傍６画素）のデータの中の２つの中央値のデ
ータの平均値で補間する。
【００２４】ＤＳＰ１１は、リニアアレイ（線型配列）
型ＤＳＰ、たとえば要素プロセッサを１次元的に多並列
にしたＳＩＭＤ（Single Instruction Stream Multiple
Data stream) 制御方式の並列プロセッサにより構成さ
れる。
型ＤＳＰ、たとえば要素プロセッサを１次元的に多並列
にしたＳＩＭＤ（Single Instruction Stream Multiple
Data stream) 制御方式の並列プロセッサにより構成さ
れる。
【００２５】以下に、ＳＩＭＤ制御プロセッサの具体的
な構成、およびＤＳＰ１１におけるＩＰ変換処理の具体
的な処理内容について、図面に関連付けて順を追って説
明する。
な構成、およびＤＳＰ１１におけるＩＰ変換処理の具体
的な処理内容について、図面に関連付けて順を追って説
明する。
【００２６】ＳＩＭＤ制御プロセッサの基本的な構成 以下、ＳＩＭＤ制御プロセッサの構成を、図３に関連付
けて説明する。このＳＩＭＤ制御プロセッサ１００は、
図３に示すように、入力ポインタ（入力スキップレジス
タ）１０１、入力ＳＡＭ（シリアルアクセスメモリ）部
（入力レジスタ）１０２、データメモリ部（ローカルメ
モリ）１０３、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ
Ｌｏｇｉｃ Ｕｎｉｔ）アレイ部１０４、出力ＳＡＭ
部（出力レジスタ）１０５、出力ポインタ（出力スキッ
プレジスタ）１０６およびプログラム制御部１０７によ
り構成されている。
けて説明する。このＳＩＭＤ制御プロセッサ１００は、
図３に示すように、入力ポインタ（入力スキップレジス
タ）１０１、入力ＳＡＭ（シリアルアクセスメモリ）部
（入力レジスタ）１０２、データメモリ部（ローカルメ
モリ）１０３、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ
Ｌｏｇｉｃ Ｕｎｉｔ）アレイ部１０４、出力ＳＡＭ
部（出力レジスタ）１０５、出力ポインタ（出力スキッ
プレジスタ）１０６およびプログラム制御部１０７によ
り構成されている。
【００２７】これらの構成部分のうち、入力ＳＡＭ部１
０２、データメモリ部１０３および出力ＳＡＭ部１０５
は、主にメモリから構成される。入力ＳＡＭ部１０２、
データメモリ部１０３、ＡＬＵアレイ部１０４および出
力ＳＡＭ部１０５は、リニアアレイ（線形配列）形式に
並列化された複数（原画像の１水平走査期間分の画素数
Ｈ以上）の要素プロセッサ１１０を構成する。要素プロ
セッサ１１０それぞれ（単一エレメント）は、独立した
プロセッサの構成部分を有しており、図３において斜線
を付して示す部分に対応する。また、複数の要素プロセ
ッサ１１０は、図３において横方向に並列に配列され、
要素プロセッサ群を構成する。
０２、データメモリ部１０３および出力ＳＡＭ部１０５
は、主にメモリから構成される。入力ＳＡＭ部１０２、
データメモリ部１０３、ＡＬＵアレイ部１０４および出
力ＳＡＭ部１０５は、リニアアレイ（線形配列）形式に
並列化された複数（原画像の１水平走査期間分の画素数
Ｈ以上）の要素プロセッサ１１０を構成する。要素プロ
セッサ１１０それぞれ（単一エレメント）は、独立した
プロセッサの構成部分を有しており、図３において斜線
を付して示す部分に対応する。また、複数の要素プロセ
ッサ１１０は、図３において横方向に並列に配列され、
要素プロセッサ群を構成する。
【００２８】入力ポインタ（入力スキップレジスタ）１
０１は、１ビットシフトレジスタであり、外部の画像処
理機器（図示せず）等から原画像の１画素分の画素デー
タが入力されるたびに、論理値１（Ｈ）の１ビット信号
〔入力ポインタ信号（ＳＩＰ）〕をシフトすることによ
り、入力された１画素分の画素データを担当する要素プ
ロセッサ１１０を指定し、指定した要素プロセッサ１１
０の入力ＳＡＭ部１０２（入力ＳＡＭセル）に、対応す
る原画像の画素データを書き込む。
０１は、１ビットシフトレジスタであり、外部の画像処
理機器（図示せず）等から原画像の１画素分の画素デー
タが入力されるたびに、論理値１（Ｈ）の１ビット信号
〔入力ポインタ信号（ＳＩＰ）〕をシフトすることによ
り、入力された１画素分の画素データを担当する要素プ
ロセッサ１１０を指定し、指定した要素プロセッサ１１
０の入力ＳＡＭ部１０２（入力ＳＡＭセル）に、対応す
る原画像の画素データを書き込む。
【００２９】つまり、入力ポインタ１０１は、原画像の
１水平走査期間ごとに、まず、図３の左端の要素プロセ
ッサ１１０に対する入力ポインタ信号を論理値１とし
て、画素データに同期したクロック信号に応じて入力さ
れる最初の原画像の画素データを、図３に示したＳＩＭ
Ｄ制御プロセッサ１００の左端の要素プロセッサ１００
の入力ＳＡＭ部１０２に書き込み、さらにその後、クロ
ック信号が１周期分変化するたびに、順次、右隣の要素
プロセッサ１１０に対する論理値１の入力ポインタ信号
が右方にシフトして、要素プロセッサ１１０それぞれの
入力ＳＡＭ部１０２に、原画像の画像データを１画素分
ずつ書き込んでゆく。
１水平走査期間ごとに、まず、図３の左端の要素プロセ
ッサ１１０に対する入力ポインタ信号を論理値１とし
て、画素データに同期したクロック信号に応じて入力さ
れる最初の原画像の画素データを、図３に示したＳＩＭ
Ｄ制御プロセッサ１００の左端の要素プロセッサ１００
の入力ＳＡＭ部１０２に書き込み、さらにその後、クロ
ック信号が１周期分変化するたびに、順次、右隣の要素
プロセッサ１１０に対する論理値１の入力ポインタ信号
が右方にシフトして、要素プロセッサ１１０それぞれの
入力ＳＡＭ部１０２に、原画像の画像データを１画素分
ずつ書き込んでゆく。
【００３０】入力ＳＡＭ部（入力レジスタ）１０２は、
上述したように入力ポインタ１０１から入力される入力
ポインタ信号が論理値１になった場合に、外部の画像処
理機器等から入力端子ＤＩＮに入力される１画素分の画
素データ（入力データ）を記憶する。つまり、要素プロ
セッサ１１０の入力ＳＡＭ部１０２は、全体として、水
平走査期間ごとに、原画像の１水平走査期間分の画素デ
ータを記憶する。さらに、入力ＳＡＭ部１０２は、記憶
した１水平走査期間分の原画像の画素データ（入力デー
タ）を、プログラム制御部１０７の制御に従って、次の
水平走査帰線期間において、必要に応じてデータメモリ
部１０３に対して転送する。
上述したように入力ポインタ１０１から入力される入力
ポインタ信号が論理値１になった場合に、外部の画像処
理機器等から入力端子ＤＩＮに入力される１画素分の画
素データ（入力データ）を記憶する。つまり、要素プロ
セッサ１１０の入力ＳＡＭ部１０２は、全体として、水
平走査期間ごとに、原画像の１水平走査期間分の画素デ
ータを記憶する。さらに、入力ＳＡＭ部１０２は、記憶
した１水平走査期間分の原画像の画素データ（入力デー
タ）を、プログラム制御部１０７の制御に従って、次の
水平走査帰線期間において、必要に応じてデータメモリ
部１０３に対して転送する。
【００３１】データメモリ部（ローカルメモリ）１０３
は、プログラム制御部１０７の制御に従い、入力ポイン
タ１０１から入力される入力ポインタ信号（ＳＩＰ）の
論理値に応じて、入力ＳＡＭ部１０２に入力された原画
像の画素データ、演算途中のデータ、および、定数デー
タ等を記憶し、ＡＬＵアレイ部１０４に対して出力す
る。
は、プログラム制御部１０７の制御に従い、入力ポイン
タ１０１から入力される入力ポインタ信号（ＳＩＰ）の
論理値に応じて、入力ＳＡＭ部１０２に入力された原画
像の画素データ、演算途中のデータ、および、定数デー
タ等を記憶し、ＡＬＵアレイ部１０４に対して出力す
る。
【００３２】ＡＬＵアレイ部１０４は、プログラム制御
部１０７の制御に従って、データメモリ部１０３から入
力される原画像の画素データ、演算途中のデータ、およ
び、定数データ等に対して算術演算処理および論理演算
処理を行って、データメモリ部１０３の所定のアドレス
に記憶する。なお、ＡＬＵアレイ部１０４は、原画像の
画素データに対する演算処理を全てビット単位で行い、
１サイクルごとに１ビット分のデータを演算処理する。
部１０７の制御に従って、データメモリ部１０３から入
力される原画像の画素データ、演算途中のデータ、およ
び、定数データ等に対して算術演算処理および論理演算
処理を行って、データメモリ部１０３の所定のアドレス
に記憶する。なお、ＡＬＵアレイ部１０４は、原画像の
画素データに対する演算処理を全てビット単位で行い、
１サイクルごとに１ビット分のデータを演算処理する。
【００３３】出力ＳＡＭ部（出力レジスタ）１０５は、
プログラム制御部１０７の制御に従って、１水平走査期
間に割り当てられている処理が終了した場合に、データ
メモリ部１０３から処理結果の転送を受け記憶する。ま
た、出力ＳＡＭ部１０５は、出力ポインタ１０６から入
力される出力ポインタ信号（ＳＯＰ）に応じて記憶した
データを外部に出力する。
プログラム制御部１０７の制御に従って、１水平走査期
間に割り当てられている処理が終了した場合に、データ
メモリ部１０３から処理結果の転送を受け記憶する。ま
た、出力ＳＡＭ部１０５は、出力ポインタ１０６から入
力される出力ポインタ信号（ＳＯＰ）に応じて記憶した
データを外部に出力する。
【００３４】出力ポインタ（出力スキップレジスタ）１
０６は、１ビットシフトレジスタにより構成され、出力
ＳＡＭ部１０５に対して出力ポインタ信号（ＳＯＰ）を
選択的に活性化して、処理結果（出力データ）の出力を
制御する。
０６は、１ビットシフトレジスタにより構成され、出力
ＳＡＭ部１０５に対して出力ポインタ信号（ＳＯＰ）を
選択的に活性化して、処理結果（出力データ）の出力を
制御する。
【００３５】プログラム制御部１０７は、プログラムメ
モリ、プログラムメモリに記憶されたプログラムの進行
を制御するシーケンス制御回路、および、入力ＳＡＭ部
１０２、データメモリ部１０３および出力ＳＡＭ部１０
５を構成するメモリ用の「ロウ（ROW)」アドレスコデー
タ（いずれも図示せず）等から構成される。プログラム
制御部１０７は、これらの構成部分により、単一のプロ
グラムを記憶し、原画像の水平走査期間ごとに、記憶し
た単一のプログラムに基づいて各種制御信号を生成し、
生成した各種制御信号を介して全ての要素プロセッサ１
１０を連動して制御することにより画像データに対する
処理を行う。このように、単一のプログラムに基づいて
複数の要素プロセッサを制御することを、ＳＩＭＤ制御
と称する。
モリ、プログラムメモリに記憶されたプログラムの進行
を制御するシーケンス制御回路、および、入力ＳＡＭ部
１０２、データメモリ部１０３および出力ＳＡＭ部１０
５を構成するメモリ用の「ロウ（ROW)」アドレスコデー
タ（いずれも図示せず）等から構成される。プログラム
制御部１０７は、これらの構成部分により、単一のプロ
グラムを記憶し、原画像の水平走査期間ごとに、記憶し
た単一のプログラムに基づいて各種制御信号を生成し、
生成した各種制御信号を介して全ての要素プロセッサ１
１０を連動して制御することにより画像データに対する
処理を行う。このように、単一のプログラムに基づいて
複数の要素プロセッサを制御することを、ＳＩＭＤ制御
と称する。
【００３６】各要素プロセッサ（プロセッサエレメン
ト）１１０は、１ビットプロセッサであり、外部の画像
処理機器や前段の回路から入力される原画像の画素デー
タそれぞれに対して、論理演算処理および算術演算処理
を行い、要素プロセッサ１１０全体として、ＦＩＲディ
ジタルフィルタによる水平方向および垂直方向のフィル
タリング処理等を実現する。なお、プログラム制御部１
０７によるＳＩＭＤ制御は、水平走査期間を周期として
行われるので、各要素プロセッサ１１０は、最大、水平
走査期間を要素プロセッサ１１０の命令サイクルの周期
で除算して得られるステップ数のプログラムを、各水平
走査期間ごとに実行し得る。
ト）１１０は、１ビットプロセッサであり、外部の画像
処理機器や前段の回路から入力される原画像の画素デー
タそれぞれに対して、論理演算処理および算術演算処理
を行い、要素プロセッサ１１０全体として、ＦＩＲディ
ジタルフィルタによる水平方向および垂直方向のフィル
タリング処理等を実現する。なお、プログラム制御部１
０７によるＳＩＭＤ制御は、水平走査期間を周期として
行われるので、各要素プロセッサ１１０は、最大、水平
走査期間を要素プロセッサ１１０の命令サイクルの周期
で除算して得られるステップ数のプログラムを、各水平
走査期間ごとに実行し得る。
【００３７】また、要素プロセッサ１１０は、隣接する
要素プロセッサ１１０と接続されており、必要に応じ
て、隣接する要素プロセッサ１１０とプロセッサ間通信
を行う機能を有する。つまり、各要素プロセッサ１１０
は、プログラム制御部１０７のＳＩＭＤ制御に従って、
例えば、右隣または左隣の要素プロセッサ１１０のデー
タメモリ部１０３等にアクセスして処理を行うることが
でき、また、右隣の要素プロセッサ１１０へのアクセス
を繰り返すことにより、要素プロセッサ１１０は直接接
続されていない要素プロセッサ１１０のデータメモリ部
１０３に対してアクセスし、データを読み出すことがで
きる。要素プロセッサ１１０は、隣接プロセッサ間の通
信機能を利用して、水平方向のフィルタリング処理を全
体として実現する。
要素プロセッサ１１０と接続されており、必要に応じ
て、隣接する要素プロセッサ１１０とプロセッサ間通信
を行う機能を有する。つまり、各要素プロセッサ１１０
は、プログラム制御部１０７のＳＩＭＤ制御に従って、
例えば、右隣または左隣の要素プロセッサ１１０のデー
タメモリ部１０３等にアクセスして処理を行うることが
でき、また、右隣の要素プロセッサ１１０へのアクセス
を繰り返すことにより、要素プロセッサ１１０は直接接
続されていない要素プロセッサ１１０のデータメモリ部
１０３に対してアクセスし、データを読み出すことがで
きる。要素プロセッサ１１０は、隣接プロセッサ間の通
信機能を利用して、水平方向のフィルタリング処理を全
体として実現する。
【００３８】ここで、たとえば、水平方向に１０画素程
度離れた画素データとの間の演算処理が必要になる場合
等、プロセッサ間通信を行うとプログラムステップが非
常に多くなってしまうが、実際のＦＩＲフィルタ処理
は、１０画素も離れた画素データ間の演算処理をほとん
ど含まず、連続する画素データに対する演算処理がほと
んどである。したがって、プロセッサ間通信を行うＦＩ
Ｒフィルタ処理のプログラムステップが増加して非能率
になるということはほとんどあり得ない。
度離れた画素データとの間の演算処理が必要になる場合
等、プロセッサ間通信を行うとプログラムステップが非
常に多くなってしまうが、実際のＦＩＲフィルタ処理
は、１０画素も離れた画素データ間の演算処理をほとん
ど含まず、連続する画素データに対する演算処理がほと
んどである。したがって、プロセッサ間通信を行うＦＩ
Ｒフィルタ処理のプログラムステップが増加して非能率
になるということはほとんどあり得ない。
【００３９】また、各要素プロセッサ１１０は、常に水
平走査方向における同一位置の画素データを専門に担当
して処理する。したがって、入力ＳＡＭ部１０２から原
画像の画素データ（入力データ）を転送する先のデータ
メモリ部１０３の書き込みアドレスを水平走査期間の初
期ごとに変更して、過去の水平走査期間の入力データを
保持しておくことができるので、要素プロセッサ１１０
は、原画像の画素データを垂直方向にもフィルタリング
することができる。
平走査方向における同一位置の画素データを専門に担当
して処理する。したがって、入力ＳＡＭ部１０２から原
画像の画素データ（入力データ）を転送する先のデータ
メモリ部１０３の書き込みアドレスを水平走査期間の初
期ごとに変更して、過去の水平走査期間の入力データを
保持しておくことができるので、要素プロセッサ１１０
は、原画像の画素データを垂直方向にもフィルタリング
することができる。
【００４０】なお、要素プロセッサ１１０それぞれにお
ける原画像の画素データ（入力データ）を入力ＳＡＭ部
１０２に書き込む入力処理（第１の処理）、プログラム
制御部１０７の制御に従って、入力ＳＡＭ部１０２に記
憶された入力データのデータメモリ部１０３への転送処
理、ＡＬＵアレイ部１０４による演算処理、出力ＳＡＭ
部１０５への処理結果（出力データ）の転送処理（第２
の処理）、および、出力ＳＡＭ部１０５からの出力デー
タの出力処理（第３の処理）は、処理周期を１水平走査
期間としたパイプライン形式で実行される。したがっ
て、入力データに着目した場合、同一の入力データに対
する第１〜第３の処理それぞれは１水平走査期間分の処
理時間を要するので、これら３つの処理の開始から終了
までには、３水平走査期間分の処理時間が必要とされ
る。しかしながら、これら３つの処理がパイプライン形
式で並行して実行されるので、平均すると、１水平走査
期間分の入力データの処理には、１水平走査期間分の処
理時間しか必要とされない。
ける原画像の画素データ（入力データ）を入力ＳＡＭ部
１０２に書き込む入力処理（第１の処理）、プログラム
制御部１０７の制御に従って、入力ＳＡＭ部１０２に記
憶された入力データのデータメモリ部１０３への転送処
理、ＡＬＵアレイ部１０４による演算処理、出力ＳＡＭ
部１０５への処理結果（出力データ）の転送処理（第２
の処理）、および、出力ＳＡＭ部１０５からの出力デー
タの出力処理（第３の処理）は、処理周期を１水平走査
期間としたパイプライン形式で実行される。したがっ
て、入力データに着目した場合、同一の入力データに対
する第１〜第３の処理それぞれは１水平走査期間分の処
理時間を要するので、これら３つの処理の開始から終了
までには、３水平走査期間分の処理時間が必要とされ
る。しかしながら、これら３つの処理がパイプライン形
式で並行して実行されるので、平均すると、１水平走査
期間分の入力データの処理には、１水平走査期間分の処
理時間しか必要とされない。
【００４１】以下、図３に示した画像処理用のリニアア
レイ型ＳＩＭＤ制御プロセッサの基本的な動作を説明す
る。
レイ型ＳＩＭＤ制御プロセッサの基本的な動作を説明す
る。
【００４２】入力ポインタ１０１では、最初の水平走査
期間（第１の水平走査期間）において、入力された原画
像の画素データに同期したクロックに応じて、各要素プ
ロセッサ１１０に対する論理値１（Ｈ）の入力ポインタ
信号が順次シフトされて、原画像の各画素データを担当
して演算処理する要素プロセッサ１１０が指定される。
期間（第１の水平走査期間）において、入力された原画
像の画素データに同期したクロックに応じて、各要素プ
ロセッサ１１０に対する論理値１（Ｈ）の入力ポインタ
信号が順次シフトされて、原画像の各画素データを担当
して演算処理する要素プロセッサ１１０が指定される。
【００４３】原画像の画素データは、入力端子ＤＩＮを
介して入力ＳＡＭ部１０２に入力される。入力ＳＡＭ部
１０２では、入力ポインタ信号の論理値に応じて、各要
素プロセッサ１１０に原画像の１画素分の画素データが
記憶される。１水平走査期間に含まれる各画素に対応す
る要素プロセッサ１１０の全ての入力ＳＡＭ部１０２に
おいて、それぞれ原画像の画素データが記憶される。そ
して、全体として１水平走査期間分の画素データが記憶
されると、入力処理（第１の処理）が終了する。
介して入力ＳＡＭ部１０２に入力される。入力ＳＡＭ部
１０２では、入力ポインタ信号の論理値に応じて、各要
素プロセッサ１１０に原画像の１画素分の画素データが
記憶される。１水平走査期間に含まれる各画素に対応す
る要素プロセッサ１１０の全ての入力ＳＡＭ部１０２に
おいて、それぞれ原画像の画素データが記憶される。そ
して、全体として１水平走査期間分の画素データが記憶
されると、入力処理（第１の処理）が終了する。
【００４４】入力処理（第１の処理）が終了すると、水
平走査期間ごとに、単一のプログラムに従って、各要素
プロセッサ１１０の入力ＳＡＭ部１０２、データメモリ
部１０３、ＡＬＵアレイ部１０４および出力ＳＡＭ部１
０５がプログラム制御部１０７によりＳＩＭＤ制御され
て、原画像の画素データに対する処理が実行される。
平走査期間ごとに、単一のプログラムに従って、各要素
プロセッサ１１０の入力ＳＡＭ部１０２、データメモリ
部１０３、ＡＬＵアレイ部１０４および出力ＳＡＭ部１
０５がプログラム制御部１０７によりＳＩＭＤ制御され
て、原画像の画素データに対する処理が実行される。
【００４５】すなわち、次の水平走査帰線期間（第２の
水平走査期間）において、各入力ＳＡＭ部１０２では、
第１の水平走査期間において記憶した原画像の各画素デ
ータ（入力データ）がデータメモリ部１０３に転送され
る。
水平走査期間）において、各入力ＳＡＭ部１０２では、
第１の水平走査期間において記憶した原画像の各画素デ
ータ（入力データ）がデータメモリ部１０３に転送され
る。
【００４６】なお、このデータ転送処理は、プログラム
制御部１０７が、入力ＳＡＭ読み出し信号（ＳＩＲ）を
活性化〔論理値１（Ｈ）に〕して入力ＳＡＭ部１０２の
所定のロウ（ＲＯＷ）のデータを選択してアクセスを行
い、さらに、メモリアクセス信号（ＳＷＡ）を活性化し
て、アクセスしたデータをデータメモリ部１０３の所定
のロウのメモリセル（後述）へ書き込むように入力ＳＡ
Ｍ部１０２およびデータメモリ部１０３を制御すること
により実現される。
制御部１０７が、入力ＳＡＭ読み出し信号（ＳＩＲ）を
活性化〔論理値１（Ｈ）に〕して入力ＳＡＭ部１０２の
所定のロウ（ＲＯＷ）のデータを選択してアクセスを行
い、さらに、メモリアクセス信号（ＳＷＡ）を活性化し
て、アクセスしたデータをデータメモリ部１０３の所定
のロウのメモリセル（後述）へ書き込むように入力ＳＡ
Ｍ部１０２およびデータメモリ部１０３を制御すること
により実現される。
【００４７】次に、水平走査期間にプログラム制御部１
０７により、プログラムに基づいて各要素プロセッサ１
１０が制御され、データメモリ部１０３からデータがＡ
ＬＵアレイ部２４に対して出力される。ＡＬＵアレイ部
１０４では、算術演算処理および論理演算処理が行わ
れ、処理結果がデータメモリ部１０３の所定のアドレス
に書き込まれる。プログラムに応じた算術演算処理およ
び論理演算処理が終了すると、プログラム制御部１０７
では、データメモリ部１０３の制御が行われて、処理結
果がさらに次の水平走査帰線期間に出力ＳＡＭ部１０５
に転送される（ここまでが第２の処理）。さらに、次の
水平走査期間（第３の水平走査期間）において、出力Ｓ
ＡＭ部１０５が制御されて、処理結果（出力データ）が
外部に出力される（第３の処理）。
０７により、プログラムに基づいて各要素プロセッサ１
１０が制御され、データメモリ部１０３からデータがＡ
ＬＵアレイ部２４に対して出力される。ＡＬＵアレイ部
１０４では、算術演算処理および論理演算処理が行わ
れ、処理結果がデータメモリ部１０３の所定のアドレス
に書き込まれる。プログラムに応じた算術演算処理およ
び論理演算処理が終了すると、プログラム制御部１０７
では、データメモリ部１０３の制御が行われて、処理結
果がさらに次の水平走査帰線期間に出力ＳＡＭ部１０５
に転送される（ここまでが第２の処理）。さらに、次の
水平走査期間（第３の水平走査期間）において、出力Ｓ
ＡＭ部１０５が制御されて、処理結果（出力データ）が
外部に出力される（第３の処理）。
【００４８】つまり、入力ＳＡＭ部１０２に記憶された
１水平走査期間分の入力データは、次の水平走査期間に
おいて、必要に応じてデータメモリ部１０３に転送さ
れ、記憶されて、その後の水平走査期間における処理に
用いられる。
１水平走査期間分の入力データは、次の水平走査期間に
おいて、必要に応じてデータメモリ部１０３に転送さ
れ、記憶されて、その後の水平走査期間における処理に
用いられる。
【００４９】要約すると、本実施形態に係る画像ＤＳＰ
１１は、図４（ａ），（ｂ）に示すように、水平走査期
間に、入力ＳＡＭ部１０２に入力データを入力し、図４
（ｃ）に示すように、ＡＬＵアレイ部１０４でフィール
ド内ＩＰ変換処理を行い、出力ＳＡＭ部１０５から出力
データを出力する。また、図４（ｂ），（ｃ）に示すよ
うに、水平帰線期間に、入力ＳＡＭ部１０２に入力され
たデータをＤＳＰ内部のデータメモリ部１０３に転送
し、図４（ｃ），（ｄ）に示すように、ＤＳＰ内部のデ
ータメモリ部１０３とＡＬＵアレイ部１０４で演算され
たＩＰ変換の結果を出力ＳＡＭ部１０５に転送する。こ
の動作をパイプライン的に行う。なお、ＩＰ変換なの
で、入力１ラインに対して、出力は、２倍のスピード
で、２ライン分出力する。
１１は、図４（ａ），（ｂ）に示すように、水平走査期
間に、入力ＳＡＭ部１０２に入力データを入力し、図４
（ｃ）に示すように、ＡＬＵアレイ部１０４でフィール
ド内ＩＰ変換処理を行い、出力ＳＡＭ部１０５から出力
データを出力する。また、図４（ｂ），（ｃ）に示すよ
うに、水平帰線期間に、入力ＳＡＭ部１０２に入力され
たデータをＤＳＰ内部のデータメモリ部１０３に転送
し、図４（ｃ），（ｄ）に示すように、ＤＳＰ内部のデ
ータメモリ部１０３とＡＬＵアレイ部１０４で演算され
たＩＰ変換の結果を出力ＳＡＭ部１０５に転送する。こ
の動作をパイプライン的に行う。なお、ＩＰ変換なの
で、入力１ラインに対して、出力は、２倍のスピード
で、２ライン分出力する。
【００５０】次に、図３に示すような基本構成を有する
ＤＳＰ１１におけるＩＰ変換の具体的な処理について、
図５〜図１３に関連付けて説明する。
ＤＳＰ１１におけるＩＰ変換の具体的な処理について、
図５〜図１３に関連付けて説明する。
【００５１】前述したように、ＤＳＰ１１は、内部のメ
モリに、入力端子Ｉ１へのデータＤＩ１を３ライン分蓄
えておく。これらのデータを図５に示すように、ＤＡＴ
１０、ＤＡＴ１１、ＤＡＴ１２とする。また、ＤＳＰ１
１は、内部のメモリに、入力端子Ｉ２へのデータＤＩ２
を４ライン分蓄えておく。これらのデータを図５に示す
ように、ＤＡＴ２０、ＤＡＴ２１、ＤＡＴ２２、ＤＡＴ
２３とする。
モリに、入力端子Ｉ１へのデータＤＩ１を３ライン分蓄
えておく。これらのデータを図５に示すように、ＤＡＴ
１０、ＤＡＴ１１、ＤＡＴ１２とする。また、ＤＳＰ１
１は、内部のメモリに、入力端子Ｉ２へのデータＤＩ２
を４ライン分蓄えておく。これらのデータを図５に示す
ように、ＤＡＴ２０、ＤＡＴ２１、ＤＡＴ２２、ＤＡＴ
２３とする。
【００５２】また、たとえば２つのデータの差の絶対値
による動き量をあらわす関数を図６のように定める。
による動き量をあらわす関数を図６のように定める。
【００５３】次にたとえば、フィールド内補間のデータ
を、図７に示すように求める。すなわち、今、フィール
ド内補間で求めたい点をＲ１、ＤＡＴ２０上のＲ１の左
上のデータをＡ、ＤＡＴ２０上のＲ１の真上のデータを
Ｂ、ＤＡＴ２０上のＲ１の右上のデータをＣ、ＤＡＴ２
１上のＲ１の左下のデータをＤ、ＤＡＴ２１上のＲ１の
真下のデータをＥ、ＤＡＴ２１上のＲ１の右下のデータ
をＦとする。
を、図７に示すように求める。すなわち、今、フィール
ド内補間で求めたい点をＲ１、ＤＡＴ２０上のＲ１の左
上のデータをＡ、ＤＡＴ２０上のＲ１の真上のデータを
Ｂ、ＤＡＴ２０上のＲ１の右上のデータをＣ、ＤＡＴ２
１上のＲ１の左下のデータをＤ、ＤＡＴ２１上のＲ１の
真下のデータをＥ、ＤＡＴ２１上のＲ１の右下のデータ
をＦとする。
【００５４】Ｂのデータの値と、Ｅのデータの値の差の
絶対値が、所定の閾値よりも小さい場合、Ｒ１＝（Ｂ＋
Ｅ）／２をフィールド内補間の結果とする。大きい場
合、まず、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの値を大きい順に並
び替える。３番目に大きい値をＭ３、４番目に大きい値
をＭ４とすると、Ｒ＝（Ｍ３＋Ｍ４）／２をフィールド
内補間の結果とする。
絶対値が、所定の閾値よりも小さい場合、Ｒ１＝（Ｂ＋
Ｅ）／２をフィールド内補間の結果とする。大きい場
合、まず、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの値を大きい順に並
び替える。３番目に大きい値をＭ３、４番目に大きい値
をＭ４とすると、Ｒ＝（Ｍ３＋Ｍ４）／２をフィールド
内補間の結果とする。
【００５５】このようにして得られた値を３ライン分蓄
え、それぞれ、Ｒ１、Ｒ２、Ｒ３とする。また、Ｒ１と
ＤＡＴ１０の動き量をＶ１とする。
え、それぞれ、Ｒ１、Ｒ２、Ｒ３とする。また、Ｒ１と
ＤＡＴ１０の動き量をＶ１とする。
【００５６】このようにして得られた動き量を３ライン
分蓄え、それぞれ、Ｖ１、Ｖ２、Ｖ３とする。Ｖ１、Ｖ
２、Ｖ３のなかの最小値をＶＭとし、同様にして求めた
隣り合うＶＭの値のなかの最大値をＭ１とする。このよ
うにして得られた値を３ライン分蓄え、それぞれ、Ｍ
１、Ｍ２、Ｍ３とする。Ｍ１、Ｍ２、Ｍ３のなかの最大
値をＭＶとし、同様にして求めた隣り合うＭＶの値のな
かの最大値を動き検出値ＭＸとする。
分蓄え、それぞれ、Ｖ１、Ｖ２、Ｖ３とする。Ｖ１、Ｖ
２、Ｖ３のなかの最小値をＶＭとし、同様にして求めた
隣り合うＶＭの値のなかの最大値をＭ１とする。このよ
うにして得られた値を３ライン分蓄え、それぞれ、Ｍ
１、Ｍ２、Ｍ３とする。Ｍ１、Ｍ２、Ｍ３のなかの最大
値をＭＶとし、同様にして求めた隣り合うＭＶの値のな
かの最大値を動き検出値ＭＸとする。
【００５７】最後に、ＩＰ変換の結果として、ＲＥＳ＝
（ＭＸ＊Ｒ３＋ＤＡＴ１２＊（８−ＭＸ））／８とＤＡ
Ｔ２２、または、ＤＡＴ２３とＲＥＳを出力する。
（ＭＸ＊Ｒ３＋ＤＡＴ１２＊（８−ＭＸ））／８とＤＡ
Ｔ２２、または、ＤＡＴ２３とＲＥＳを出力する。
【００５８】以下に、本実施形態に係るＩＰ変換動作を
図８〜図１３のフローチャートに関連付けてさらに詳細
に説明する。
図８〜図１３のフローチャートに関連付けてさらに詳細
に説明する。
【００５９】入力データの水平帰線期間に（ＳＴ１０
１）、以下の代入処理を行う。入力ＳＡＭ部１０２（第
１入力端子Ｉ１）から、ＤＳＰ１１内部のデータメモリ
部１０３上の変数ＤＡＴ１０に代入する。同様に、入力
ＳＡＭ部１０２（第２入力端子Ｉ２）から、ＤＳＰ１１
内部のデータメモリ部１０３上の変数ＤＡＴ２０に代入
する（ＳＴ１０２）。
１）、以下の代入処理を行う。入力ＳＡＭ部１０２（第
１入力端子Ｉ１）から、ＤＳＰ１１内部のデータメモリ
部１０３上の変数ＤＡＴ１０に代入する。同様に、入力
ＳＡＭ部１０２（第２入力端子Ｉ２）から、ＤＳＰ１１
内部のデータメモリ部１０３上の変数ＤＡＴ２０に代入
する（ＳＴ１０２）。
【００６０】次に、ＤＳＰ１１内部のデータメモリ部１
０３上の変数ＲＥＳの値を出力ＳＡＭ部１０５に転送す
る（ＳＴ１０３）。ＤＳＰ１１内部のデータメモリ部１
０３上の変数ＤＡＴ２０の値とＤＳＰ１１内部のデータ
メモリ部１０３上の変数ＤＡＴ２１の値を加算し、ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数Ｓに代入す
る（ＳＴ１０４）。ＤＳＰ１１内部のデータメモリ部１
０３上の変数Ｓの値を２で除算し、Ｓに代入する（ＳＴ
１０５）。ＤＳＰ１１内部のデータメモリ部１０３の変
数ＤＡＴ２０の値からＤＳＰ内部のデータメモリ部１０
３の変数ＤＡＴ２１の値を減算し、ＤＳＰ１１内部のデ
ータメモリ部１０３の変数Ｘに代入する（ＳＴ１０
６）。そして、Ｘが負ならば（ＳＴ１０７）、Ｘに−Ｘ
を代入し（ＳＴ１０８）、Ｘが負でなければ（ＳＴ１０
７）、ＸにＸを代入する（ＳＴ１０９）。次に、図９の
ステップＳＴ１１０の処理に移行する。
０３上の変数ＲＥＳの値を出力ＳＡＭ部１０５に転送す
る（ＳＴ１０３）。ＤＳＰ１１内部のデータメモリ部１
０３上の変数ＤＡＴ２０の値とＤＳＰ１１内部のデータ
メモリ部１０３上の変数ＤＡＴ２１の値を加算し、ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数Ｓに代入す
る（ＳＴ１０４）。ＤＳＰ１１内部のデータメモリ部１
０３上の変数Ｓの値を２で除算し、Ｓに代入する（ＳＴ
１０５）。ＤＳＰ１１内部のデータメモリ部１０３の変
数ＤＡＴ２０の値からＤＳＰ内部のデータメモリ部１０
３の変数ＤＡＴ２１の値を減算し、ＤＳＰ１１内部のデ
ータメモリ部１０３の変数Ｘに代入する（ＳＴ１０
６）。そして、Ｘが負ならば（ＳＴ１０７）、Ｘに−Ｘ
を代入し（ＳＴ１０８）、Ｘが負でなければ（ＳＴ１０
７）、ＸにＸを代入する（ＳＴ１０９）。次に、図９の
ステップＳＴ１１０の処理に移行する。
【００６１】ステップＳＴ１１０においては、以下の処
理を行う。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ０に、１つ左のプロセッサエレメント１１０のＤＡ
Ｔ２０の値を代入する。ＤＳＰ１１内部のデータメモリ
部１０３の変数Ｔ１に、ＤＡＴ２０の値を代入する。Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｔ２に、１
つ右のプロセッサエレメント１１０のＤＡＴ２０の値を
代入する。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ３に、１つ左のプロセッサエレメント１１０のＤＡ
Ｔ２１の値を代入する。ＤＳＰ１１内部のデータメモリ
部１０３の変数Ｔ４に、ＤＡＴ２１の値を代入する。Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｔ５に、１
つ右のプロセッサエレメント１１０のＤＡＴ２１の値を
代入する。
理を行う。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ０に、１つ左のプロセッサエレメント１１０のＤＡ
Ｔ２０の値を代入する。ＤＳＰ１１内部のデータメモリ
部１０３の変数Ｔ１に、ＤＡＴ２０の値を代入する。Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｔ２に、１
つ右のプロセッサエレメント１１０のＤＡＴ２０の値を
代入する。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ３に、１つ左のプロセッサエレメント１１０のＤＡ
Ｔ２１の値を代入する。ＤＳＰ１１内部のデータメモリ
部１０３の変数Ｔ４に、ＤＡＴ２１の値を代入する。Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｔ５に、１
つ右のプロセッサエレメント１１０のＤＡＴ２１の値を
代入する。
【００６２】次に、変数Ｔ０〜Ｔ５の値を大きい順に並
べ替え、大きいほうから、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６
に代入する（ＳＴ１１１）。次に、Ｔ３とＴ４の値を加
算し、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
に代入する（ＳＴ１１２）。ＤＳＰ１１内部のデータメ
モリ部１０３の変数Ｍの値を２で除算し、Ｍに代入する
（ＳＴ１１３）。ＤＳＰ１１内部のデータメモリ部１０
３の変数Ｘの値が所定の閾値よりも大きければ（ＳＴ１
１４）、ＤＳＰ１１内部のデータメモリ部１０３の変数
Ｒ１にＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
の値を代入する（ＳＴ１１５）。これに対して、変数Ｘ
の値が所定の閾値よりも大きくなければ（ＳＴ１１
４）、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｒ
１にＤＳＰ１１内部のデータメモリ部１０３の変数Ｓの
値を代入する（ＳＴ１１６）。次に、図１０のステップ
ＳＴ１１７の処理に移行する。
べ替え、大きいほうから、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６
に代入する（ＳＴ１１１）。次に、Ｔ３とＴ４の値を加
算し、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
に代入する（ＳＴ１１２）。ＤＳＰ１１内部のデータメ
モリ部１０３の変数Ｍの値を２で除算し、Ｍに代入する
（ＳＴ１１３）。ＤＳＰ１１内部のデータメモリ部１０
３の変数Ｘの値が所定の閾値よりも大きければ（ＳＴ１
１４）、ＤＳＰ１１内部のデータメモリ部１０３の変数
Ｒ１にＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
の値を代入する（ＳＴ１１５）。これに対して、変数Ｘ
の値が所定の閾値よりも大きくなければ（ＳＴ１１
４）、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｒ
１にＤＳＰ１１内部のデータメモリ部１０３の変数Ｓの
値を代入する（ＳＴ１１６）。次に、図１０のステップ
ＳＴ１１７の処理に移行する。
【００６３】ステップＳＴ１１７においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数Ｒ１の値からＤＳ
Ｐ内部のデータメモリ部１０３の変数ＤＡＴ１０の値を
減算し、ＤＳＰ内部のデータメモリ部１０３の変数Ｘに
代入する。Ｘが負ならば（ＳＴ１１８）、Ｘに−Ｘを代
入し（ＳＴ１１９）、Ｘが負でなければ（ＳＴ１１
８）、ＸにＸを代入する（ＳＴ１２０）。次に、Ｘから
２を減算する（ＳＴ１２１）。Ｘが負ならば（ＳＴ１２
２）、Ｘに０を代入し（ＳＴ１２３）、Ｘが負でなけれ
ば（ＳＴ１２２）、ＸにＸを代入する（ＳＴ１２４）。
さらに、Ｘが８より大きければ（ＳＴ１２５）、Ｘに８
を代入し（ＳＴ１２６）、Ｘが８より大きくなければ
（ＳＴ１２５）、ＸにＸを代入する（ＳＴ１２７）。そ
して、ＤＳＰ１１内部のデータメモリ部１０３上の変数
Ｖ１にＸを代入する（ＳＴ１２８）。次に、図１１のス
テップＳＴ１２９の処理に移行する。
１内部のデータメモリ部１０３の変数Ｒ１の値からＤＳ
Ｐ内部のデータメモリ部１０３の変数ＤＡＴ１０の値を
減算し、ＤＳＰ内部のデータメモリ部１０３の変数Ｘに
代入する。Ｘが負ならば（ＳＴ１１８）、Ｘに−Ｘを代
入し（ＳＴ１１９）、Ｘが負でなければ（ＳＴ１１
８）、ＸにＸを代入する（ＳＴ１２０）。次に、Ｘから
２を減算する（ＳＴ１２１）。Ｘが負ならば（ＳＴ１２
２）、Ｘに０を代入し（ＳＴ１２３）、Ｘが負でなけれ
ば（ＳＴ１２２）、ＸにＸを代入する（ＳＴ１２４）。
さらに、Ｘが８より大きければ（ＳＴ１２５）、Ｘに８
を代入し（ＳＴ１２６）、Ｘが８より大きくなければ
（ＳＴ１２５）、ＸにＸを代入する（ＳＴ１２７）。そ
して、ＤＳＰ１１内部のデータメモリ部１０３上の変数
Ｖ１にＸを代入する（ＳＴ１２８）。次に、図１１のス
テップＳＴ１２９の処理に移行する。
【００６４】ステップＳＴ１２９においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数Ｖ１とＤＳＰ１１
内部のデータメモリ部１０３の変数Ｖ２の値を比較す
る。そして、Ｖ１＞Ｖ２ならば、ＤＳＰ１１内部のデー
タメモリ部１０３の変数Ｍ１にＶ２を代入し（ＳＴ１３
０）、Ｖ１＞Ｖ２でなければ、ＤＳＰ１１内部のデータ
メモリ部１０３の変数Ｍ１にＶ１を代入する（ＳＴ１３
１）。次に、ＤＳＰ１１内部のデータメモリ部１０３の
変数Ｍ１とＤＳＰ内部のデータメモリ部１０３の変数Ｖ
３の値を比較し（ＳＴ１３２）、Ｍ１＞Ｖ３ならば、Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｍ１にＶ３
を代入し（ＳＴ１３３）、ＭＸ１＞ＭＶ３でなければ、
ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ１にＭ
１を代入する（ＳＴ１３４）。
１内部のデータメモリ部１０３の変数Ｖ１とＤＳＰ１１
内部のデータメモリ部１０３の変数Ｖ２の値を比較す
る。そして、Ｖ１＞Ｖ２ならば、ＤＳＰ１１内部のデー
タメモリ部１０３の変数Ｍ１にＶ２を代入し（ＳＴ１３
０）、Ｖ１＞Ｖ２でなければ、ＤＳＰ１１内部のデータ
メモリ部１０３の変数Ｍ１にＶ１を代入する（ＳＴ１３
１）。次に、ＤＳＰ１１内部のデータメモリ部１０３の
変数Ｍ１とＤＳＰ内部のデータメモリ部１０３の変数Ｖ
３の値を比較し（ＳＴ１３２）、Ｍ１＞Ｖ３ならば、Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｍ１にＶ３
を代入し（ＳＴ１３３）、ＭＸ１＞ＭＶ３でなければ、
ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ１にＭ
１を代入する（ＳＴ１３４）。
【００６５】次に、ＤＳＰ１１内部の一つ右のプロセッ
サエレメント１１０のデータメモリ部１０３の変数Ｍ１
とＤＳＰ１１内部の一つ左のプロセッサエレメント１１
０のデータメモリ部１０３の変数Ｍ１の値を比較し（Ｓ
Ｔ１３５）、大きい方を、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１に代入する（ＳＴ１３６，ＳＴ１
３７）。次に、ＤＳＰ１１内部のデータメモリ部１０３
の変数Ｍ１とＤＳＰ１１内部のデータメモリ部１０３の
変数Ｔ１の値を比較し（ＳＴ１３８）、Ｍ１＞Ｔ１なら
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ１
にＭ１を代入し（ＳＴ１３９）、Ｍ１＞Ｔ１でなけれ
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ１
にＴ１を代入する（ＳＴ１４０）。そして、図１２のス
テップＳＴ１４１の処理に移行する。
サエレメント１１０のデータメモリ部１０３の変数Ｍ１
とＤＳＰ１１内部の一つ左のプロセッサエレメント１１
０のデータメモリ部１０３の変数Ｍ１の値を比較し（Ｓ
Ｔ１３５）、大きい方を、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１に代入する（ＳＴ１３６，ＳＴ１
３７）。次に、ＤＳＰ１１内部のデータメモリ部１０３
の変数Ｍ１とＤＳＰ１１内部のデータメモリ部１０３の
変数Ｔ１の値を比較し（ＳＴ１３８）、Ｍ１＞Ｔ１なら
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ１
にＭ１を代入し（ＳＴ１３９）、Ｍ１＞Ｔ１でなけれ
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ１
にＴ１を代入する（ＳＴ１４０）。そして、図１２のス
テップＳＴ１４１の処理に移行する。
【００６６】ステップＳＴ１４１においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数Ｍ１とＤＳＰ１１
内部のデータメモリ部１０３の変数Ｍ２の値を比較す
る。そして、Ｍ１＞Ｍ２ならば、ＤＳＰ１１内部のデー
タメモリ部１０３の変数ＭＶにＭ１を代入し（ＳＴ１４
２）、Ｍ１＞Ｍ２でなければ、ＤＳＰ１１内部のデータ
メモリ部１０３の変数ＭＶにＭ２を代入する（ＳＴ１４
３）。次に、ＤＳＰ１１内部のデータメモリ部１０３の
変数ＭＶとＤＳＰ内部のデータメモリ部１０３の変数Ｍ
３の値を比較し（ＳＴ１４４）、ＭＶ＞Ｍ３ならば、Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数ＭＶにＭＶ
を代入し（ＳＴ１４５）、ＭＶ＞Ｍ３でなければ、ＤＳ
Ｐ１１内部のデータメモリ部１０３の変数ＭＶにＭ３を
代入する（ＳＴ１４６）。
１内部のデータメモリ部１０３の変数Ｍ１とＤＳＰ１１
内部のデータメモリ部１０３の変数Ｍ２の値を比較す
る。そして、Ｍ１＞Ｍ２ならば、ＤＳＰ１１内部のデー
タメモリ部１０３の変数ＭＶにＭ１を代入し（ＳＴ１４
２）、Ｍ１＞Ｍ２でなければ、ＤＳＰ１１内部のデータ
メモリ部１０３の変数ＭＶにＭ２を代入する（ＳＴ１４
３）。次に、ＤＳＰ１１内部のデータメモリ部１０３の
変数ＭＶとＤＳＰ内部のデータメモリ部１０３の変数Ｍ
３の値を比較し（ＳＴ１４４）、ＭＶ＞Ｍ３ならば、Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数ＭＶにＭＶ
を代入し（ＳＴ１４５）、ＭＶ＞Ｍ３でなければ、ＤＳ
Ｐ１１内部のデータメモリ部１０３の変数ＭＶにＭ３を
代入する（ＳＴ１４６）。
【００６７】次に、ＤＳＰ１１内部の一つ右のプロセッ
サエレメント１１０のデータメモリ部１０３の変数ＭＶ
とＤＳＰ１１内部の一つ左のプロセッサエレメント１１
０のデータメモリ部１０３の変数ＭＶの値を比較し（Ｓ
Ｔ１４７）、大きい方を、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１に代入する（ＳＴ１４８，ＳＴ１
４９）。次に、ＤＳＰ１１内部のデータメモリ部１０３
の変数ＭＶとＤＳＰ１１内部のデータメモリ部１０３の
変数Ｔ１の値を比較し（ＳＴ１５０）、ＭＶ＞Ｔ１なら
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数ＭＸ
にＭＶを代入し（ＳＴ１５１）、ＭＶ＞Ｔ１でなけれ
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数ＭＸ
にＴ１を代入する（ＳＴ１５２）。そして、図１３のス
テップＳＴ１５３の処理に移行する。
サエレメント１１０のデータメモリ部１０３の変数ＭＶ
とＤＳＰ１１内部の一つ左のプロセッサエレメント１１
０のデータメモリ部１０３の変数ＭＶの値を比較し（Ｓ
Ｔ１４７）、大きい方を、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｔ１に代入する（ＳＴ１４８，ＳＴ１
４９）。次に、ＤＳＰ１１内部のデータメモリ部１０３
の変数ＭＶとＤＳＰ１１内部のデータメモリ部１０３の
変数Ｔ１の値を比較し（ＳＴ１５０）、ＭＶ＞Ｔ１なら
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数ＭＸ
にＭＶを代入し（ＳＴ１５１）、ＭＶ＞Ｔ１でなけれ
ば、ＤＳＰ１１内部のデータメモリ部１０３の変数ＭＸ
にＴ１を代入する（ＳＴ１５２）。そして、図１３のス
テップＳＴ１５３の処理に移行する。
【００６８】ステップＳＴ１５３においては、（ＭＸ＊
Ｒ３＋ＤＡＴ１２＊（８−ＭＸ））／８を演算し、ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数ＲＥＳに代
入する。そして、出力の水平帰線期間に（ＳＴ１５
４）、ＤＳＰ１１内部のデータメモリ部１０３上の変数
ＤＡＴ２２の値を出力ＳＡＭ部１０５へ転送する（ＳＴ
１５５）。
Ｒ３＋ＤＡＴ１２＊（８−ＭＸ））／８を演算し、ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数ＲＥＳに代
入する。そして、出力の水平帰線期間に（ＳＴ１５
４）、ＤＳＰ１１内部のデータメモリ部１０３上の変数
ＤＡＴ２２の値を出力ＳＡＭ部１０５へ転送する（ＳＴ
１５５）。
【００６９】次に、ＤＳＰ１１内部のデータメモリ部１
０３上の変数ＤＡＴ２３にＤＳＰ１１内部のデータメモ
リ部１０３上の変数ＤＡＴ２２の値を代入する。以下同
様に、ＤＳＰ１１内部のデータメモリ部１０３上の変数
ＤＡＴ２２にＤＳＰ１１内部のデータメモリ部１０３上
の変数ＤＡＴ２１の値を代入する。ＤＳＰ１１内部のデ
ータメモリ部１０３上の変数ＤＡＴ２１にＤＳＰ１１内
部のデータメモリ部１０３上の変数ＤＡＴ２０の値を代
入する。ＤＳＰ１１内部のデータメモリ部１０３上の変
数ＤＡＴ１２にＤＳＰ１１内部のデータメモリ部１０３
上の変数ＤＡＴ１１の値を代入する。ＤＳＰ１１内部の
データメモリ部１０３上の変数ＤＡＴ１１にＤＳＰ１１
内部のデータメモリ部１０３上の変数ＤＡＴ１０の値を
代入する。さらに、ＤＳＰ１１内部のデータメモリ部１
０３上の変数Ｒ３にＤＳＰ１１内部のデータメモリ部１
０３上の変数Ｒ２の値を代入する。ＤＳＰ１１内部のデ
ータメモリ部１０３上の変数Ｒ２にＤＳＰ１１内部のデ
ータメモリ部１０３上の変数Ｒ１の値を代入する。ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数Ｖ３にＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数Ｖ２の値を
代入する。ＤＳＰ１１内部のデータメモリ部１０３上の
変数Ｖ２にＤＳＰ１１内部のデータメモリ部１０３上の
変数Ｖ１の値を代入する。ＤＳＰ１１内部のデータメモ
リ部１０３上の変数Ｍ３にＤＳＰ１１内部のデータメモ
リ部１０３上の変数Ｍ２の値を代入する。ＤＳＰ１１内
部のデータメモリ部１０３上の変数Ｍ２にＤＳＰ１１内
部のデータメモリ部１０３上の変数Ｍ１の値を代入す
る。そして、図８のステップＳＴ１０１に戻って、以上
の処理を繰り返す。
０３上の変数ＤＡＴ２３にＤＳＰ１１内部のデータメモ
リ部１０３上の変数ＤＡＴ２２の値を代入する。以下同
様に、ＤＳＰ１１内部のデータメモリ部１０３上の変数
ＤＡＴ２２にＤＳＰ１１内部のデータメモリ部１０３上
の変数ＤＡＴ２１の値を代入する。ＤＳＰ１１内部のデ
ータメモリ部１０３上の変数ＤＡＴ２１にＤＳＰ１１内
部のデータメモリ部１０３上の変数ＤＡＴ２０の値を代
入する。ＤＳＰ１１内部のデータメモリ部１０３上の変
数ＤＡＴ１２にＤＳＰ１１内部のデータメモリ部１０３
上の変数ＤＡＴ１１の値を代入する。ＤＳＰ１１内部の
データメモリ部１０３上の変数ＤＡＴ１１にＤＳＰ１１
内部のデータメモリ部１０３上の変数ＤＡＴ１０の値を
代入する。さらに、ＤＳＰ１１内部のデータメモリ部１
０３上の変数Ｒ３にＤＳＰ１１内部のデータメモリ部１
０３上の変数Ｒ２の値を代入する。ＤＳＰ１１内部のデ
ータメモリ部１０３上の変数Ｒ２にＤＳＰ１１内部のデ
ータメモリ部１０３上の変数Ｒ１の値を代入する。ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数Ｖ３にＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数Ｖ２の値を
代入する。ＤＳＰ１１内部のデータメモリ部１０３上の
変数Ｖ２にＤＳＰ１１内部のデータメモリ部１０３上の
変数Ｖ１の値を代入する。ＤＳＰ１１内部のデータメモ
リ部１０３上の変数Ｍ３にＤＳＰ１１内部のデータメモ
リ部１０３上の変数Ｍ２の値を代入する。ＤＳＰ１１内
部のデータメモリ部１０３上の変数Ｍ２にＤＳＰ１１内
部のデータメモリ部１０３上の変数Ｍ１の値を代入す
る。そして、図８のステップＳＴ１０１に戻って、以上
の処理を繰り返す。
【００７０】以上説明したように、本実施形態によれ
ば、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、現フィールドのデー
タと１フィールド遅延のデータのデータを使い、２つの
データの差の絶対値による動き量をあらわす関数を定
め、動き検出を行いたいピクセルＲ１の前後のラインの
ピクセルＣ、Ｄからフィールド内補間によって得たデー
タと現フィールドの同じ位置のピクセルＢの先に定めた
動き量をあらわす関数によって得た値Ｖ１を３ライン分
蓄え（Ｖ１，Ｖ２，Ｖ３）、この中の最小値をとり、隣
り合うピクセルの同様にして得た最小値との最大値をと
り、これを３ライン分蓄え（Ｍ１，Ｍ２，Ｍ３）、その
最大値をとり、さらに、隣り合うピクセルについて、同
様の処理により最大値を求め、求めた最大値を動き量と
して動き検出を行うＤＳＰ１１を設けたので、ＤＳＰ１
１の前段に配置するフィールドメモリが１つでよく、少
ないメモリ容量で、精度高くＩＰ変換を行うことができ
る利点がある。
ば、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、現フィールドのデー
タと１フィールド遅延のデータのデータを使い、２つの
データの差の絶対値による動き量をあらわす関数を定
め、動き検出を行いたいピクセルＲ１の前後のラインの
ピクセルＣ、Ｄからフィールド内補間によって得たデー
タと現フィールドの同じ位置のピクセルＢの先に定めた
動き量をあらわす関数によって得た値Ｖ１を３ライン分
蓄え（Ｖ１，Ｖ２，Ｖ３）、この中の最小値をとり、隣
り合うピクセルの同様にして得た最小値との最大値をと
り、これを３ライン分蓄え（Ｍ１，Ｍ２，Ｍ３）、その
最大値をとり、さらに、隣り合うピクセルについて、同
様の処理により最大値を求め、求めた最大値を動き量と
して動き検出を行うＤＳＰ１１を設けたので、ＤＳＰ１
１の前段に配置するフィールドメモリが１つでよく、少
ないメモリ容量で、精度高くＩＰ変換を行うことができ
る利点がある。
【００７１】
【発明の効果】本発明によれば、少ないメモリ容量で、
精度高くＩＰ変換を行うことができる利点がある。
精度高くＩＰ変換を行うことができる利点がある。
【図１】本発明に係る画像信号処理装置の一実施形態を
示すブロック図である。
示すブロック図である。
【図２】本発明に係る処理手段としてのＤＳＰのＩＰ変
換時の動き検出処理を説明するための図である。
換時の動き検出処理を説明するための図である。
【図３】本発明に係るＤＳＰを構成するＳＩＭＤ制御プ
ロセッサの基本的な構成を示すブロック図である。
ロセッサの基本的な構成を示すブロック図である。
【図４】第１の実施形態に係る画像ＤＳＰの基本的な動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図５】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するための図である。
について説明するための図である。
【図６】第１の実施形態に係るＩＰ変換において動き量
を求める関数について説明するための図である。
を求める関数について説明するための図である。
【図７】第１の実施形態に係るＩＰ変換におけるフィー
ルド内補間について説明するための図である。
ルド内補間について説明するための図である。
【図８】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するためのフローチャートである。
について説明するためのフローチャートである。
【図９】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するためのフローチャートである。
について説明するためのフローチャートである。
【図１０】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。
理について説明するためのフローチャートである。
【図１１】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。
理について説明するためのフローチャートである。
【図１２】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。
理について説明するためのフローチャートである。
【図１３】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。
理について説明するためのフローチャートである。
【図１４】インターレース信号の説明図である。
【図１５】プログレッシブ信号の説明図である。
【図１６】ＩＰ変換の説明図である。
１０…画像信号処理装置、１１…ＤＳＰ、１２…メモ
リ、１００…ＳＩＭＤ制御プロセッサ、１０１…入力ポ
インタ（入力スキップレジスタ）、１０２…入力ＳＡＭ
部（入力レジスタ）、１０３…データメモリ部（ローカ
ルメモリ）、１０４…ＡＬＵアレイ部、１０５…出力Ｓ
ＡＭ部（出力レジスタ）、１０６…出力ポインタ（出力
スキップレジスタ）。
リ、１００…ＳＩＭＤ制御プロセッサ、１０１…入力ポ
インタ（入力スキップレジスタ）、１０２…入力ＳＡＭ
部（入力レジスタ）、１０３…データメモリ部（ローカ
ルメモリ）、１０４…ＡＬＵアレイ部、１０５…出力Ｓ
ＡＭ部（出力レジスタ）、１０６…出力ポインタ（出力
スキップレジスタ）。
Claims (16)
- 【請求項１】 動き検出を行い、インターレース信号の
データが存在しないラインについて補間データを作成
し、当該補間データに基づいて画像データをインターレ
ース信号からプログレッシブ信号に変換する画像信号処
理装置であって、 画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
１フィールド遅延のデータのデータを使い、２つのデー
タの差の絶対値による動き量をあらわす関数を定め、動
き検出を行いたいピクセルの前後のラインのピクセルか
らフィールド内補間によって得たデータと現フィールド
の同じ位置のピクセルのデータとから先に定めた動き量
をあらわす関数によって少なくとも３ライン分の動き量
を求め、求めた３ライン分の動き量の中の最小値を求
め、動き検出を行いたいピクセルに隣接するピクセルの
前後のラインのピクセルからフィールド内補間によって
得たデータと現フィールドの同じ位置のピクセルのデー
タとから先に定めた動き量をあらわす関数によって少な
くも３ライン分の動き量を求め、求めた３ライン分の動
き量の中の最小値を求め、求めた最小値の中の最大値を
求め、当該最大値を求める処理を動き検出を行いたいピ
クセルに隣接するピクセルについて行い、求めた最大値
を動き量として動き検出を行う処理手段を有する画像信
号処理装置。 - 【請求項２】 上記処理手段は、動き量の大きいところ
では、動き検出を行いたいピクセルの前後のラインのピ
クセルからフィールド内補間によって得たデータを用
い、動き量の小さいところでは、現フィールドの同じ位
置のピクセルのデータを用いる請求項１記載の画像信号
処理装置。 - 【請求項３】 上記処理手段は、フィールド内補間のデ
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する請求項１
記載の画像信号処理装置。 - 【請求項４】 上記処理手段は、フィールド内補間のデ
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する請求項２
記載の画像信号処理装置。 - 【請求項５】 上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項１記載の画像信号処理装置。 - 【請求項６】 上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項２記載の画像信号処理装置。 - 【請求項７】 上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項３記載の画像信号処理装置。 - 【請求項８】 上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項４記載の画像信号処理装置。 - 【請求項９】 上記要素プロセッサを１次元的に多並列
したＳＩＭＤ制御プロセッサは、ビット処理である請求
項５記載の画像信号処理装置。 - 【請求項１０】 上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項６記載の画像信号処理装置。 - 【請求項１１】 上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項７記載の画像信号処理装置。 - 【請求項１２】 上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項８記載の画像信号処理装置。 - 【請求項１３】 動き検出を行い、インターレース信号
のデータが存在しないラインについて補間データを作成
し、当該補間データに基づいて画像データをインターレ
ース信号からプログレッシブ信号に変換する画像信号処
理方法であって、 画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
１フィールド遅延のデータのデータを使い、２つのデー
タの差の絶対値による動き量をあらわす関数を定め、動
き検出を行いたいピクセルの前後のラインのピクセルか
らフィールド内補間によって得たデータと現フィールド
の同じ位置のピクセルのデータとから先に定めた動き量
をあらわす関数によって少なくとも３ライン分の動き量
を求め、求めた３ライン分の動き量の中の最小値を求
め、動き検出を行いたいピクセルに隣接するピクセルの
前後のラインのピクセルからフィールド内補間によって
得たデータと現フィールドの同じ位置のピクセルのデー
タとから先に定めた動き量をあらわす関数によって少な
くも３ライン分の動き量を求め、求めた３ライン分の動
き量の中の最小値を求め、求めた最小値の中の最大値を
求め、 当該最大値を求める処理を動き検出を行いたいピクセル
に隣接するピクセルについて行い、 求めた最大値を動き量として動き検出を行う画像信号処
理方法。 - 【請求項１４】 動き量の大きいところでは、動き検出
を行いたいピクセルの前後のラインのピクセルからフィ
ールド内補間によって得たデータを用い、動き量の小さ
いところでは、現フィールドの同じ位置のピクセルのデ
ータを用いる請求項１３記載の画像信号処理方法。 - 【請求項１５】 フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項１３記載の画
像信号処理方法。 - 【請求項１６】 フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項１４記載の画
像信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255952A JP2002077831A (ja) | 2000-08-25 | 2000-08-25 | 画像信号処理装置およびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255952A JP2002077831A (ja) | 2000-08-25 | 2000-08-25 | 画像信号処理装置およびその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002077831A true JP2002077831A (ja) | 2002-03-15 |
Family
ID=18744644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000255952A Pending JP2002077831A (ja) | 2000-08-25 | 2000-08-25 | 画像信号処理装置およびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002077831A (ja) |
-
2000
- 2000-08-25 JP JP2000255952A patent/JP2002077831A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009674B2 (ja) | 動き検出器 | |
| JPH05336514A (ja) | 画像符号化装置 | |
| JP2002542741A (ja) | 映像信号のデインタレース | |
| KR890013558A (ko) | 디지탈 신호처리 장치와 그방법 | |
| JPH08289293A (ja) | 繰り返しフィールド検出の方法 | |
| KR920005823A (ko) | 고체촬상소자를 사용한 비디오카메라장치 | |
| KR940025337A (ko) | 영상신호처리장치 및 처리방법 | |
| US5982910A (en) | Method and circuit arrangement for undersampling in the case of movement estimation | |
| JP2002077831A (ja) | 画像信号処理装置およびその方法 | |
| JP2002064792A (ja) | 画像信号処理装置およびその方法 | |
| JP2002077830A (ja) | 画像信号処理装置およびその方法 | |
| JPH10191392A (ja) | 画像信号処理装置 | |
| JP2002112202A (ja) | 画像信号処理装置およびその方法 | |
| US7116373B2 (en) | Deinterlacing apparatus and method capable of outputting two consecutive deinterlaced frames | |
| JP2004015700A (ja) | プログレッシブ変換方法、プログレッシブ変換装置、シーケンス検出方法、シーケンス検出装置および映像データ処理装置 | |
| JP2002057994A (ja) | 画像信号処理装置およびその方法 | |
| JP2960328B2 (ja) | シストリックアーキテクチャ内に配置される「ｎ＋１」個の演算子にオペランドを供給するための装置 | |
| JPS63166369A (ja) | 動きベクトル検出回路 | |
| JP2001339694A (ja) | 画像信号処理装置およびその方法 | |
| JP2001343927A (ja) | 画像処理装置 | |
| JP2004522356A (ja) | 変換ユニット及び装置並びに画像処理装置 | |
| JP4802482B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPH01114272A (ja) | フレームメモリアクセス方法 | |
| JPH04100179A (ja) | 画像処理装置 | |
| JPH06274607A (ja) | 並列信号処理装置 |