JP2002064792A

JP2002064792A - 画像信号処理装置およびその方法

Info

Publication number: JP2002064792A
Application number: JP2000245926A
Authority: JP
Inventors: Takushi Okuda; 拓史奥田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-08-14
Filing date: 2000-08-14
Publication date: 2002-02-28
Also published as: US20020021826A1

Abstract

(57)【要約】【課題】誤検出を防止でき、精度高くＩＰ変換を行うこ
とができる画像信号処理装置およびその方法を提供する
ことにある。【解決手段】２つのデータの差の絶対値による動き量を
あらわす関数を定め、動き検出を行いたいピクセルＲと
同じ位置の現フィールドのピクセルＡと２フィールド遅
延の同じ位置のピクセルＤ同士のデータの動き量と、ピ
クセルＲの１ライン上の１フィールド遅延のピクセルＢ
と３フィールド遅延の同じ位置のピクセルＥ同士のデー
タの動き量と、ピクセルＲの１ライン下の１フィールド
遅延のピクセルＣと３フィールド遅延の同じ位置のピク
セルＦ同士のデータの動き量との最大値と、ピクセル
Ｂ、Ｃからフィールド内補間によって得たデータとピク
セルＤ同士のデータの動き量と、ピクセルＡとピクセル
Ｄ同士のデータの動き量との最大値とを求め、２つの最
大値のうちの小さい方をピクセルＲの動き量とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像信号処理装置
に係り、特にインターレース信号をプログレッシブ信号
に変換（ＩＰ変換）する画像信号処理装置およびその方
法に関するものである。

【０００２】

【従来の技術】テレビジョンやビデオなど、世間の多く
の画像信号は、インターレースである。これに対し、コ
ンピュータ信号は、プログレッシブであり、たとえば、
コンピュータの画像とテレビの画像を同時に同じコンピ
ュータディスプレイ上に表示するためにはインターレー
ス信号をプログレッシブに変換しなければならない。ま
た、インターレース信号は、その特徴から、画像中に細
い横線があるとちらつきが生じてしまうが、プログレッ
シブ信号では、そのようなことがなく、きれいに表示さ
れるため、最近では、家庭用のテレビ受像機でも内部で
インターレースからプログレッシブへの変換を行い、プ
ログレッシブで表示するようになっているものもある。

【０００３】ＩＰ変換についてインターレス信号は、図３２に示すように、互いにずれ
た１ラインおきのラインデータをもつ２つのフィールド
で一枚のフレームを構成する。これに対して、プログレ
ッシブ信号は、図３３に示すように、最初からすべての
ラインデータが存在している（つまっている）。インタ
ーレース信号からプログレッシブに変換する場合、イン
ターレースでは、１ラインおきのデータしか存在しない
ため、データのないラインについて、補間データを作り
出力する。

【０００４】この補間データは、いろいろな作り方があ
るが、一般的には、図３４に示すように、通常は動き検
出を行い、動領域と静止領域に分け、動領域については
フィールド内のデータから補間データを作成し、静止領
域については、前フィールドの同じラインのデータをそ
のまま持ってくるという方法が用いられる。そして、従
来、ＩＰ変換を行う際の動き検出処理は、現フィールド
と２フィールド遅延のデータを比較した判断していた。

【０００５】

【発明が解決しようとする課題】ところが、上述したよ
うに従来の方法では、たとえばＩＰ変換を行う元映像に
止まった背景のところに、高速に動く物体が存在するよ
うな映像では、本来動いている領域が「静止」と誤検出
されてしまっていた。

【０００６】また、たとえば、図３５に示すように、白
黒の縞がスクロールし、偶然、同じピクセル位置で見た
ときにフィールドごとに、白、黒、白、黒…と続く場
合、実際には動いているのだが、従来の方法では、「静
止」と誤検出されてしまっていた。

【０００７】また、従来の方法では、誤検出を目立たな
くするために、「動き」と判定された領域を広げる処理
が入ることがあるが、これにより本来止まっている領域
が、「動き」と判定されてしまうことがあった。

【０００８】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、誤検出を防止でき、ピクセル単
位で正確に動き検出を行うため動き領域を広げる必要も
なく、精度高くＩＰ変換を行うことができる画像信号処
理装置およびその方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、インターレース信号のデータが存在しな
いラインについて、動き検出を行うことにより補間デー
タを作成し、当該補間データに基づいて画像データをイ
ンターレース信号からプログレッシブ信号に変換する画
像信号処理装置であって、画像データをインターレース
信号からプログレッシブ信号に変換する際の動き検出
を、現フィールドのデータと１フィールド遅延のデータ
と２フィールド遅延のデータと３フィールド遅延のデー
タを使い、２つのデータの差の絶対値による動き量をあ
らわす関数を定め、動き検出を行いたいピクセルＲと同
じ位置の現フィールドのピクセルＡと２フィールド遅延
の同じ位置のピクセルＤ同士のデータの動き量と、動き
検出を行いたいピクセルＲの１ライン上の１フィールド
遅延のピクセルＢと３フィールド遅延の同じ位置のピク
セルＥ同士のデータの動き量と、動き検出を行いたいピ
クセルＲの１ライン下の１フィールド遅延のピクセルＣ
と３フィールド遅延の同じ位置のピクセルＦ同士のデー
タの動き量との最大値と、動き検出を行いたいピクセル
Ｒの前後のラインのピクセルＢ、Ｃからフィールド内補
間によって得たデータと２フィールド遅延の同じ位置の
ピクセルＤ同士のデータの動き量と、動き検出を行いた
いピクセルＲと同じ位置の現フィールドのピクセルＡと
２フィールド遅延の同じ位置のピクセルＤ同士のデータ
の動き量との最大値とを求め、求めた２つの最大値のう
ちの小さい方を、動き検出を行いたいピクセルＲの動き
量して動き検出を行う処理手段を有する。

【００１０】また、本発明では、上記処理手段は、動き
量の大きいところでは、動き検出を行いたいピクセルＲ
の前後のラインのピクセルＢ、Ｃからフィールド内補間
によって得たデータを用い、動き量の小さいところで
は、２フィールド遅延の同じ位置のピクセルＤのデータ
を用いる。

【００１１】また、本発明は、インターレース信号のデ
ータが存在しないラインについて、動き検出を行うこと
により補間データを作成し、当該補間データに基づいて
画像データをインターレース信号からプログレッシブ信
号に変換する画像信号処理装置であって、画像データを
インターレース信号からプログレッシブ信号に変換する
際の動き検出を、現フィールドのデータと１フィールド
遅延のデータと２フィールド遅延のデータと３フィール
ド遅延のデータを使い、２つのデータの差の絶対値によ
る動き量をあらわす関数を定め、動き検出を行いたいピ
クセルＲと同じ位置の現フィールドのピクセルＡと２フ
ィールド遅延の同じ位置のピクセルＤ同士のデータの動
き量と、動き検出を行いたいピクセルＲの１ライン上の
１フィールド遅延のピクセルＢと３フィールド遅延の同
じ位置のピクセルＥ同士のデータの動き量と、動き検出
を行いたいピクセルＲの１ライン下の１フィールド遅延
のピクセルＣと３フィールド遅延の同じ位置のピクセル
Ｆ同士のデータの動き量との最大値と、動き検出を行い
たいピクセルＲの前後のラインのピクセルＢ、Ｃからフ
ィールド内補間によって得たデータと現フィールドの同
じ位置のピクセルＡ同士のデータの動き量と、動き検出
を行いたいピクセルＲと同じ位置の現フィールドのピク
セルＡと２フィールド遅延の同じ位置のピクセルＤ同士
のデータの動き量との最大値とを求め、求めた２つの最
大値のうちの小さい方を、動き検出を行いたいピクセル
Ｒの動き量として動き検出を行う処理手段とを有する。

【００１２】また、本発明では、上記処理手段は、動き
量の大きいところでは、動き検出を行いたいピクセルＲ
の前後のラインのピクセルＢ、Ｃからフィールド内補間
によって得たデータを用い、動き量の小さいところで
は、現フィールドの同じ位置のピクセルＡのデータを用
いる。

【００１３】また、本発明では、上記処理手段は、動き
量の大きいところでは、動き検出を行いたいピクセルＲ
の前後のラインのピクセルＢ、Ｃからフィールド内補間
によって得たデータを用い、動き量の小さいところで
は、現フィールドの同じ位置のピクセルＡと２フィール
ド遅延の同じ位置のピクセルＤのデータの平均値を用い
る。

【００１４】また、本発明では、上記処理手段は、フィ
ールド内補間のデータを求める際、前後のラインの真上
と真下のデータの差の絶対値が所定の閾値よりも小さい
場合には、前後のラインの真上と真下のデータの平均値
で補間し、そうでない場合には、前後のラインの近傍複
数画素のデータの中の２つの中央値のデータの平均値で
補間する。

【００１５】また、本発明は、インターレース信号のデ
ータが存在しないラインについて、動き検出を行うこと
により補間データを作成し、当該補間データに基づいて
画像データをインターレース信号からプログレッシブ信
号に変換する画像信号処理装置であって、演算で求めら
れた動き量が書き込み、読み出しされる第１メモリと、
画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
２フィールド遅延のデータを使い、２つのデータの差の
絶対値による動き量をあらわす関数を定め、動き検出を
行いたいピクセルＲと同じ位置の現フィールドのピクセ
ルＡと２フィールド遅延の同じ位置のピクセルＤ同士の
データの動き量を求め、この値を上記第１メモリに書き
込み、当該第１メモリから、さらに１フィールド前の動
き検出を行いたいピクセルＲの１ライン上の１フィール
ド遅延のピクセルＢと３フィールド遅延の同じ位置のピ
クセルＥ同士のデータの動き量と、動き検出を行いたい
ピクセルＲの１ライン下の１フィールド遅延のピクセル
Ｃと３フィールド遅延の同じ位置のピクセルＦ同士のデ
ータの動き量を取り出し、これらの動き量を使って動き
検出を行う処理手段とを有する。

【００１６】また、本発明では、上記処理手段は、動き
検出を行いたいピクセルＲと同じ位置の現フィールドの
ピクセルＡと２フィールド遅延の同じ位置のピクセルＤ
同士のデータの動き量１を求め、上記第１メモリにこの
動き量を書き込み、当該第１メモリから、さらに１フィ
ールド前の動き検出を行いたいピクセルＲの１ライン上
の１フィールド遅延のピクセルＢと３フィールド遅延の
同じ位置のピクセルＥ同士のデータの動き量２と、動き
検出を行いたいピクセルＲの１ライン下の１フィールド
遅延のピクセルＣと３フィールド遅延の同じ位置のピク
セルＦ同士のデータの動き量３を取り出し、動き量１と
動き量２の最大値である動き量４と、動き量１と動き量
３の最大値である動き量５を求め、動き量４と動き量５
の最小値をそのピクセルの動き量とし、動き量の大きい
ところでは、動き検出を行いたいピクセルＲの前後のラ
インのピクセルＢ、Ｃからフィールド内補間によって得
たデータを用い、動き量の小さいところでは、２フィー
ルド遅延の同じ位置のピクセルＤのデータを用いる。

【００１７】また、本発明では、所定画面分の値を保存
する第２メモリをさらに有し、上記処理手段は、動き検
出を行いたいピクセルＲと同じ位置の現フィールドのピ
クセルＡと２フィールド遅延の同じ位置のピクセルＤ同
士のデータの動き量１を求め、上記第１メモリにこの動
き量を書き込み、当該第１メモリから、さらに１フィー
ルド前の動き検出を行いたいピクセルＲの１ライン上の
１フィールド遅延のピクセルＢと３フィールド遅延の同
じ位置のピクセルＥ同士のデータの動き量２と、動き検
出を行いたいピクセルＲの１ライン下の１フィールド遅
延のピクセルＣと３フィールド遅延の同じ位置のピクセ
ルＦ同士のデータの動き量３を取り出し、動き量１と動
き量２の最大値である動き量４と、動き量１と動き量３
の最大値である動き量５を求め、動き量４と動き量５の
最小値である動き量６を求め、動き検出を行いたいピク
セルＲの前後のラインのピクセルＢ、Ｃからフィールド
内補間によって得たデータと２フィールド遅延の同じ位
置のピクセルＤ同士のデータの動き量７と、動き検出を
行いたいピクセルＲと同じ位置の現フィールドのピクセ
ルＡと２フィールド遅延の同じ位置のピクセルＤ同士の
データの動き量１の最大値である動き量８を求め、動き
量６による関数で、上記第２メモリに対して、動き量６
が、所定の閾値以上であれば、上記第２メモリに所定の
初期値を書き込み、そうでなければ、上記第２メモリか
ら読み込んだ値から１を減算し、その結果０より小さい
値になった場合には０にして、上記第２メモリに書き込
み、その値が、０ならば、動き量６を動き検出結果と
し、そうでなければ、動き量８を動き検出結果とし、動
き量の大きいところでは、動き検出を行いたいピクセル
Ｒの前後のラインのピクセルＢ、Ｃからフィールド内補
間によって得たデータを用い、動き量の小さいところで
は、２フィールド遅延の同じ位置のピクセルＤのデータ
を用いる。

【００１８】また、本発明では、上記処理手段は、動き
量の大きいところでは、動き検出を行いたいピクセルＲ
の前後のラインのピクセルＢ、Ｃからフィールド内補間
によって得たデータを用い、動き量の小さいところで
は、現フィールドの同じ位置のピクセルＡと２フィール
ド遅延の同じ位置のピクセルＤのデータの平均値を用い
る。

【００１９】また、本発明では、上記処理手段は、要素
プロセッサを１次元的に多並列にしたＳＩＭＤ制御プロ
セッサを有する。

【００２０】また、本発明では、上記要素プロセッサを
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。

【００２１】また、本発明では、上記処理手段は、複数
の論理回路を含む。

【００２２】また、本発明では、インターレース信号の
データが存在しないラインについて、動き検出を行うこ
とにより補間データを作成し、当該補間データに基づい
て画像データをインターレース信号からプログレッシブ
信号に変換する画像信号処理方法であって、画像データ
をインターレース信号からプログレッシブ信号に変換す
る際の動き検出を、現フィールドのデータと１フィール
ド遅延のデータと２フィールド遅延のデータと３フィー
ルド遅延のデータを使い、２つのデータの差の絶対値に
よる動き量をあらわす関数を定め、動き検出を行いたい
ピクセルＲと同じ位置の現フィールドのピクセルＡと２
フィールド遅延の同じ位置のピクセルＤ同士のデータの
動き量と、動き検出を行いたいピクセルＲの１ライン上
の１フィールド遅延のピクセルＢと３フィールド遅延の
同じ位置のピクセルＥ同士のデータの動き量と、動き検
出を行いたいピクセルＲの１ライン下の１フィールド遅
延のピクセルＣと３フィールド遅延の同じ位置のピクセ
ルＦ同士のデータの動き量との最大値と、動き検出を行
いたいピクセルＲの前後のラインのピクセルＢ、Ｃから
フィールド内補間によって得たデータと２フィールド遅
延の同じ位置のピクセルＤ同士のデータの動き量と、動
き検出を行いたいピクセルＲと同じ位置の現フィールド
のピクセルＡと２フィールド遅延の同じ位置のピクセル
Ｄ同士のデータの動き量との最大値とを求め、求めた２
つの最大値のうちの小さい方を、動き検出を行いたいピ
クセルＲの動き量とする。

【００２３】また、本発明では、動き量の大きいところ
では、動き検出を行いたいピクセルＲの前後のラインの
ピクセルＢ、Ｃからフィールド内補間によって得たデー
タを用い、動き量の小さいところでは、２フィールド遅
延の同じ位置のピクセルＤのデータを用いる。

【００２４】また、本発明では、動き量の大きいところ
では、動き検出を行いたいピクセルＲの前後のラインの
ピクセルＢ、Ｃからフィールド内補間によって得たデー
タを用い、動き量の小さいところでは、現フィールドの
同じ位置のピクセルＡと２フィールド遅延の同じ位置の
ピクセルＤのデータの平均値を用いる。

【００２５】また、本発明は、インターレース信号のデ
ータが存在しないラインについて、動き検出を行うこと
により補間データを作成し、当該補間データに基づいて
画像データをインターレース信号からプログレッシブ信
号に変換する画像信号処理方法であって、画像データを
インターレース信号からプログレッシブ信号に変換する
際の動き検出を、現フィールドのデータと１フィールド
遅延のデータと２フィールド遅延のデータと３フィール
ド遅延のデータを使い、２つのデータの差の絶対値によ
る動き量をあらわす関数を定め、動き検出を行いたいピ
クセルＲと同じ位置の現フィールドのピクセルＡと２フ
ィールド遅延の同じ位置のピクセルＤ同士のデータの動
き量と、動き検出を行いたいピクセルＲの１ライン上の
１フィールド遅延のピクセルＢと３フィールド遅延の同
じ位置のピクセルＥ同士のデータの動き量と、動き検出
を行いたいピクセルＲの１ライン下の１フィールド遅延
のピクセルＣと３フィールド遅延の同じ位置のピクセル
Ｆ同士のデータの動き量との最大値と、動き検出を行い
たいピクセルＲの前後のラインのピクセルＢ、Ｃからフ
ィールド内補間によって得たデータと現フィールドの同
じ位置のピクセルＡ同士のデータの動き量と、動き検出
を行いたいピクセルＲと同じ位置の現フィールドのピク
セルＡと２フィールド遅延の同じ位置のピクセルＤ同士
のデータの動き量との最大値とを求め、求めた２つの最
大値のうちの小さい方を、動き検出を行いたいピクセル
Ｒの動き量とする。

【００２６】また、本発明では、動き量の大きいところ
では、動き検出を行いたいピクセルＲの前後のラインの
ピクセルＢ、Ｃからフィールド内補間によって得たデー
タを用い、動き量の小さいところでは、現フィールドの
同じ位置のピクセルＡのデータを用いる。

【００２７】また、本発明では、動き量の大きいところ
では、動き検出を行いたいピクセルＲの前後のラインの
ピクセルＢ、Ｃからフィールド内補間によって得たデー
タを用い、動き量の小さいところでは、現フィールドの
同じ位置のピクセルＡと２フィールド遅延の同じ位置の
ピクセルＤのデータの平均値を用いる。

【００２８】また、本発明は、インターレース信号のデ
ータが存在しないラインについて、動き検出を行うこと
により補間データを作成し、当該補間データに基づいて
画像データをインターレース信号からプログレッシブ信
号に変換する画像信号処理方法であって、画像データを
インターレース信号からプログレッシブ信号に変換する
際の動き検出を、現フィールドのデータと２フィールド
遅延のデータを使い、２つのデータの差の絶対値による
動き量をあらわす関数を定め、動き検出を行いたいピク
セルＲと同じ位置の現フィールドのピクセルＡと２フィ
ールド遅延の同じ位置のピクセルＤ同士のデータの動き
量を求め、この値を第１メモリに書き込み、当該第１メ
モリから、さらに１フィールド前の動き検出を行いたい
ピクセルＲの１ライン上の１フィールド遅延のピクセル
Ｂと３フィールド遅延の同じ位置のピクセルＥ同士のデ
ータの動き量と、動き検出を行いたいピクセルＲの１ラ
イン下の１フィールド遅延のピクセルＣと３フィールド
遅延の同じ位置のピクセルＦ同士のデータの動き量を取
り出し、これらの動き量を使って動き検出を行う。

【００２９】また、本発明では、動き検出を行いたいピ
クセルＲと同じ位置の現フィールドのピクセルＡと２フ
ィールド遅延の同じ位置のピクセルＤ同士のデータの動
き量１を求め、上記第１メモリにこの動き量を書き込
み、当該第１メモリから、さらに１フィールド前の動き
検出を行いたいピクセルＲの１ライン上の１フィールド
遅延のピクセルＢと３フィールド遅延の同じ位置のピク
セルＥ同士のデータの動き量２と、動き検出を行いたい
ピクセルＲの１ライン下の１フィールド遅延のピクセル
Ｃと３フィールド遅延の同じ位置のピクセルＦ同士のデ
ータの動き量３を取り出し、動き量１と動き量２の最大
値である動き量４と、動き量１と動き量３の最大値であ
る動き量５を求め、動き量４と動き量５の最小値をその
ピクセルの動き量とし、動き量の大きいところでは、動
き検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータを用
い、動き量の小さいところでは、２フィールド遅延の同
じ位置のピクセルＤのデータを用いる。

【００３０】また、本発明では、動き検出を行いたいピ
クセルＲと同じ位置の現フィールドのピクセルＡと２フ
ィールド遅延の同じ位置のピクセルＤ同士のデータの動
き量１を求め、上記第１メモリにこの動き量を書き込
み、当該第１メモリから、さらに１フィールド前の動き
検出を行いたいピクセルＲの１ライン上の１フィールド
遅延のピクセルＢと３フィールド遅延の同じ位置のピク
セルＥ同士のデータの動き量２と、動き検出を行いたい
ピクセルＲの１ライン下の１フィールド遅延のピクセル
Ｃと３フィールド遅延の同じ位置のピクセルＦ同士のデ
ータの動き量３を取り出し、動き量１と動き量２の最大
値である動き量４と、動き量１と動き量３の最大値であ
る動き量５を求め、動き量４と動き量５の最小値である
動き量６を求め、動き検出を行いたいピクセルＲの前後
のラインのピクセルＢ、Ｃからフィールド内補間によっ
て得たデータと２フィールド遅延の同じ位置のピクセル
Ｄ同士のデータの動き量７と、動き検出を行いたいピク
セルＲと同じ位置の現フィールドのピクセルＡと２フィ
ールド遅延の同じ位置のピクセルＤ同士のデータの動き
量１の最大値である動き量８を求め、動き量６による関
数で、所定画面分の値を保存する第２メモリに対して、
動き量６が、所定の閾値以上であれば、上記第２メモリ
に所定の初期値を書き込み、そうでなければ、上記第２
メモリから読み込んだ値から１を減算し、その結果０よ
り小さい値になった場合には０にして、上記第２メモリ
に書き込み、その値が、０ならば、動き量６を動き検出
結果とし、そうでなければ、動き量８を動き検出結果と
し、動き量の大きいところでは、動き検出を行いたいピ
クセルＲの前後のラインのピクセルＢ、Ｃからフィール
ド内補間によって得たデータを用い、動き量の小さいと
ころでは、２フィールド遅延の同じ位置のピクセルＤの
データを用いる。

【００３１】また、本発明では、動き量の大きいところ
では、動き検出を行いたいピクセルＲの前後のラインの
ピクセルＢ、Ｃからフィールド内補間によって得たデー
タを用い、動き量の小さいところでは、現フィールドの
同じ位置のピクセルＡと２フィールド遅延の同じ位置の
ピクセルＤのデータの平均値を用いる。

【００３２】また、本発明方法では、フィールド内補間
のデータを求める際、前後のラインの真上と真下のデー
タの差の絶対値が所定の閾値よりも小さい場合には、前
後のラインの真上と真下のデータの平均値で補間し、そ
うでない場合には、前後のラインの近傍複数画素のデー
タの中の２つの中央値のデータの平均値で補間する。

【００３３】本発明によれば、たとえば処理手段におい
て、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、たとえば現フィール
ドのデータと１フィールド遅延のデータと２フィールド
遅延のデータと３フィールド遅延のデータを使い、２つ
のデータの差の絶対値による動き量をあらわす関数を定
める。そして、動き検出を行いたいピクセルＲと同じ位
置の現フィールドのピクセルＡと２フィールド遅延の同
じ位置のピクセルＤ同士のデータの動き量と、動き検出
を行いたいピクセルＲの１ライン上の１フィールド遅延
のピクセルＢと３フィールド遅延の同じ位置のピクセル
Ｅ同士のデータの動き量と、動き検出を行いたいピクセ
ルＲの１ライン下の１フィールド遅延のピクセルＣと３
フィールド遅延の同じ位置のピクセルＦ同士のデータの
動き量との最大値とを求める。また、動き検出を行いた
いピクセルＲの前後のラインのピクセルＢ、Ｃからフィ
ールド内補間によって得たデータと２フィールド遅延の
同じ位置のピクセルＤ同士のデータの動き量と、動き検
出を行いたいピクセルＲと同じ位置の現フィールドのピ
クセルＡと２フィールド遅延の同じ位置のピクセルＤ同
士のデータの動き量との最大値とを求める。そして、求
めた２つの最大値のうちの小さい方を、動き検出を行い
たいピクセルＲの動き量として動き検出を行う。

【００３４】

【発明の実施の形態】第１実施形態図１は、本発明に係る画像信号処理装置の第１の実施形
態を示すブロック図である。

【００３５】この画像信号処理装置１０は、図１に示す
ように、処理手段としてのディジタルシグナルプロセッ
サ（ＤＳＰ）１１、および１フィールドディレイを生成
するためのメモリ１２，１３，１４を主構成要素として
有している。

【００３６】ＤＳＰ１１の画像データの入力段に、１フ
ィールド分のディレイを生成するためのメモリ１２（Ｍ
１）、１３（Ｍ２）、１４（Ｍ３）が配置されている。
画像データの入力ラインが、メモリ１２の入力端子と、
ＤＳＰ１１の第１入力端子（Ｉ１）に接続されている。
メモリ１２の出力端子がメモリ１３の入力端子とＤＳＰ
１１の第２入力端子（Ｉ２）に接続されている。メモリ
１３の出力端子がメモリ１４の入力端子とＤＳＰ１１の
第３入力端子（Ｉ３）に接続されている。そして、メモ
リ１４の出力端子がＤＳＰ１１の第４入力端子（Ｉ４）
に接続されている。

【００３７】ＤＳＰ１１は、内部のメモリに、入力端子
Ｉ１へのデータＤＩ１と入力端子Ｉ３へのデータＤＩ３
のデータを蓄えておく。また、ＤＳＰ１１は、内部のメ
モリに、入力端子Ｉ２へのデータＤＩ２と入力端子Ｉ４
へのデータＤＩ４を２ライン分蓄えておく。

【００３８】ＤＳＰ１１は、図示しない制御系によるパ
ラメータに基づいて、画像ソースによる画像信号をイン
タレース信号からプログレッシブ信号に変換するＩＰ
（インタレース／プログレッシブ）変換を行う。

【００３９】ＤＳＰ１１は、画像データをインターレー
ス信号からプログレッシブ信号に変換する際の動き検出
を、第１の動き検出処理として次のように行う。すなわ
ち、現フィールドのデータと１フィールド遅延のデータ
と２フィールド遅延のデータと３フィールド遅延のデー
タを使い、２つのデータの差の絶対値による動き量をあ
らわす関数を定め、図２に示すように、動き検出を行い
たいピクセルＲと同じ位置の現フィールドのピクセルＡ
と２フィールド遅延の同じ位置のピクセルＤ同士のデー
タの動き量と、動き検出を行いたいピクセルＲの１ライ
ン上の１フィールド遅延のピクセルＢと３フィールド遅
延の同じ位置のピクセルＥ同士のデータの動き量と、動
き検出を行いたいピクセルＲの１ライン下の１フィール
ド遅延のピクセルＣと３フィールド遅延の同じ位置のピ
クセルＦ同士のデータの動き量との最大値と、動き検出
を行いたいピクセルＲの前後のラインのピクセルＢ、Ｃ
からフィールド内補間によって得たデータと２フィール
ド遅延の同じ位置のピクセルＤ同士のデータの動き量
と、動き検出を行いたいピクセルＲと同じ位置の現フィ
ールドのピクセルＡと２フィールド遅延の同じ位置のピ
クセルＤ同士のデータの動き量との最大値とを求め、求
めた２つの最大値のうちの小さい方を、動き検出を行い
たいピクセルＲの動き量とする。

【００４０】また、ＤＳＰ１１は、動き量の大きいとこ
ろでは、動き検出を行いたいピクセルＲの前後のライン
のピクセルＢ、Ｃからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、２フィールド
遅延の同じ位置のピクセルＤのデータを用いる。

【００４１】また、ＤＳＰ１１は、画像データをインタ
ーレース信号からプログレッシブ信号に変換する際の動
き検出を、第２の動き検出処理として次のように行う。
すなわち、現フィールドのデータと１フィールド遅延の
データと２フィールド遅延のデータと３フィールド遅延
のデータを使い、２つのデータの差の絶対値による動き
量をあらわす関数を定め、動き検出を行いたいピクセル
Ｒと同じ位置の現フィールドのピクセルＡと２フィール
ド遅延の同じ位置のピクセルＤ同士のデータの動き量
と、動き検出を行いたいピクセルＲの１ライン上の１フ
ィールド遅延のピクセルＢと３フィールド遅延の同じ位
置のピクセルＥ同士のデータの動き量と、動き検出を行
いたいピクセルＲの１ライン下の１フィールド遅延のピ
クセルＣと３フィールド遅延の同じ位置のピクセルＦ同
士のデータの動き量との最大値と、動き検出を行いたい
ピクセルＲの前後のラインのピクセルＢ、Ｃからフィー
ルド内補間によって得たデータと現フィールドの同じ位
置のピクセルＡ同士のデータの動き量と、動き検出を行
いたいピクセルＲと同じ位置の現フィールドのピクセル
Ａと２フィールド遅延の同じ位置のピクセルＤ同士のデ
ータの動き量との最大値とを求め、求めた２つの最大値
のうちの小さい方を、動き検出を行いたいピクセルＲの
動き量とする。

【００４２】また、ＤＳＰ１１は、動き量の大きいとこ
ろでは、動き検出を行いたいピクセルＲの前後のライン
のピクセルＢ、Ｃからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、現フィールド
の同じ位置のピクセルＡのデータを用いる。

【００４３】また、ＤＳＰ１１は、第１および第２の動
き検出処理において、動き量の大きいところでは、動き
検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータを用
い、動き量の小さいところでは、現フィールドの同じ位
置のピクセルＡと２フィールド遅延の同じ位置のピクセ
ルＤのデータの平均値を用いる。

【００４４】さらに、ＤＳＰ１１は、フィールド内補間
のデータを求める際、前後のラインの真上と真下のデー
タの差の絶対値がある閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素（本実施
形態では近傍６画素）のデータの中の２つの中央値のデ
ータの平均値で補間する。

【００４５】ＤＳＰ１１は、リニアアレイ（線型配列）
型ＤＳＰ、たとえば要素プロセッサを１次元的に多並列
にしたＳＩＭＤ（Single Instruction Stream Multiple
Data stream) 制御方式の並列プロセッサにより構成さ
れる。

【００４６】以下に、ＳＩＭＤ制御プロセッサの具体的
な構成、およびＤＳＰ１１におけるＩＰ変換処理の具体
的な処理内容について、図面に関連付けて順を追って説
明する。

【００４７】ＳＩＭＤ制御プロセッサの基本的な構成以下、ＳＩＭＤ制御プロセッサの構成を、図３に関連付
けて説明する。このＳＩＭＤ制御プロセッサ１００は、
図３に示すように、入力ポインタ（入力スキップレジス
タ）１０１、入力ＳＡＭ（シリアルアクセスメモリ）部
（入力レジスタ）１０２、データメモリ部（ローカルメ
モリ）１０３、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃａｎｄ
ＬｏｇｉｃＵｎｉｔ）アレイ部１０４、出力ＳＡＭ
部（出力レジスタ）１０５、出力ポインタ（出力スキッ
プレジスタ）１０６およびプログラム制御部１０７によ
り構成されている。

【００４８】これらの構成部分のうち、入力ＳＡＭ部１
０２、データメモリ部１０３および出力ＳＡＭ部１０５
は、主にメモリから構成される。入力ＳＡＭ部１０２、
データメモリ部１０３、ＡＬＵアレイ部１０４および出
力ＳＡＭ部１０５は、リニアアレイ（線形配列）形式に
並列化された複数（原画像の１水平走査期間分の画素数
Ｈ以上）の要素プロセッサ１１０を構成する。要素プロ
セッサ１１０それぞれ（単一エレメント）は、独立した
プロセッサの構成部分を有しており、図３において斜線
を付して示す部分に対応する。また、複数の要素プロセ
ッサ１１０は、図３において横方向に並列に配列され、
要素プロセッサ群を構成する。

【００４９】入力ポインタ（入力スキップレジスタ）１
０１は、１ビットシフトレジスタであり、外部の画像処
理機器（図示せず）等から原画像の１画素分の画素デー
タが入力されるたびに、論理値１（Ｈ）の１ビット信号
〔入力ポインタ信号（ＳＩＰ）〕をシフトすることによ
り、入力された１画素分の画素データを担当する要素プ
ロセッサ１１０を指定し、指定した要素プロセッサ１１
０の入力ＳＡＭ部１０２（入力ＳＡＭセル）に、対応す
る原画像の画素データを書き込む。

【００５０】つまり、入力ポインタ１０１は、原画像の
１水平走査期間ごとに、まず、図３の左端の要素プロセ
ッサ１１０に対する入力ポインタ信号を論理値１とし
て、画素データに同期したクロック信号に応じて入力さ
れる最初の原画像の画素データを、図３に示したＳＩＭ
Ｄ制御プロセッサ１００の左端の要素プロセッサ１００
の入力ＳＡＭ部１０２に書き込み、さらにその後、クロ
ック信号が１周期分変化するたびに、順次、右隣の要素
プロセッサ１１０に対する論理値１の入力ポインタ信号
が右方にシフトして、要素プロセッサ１１０それぞれの
入力ＳＡＭ部１０２に、原画像の画像データを１画素分
ずつ書き込んでゆく。

【００５１】入力ＳＡＭ部（入力レジスタ）１０２は、
上述したように入力ポインタ１０１から入力される入力
ポインタ信号が論理値１になった場合に、外部の画像処
理機器等から入力端子ＤＩＮに入力される１画素分の画
素データ（入力データ）を記憶する。つまり、要素プロ
セッサ１１０の入力ＳＡＭ部１０２は、全体として、水
平走査期間ごとに、原画像の１水平走査期間分の画素デ
ータを記憶する。さらに、入力ＳＡＭ部１０２は、記憶
した１水平走査期間分の原画像の画素データ（入力デー
タ）を、プログラム制御部１０７の制御に従って、次の
水平走査帰線期間において、必要に応じてデータメモリ
部１０３に対して転送する。

【００５２】データメモリ部（ローカルメモリ）１０３
は、プログラム制御部１０７の制御に従い、入力ポイン
タ１０１から入力される入力ポインタ信号（ＳＩＰ）の
論理値に応じて、入力ＳＡＭ部１０２に入力された原画
像の画素データ、演算途中のデータ、および、定数デー
タ等を記憶し、ＡＬＵアレイ部１０４に対して出力す
る。

【００５３】ＡＬＵアレイ部１０４は、プログラム制御
部１０７の制御に従って、データメモリ部１０３から入
力される原画像の画素データ、演算途中のデータ、およ
び、定数データ等に対して算術演算処理および論理演算
処理を行って、データメモリ部１０３の所定のアドレス
に記憶する。なお、ＡＬＵアレイ部１０４は、原画像の
画素データに対する演算処理を全てビット単位で行い、
１サイクルごとに１ビット分のデータを演算処理する。

【００５４】出力ＳＡＭ部（出力レジスタ）１０５は、
プログラム制御部１０７の制御に従って、１水平走査期
間に割り当てられている処理が終了した場合に、データ
メモリ部１０３から処理結果の転送を受け記憶する。ま
た、出力ＳＡＭ部１０５は、出力ポインタ１０６から入
力される出力ポインタ信号（ＳＯＰ）に応じて記憶した
データを外部に出力する。

【００５５】出力ポインタ（出力スキップレジスタ）１
０６は、１ビットシフトレジスタにより構成され、出力
ＳＡＭ部１０５に対して出力ポインタ信号（ＳＯＰ）を
選択的に活性化して、処理結果（出力データ）の出力を
制御する。

【００５６】プログラム制御部１０７は、プログラムメ
モリ、プログラムメモリに記憶されたプログラムの進行
を制御するシーケンス制御回路、および、入力ＳＡＭ部
１０２、データメモリ部１０３および出力ＳＡＭ部１０
５を構成するメモリ用の「ロウ（ROW)」アドレスコデー
タ（いずれも図示せず）等から構成される。プログラム
制御部１０７は、これらの構成部分により、単一のプロ
グラムを記憶し、原画像の水平走査期間ごとに、記憶し
た単一のプログラムに基づいて各種制御信号を生成し、
生成した各種制御信号を介して全ての要素プロセッサ１
１０を連動して制御することにより画像データに対する
処理を行う。このように、単一のプログラムに基づいて
複数の要素プロセッサを制御することを、ＳＩＭＤ制御
と称する。

【００５７】各要素プロセッサ（プロセッサエレメン
ト）１１０は、１ビットプロセッサであり、外部の画像
処理機器や前段の回路から入力される原画像の画素デー
タそれぞれに対して、論理演算処理および算術演算処理
を行い、要素プロセッサ１１０全体として、ＦＩＲディ
ジタルフィルタによる水平方向および垂直方向のフィル
タリング処理等を実現する。なお、プログラム制御部１
０７によるＳＩＭＤ制御は、水平走査期間を周期として
行われるので、各要素プロセッサ１１０は、最大、水平
走査期間を要素プロセッサ１１０の命令サイクルの周期
で除算して得られるステップ数のプログラムを、各水平
走査期間ごとに実行し得る。

【００５８】また、要素プロセッサ１１０は、隣接する
要素プロセッサ１１０と接続されており、必要に応じ
て、隣接する要素プロセッサ１１０とプロセッサ間通信
を行う機能を有する。つまり、各要素プロセッサ１１０
は、プログラム制御部１０７のＳＩＭＤ制御に従って、
例えば、右隣または左隣の要素プロセッサ１１０のデー
タメモリ部１０３等にアクセスして処理を行うることが
でき、また、右隣の要素プロセッサ１１０へのアクセス
を繰り返すことにより、要素プロセッサ１１０は直接接
続されていない要素プロセッサ１１０のデータメモリ部
１０３に対してアクセスし、データを読み出すことがで
きる。要素プロセッサ１１０は、隣接プロセッサ間の通
信機能を利用して、水平方向のフィルタリング処理を全
体として実現する。

【００５９】ここで、たとえば、水平方向に１０画素程
度離れた画素データとの間の演算処理が必要になる場合
等、プロセッサ間通信を行うとプログラムステップが非
常に多くなってしまうが、実際のＦＩＲフィルタ処理
は、１０画素も離れた画素データ間の演算処理をほとん
ど含まず、連続する画素データに対する演算処理がほと
んどである。したがって、プロセッサ間通信を行うＦＩ
Ｒフィルタ処理のプログラムステップが増加して非能率
になるということはほとんどあり得ない。

【００６０】また、各要素プロセッサ１１０は、常に水
平走査方向における同一位置の画素データを専門に担当
して処理する。したがって、入力ＳＡＭ部１０２から原
画像の画素データ（入力データ）を転送する先のデータ
メモリ部１０３の書き込みアドレスを水平走査期間の初
期ごとに変更して、過去の水平走査期間の入力データを
保持しておくことができるので、要素プロセッサ１１０
は、原画像の画素データを垂直方向にもフィルタリング
することができる。

【００６１】なお、要素プロセッサ１１０それぞれにお
ける原画像の画素データ（入力データ）を入力ＳＡＭ部
１０２に書き込む入力処理（第１の処理）、プログラム
制御部１０７の制御に従って、入力ＳＡＭ部１０２に記
憶された入力データのデータメモリ部１０３への転送処
理、ＡＬＵアレイ部１０４による演算処理、出力ＳＡＭ
部１０５への処理結果（出力データ）の転送処理（第２
の処理）、および、出力ＳＡＭ部１０５からの出力デー
タの出力処理（第３の処理）は、処理周期を１水平走査
期間としたパイプライン形式で実行される。したがっ
て、入力データに着目した場合、同一の入力データに対
する第１〜第３の処理それぞれは１水平走査期間分の処
理時間を要するので、これら３つの処理の開始から終了
までには、３水平走査期間分の処理時間が必要とされ
る。しかしながら、これら３つの処理がパイプライン形
式で並行して実行されるので、平均すると、１水平走査
期間分の入力データの処理には、１水平走査期間分の処
理時間しか必要とされない。

【００６２】以下、図３に示した画像処理用のリニアア
レイ型ＳＩＭＤ制御プロセッサの基本的な動作を説明す
る。

【００６３】入力ポインタ１０１では、最初の水平走査
期間（第１の水平走査期間）において、入力された原画
像の画素データに同期したクロックに応じて、各要素プ
ロセッサ１１０に対する論理値１（Ｈ）の入力ポインタ
信号が順次シフトされて、原画像の各画素データを担当
して演算処理する要素プロセッサ１１０が指定される。

【００６４】原画像の画素データは、入力端子ＤＩＮを
介して入力ＳＡＭ部１０２に入力される。入力ＳＡＭ部
１０２では、入力ポインタ信号の論理値に応じて、各要
素プロセッサ１１０に原画像の１画素分の画素データが
記憶される。１水平走査期間に含まれる各画素に対応す
る要素プロセッサ１１０の全ての入力ＳＡＭ部１０２に
おいて、それぞれ原画像の画素データが記憶される。そ
して、全体として１水平走査期間分の画素データが記憶
されると、入力処理（第１の処理）が終了する。

【００６５】入力処理（第１の処理）が終了すると、水
平走査期間ごとに、単一のプログラムに従って、各要素
プロセッサ１１０の入力ＳＡＭ部１０２、データメモリ
部１０３、ＡＬＵアレイ部１０４および出力ＳＡＭ部１
０５がプログラム制御部１０７によりＳＩＭＤ制御され
て、原画像の画素データに対する処理が実行される。

【００６６】すなわち、次の水平走査帰線期間（第２の
水平走査期間）において、各入力ＳＡＭ部１０２では、
第１の水平走査期間において記憶した原画像の各画素デ
ータ（入力データ）がデータメモリ部１０３に転送され
る。

【００６７】なお、このデータ転送処理は、プログラム
制御部１０７が、入力ＳＡＭ読み出し信号（ＳＩＲ）を
活性化〔論理値１（Ｈ）に〕して入力ＳＡＭ部１０２の
所定のロウ（ＲＯＷ）のデータを選択してアクセスを行
い、さらに、メモリアクセス信号（ＳＷＡ）を活性化し
て、アクセスしたデータをデータメモリ部１０３の所定
のロウのメモリセル（後述）へ書き込むように入力ＳＡ
Ｍ部１０２およびデータメモリ部１０３を制御すること
により実現される。

【００６８】次に、水平走査期間にプログラム制御部１
０７により、プログラムに基づいて各要素プロセッサ１
１０が制御され、データメモリ部１０３からデータがＡ
ＬＵアレイ部２４に対して出力される。ＡＬＵアレイ部
１０４では、算術演算処理および論理演算処理が行わ
れ、処理結果がデータメモリ部１０３の所定のアドレス
に書き込まれる。プログラムに応じた算術演算処理およ
び論理演算処理が終了すると、プログラム制御部１０７
では、データメモリ部１０３の制御が行われて、処理結
果がさらに次の水平走査帰線期間に出力ＳＡＭ部１０５
に転送される（ここまでが第２の処理）。さらに、次の
水平走査期間（第３の水平走査期間）において、出力Ｓ
ＡＭ部１０５が制御されて、処理結果（出力データ）が
外部に出力される（第３の処理）。

【００６９】つまり、入力ＳＡＭ部１０２に記憶された
１水平走査期間分の入力データは、次の水平走査期間に
おいて、必要に応じてデータメモリ部１０３に転送さ
れ、記憶されて、その後の水平走査期間における処理に
用いられる。

【００７０】要約すると、本実施形態に係る画像ＤＳＰ
１１は、図４（ａ），（ｂ）に示すように、水平走査期
間に、入力ＳＡＭ部１０２に入力データを入力し、図４
（ｃ）に示すように、ＡＬＵアレイ部１０４でＩＰ変換
処理を行い、出力ＳＡＭ部１０５から出力データを出力
する。また、図４（ｂ），（ｃ）に示すように、水平帰
線期間に、入力ＳＡＭ部１０２に入力されたデータをＤ
ＳＰ内部のデータメモリ部１０３に転送し、図４
（ｃ），（ｄ）に示すように、ＤＳＰ内部のデータメモ
リ部１０３とＡＬＵアレイ部１０４で演算されたＩＰ変
換の結果を出力ＳＡＭ部１０５に転送する。この動作を
パイプライン的に行う。なお、ＩＰ変換なので、入力１
ラインに対して、出力は、２倍のスピードで、２ライン
分出力する。

【００７１】次に、図３に示すような基本構成を有する
ＤＳＰ１１におけるＩＰ変換の具体的な処理について、
図５〜図１５に関連付けて説明する。

【００７２】前述したように、ＤＳＰ１１は、内部のメ
モリに、入力端子Ｉ１へのデータＤＩ１と入力端子Ｉ３
へのデータＤＩ３のデータを蓄えておく。これらのデー
タを図５に示すように、ＤＡＴ１、ＤＡＴ３とする。ま
た、ＤＳＰ１１は、内部のメモリに、入力端子Ｉ２への
データＤＩ２と入力端子Ｉ４へのデータＤＩ４を２ライ
ン分蓄えておく。これらのデータを図５に示すように、
ＤＡＴ２０、ＤＡＴ２１、ＤＡＴ４０、ＤＡＴ４１とす
る。

【００７３】また、たとえば２つのデータの差の絶対値
による動き量をあらわす関数を図６のように定める。デ
ータＤＡＴ１とデータＤＡＴ３の動き量をＭＶ１、ＤＡ
Ｔ２０とＤＡＴ４０の動き量をＭＶ２、データＤＡＴ２
１とデータＤＡＴ４１の動き量をＭＶ３とし、ＭＶ１，
ＭＶ２，ＭＶ３の中の最大値をＭＸ１とする。

【００７４】次にたとえば、フィールド内補間のデータ
を、図７に示すように求める。すなわち、今、フィール
ド内補間で求めたい点をＲ、ＤＡＴ２０上のＲの左上の
データをＡ、ＤＡＴ２０上のＲの真上のデータをＢ、Ｄ
ＡＴ２０上のＲの右上のデータをＣ、ＤＡＴ２１上のＲ
の左下のデータをＤ、ＤＡＴ２１上のＲの真下のデータ
をＥ、ＤＡＴ２１上のＲの右下のデータをＦとする。

【００７５】Ｂのデータの値と、Ｅのデータの値の差の
絶対値が、所定の閾値よりも小さい場合、Ｒ＝（Ｂ＋
Ｅ）／２をフィールド内補間の結果とする。大きい場
合、まず、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの値を大きい順に並
び替える。３番目に大きい値をＭ３、４番目に大きい値
をＭ４とすると、Ｒ＝（Ｍ３＋Ｍ４）／２をフィールド
内補間の結果とする。

【００７６】また、ＲとＤＡＴ３の動き量をＭＶＲとす
る。ＭＶ１とＭＶＲのうち大きいほうの値をＭＸ２とす
る。ＭＸ１，ＭＸ２のうち小さいほうを動き検出値ＭＸ
とする。最後に、ＩＰ変換の結果として、ＲＥＳ＝（Ｍ
Ｘ＊Ｒ＋ＤＡＴ３＊（８−ＭＸ））／８とし、ＤＡＴ２
１または、ＤＡＴ２０とＲＥＳを出力する。

【００７７】以下に、本第１の実施形態に係るＩＰ変換
動作を図８〜図１５のフローチャートに関連付けてさら
に詳細に説明する。

【００７８】入力データの水平帰線期間に（ＳＴ１０
１）、以下の代入処理を行う。入力ＳＡＭ部１０２か
ら、ＤＳＰ１１内部のデータメモリ部１０３上の変数Ｄ
ＡＴ１に代入する。同様に、入力ＳＡＭ部１０２から、
ＤＳＰ１１内部のデータメモリ部１０３上の変数ＤＡＴ
２０に代入する。入力ＳＡＭ部１０２から、ＤＳＰ１１
内部のデータメモリ部１０３上の変数ＤＡＴ３に代入す
る。入力ＳＡＭ部Ｉ４から、ＤＳＰ１１内部のデータメ
モリ部１０３の変数ＤＡＴ４０に代入する（ＳＴ１０
２）。

【００７９】次に、ＤＳＰ１１内部のデータメモリ部１
０３上の変数ＲＥＳの値を出力ＳＡＭ部１０５に転送す
る（ＳＴ１０３）。ＤＳＰ１１内部のデータメモリ部１
０３上の変数ＤＡＴ２０の値とＤＳＰ１１内部のデータ
メモリ部１０３上の変数ＤＡＴ２１の値を加算し、ＤＳ
Ｐ１１内部のデータメモリ部１０３上の変数Ｓに代入す
る（ＳＴ１０４）。ＤＳＰ１１内部のデータメモリ部１
０３上の変数Ｓの値を２で除算し、Ｓに代入する（ＳＴ
１０５）。ＤＳＰ１１内部のデータメモリ部１０３の変
数ＤＡＴ２０の値からＤＳＰ内部のデータメモリ部１０
３の変数ＤＡＴ２１の値を減算し、ＤＳＰ１１内部のデ
ータメモリ部１０３の変数Ｘに代入する（ＳＴ１０
６）。そして、Ｘが負ならば（ＳＴ１０７）、Ｘに−Ｘ
を代入し（ＳＴ１０８）、Ｘが負でなければ（ＳＴ１０
７）、ＸにＸを代入する（ＳＴ１０９）。次に、図９の
ステップＳＴ１１０の処理に移行する。

【００８０】ステップＳＴ１１０においては、以下の処
理を行う。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ０に、１つ左のプロセッサエレメント１１０のＤＡ
Ｔ２０の値を代入する。ＤＳＰ１１内部のデータメモリ
部１０３の変数Ｔ１に、ＤＡＴ２０の値を代入する。Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｔ２に、１
つ右のプロセッサエレメント１１０のＤＡＴ２０の値を
代入する。ＤＳＰ１１内部のデータメモリ部１０３の変
数Ｔ３に、１つ左のプロセッサエレメント１１０のＤＡ
Ｔ２１の値を代入する。ＤＳＰ１１内部のデータメモリ
部１０３の変数Ｔ４に、ＤＡＴ２１の値を代入する。Ｄ
ＳＰ１１内部のデータメモリ部１０３の変数Ｔ５に、１
つ右のプロセッサエレメント１１０のＤＡＴ２１の値を
代入する。

【００８１】次に、変数Ｔ０〜Ｔ５の値を大きい順に並
べ替え、大きいほうから、ＤＳＰ１１内部のデータメモ
リ部１０３の変数Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６
に代入する（ＳＴ１１１）。次に、Ｍ３とＭ４の値を加
算し、ＤＳＰ１１内部のデータメモリ部１０３の変数Ｍ
に代入する（ＳＴ１１２）。ＤＳＰ１１内部のデータメ
モリ部１０３の変数Ｍの値を２で除算し、Ｍに代入する
（ＳＴ１１３）。ＤＳＰ１１内部のデータメモリ部１０
３の変数Ｘの値が所定の閾値よりも大きければ（ＳＴ１
１４）、ＤＳＰ１１内部のデータメモリ部１０３の変数
ＲにＤＳＰ１１内部のデータメモリ部１０３の変数Ｍの
値を代入する（ＳＴ１１５）。これに対して、変数Ｘの
値が所定の閾値よりも大きくなければ（ＳＴ１１４）、
ＤＳＰ１１内部のデータメモリ部１０３の変数ＲにＤＳ
Ｐ１１内部のデータメモリ部１０３の変数Ｓの値を代入
する（ＳＴ１１６）。次に、図１０のステップＳＴ１１
７の処理に移行する。

【００８２】ステップＳＴ１１７においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数ＤＡＴ１の値から
ＤＳＰ内部のデータメモリ部１０３の変数ＤＡＴ３の値
を減算し、ＤＳＰ内部のデータメモリ部１０３の変数Ｘ
に代入する。Ｘが負ならば（ＳＴ１１８）、Ｘに−Ｘを
代入し（ＳＴ１１９）、Ｘが負でなければ（ＳＴ１１
８）、ＸにＸを代入する（ＳＴ１２０）。次に、Ｘから
２を減算する（ＳＴ１２１）。Ｘが負ならば（ＳＴ１２
２）、Ｘに０を代入し（ＳＴ１２３）、Ｘが負でなけれ
ば（ＳＴ１２２）、ＸにＸを代入する（ＳＴ１２４）。
さらに、Ｘが８より大きければ（ＳＴ１２５）、Ｘに８
を代入し（ＳＴ１２６）、Ｘが８より大きくなければ
（ＳＴ１２５）、ＸにＸを代入する（ＳＴ１２７）。そ
して、ＤＳＰ１１内部のデータメモリ部１０３上の変数
ＭＶ１にＸを代入する（ＳＴ１２８）。次に、図１１の
ステップＳＴ１２９の処理に移行する。

【００８３】ステップＳＴ１２９においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数ＤＡＴ２０の値か
らＤＳＰ１１内部のデータメモリ部１０３の変数ＤＡＴ
４０の値を減算し、ＤＳＰ内部のデータメモリ部１０３
の変数Ｘに代入する。そして、Ｘが負ならば（ＳＴ１３
０）、Ｘに−Ｘを代入し（ＳＴ１３１）、Ｘが負でなけ
れば（ＳＴ１３０）、ＸにＸを代入する（ＳＴ１３
２）。次に、Ｘから２を減算する（ＳＴ１３３）。次
に、Ｘが負ならば（ＳＴ１３４）、Ｘに０を代入し（Ｓ
Ｔ１３５）、Ｘが負でなければ（ＳＴ１３４）、ＸにＸ
を代入する（ＳＴ１３６）。さらに、Ｘが８より大きけ
れば（ＳＴ１３７）、Ｘに８を代入し（ＳＴ１３８）、
Ｘが８より大きくなければ（ＳＴ１３７）、ＸにＸを代
入する（ＳＴ１３９）。そして、ＤＳＰ１１内部のデー
タメモリ部１０３の変数ＭＶ２にＸを代入する（ＳＴ１
４０）。次に、図１２のステップＳＴ１４１の処理に移
行する。

【００８４】ステップＳＴ１４１においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数ＤＡＴ２１の値か
らＤＳＰ１１内部のデータメモリ部１０３の変数ＤＡＴ
４１の値を減算し、ＤＳＰ内部のデータメモリ部１０３
の変数Ｘに代入する。そして、Ｘが負ならば（ＳＴ１４
２）、Ｘに−Ｘを代入し（ＳＴ１４３）、Ｘが負でなけ
れば（ＳＴ１４２）、ＸにＸを代入する（ＳＴ１４
４）。次に、Ｘから２を減算する（ＳＴ１４５）。次
に、Ｘが負ならば（ＳＴ１４６）、Ｘに０を代入し（Ｓ
Ｔ１４７）、Ｘが負でなければ（ＳＴ１４６）、ＸにＸ
を代入する（ＳＴ１４８）。さらに、Ｘが８より大きけ
れば（ＳＴ１４９）、Ｘに８を代入し（ＳＴ１５０）、
Ｘが８より大きくなければ（ＳＴ１４９）、ＸにＸを代
入する（ＳＴ１５１）。そして、ＤＳＰ１１内部のデー
タメモリ部１０３の変数ＭＶ３にＸを代入する（ＳＴ１
５２）。次に、図１３のステップＳＴ１５３の処理に移
行する。

【００８５】ステップＳＴ１５３においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数Ｒの値からＤＳＰ
１１内部のデータメモリ部１０３の変数ＤＡＴ３の値を
減算し、ＤＳＰ内部のデータメモリ部１０３の変数Ｘに
代入する（ＳＴ１５３）。そして、Ｘが負ならば（ＳＴ
１５４）、Ｘに−Ｘを代入し（ＳＴ１５５）、Ｘが負で
なければ（ＳＴ１５４）、ＸにＸを代入する（ＳＴ１５
６）。次に、Ｘから２を減算する（ＳＴ１５７）。次
に、Ｘが負ならば（ＳＴ１５８）、Ｘに０を代入し（Ｓ
Ｔ１５９）、Ｘが負でなければ（ＳＴ１５８）、ＸにＸ
を代入する（ＳＴ１６０）。さらに、Ｘが８より大きけ
れば（ＳＴ１６１）、Ｘに８を代入し（ＳＴ１６２）、
Ｘが８より大きくなければ（ＳＴ１６１）、ＸにＸを代
入する（ＳＴ１６３）。そして、ＤＳＰ１１内部のデー
タメモリ部１０３の変数ＭＶＲにＸを代入する（ＳＴ１
６４）。次に、図１４のステップＳＴ１６５の処理に移
行する。

【００８６】ステップＳＴ１６５においては、ＤＳＰ１
１内部のデータメモリ部１０３の変数ＭＶ１とＤＳＰ１
１内部のデータメモリ部１０３の変数ＭＶ２の値を比較
する。そして、ＭＶ１＞ＭＶ２ならば、ＤＳＰ１１内部
のデータメモリ部１０３の変数ＭＸ１にＭＶ１を代入し
（ＳＴ１６６）、ＭＶ１＞ＭＶ２でなければ、ＤＳＰ１
１内部のデータメモリ部１０３の変数ＭＸ１にＭＶ２を
代入する（ＳＴ１６７）。次に、ＤＳＰ１１内部のデー
タメモリ部１０３の変数ＭＸ１とＤＳＰ内部のデータメ
モリ部１０３の変数ＭＶ３の値を比較し（ＳＴ１６
８）、ＭＸ１＞ＭＶ３ならば、ＤＳＰ１１内部のデータ
メモリ部１０３の変数ＭＸ１にＭＸ１を代入し、（ＳＴ
１６９）、ＭＸ１＞ＭＶ３でなければ、ＤＳＰ１１内部
のデータメモリ部１０３の変数ＭＸ１にＭＶ３を代入す
る（ＳＴ１７０）。

【００８７】次に、ＤＳＰ１１内部のデータメモリ部１
０３の変数ＭＶ１とＤＳＰ１１内部のデータメモリ部１
０３の変数ＭＶＲの値を比較し（ＳＴ１７１）、ＭＶ１
＞ＭＶＲならば、ＤＳＰ１１内部のデータメモリ部１０
３の変数ＭＸ２にＭＶ１を代入し（ＳＴ１７２）、ＭＶ
１＞ＭＶＲでなければ、ＤＳＰ１１内部のデータメモリ
部１０３の変数ＭＸ２にＭＶＲを代入する（ＳＴ１７
３）。次に、ＤＳＰ１１内部のデータメモリ部１０３の
変数ＭＸ１とＤＳＰ１１内部のデータメモリ部１０３の
変数ＭＸ２の値を比較し（ＳＴ１７４）、ＭＸ１＞ＭＸ
２ならば、ＤＳＰ１１内部のデータメモリ部１０３の変
数ＭＸにＭＸ２を代入し（ＳＴ１７５）、ＭＸ１＞ＭＸ
２でなければ、ＤＳＰ１１内部のデータメモリ部１０３
の変数ＭＸにＭＸ１を代入する（ＳＴ１７６）。そし
て、図１５のステップ１７７の処理に移行する。

【００８８】ステップＳＴ１７７におては、（ＭＸ＊Ｒ
＋ＤＡＴ３＊（８−ＭＸ））／８を演算し、ＤＳＰ内１
１部のデータメモリ部１０３の変数ＲＥＳに代入する。
そして、出力の水平帰線期間に（ＳＴ１７８）、ＤＳＰ
１１内部のデータメモリ部１０３の変数ＤＡＴ２１の値
を出力ＳＡＭ部１０５へ転送する（ＳＴ１７９）。次
に、ＤＳＰ１１内部のデータメモリ部１０３の変数ＤＡ
Ｔ２１にＤＳＰ１１内部のデータメモリ部１０３の変数
ＤＡＴ２０の値を代入する（ＳＴ１８０）。ＤＳＰ１１
内部のデータメモリ部１０３の変数ＤＡＴ４１にＤＳＰ
１１内部のデータメモリ部１０３の変数ＤＡＴ４０の値
を代入する（ＳＴ１８０）。そして、図８のステップＳ
Ｔ１０１に戻って、以上の処理を繰り返す。

【００８９】以上説明したように、本実施形態によれ
ば、画像データをインターレース信号からプログレッシ
ブ信号に変換する際の動き検出を、現フィールドのデー
タと１フィールド遅延のデータと２フィールド遅延のデ
ータと３フィールド遅延のデータを使い、２つのデータ
の差の絶対値による動き量をあらわす関数を定め、動き
検出を行いたいピクセルＲと同じ位置の現フィールドの
ピクセルＡと２フィールド遅延の同じ位置のピクセルＤ
同士のデータの動き量と、動き検出を行いたいピクセル
Ｒの１ライン上の１フィールド遅延のピクセルＢと３フ
ィールド遅延の同じ位置のピクセルＥ同士のデータの動
き量と、動き検出を行いたいピクセルＲの１ライン下の
１フィールド遅延のピクセルＣと３フィールド遅延の同
じ位置のピクセルＦ同士のデータの動き量との最大値
と、動き検出を行いたいピクセルＲの前後のラインのピ
クセルＢ、Ｃからフィールド内補間によって得たデータ
と２フィールド遅延の同じ位置のピクセルＤ同士のデー
タの動き量と、動き検出を行いたいピクセルＲと同じ位
置の現フィールドのピクセルＡと２フィールド遅延の同
じ位置のピクセルＤ同士のデータの動き量との最大値と
を求め、求めた２つの最大値のうちの小さい方を、動き
検出を行いたいピクセルＲの動き量して動き検出を行う
ＤＳＰ１１を設けたので、誤検出を防止でき、ピクセル
単位で正確に動き検出を行うため動き領域を広げる必要
もなく、精度高くＩＰ変換を行うことができる利点があ
る。

【００９０】第２実施形態図１６は、本発明に係る画像信号処理装置の第２の実施
形態を示すブロック図である。

【００９１】この画像信号処理装置２０は、図１６に示
すように、処理手段としてのディジタルシグナルプロセ
ッサ（ＤＳＰ）２１、１フィールドディレイを生成する
ためのメモリ２２，２３、現フィールドと２フィールド
ディレイのデータから演算して求めた動き量を保存する
メモリ２４、および動き検出カウント値を保存するメモ
リ２５を主構成要素として有している。

【００９２】ＤＳＰ２１の画像データの入力段に、１フ
ィールド分のディレイを生成するためのメモリ２２（Ｍ
１）、２３（Ｍ２）が配置されている。また、ＤＳＰ２
１の出力端子と入力端子との間にメモリ２４（Ｍ３）、
２５（Ｍ４）が配置されている。画像データの入力ライ
ンが、メモリ２２の入力端子と、ＤＳＰ２１の第１入力
端子（Ｉ１）に接続されている。メモリ２２の出力端子
がメモリ２３の入力端子とＤＳＰ２１の第２入力端子
（Ｉ２）に接続されている。メモリ２３の出力端子がＤ
ＳＰ２１の第３入力端子（Ｉ３）に接続されている。メ
モリ２４の入力端子がＤＳＰ２１の演算で求めた動き量
を出力する第２出力端子（Ｏ２）に接続され、メモリ２
４の出力端子がＤＳＰ２１の第４入力端子（Ｉ４）に接
続されている。メモリ２５の入力端子がＤＳＰ２１の動
き検出カウント値を出力する第３出力端子（Ｏ３）に接
続され、メモリ２５の出力端子がＤＳＰ２１の第５入力
端子（Ｉ５）に接続されている。

【００９３】ＤＳＰ２１は、内部のメモリに、入力端子
Ｉ１へのデータＤＩ１と入力端子Ｉ３へのデータＤＩ３
のデータを蓄えておく。また、ＤＳＰ２１は、内部のメ
モリに、入力端子Ｉ２へのデータＤＩ２を２ライン分蓄
えておく。

【００９４】ＤＳＰ２１は、第１の実施形態に係るＤＳ
Ｐ１１と同様に、図示しない制御系によるパラメータに
基づいて、画像ソースによる画像信号をインタレース信
号からプログレッシブ信号に変換するＩＰ（インタレー
ス／プログレッシブ）変換を行う。

【００９５】ＤＳＰ２１は、画像データをインターレー
ス信号からプログレッシブ信号に変換する際の動き検出
を、次のように行う。すなわち、現フィールドのデータ
と２フィールド遅延のデータを使い、２つのデータの差
の絶対値による動き量をあらわす関数を定め、図１７に
示すように、動き検出を行いたいピクセルＲと同じ位置
の現フィールドのピクセルＡと２フィールド遅延の同じ
位置のピクセルＤ同士のデータの動き量を求め、この値
を、メモリ２４に書き込み、同メモリ２４から、さらに
１フィールド前の動き検出を行いたいピクセルＲの１ラ
イン上の１フィールド遅延のピクセルＢと３フィールド
遅延の同じ位置のピクセルＥ同士のデータの動き量と、
動き検出を行いたいピクセルＲの１ライン下の１フィー
ルド遅延のピクセルＣと３フィールド遅延の同じ位置の
ピクセルＦ同士のデータの動き量を取り出し、これらの
動き量を使って動き検出を行うことによって、２フィー
ルド遅延までのデータで、それ以上前のデータまで使っ
ての動き検出と同等の結果を得る。

【００９６】また、ＤＳＰ２１は、動き検出を行いたい
ピクセルＲと同じ位置の現フィールドのピクセルＡと２
フィールド遅延の同じ位置のピクセルＤ同士のデータの
動き量（動き量１）を求め、メモリ２４にこの動き量を
書き込み、同メモリ２４から、さらに１フィールド前の
動き検出を行いたいピクセルＲの１ライン上の１フィー
ルド遅延のピクセルＢと３フィールド遅延の同じ位置の
ピクセルＥ同士のデータの動き量（動き量２）と、動き
検出を行いたいピクセルＲの１ライン下の１フィールド
遅延のピクセルＣと３フィールド遅延の同じ位置のピク
セルＦ同士のデータの動き量（動き量３）を取り出し、
動き量１と動き量２の最大値（動き量４）と、動き量１
と動き量３の最大値（動き量５）を求め、その両者（動
き量４と動き量５）の最小値をそのピクセルの動き量と
し、動き量の大きいところでは、動き検出を行いたいピ
クセルＲの前後のラインのピクセルＢ、Ｃからフィール
ド内補間によって得たデータを用い、動き量の小さいと
ころでは、２フィールド遅延の同じ位置のピクセルＤの
データを用いる。

【００９７】また、ＤＳＰ２１は、動き検出を行いたい
ピクセルＲと同じ位置の現フィールドのピクセルＡと２
フィールド遅延の同じ位置のピクセルＤ同士のデータの
動き量（動き量１）を求め、メモリ２４にこの動き量を
書き込み、同メモリ２４から、さらに１フィールド前の
動き検出を行いたいピクセルＲの１ライン上の１フィー
ルド遅延のピクセルＢと３フィールド遅延の同じ位置の
ピクセルＥ同士のデータの動き量（動き量２）と、動き
検出を行いたいピクセルＲの１ライン下の１フィールド
遅延のピクセルＣと３フィールド遅延の同じ位置のピク
セルＦ同士のデータの動き量（動き量３）を取り出し、
動き量１と動き量２の最大値（動き量４）と、動き量１
と動き量３の最大値（動き量５）を求め、その両者（動
き量４と動き量５）の最小値（動き量６）を求め、動き
検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータと２フ
ィールド遅延の同じ位置のピクセルＤ同士のデータの動
き量（動き量７）と、動き検出を行いたいピクセルＲと
同じ位置の現フィールドのピクセルＡと２フィールド遅
延の同じ位置のピクセルＤ同士のデータの動き量（動き
量１）の最大値（動き量８）を求め、動き量６による関
数で、１画面分の値を保存するメモリ２５に対して、動
き量６が、所定の閾値以上であれば、そのメモリ２５に
ある初期値を書き込み、そうでなければ、そのメモリ２
５から読み込んだ値から１を減算し、その結果０より小
さい値になった場合には０にして、そのメモリ２５に書
き込み、その値が、０ならば、動き量６を動き検出結果
とし、そうでなければ、動き量８を動き検出結果とし、
動き量の大きいところでは、動き検出を行いたいピクセ
ルＲの前後のラインのピクセルＢ、Ｃからフィールド内
補間によって得たデータを用い、動き量の小さいところ
では、２フィールド遅延の同じ位置のピクセルＤのデー
タを用いる。

【００９８】ＤＳＰ２１は、動き量の大きいところで
は、動き検出を行いたいピクセルＲの前後のラインのピ
クセルＢ、Ｃからフィールド内補間によって得たデータ
を用い、動き量の小さいところでは、現フィールドの同
じ位置のピクセルＡと２フィールド遅延の同じ位置のピ
クセルＤのデータの平均値を用いる。

【００９９】さらに、ＤＳＰ２１は、フィールド内補間
のデータを求める際、前後のラインの真上と真下のデー
タの差の絶対値がある閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素（本実施
形態では近傍６画素）のデータの中の２つの中央値のデ
ータの平均値で補間する。

【０１００】以上のＩＰ変換機能を有するＤＳＰ２１
は、第１の実施形態に係るＤＳＰ１１と同様に、図３お
よび図４に関連付けて説明したたとえばＳＩＭＤ制御プ
ロセッサにより構成される。したがって、ここではその
詳細な説明は省略する。

【０１０１】基本的な動作としては、第１の実施形態に
係るＤＳＰ１１と同様、図１８に示すように、この画像
ＤＳＰ２１は、水平走査期間に、入力ＳＡＭ部１０２に
入力データを入力し、ＡＬＵアレイ部１０４でフィール
ド内ＩＰ変換処理を行い、出力ＳＡＭ部１０５から出力
データを出力する。また、水平帰線期間に、入力ＳＡＭ
部１０２に入力されたデータをＤＳＰ２１内部のデータ
メモリ部１０３に転送し、ＤＳＰ２１内部のデータメモ
リ部１０３とＡＬＵアレイ部１０４で演算されたＩＰ変
換の結果を出力ＳＡＭ部１０５に転送する。そして、こ
の動作をパイプライン的に行う。なお、ＩＰ変換なの
で、入力１ラインに対して、出力は、２倍のスピード
で、２ライン分出力する。

【０１０２】次に、本第２の実施形態に係るＤＳＰ２１
におけるＩＰ変換の具体的な処理について、図３、図１
９〜図２８に関連づけて説明する。

【０１０３】前述したように、ＤＳＰ２１は、内部のメ
モリに、入力端子Ｉ１へのデータＤＩ１と入力端子Ｉ３
へのデータＤＩ３を蓄えておく。これらのデータを、図
１９に示すように、ＤＡＴ１、ＤＡＴ３とする。また、
ＤＳＰ２１は、内部のメモリに、入力端子Ｉ２へのデー
タＤＩ２を２ライン分蓄えておく。これらのデータを、
図１９に示すように、ＤＡＴ２０、ＤＡＴ２１とする。

【０１０４】また、たとえば２つのデータの差の絶対値
による動き量をあらわす関数を図２０のように定める。

【０１０５】データＤＡＴ１とデータＤＡＴ３の動き量
をＭＶ１とし、ＤＳＰ２１の第２出力端子Ｏ２から出力
する。メモリ２４に蓄えられた、約１フィールド前のＭ
Ｖ１の値で、図１９のＤＡＴ２０とＤＡＴ４０の動き量
に相当する値と、ＤＡＴ２１とＤＡＴ４１の動き量に相
当する値を第４入力端子Ｉ４を介してメモリ２４から読
み出し、それぞれ、ＭＶ２，ＭＶ３とする。ＭＶ１とＭ
Ｖ２の最大値をＭＸ１とし、ＭＶ１とＭＶ３の最大値を
ＭＸ２とする。ＭＸ１とＭＸ２の最小値をＭＸ３とす
る。

【０１０６】次にたとえば、フィールド内補間のデータ
を、図２１に示すように求める。すなわち、今、フィー
ルド補間で求めたい点をＲ、ＤＡＴ２０上のＲの左上の
データをＡ、ＤＡＴ２０上のＲの真上のデータをＢ、Ｄ
ＡＴ２０上のＲの右上のデータをＣ、ＤＡＴ２１上のＲ
の左下のデータをＤ、ＤＡＴ２１上のＲの真下のデータ
をＥ、ＤＡＴ２１上のＲの右下のデータをＦとする。

【０１０７】Ｂのデータの値と、Ｅのデータの値の差の
絶対値が、所定の閾値よりも小さい場合、Ｒ＝（Ｂ＋
Ｅ）／２をフィールド内補間の結果とする。大きい場
合、まず、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの値を大きい順に並
び替える。３番目に大きい値をＭ３、４番目に大きい値
をＭ４とすると、Ｒ＝（Ｍ３＋Ｍ４）／２をフィールド
内補間の結果とする。

【０１０８】また、ＲとＤＡＴ３の動き量をＭＶＲとす
る。ＭＶ１とＭＶＲのうち大きいほうの値をＭＸ４とす
る。ＭＸ３が、８のとき、ＣＤ＝４とする。ＭＸ３が、
８より小さいとき、１フレーム前の同じ位置のＣＤの値
をメモリ２５から読み出し、その値から１を減算し、Ｃ
Ｄが０以下になったときは、ＣＤを０にし、ＣＤに代入
する。このようにして求めたＣＤの値をＤＳＰ２１の第
３出力端子Ｏ３からメモリ２５に出力する。ＣＤが０の
ときは、ＭＸにＭＸ３を代入する。ＣＤが０より大きい
ときは、ＭＸにＭＸ４を代入する。

【０１０９】最後に、ＩＰ変換の結果として、ＲＥＳ＝
（ＭＸ＊Ｒ＋ＤＡＴ３＊（８−ＭＸ））／８とし、ＤＡ
Ｔ２１または、ＤＡＴ２０とＲＥＳを出力する。

【０１１０】以下に、本第２の実施形態に係るＩＰ変換
動作を図２２〜図２８のフローチャートに関連付けてさ
らに詳細に説明する。

【０１１１】入力データの水平帰線期間に（ＳＴ２０
１）、まず以下の転送および代入処理を行う。まず、ス
テップＳＴ２０２において以下の転送処理を行う。ＤＳ
Ｐ２１内部のデータメモリ部１０３上の変数ＲＥＳの値
を出力ＳＡＭ部１０５（第１出力端子）Ｏ１に転送す
る。ＤＳＰ２１内部のデータメモリ部１０３上の変数Ｍ
Ｖ１の値を出力ＳＡＭ部１０５（第２出力端子Ｏ２）に
転送する。ＤＳＰ２１内部のデータメモリ部１０３上の
変数ＣＤの値を出力ＳＡＭ部１０５（第３出力端子Ｏ
３）に転送する。

【０１１２】次に、ステップＳＴ２０３において以下の
代入処理を行う。入力ＳＡＭ部１０２（第１入力端子Ｉ
１）からのデータの値を、ＤＳＰ２１内部のデータメモ
リ部１０３上の変数ＤＡＴ１に代入する。入力ＳＡＭ部
１０２（第２入力端子）Ｉ２からのデータの値を、ＤＳ
Ｐ２１内部のデータメモリ部１０３上の変数ＤＡＴ２０
に代入する。入力ＳＡＭ部１０２（第３入力端子Ｉ３）
からのデータの値を、ＤＳＰ２１内部のデータメモリ部
１０３上の変数ＤＡＴ３に代入する。入力ＳＡＭ部１０
２（第４入力端子Ｉ４）からのメモリ２４の読み出しデ
ータの値を、ＤＳＰ２１内部のデータメモリ部１０３上
の変数ＭＶ３に代入する。入力ＳＡＭ部１０２（第５入
力端子Ｉ５）からのメモリ２５の読み出しデータの値
を、ＤＳＰ２１内部のデータメモリ部１０３上の変数Ｃ
Ｄに代入する。

【０１１３】次に、ＤＳＰ２１内部のデータメモリ部１
０３上の変数ＤＡＴ２０の値とＤＳＰ２１内部のデータ
メモリ部１０３上の変数ＤＡＴ２１の値を加算し、ＤＳ
Ｐ２１内部のデータメモリ部１０３上の変数Ｓに代入す
る（ＳＴ２０４）。ＤＳＰ２１内部のデータメモリ部１
０３上の変数Ｓの値を２で除算し、Ｓに代入する（ＳＴ
２０５）。ＤＳＰ２１内部のデータメモリ部１０３上の
変数ＤＡＴ２０の値からＤＳＰ２１内部のデータメモリ
部１０３上の変数ＤＡＴ２１の値を減算し、ＤＳＰ２１
内部のデータメモリ部１０３上の変数Ｘに代入する（Ｓ
Ｔ２０６）。そして、Ｘが負ならば（ＳＴ２０７）、Ｘ
に−Ｘを代入し（ＳＴ２０８）、Ｘが負でなければ（Ｓ
Ｔ２０７）、ＸにＸを代入する（ＳＴ２０９）。次に、
図２３のステップ２１０の処理に移行する。

【０１１４】ステップＳＴ２１０においては、以下の処
理を行う。ＤＳＰ２１内部のデータメモリ部１０３上の
変数Ｔ０に、１つ左のプロセッサエレメント１１０のＤ
ＡＴ２０の値を代入する。ＤＳＰ２１内部のデータメモ
リ部１０３上の変数Ｔ１に、ＤＡＴ２０の値を代入す
る。ＤＳＰ２１内部のデータメモリ部１０３上の変数Ｔ
２に、１つ右のプロセッサエレメント１１０のＤＡＴ２
０の値を代入する。ＤＳＰ２１内部のデータメモリ部１
０３上の変数Ｔ３に、１つ左のプロセッサエレメント１
１０のＤＡＴ２１の値を代入する。ＤＳＰ２１内部のデ
ータメモリ部１０３上の変数Ｔ４に、ＤＡＴ２１の値を
代入する。ＤＳＰ２１内部のデータメモリ部１０３上の
変数Ｔ５に、１つ右のプロセッサエレメント１１０のＤ
ＡＴ２１の値を代入する。

【０１１５】次に、Ｔ０〜Ｔ５の値を大きい順に並べ替
え、大きいほうから、ＤＳＰ２１内部のデータメモリ部
１０３上の変数Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６に
代入する（ＳＴ２１１）。次に、Ｍ３とＭ４の値を加算
し、ＤＳＰ２１内部のデータメモリ部１０３上の変数Ｍ
に代入する（ＳＴ２１２）。ＤＳＰ２１内部のデータメ
モリ部１０３上の変数Ｍの値を２で除算し、Ｍに代入す
る（ＳＴ２１３）。ＤＳＰ２１内部のデータメモリ部１
０３上の変数Ｘの値が所定の閾値よりも大きければ（Ｓ
Ｔ２１４）、ＤＳＰ２１内部のデータメモリ部１０３上
の変数ＲにＤＳＰ２１内部のデータメモリ部１０３上の
変数Ｍの値を代入する（ＳＴ２１５）これに対して、変
数Ｘの値が所定の閾値よりも大きくなければ（ＳＴ２１
４）、ＤＳＰ２１内部のデータメモリ部１０３上の変数
ＲにＤＳＰ２１内部のデータメモリ部１０３上の変数Ｓ
の値を代入する（ＳＴ２１６）。次に、図２４のステッ
プＳＴ２１７の処理に移行する。

【０１１６】ステップ２１７においては、ＤＳＰ２１内
部のデータメモリ部１０３上の変数ＤＡＴ１の値からＤ
ＳＰ２１内部のデータメモリ部１０３上の変数ＤＡＴ３
の値を減算し、ＤＳＰ２１内部のデータメモリ部１０３
上の変数Ｘに代入する。Ｘが負ならば（ＳＴ２１８）、
Ｘに−Ｘを代入し（ＳＴ２１９）、Ｘが負でなければ
（ＳＴ２１８）、ＸにＸを代入する（ＳＴ２２０）。次
に、Ｘから２を減算する（ＳＴ２２１）。Ｘが負ならば
（ＳＴ２２２）、Ｘに０を代入し（ＳＴ２２３）、Ｘが
負でなければ（ＳＴ２２２）、ＸにＸを代入する（ＳＴ
２２４）。さらに、Ｘが８より大きければ（ＳＴ２２
５）、Ｘに８を代入し（ＳＴ２２６）、Ｘが８より大き
くなければ（ＳＴ２２５）、ＸにＸを代入する（ＳＴ２
２７）。そして、ＤＳＰ２１内部のデータメモリ部１０
３上の変数ＭＶ１にＸを代入する（ＳＴ２２８）。次
に、図２５のステップＳＴ２２９の処理に移行する。

【０１１７】ステップＳＴ２２９においては、ＤＳＰ２
１内部のデータメモリ部１０３上の変数Ｒの値からＤＳ
Ｐ２１内部のデータメモリ部１０３上の変数ＤＡＴ３の
値を減算し、ＤＳＰ２１内部のデータメモリ部１０３上
の変数Ｘに代入する。そして、Ｘが負ならば（ＳＴ２３
０）、Ｘに−Ｘを代入し（ＳＴ２３１）、Ｘが負でなけ
れば（ＳＴ２３０）、ＸにＸを代入する（ＳＴ２３
２）。次に、Ｘから２を減算する（ＳＴ２３３）。次
に、Ｘが負ならば（ＳＴ２３４）、Ｘに０を代入し（Ｓ
Ｔ２３５）、Ｘが負でなければ（ＳＴ２３４）、ＸにＸ
を代入する（ＳＴ２３６）。さらに、Ｘが８より大きけ
れば（ＳＴ２３７）、Ｘに８を代入し（ＳＴ２３８）、
Ｘが８より大きくなければ（ＳＴ２３７）、ＸにＸを代
入する（ＳＴ２３９）。そして、ＤＳＰ２１内部のデー
タメモリ部１０３上の変数ＭＶＲにＸを代入する（ＳＴ
２４０）。次に、図２６のステップＳＴ２４１の処理に
移行する。

【０１１８】ステップＳＴ２４１においては、ＤＳＰ２
１内部のデータメモリ部１０３上の変数ＭＶ１とＤＳＰ
２１内部のデータメモリ部１０３上の変数ＭＶ２の値を
比較する（ＳＴ２４１）。そして、ＭＶ１＞ＭＶ２なら
ば、ＤＳＰ２１内部のデータメモリ部１０３上の変数Ｍ
Ｘ１にＭＶ１を代入し（ＳＴ２４２）、ＭＶ１＞ＭＶ２
でなければ、ＤＳＰ２１内部のデータメモリ部１０３上
の変数ＭＸ１にＭＶ２を代入する（ＳＴ２４３）。次
に、ＤＳＰ２１内部のデータメモリ部１０３上の変数Ｍ
Ｖ１とＤＳＰ２１内部のデータメモリ部１０３上の変数
ＭＶ３の値を比較し（ＳＴ２４４）、ＭＶ１＞ＭＶ３な
らば、ＤＳＰ２１内部のデータメモリ部１０３上の変数
ＭＸ２にＭＶ１を代入し（ＳＴ２４５）、ＭＶ１＞ＭＶ
３でなければ、ＤＳＰ２１内部のデータメモリ部１０３
上の変数ＭＸ２にＭＶ３を代入する（ＳＴ２４６）。

【０１１９】次に、ＤＳＰ２１内部のデータメモリ部１
０３上の変数ＭＸ１とＤＳＰ２１内部のデータメモリ部
１０３上の変数ＭＸ２の値を比較し（ＳＴ２４７）、Ｍ
Ｘ１＞ＭＸ２ならば、ＤＳＰ２１内部のデータメモリ部
１０３上の変数ＭＸ３にＭＸ２を代入し（ＳＴ２４
８）、ＭＸ１＞ＭＸ２でなければ、ＤＳＰ２１内部のデ
ータメモリ部１０３上の変数ＭＸ３にＭＸ１を代入する
（ＳＴ２４９）。さらに、ＤＳＰ２１内部のデータメモ
リ部１０３上の変数ＭＶ１とＤＳＰ２１内部のデータメ
モリ部１０３上の変数ＭＶＲの値を比較し（ＳＴ２５
０）、ＭＶ１＞ＭＶＲならば、ＤＳＰ２１内部のデータ
メモリ部１０３上の変数ＭＸ４にＭＶ１を代入し（ＳＴ
２５１）、ＭＶ１＞ＭＶＲでなければ、ＤＳＰ２１内部
のデータメモリ部１０３上の変数ＭＸ４にＭＶＲを代入
する（ＳＴ２５２）。そして、図２７のステップＳＴ２
５３の処理に移行する。

【０１２０】ステップＳＴ２５３においては、ＤＳＰ２
１内部のデータメモリ部１０３上の変数ＭＸ３の値と８
を比較する。そして、ＤＳＰ２１内部のデータメモリ部
１０３上の変数ＭＸ３の値が８より小さければ、ＤＳＰ
２１内部のデータメモリ部１０３上の変数ＣＤの値を１
減算する（ＳＴ２５４）。一方、変数ＭＸ３の値が８よ
り小さくなければ、ＤＳＰ２１内部のデータメモリ部１
０３上の変数ＣＤに４を代入する（ＳＴ２５５）。

【０１２１】次に、ＤＳＰ２１内部のデータメモリ部１
０３上の変数ＣＤの値と０を比較し（ＳＴ２５６）、Ｄ
ＳＰ２１内部のデータメモリ部１０３上の変数ＣＤが０
より小さければ、ＣＤに０を代入する（ＳＴ２５７）。
変数ＣＤが０より小さくなければ、ＣＤにＣＤを代入す
る（ＳＴ２５８）。次に、ＤＳＰ２１内部のデータメモ
リ部１０３上の変数ＣＤの値が０ならばＤＳＰ２１内部
のデータメモリ部１０３上の変数ＭＸにＭＸ３の値を代
入する（ＳＴ２５９，ＳＴ２６０）。ＤＳＰ２１内部の
データメモリ部１０３上の変数ＣＤの値が０より大きけ
ればＤＳＰ２１内部のデータメモリ部１０３上の変数Ｍ
ＸにＭＸ４の値を代入する（ＳＴ２５９，ＳＴ２６
１）。そして、図２８のステップ２６２の処理に移行す
る。

【０１２２】ステップＳＴ２６２においては、（ＭＸ＊
Ｒ＋ＤＡＴ３＊（８−ＭＸ））／８を演算し、ＤＳＰ２
１内部のデータメモリ部１０３上の変数ＲＥＳに代入す
る。そして、出力の水平帰線期間に（ＳＴ２６３）、Ｄ
ＳＰ２１内部のデータメモリ部１０３上の変数ＤＡＴ２
１の値を出力ＳＡＭ部１０５へ転送する（ＳＴ２６
４）。次に、ＤＳＰ２１内部のデータメモリ部１０３上
の変数ＤＡＴ２１にＤＳＰ２１内部のデータメモリ部１
０３上の変数ＤＡＴ２０の値を代入する（ＳＴ２６
５）。ＤＳＰ２１内部のデータメモリ部１０３上の変数
ＭＶ２にＤＳＰ２１内部のデータメモリ部１０３上の変
数ＭＶ３の値を代入する（ＳＴ２６５）。そして、図２
２のステップＳＴ２０１に戻って、以上の処理を繰り返
す。

【０１２３】本第２の実施形態によれば、上述した第１
の実施形態の効果と同様の効果を得ることができる。

【０１２４】なお、上述した実施形態においては、本発
明に係る処理手段をＤＳＰで構成した場合を例に説明し
たが、本発明は、これに限定されるものではなく、論理
回路を組み合わせて構成することも可能である。

【０１２５】図２９は、論理回路を組み合わせた本発明
に係る処理手段の構成例を示すブロックである。

【０１２６】この処理手段２００は、メモリコントロー
ラ２０１、フィールド内補間（ＩＮＦＬＤ）ブロック２
０２、第１感度（ＳＮＣ１）ブロック２０３、第２感度
（ＳＮＣ２）ブロック２０４、比較（ＭＡＸ２）ブロッ
ク２０５、比較（ＭＡＸ３）ブロック２０６、処理（Ｃ
ＤＥＸＰ）ブロック２０７、処理（ＭＩＮ）ブロック２
０８、選択（ＳＥＬ）ブロック２０９、演算（ＭＩＸ）
ブロック２１０、出力（ＯＵＴＳＥＬ）ブロック２１
１、ＲＡＭ２１２、およびＰＬＬブロック２１３を有し
ている。

【０１２７】各部の機能について説明する。

【０１２８】メモリコントローラ２０１入力データ（ＤＡＴ）をＲＡＭ２１２に蓄え、図３０の
関係を満たすデータをそれぞれ出力する。ＳＥＬブロッ
ク２０９、ＳＮＣ１ブロック２０３に対して、偶数（Ｅ
ＶＥＮ）フィールドのときはＤＡＴ１１、奇数（ＯＤ
Ｄ）フィールドのときはＤＡＴ１０を出力する。ＳＥＬ
ブロック２０９、ＩＮＦＬＤブロック２０２に対して、
ＤＡＴ２０およびＤＡＴ２１を出力する。ＳＮＣ１ブロ
ック２０３、ＳＮＣ２ブロック２０４に対して、ＥＶＥ
ＮフィールドのときはＤＡＴ３１、ＯＤＤフィールドの
ときはＤＡＴ３０を出力する。また、ＳＮＣ１ブロック
２０３の出力をＲＡＭ２１２に蓄え、ＭＡＸ３ブロック
２０６に対して、図３０のＳＮＣ２、ＳＮＣ３にあたる
位置のデータを出力する。また、ＣＤＥＸＰブロック２
０７の出力をＲＡＭ２１２に蓄え、ＣＤＥＸＰブロック
２０７に対して、１フレーム前の同じ位置に蓄えた値を
出力する。

【０１２９】ＩＮＦＬＤブロック２０２図３１に示すように、メモリコントローラ２０１から得
たデータＤＡＴ２０、ＤＡＴ２１を、レジスタに蓄え、
それぞれ、ＤＡＴ２０Ｌ、ＤＡＴ２１Ｌとする。さらに
その１クロック遅延のデータをレジスタに蓄え、ＤＡＴ
２０Ｃ、ＤＡＴ２１Ｃとする。さらにその１クロック遅
延のデータをレジスタに蓄え、ＤＡＴ２０Ｒ、ＤＡＴ２
１Ｒとする。そして、ＤＡＴ２０ＣとＤＡＴ２１Ｃの差
分絶対値が所定の閾値より小さければ、ＤＡＴ２０Ｃと
ＤＡＴ２１Ｃの加算平均をＳＮＣ２ブロック２０４、Ｍ
ＩＸブロック２１０に対して出力し、そうでなければ、
ＤＡＴ２０Ｌ、ＤＡＴ２０Ｃ、ＤＡＴ２０Ｒ、ＤＡＴ２
１Ｌ、ＤＡＴ２１Ｃ、ＤＡＴ２１Ｒをソートし、真中の
２つの値の加算平均値をＳＮＣ２ブロック２０４、ＭＩ
Ｘブロック２１０に対して出力する。

【０１３０】ＳＮＣ１ブロック２０３、ＳＣＮ２ブロッ
ク２０４２つの入力値の差分絶対値をとり、図２０に従う関数で
変換した結果を出力する。ＳＮＣ１ブロック２０３から
は、メモリコントローラ２０１、ＭＡＸ２ブロック２０
５、ＭＡＸ３ブロック２０６に対して出力し、ＳＮＣ２
ブロック２０４からは、ＭＡＸ２ブロック２０５に対し
て出力する。

【０１３１】ＭＡＸ２ブロック２０５ＳＮＣ１ブロック２０３の出力値と、ＳＮＣ２ブロック
２０４の出力値を比較し大きい方の値をＭＩＮブロック
２０８に対して出力する。

【０１３２】ＭＡＸ３ブロック２０６ＳＮＣ１ブロック２０３の出力値（ＳＮＣＡ）、メモリ
コントローラ２０１からのデータ（ＳＮＣＢ，ＳＮＣ
Ｃ）を入力し、ＳＮＣＡとＳＮＣＢを比較して大きい方
の値と、ＳＮＣＡとＳＮＣＣを比較して大きい方の値を
さらに比較し、そのうちの小さい方の値を、ＣＤＥＸＰ
ブロック２０７とＭＩＮブロック２０８に対して出力す
る。

【０１３３】ＣＤＥＸＰブロック２０７ＭＡＸ３ブロック２０６からの出力データを入力し、そ
の値が８ならば、メモリコントローラ２０１に対して４
を出力する。ＭＡＸ３ブロック２０６からの出力データ
を入力し、その値が８より小さければ、メモリコントロ
ーラ２０１からの出力データを入力し、その値を減算
し、０より小さくなった場合は０にして、メモリコント
ローラ２０１に出力する。メモリコントローラ２０１へ
の出力値が０ならば、ＭＩＮブロック２０８に対して０
を出力し、メモリコントローラ２０１への出力値が０以
外ならば、ＭＩＮブロック２０８に対して１を出力す
る。

【０１３４】ＭＩＮブロック２０８ＣＤＥＸＰブロック２０７からのフラグを入力し、その
値が０ならば、ＭＡＸ３ブロック２０６から入力した値
をＭＩＸブロック２１０に対して出力し、そうでなけれ
ば、ＭＡＸ２ブロック２０５から入力した値をＭＩＸブ
ロック２１０に対して出力する。

【０１３５】ＳＥＬブロック２０９フィールド信号、メモリコントローラ２０１からのデー
タを入力し、ＭＩＸブロック２１０に対しては、ＥＶＥ
Ｎフィールドの時は、図３０のＤＡＴ３１にあたるデー
タを出力し、ＯＤＤフィールドの時は、図３０のＤＡＴ
３０にあたるデータを出力する。ＯＵＴＳＥＬブロック
２１１に対しては、ＥＶＥＮフィールドの時は、図３０
のＤＡＴ２０にあたるデータを出力し、ＯＤＤフィール
ドの時は、図３０のＤＡＴ２１にあたるデータを出力す
る。

【０１３６】ＭＩＸブロック２１０ＩＮＦＬＤブロック２０２からのデータ（Ｒ）、ＳＥＬ
ブロック２０９からのデータ（ＤＡＴ３）、ＭＩＮブロ
ック２１０からのデータ（ＭＸ）を入力し、（ＭＸ＊Ｒ
＋ＤＡＴ３＊（８−ＭＸ））／８を演算し、その結果を
ＯＵＴＳＥＬブロック２１１に対して出力する。

【０１３７】ＯＵＴＳＥＬブロック２１１ＭＩＸブロック２１０からの出力、ＳＥＬブロック２０
９からの出力をそれぞれ、ライン単位でメモリに蓄え、
１ライン分ずつ２倍のスピードで出力する。

【０１３８】以上論理回路を組み合わせて本発明に係る
処理手段を構成しても、ＩＰ変換の際の動き検出の精度
を向上でき、精度高くＩＰ変換を行うことができる。

【０１３９】

【発明の効果】本発明によれば、ＩＰ変換の際の動き検
出の精度を向上でき、精度高くＩＰ変換を行うことがで
きる利点がある。

【図面の簡単な説明】

【図１】本発明に係る画像信号処理装置の第１の実施形
態を示すブロック図である。

【図２】本発明に係る処理手段としてのＤＳＰのＩＰ変
換時の動き検出処理を説明するための図である。

【図３】本発明に係るＤＳＰを構成するＳＩＭＤ制御プ
ロセッサの基本的な構成を示すブロック図である。

【図４】第１の実施形態に係る画像ＤＳＰの基本的な動
作を説明するためのタイミングチャートである。

【図５】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するための図である。

【図６】第１の実施形態に係るＩＰ変換において動き量
を求める関数について説明するための図である。

【図７】第１の実施形態に係るＩＰ変換におけるフィー
ルド内補間について説明するための図である。

【図８】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するためのフローチャートである。

【図９】第１の実施形態に係るＩＰ変換の具体的な処理
について説明するためのフローチャートである。

【図１０】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１１】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１２】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１３】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１４】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１５】第１の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図１６】本発明に係る画像信号処理装置の第２の実施
形態を示すブロック図である。

【図１７】第２の実施形態に係る処理手段としてのＤＳ
ＰのＩＰ変換時の動き検出処理を説明するための図であ
る。

【図１８】第２の実施形態に係る画像ＤＳＰの基本的な
動作を説明するためのタイミングチャートである。

【図１９】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するための図である。

【図２０】第２の実施形態に係るＩＰ変換において動き
量を求める関数について説明するための図である。

【図２１】第２の実施形態に係るＩＰ変換におけるフィ
ールド内補間について説明するための図である。

【図２２】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図２３】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図２４】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図２５】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図２６】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図２７】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図２８】第２の実施形態に係るＩＰ変換の具体的な処
理について説明するためのフローチャートである。

【図２９】論理回路を組み合わせた本発明に係る処理手
段の構成例を示すブロックである。

【図３０】図２９の回路の各部の機能を説明するための
図である。

【図３１】図２９のフィールド内補間ブロックの機能を
説明するための図である。

【図３２】インターレース信号の説明図である。

【図３３】プログレッシブ信号の説明図である。

【図３４】ＩＰ変換の説明図である。

【図３５】従来の課題を説明するための図である。

【符号の説明】

１０，２０…画像信号処理装置、１１，２１…ＤＳＰ、
１２，１３，１４，２２，２３，２４，２５…メモリ、
１００…ＳＩＭＤ制御プロセッサ、１０１…入力ポイン
タ（入力スキップレジスタ）、１０２…入力ＳＡＭ部
（入力レジスタ）、１０３…データメモリ部（ローカル
メモリ）、１０４…ＡＬＵアレイ部、１０５…出力ＳＡ
Ｍ部（出力レジスタ）、１０６…出力ポインタ（出力ス
キップレジスタ）、２００…処理手段、２０１…メモリ
コントローラ、２０２…フィールド内補間（ＩＮＦＬ
Ｄ）ブロック、２０３…第１感度（ＳＮＣ１）ブロッ
ク、２０４…第２感度（ＳＮＣ２）ブロック、２０５…
比較（ＭＡＸ２）ブロック、２０６…比較（ＭＡＸ３）
ブロック、２０７…処理（ＣＤＥＸＰ）ブロック、２０
８…処理（ＭＩＮ）ブロック、２０９…選択（ＳＥＬ）
ブロック、２１０…演算（ＭＩＸ）ブロック、２１１…
出力（ＯＵＴＳＥＬ）ブロック、２１２…ＲＡＭ、２１
３…ＰＬＬブロック。

Claims

【特許請求の範囲】

【請求項１】インターレース信号のデータが存在しな
いラインについて、動き検出を行うことにより補間デー
タを作成し、当該補間データに基づいて画像データをイ
ンターレース信号からプログレッシブ信号に変換する画
像信号処理装置であって、画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
１フィールド遅延のデータと２フィールド遅延のデータ
と３フィールド遅延のデータを使い、２つのデータの差
の絶対値による動き量をあらわす関数を定め、動き検出
を行いたいピクセルＲと同じ位置の現フィールドのピク
セルＡと２フィールド遅延の同じ位置のピクセルＤ同士
のデータの動き量と、動き検出を行いたいピクセルＲの
１ライン上の１フィールド遅延のピクセルＢと３フィー
ルド遅延の同じ位置のピクセルＥ同士のデータの動き量
と、動き検出を行いたいピクセルＲの１ライン下の１フ
ィールド遅延のピクセルＣと３フィールド遅延の同じ位
置のピクセルＦ同士のデータの動き量との最大値と、動
き検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータと２フ
ィールド遅延の同じ位置のピクセルＤ同士のデータの動
き量と、動き検出を行いたいピクセルＲと同じ位置の現
フィールドのピクセルＡと２フィールド遅延の同じ位置
のピクセルＤ同士のデータの動き量との最大値とを求
め、求めた２つの最大値のうちの小さい方を、動き検出
を行いたいピクセルＲの動き量として動き検出を行う処
理手段を有する画像信号処理装置。
【請求項２】上記処理手段は、動き量の大きいところ
では、動き検出を行いたいピクセルＲの前後のラインの
ピクセルＢ、Ｃからフィールド内補間によって得たデー
タを用い、動き量の小さいところでは、２フィールド遅
延の同じ位置のピクセルＤのデータを用いる請求項１記
載の画像信号処理装置。
【請求項３】上記処理手段は、動き量の大きいところ
では、動き検出を行いたいピクセルＲの前後のラインの
ピクセルＢ、Ｃからフィールド内補間によって得たデー
タを用い、動き量の小さいところでは、現フィールドの
同じ位置のピクセルＡと２フィールド遅延の同じ位置の
ピクセルＤのデータの平均値を用いる請求項１記載の画
像信号処理装置。
【請求項４】上記処理手段は、フィールド内補間のデ
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する請求項１
記載の画像信号処理装置。
【請求項５】上記処理手段は、フィールド内補間のデ
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する請求項２
記載の画像信号処理装置。
【請求項６】上記処理手段は、フィールド内補間のデ
ータを求める際、前後のラインの真上と真下のデータの
差の絶対値が所定の閾値よりも小さい場合には、前後の
ラインの真上と真下のデータの平均値で補間し、そうで
ない場合には、前後のラインの近傍複数画素のデータの
中の２つの中央値のデータの平均値で補間する請求項３
記載の画像信号処理装置。
【請求項７】上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項１記載の画像信号処理装置。
【請求項８】上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項２記載の画像信号処理装置。
【請求項９】上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項３記載の画像信号処理装置。
【請求項１０】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項７記載の画像信号処理装置。
【請求項１１】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項８記載の画像信号処理装置。
【請求項１２】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項９記載の画像信号処理装置。
【請求項１３】上記処理手段は、複数の論理回路を含
む請求項１記載の画像信号処理装置。
【請求項１４】インターレース信号のデータが存在し
ないラインについて、動き検出を行うことにより補間デ
ータを作成し、当該補間データに基づいて画像データを
インターレース信号からプログレッシブ信号に変換する
画像信号処理装置であって、画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
１フィールド遅延のデータと２フィールド遅延のデータ
と３フィールド遅延のデータを使い、２つのデータの差
の絶対値による動き量をあらわす関数を定め、動き検出
を行いたいピクセルＲと同じ位置の現フィールドのピク
セルＡと２フィールド遅延の同じ位置のピクセルＤ同士
のデータの動き量と、動き検出を行いたいピクセルＲの
１ライン上の１フィールド遅延のピクセルＢと３フィー
ルド遅延の同じ位置のピクセルＥ同士のデータの動き量
と、動き検出を行いたいピクセルＲの１ライン下の１フ
ィールド遅延のピクセルＣと３フィールド遅延の同じ位
置のピクセルＦ同士のデータの動き量との最大値と、動
き検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータと現フ
ィールドの同じ位置のピクセルＡ同士のデータの動き量
と、動き検出を行いたいピクセルＲと同じ位置の現フィ
ールドのピクセルＡと２フィールド遅延の同じ位置のピ
クセルＤ同士のデータの動き量との最大値とを求め、求
めた２つの最大値のうちの小さい方を、動き検出を行い
たいピクセルＲの動き量として動き検出を行う処理手段
を有する画像信号処理装置。
【請求項１５】上記処理手段は、動き量の大きいとこ
ろでは、動き検出を行いたいピクセルＲの前後のライン
のピクセルＢ、Ｃからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、現フィールド
の同じ位置のピクセルＡのデータを用いる請求項１４記
載の画像信号処理装置。
【請求項１６】上記処理手段は、動き量の大きいとこ
ろでは、動き検出を行いたいピクセルＲの前後のライン
のピクセルＢ、Ｃからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、現フィールド
の同じ位置のピクセルＡと２フィールド遅延の同じ位置
のピクセルＤのデータの平均値を用いる請求項１４記載
の画像信号処理装置。
【請求項１７】上記処理手段は、フィールド内補間の
データを求める際、前後のラインの真上と真下のデータ
の差の絶対値が所定の閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素のデータ
の中の２つの中央値のデータの平均値で補間する請求項
１４載の画像信号処理装置。
【請求項１８】上記処理手段は、フィールド内補間の
データを求める際、前後のラインの真上と真下のデータ
の差の絶対値が所定の閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素のデータ
の中の２つの中央値のデータの平均値で補間する請求項
１５記載の画像信号処理装置。
【請求項１９】上記処理手段は、フィールド内補間の
データを求める際、前後のラインの真上と真下のデータ
の差の絶対値が所定の閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素のデータ
の中の２つの中央値のデータの平均値で補間する請求項
１６記載の画像信号処理装置。
【請求項２０】上記処理手段は、要素プロセッサを１
次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
請求項１４記載の画像信号処理装置。
【請求項２１】上記処理手段は、要素プロセッサを１
次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
請求項１５記載の画像信号処理装置。
【請求項２２】上記処理手段は、要素プロセッサを１
次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
請求項１６記載の画像信号処理装置。
【請求項２３】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項２０記載の画像信号処理装置。
【請求項２４】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項２１記載の画像信号処理装置。
【請求項２５】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項２２記載の画像信号処理装置。
【請求項２６】上記処理手段は、複数の論理回路を含
む請求項１４記載の画像信号処理装置。
【請求項２７】インターレース信号のデータが存在し
ないラインについて、動き検出を行うことにより補間デ
ータを作成し、当該補間データに基づいて画像データを
インターレース信号からプログレッシブ信号に変換する
画像信号処理装置であって、演算で求められた動き量が書き込み、読み出しされる第
１メモリと、画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
２フィールド遅延のデータを使い、２つのデータの差の
絶対値による動き量をあらわす関数を定め、動き検出を
行いたいピクセルＲと同じ位置の現フィールドのピクセ
ルＡと２フィールド遅延の同じ位置のピクセルＤ同士の
データの動き量を求め、この値を上記第１メモリに書き
込み、当該第１メモリから、さらに１フィールド前の動
き検出を行いたいピクセルＲの１ライン上の１フィール
ド遅延のピクセルＢと３フィールド遅延の同じ位置のピ
クセルＥ同士のデータの動き量と、動き検出を行いたい
ピクセルＲの１ライン下の１フィールド遅延のピクセル
Ｃと３フィールド遅延の同じ位置のピクセルＦ同士のデ
ータの動き量を取り出し、これらの動き量を使って動き
検出を行う処理手段とを有する画像信号処理装置。
【請求項２８】上記処理手段は、動き検出を行いたい
ピクセルＲと同じ位置の現フィールドのピクセルＡと２
フィールド遅延の同じ位置のピクセルＤ同士のデータの
動き量１を求め、上記第１メモリにこの動き量を書き込
み、当該第１メモリから、さらに１フィールド前の動き
検出を行いたいピクセルＲの１ライン上の１フィールド
遅延のピクセルＢと３フィールド遅延の同じ位置のピク
セルＥ同士のデータの動き量２と、動き検出を行いたい
ピクセルＲの１ライン下の１フィールド遅延のピクセル
Ｃと３フィールド遅延の同じ位置のピクセルＦ同士のデ
ータの動き量３を取り出し、動き量１と動き量２の最大
値である動き量４と、動き量１と動き量３の最大値であ
る動き量５を求め、動き量４と動き量５の最小値をその
ピクセルの動き量とし、動き量の大きいところでは、動
き検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータを用
い、動き量の小さいところでは、２フィールド遅延の同
じ位置のピクセルＤのデータを用いる請求項２７記載の
画像信号処理装置。
【請求項２９】所定画面分の値を保存する第２メモリ
をさらに有し、上記処理手段は、動き検出を行いたいピクセルＲと同じ
位置の現フィールドのピクセルＡと２フィールド遅延の
同じ位置のピクセルＤ同士のデータの動き量１を求め、
上記第１メモリにこの動き量を書き込み、当該第１メモ
リから、さらに１フィールド前の動き検出を行いたいピ
クセルＲの１ライン上の１フィールド遅延のピクセルＢ
と３フィールド遅延の同じ位置のピクセルＥ同士のデー
タの動き量２と、動き検出を行いたいピクセルＲの１ラ
イン下の１フィールド遅延のピクセルＣと３フィールド
遅延の同じ位置のピクセルＦ同士のデータの動き量３を
取り出し、動き量１と動き量２の最大値である動き量４
と、動き量１と動き量３の最大値である動き量５を求
め、動き量４と動き量５の最小値である動き量６を求
め、動き検出を行いたいピクセルＲの前後のラインのピ
クセルＢ、Ｃからフィールド内補間によって得たデータ
と２フィールド遅延の同じ位置のピクセルＤ同士のデー
タの動き量７と、動き検出を行いたいピクセルＲと同じ
位置の現フィールドのピクセルＡと２フィールド遅延の
同じ位置のピクセルＤ同士のデータの動き量１の最大値
である動き量８を求め、動き量６による関数で、上記第
２メモリに対して、動き量６が、所定の閾値以上であれ
ば、上記第２メモリに所定の初期値を書き込み、そうで
なければ、上記第２メモリから読み込んだ値から１を減
算し、その結果０より小さい値になった場合には０にし
て、上記第２メモリに書き込み、その値が、０ならば、
動き量６を動き検出結果とし、そうでなければ、動き量
８を動き検出結果とし、動き量の大きいところでは、動
き検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータを用
い、動き量の小さいところでは、２フィールド遅延の同
じ位置のピクセルＤのデータを用いる請求項２７記載の
画像信号処理装置。
【請求項３０】上記処理手段は、動き量の大きいとこ
ろでは、動き検出を行いたいピクセルＲの前後のライン
のピクセルＢ、Ｃからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、現フィールド
の同じ位置のピクセルＡと２フィールド遅延の同じ位置
のピクセルＤのデータの平均値を用いる請求項２８記載
の画像信号処理装置。
【請求項３１】上記処理手段は、動き量の大きいとこ
ろでは、動き検出を行いたいピクセルＲの前後のライン
のピクセルＢ、Ｃからフィールド内補間によって得たデ
ータを用い、動き量の小さいところでは、現フィールド
の同じ位置のピクセルＡと２フィールド遅延の同じ位置
のピクセルＤのデータの平均値を用いる請求項２９記載
の画像信号処理装置。
【請求項３２】上記処理手段は、フィールド内補間の
データを求める際、前後のラインの真上と真下のデータ
の差の絶対値が所定の閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素のデータ
の中の２つの中央値のデータの平均値で補間する請求項
２７載の画像信号処理装置。
【請求項３３】上記処理手段は、フィールド内補間の
データを求める際、前後のラインの真上と真下のデータ
の差の絶対値が所定の閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素のデータ
の中の２つの中央値のデータの平均値で補間する請求項
２８記載の画像信号処理装置。
【請求項３４】上記処理手段は、フィールド内補間の
データを求める際、前後のラインの真上と真下のデータ
の差の絶対値が所定の閾値よりも小さい場合には、前後
のラインの真上と真下のデータの平均値で補間し、そう
でない場合には、前後のラインの近傍複数画素のデータ
の中の２つの中央値のデータの平均値で補間する請求項
２９記載の画像信号処理装置。
【請求項３５】上記処理手段は、要素プロセッサを１
次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
請求項２７記載の画像信号処理装置。
【請求項３６】上記処理手段は、要素プロセッサを１
次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
請求項２８記載の画像信号処理装置。
【請求項３７】上記処理手段は、要素プロセッサを１
次元的に多並列にしたＳＩＭＤ制御プロセッサを有する
請求項２９記載の画像信号処理装置。
【請求項３８】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項３５記載の画像信号処理装置。
【請求項３９】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項３６記載の画像信号処理装置。
【請求項４０】上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項３７記載の画像信号処理装置。
【請求項４１】上記処理手段は、複数の論理回路を含
む請求項２７記載の画像信号処理装置。
【請求項４２】インターレース信号のデータが存在し
ないラインについて、動き検出を行うことにより補間デ
ータを作成し、当該補間データに基づいて画像データを
インターレース信号からプログレッシブ信号に変換する
画像信号処理方法であって、画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
１フィールド遅延のデータと２フィールド遅延のデータ
と３フィールド遅延のデータを使い、２つのデータの差
の絶対値による動き量をあらわす関数を定め、動き検出
を行いたいピクセルＲと同じ位置の現フィールドのピク
セルＡと２フィールド遅延の同じ位置のピクセルＤ同士
のデータの動き量と、動き検出を行いたいピクセルＲの
１ライン上の１フィールド遅延のピクセルＢと３フィー
ルド遅延の同じ位置のピクセルＥ同士のデータの動き量
と、動き検出を行いたいピクセルＲの１ライン下の１フ
ィールド遅延のピクセルＣと３フィールド遅延の同じ位
置のピクセルＦ同士のデータの動き量との最大値と、動
き検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータと２フ
ィールド遅延の同じ位置のピクセルＤ同士のデータの動
き量と、動き検出を行いたいピクセルＲと同じ位置の現
フィールドのピクセルＡと２フィールド遅延の同じ位置
のピクセルＤ同士のデータの動き量との最大値とを求
め、求めた２つの最大値のうちの小さい方を、動き検出
を行いたいピクセルＲの動き量とする画像信号処理方
法。
【請求項４３】動き量の大きいところでは、動き検出
を行いたいピクセルＲの前後のラインのピクセルＢ、Ｃ
からフィールド内補間によって得たデータを用い、動き
量の小さいところでは、２フィールド遅延の同じ位置の
ピクセルＤのデータを用いる請求項４２記載の画像信号
処理方法。
【請求項４４】動き量の大きいところでは、動き検出
を行いたいピクセルＲの前後のラインのピクセルＢ、Ｃ
からフィールド内補間によって得たデータを用い、動き
量の小さいところでは、現フィールドの同じ位置のピク
セルＡと２フィールド遅延の同じ位置のピクセルＤのデ
ータの平均値を用いる請求項４２記載の画像信号処理方
法。
【請求項４５】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項４２記載の画
像信号処理方法。
【請求項４６】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項４３記載の画
像信号処理方法。
【請求項４７】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項４４記載の画
像信号処理方法。
【請求項４８】インターレース信号のデータが存在し
ないラインについて、動き検出を行うことにより補間デ
ータを作成し、当該補間データに基づいて画像データを
インターレース信号からプログレッシブ信号に変換する
画像信号処理方法であって、画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
１フィールド遅延のデータと２フィールド遅延のデータ
と３フィールド遅延のデータを使い、２つのデータの差
の絶対値による動き量をあらわす関数を定め、動き検出
を行いたいピクセルＲと同じ位置の現フィールドのピク
セルＡと２フィールド遅延の同じ位置のピクセルＤ同士
のデータの動き量と、動き検出を行いたいピクセルＲの
１ライン上の１フィールド遅延のピクセルＢと３フィー
ルド遅延の同じ位置のピクセルＥ同士のデータの動き量
と、動き検出を行いたいピクセルＲの１ライン下の１フ
ィールド遅延のピクセルＣと３フィールド遅延の同じ位
置のピクセルＦ同士のデータの動き量との最大値と、動
き検出を行いたいピクセルＲの前後のラインのピクセル
Ｂ、Ｃからフィールド内補間によって得たデータと現フ
ィールドの同じ位置のピクセルＡ同士のデータの動き量
と、動き検出を行いたいピクセルＲと同じ位置の現フィ
ールドのピクセルＡと２フィールド遅延の同じ位置のピ
クセルＤ同士のデータの動き量との最大値とを求め、求
めた２つの最大値のうちの小さい方を、動き検出を行い
たいピクセルＲの動き量とする画像信号処理方法。
【請求項４９】動き量の大きいところでは、動き検出
を行いたいピクセルＲの前後のラインのピクセルＢ、Ｃ
からフィールド内補間によって得たデータを用い、動き
量の小さいところでは、現フィールドの同じ位置のピク
セルＡのデータを用いる請求項４８記載の画像信号処理
方法。
【請求項５０】動き量の大きいところでは、動き検出
を行いたいピクセルＲの前後のラインのピクセルＢ、Ｃ
からフィールド内補間によって得たデータを用い、動き
量の小さいところでは、現フィールドの同じ位置のピク
セルＡと２フィールド遅延の同じ位置のピクセルＤのデ
ータの平均値を用いる請求項４８記載の画像信号処理方
法。
【請求項５１】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項４８載の画像
信号処理方法。
【請求項５２】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項４９記載の画
像信号処理方法。
【請求項５３】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項５０記載の画
像信号処理方法。
【請求項５４】インターレース信号のデータが存在し
ないラインについて、動き検出を行うことにより補間デ
ータを作成し、当該補間データに基づいて画像データを
インターレース信号からプログレッシブ信号に変換する
画像信号処理方法であって、画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドのデータと
２フィールド遅延のデータを使い、２つのデータの差の
絶対値による動き量をあらわす関数を定め、動き検出を
行いたいピクセルＲと同じ位置の現フィールドのピクセ
ルＡと２フィールド遅延の同じ位置のピクセルＤ同士の
データの動き量を求め、この値を第１メモリに書き込
み、当該第１メモリから、さらに１フィールド前の動き
検出を行いたいピクセルＲの１ライン上の１フィールド
遅延のピクセルＢと３フィールド遅延の同じ位置のピク
セルＥ同士のデータの動き量と、動き検出を行いたいピ
クセルＲの１ライン下の１フィールド遅延のピクセルＣ
と３フィールド遅延の同じ位置のピクセルＦ同士のデー
タの動き量を取り出し、これらの動き量を使って動き検
出を行う画像信号処理方法。
【請求項５５】動き検出を行いたいピクセルＲと同じ
位置の現フィールドのピクセルＡと２フィールド遅延の
同じ位置のピクセルＤ同士のデータの動き量１を求め、
上記第１メモリにこの動き量を書き込み、当該第１メモ
リから、さらに１フィールド前の動き検出を行いたいピ
クセルＲの１ライン上の１フィールド遅延のピクセルＢ
と３フィールド遅延の同じ位置のピクセルＥ同士のデー
タの動き量２と、動き検出を行いたいピクセルＲの１ラ
イン下の１フィールド遅延のピクセルＣと３フィールド
遅延の同じ位置のピクセルＦ同士のデータの動き量３を
取り出し、動き量１と動き量２の最大値である動き量４
と、動き量１と動き量３の最大値である動き量５を求
め、動き量４と動き量５の最小値をそのピクセルの動き
量とし、動き量の大きいところでは、動き検出を行いた
いピクセルＲの前後のラインのピクセルＢ、Ｃからフィ
ールド内補間によって得たデータを用い、動き量の小さ
いところでは、２フィールド遅延の同じ位置のピクセル
Ｄのデータを用いる請求項５４記載の画像信号処理方
法。
【請求項５６】動き検出を行いたいピクセルＲと同じ
位置の現フィールドのピクセルＡと２フィールド遅延の
同じ位置のピクセルＤ同士のデータの動き量１を求め、
上記第１メモリにこの動き量を書き込み、当該第１メモ
リから、さらに１フィールド前の動き検出を行いたいピ
クセルＲの１ライン上の１フィールド遅延のピクセルＢ
と３フィールド遅延の同じ位置のピクセルＥ同士のデー
タの動き量２と、動き検出を行いたいピクセルＲの１ラ
イン下の１フィールド遅延のピクセルＣと３フィールド
遅延の同じ位置のピクセルＦ同士のデータの動き量３を
取り出し、動き量１と動き量２の最大値である動き量４
と、動き量１と動き量３の最大値である動き量５を求
め、動き量４と動き量５の最小値である動き量６を求
め、動き検出を行いたいピクセルＲの前後のラインのピ
クセルＢ、Ｃからフィールド内補間によって得たデータ
と２フィールド遅延の同じ位置のピクセルＤ同士のデー
タの動き量７と、動き検出を行いたいピクセルＲと同じ
位置の現フィールドのピクセルＡと２フィールド遅延の
同じ位置のピクセルＤ同士のデータの動き量１の最大値
である動き量８を求め、動き量６による関数で、所定画
面分の値を保存する第２メモリに対して、動き量６が、
所定の閾値以上であれば、上記第２メモリに所定の初期
値を書き込み、そうでなければ、上記第２メモリから読
み込んだ値から１を減算し、その結果０より小さい値に
なった場合には０にして、第２メモリに書き込み、その
値が、０ならば、動き量６を動き検出結果とし、そうで
なければ、動き量８を動き検出結果とし、動き量の大き
いところでは、動き検出を行いたいピクセルＲの前後の
ラインのピクセルＢ、Ｃからフィールド内補間によって
得たデータを用い、動き量の小さいところでは、２フィ
ールド遅延の同じ位置のピクセルＤのデータを用いる請
求項５４記載の画像信号処理方法。
【請求項５７】動き量の大きいところでは、動き検出
を行いたいピクセルＲの前後のラインのピクセルＢ、Ｃ
からフィールド内補間によって得たデータを用い、動き
量の小さいところでは、現フィールドの同じ位置のピク
セルＡと２フィールド遅延の同じ位置のピクセルＤのデ
ータの平均値を用いる請求項５５記載の画像信号処理方
法。
【請求項５８】動き量の大きいところでは、動き検出
を行いたいピクセルＲの前後のラインのピクセルＢ、Ｃ
からフィールド内補間によって得たデータを用い、動き
量の小さいところでは、現フィールドの同じ位置のピク
セルＡと２フィールド遅延の同じ位置のピクセルＤのデ
ータの平均値を用いる請求項５６記載の画像信号処理方
法。
【請求項５９】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項５４載の画像
信号処理方法。
【請求項６０】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項５５記載の画
像信号処理方法。
【請求項６１】フィールド内補間のデータを求める
際、前後のラインの真上と真下のデータの差の絶対値が
所定の閾値よりも小さい場合には、前後のラインの真上
と真下のデータの平均値で補間し、そうでない場合に
は、前後のラインの近傍複数画素のデータの中の２つの
中央値のデータの平均値で補間する請求項５６記載の画
像信号処理方法。