JP4507841B2 - 画像信号処理装置、および画像信号処理方法 - Google Patents

画像信号処理装置、および画像信号処理方法 Download PDF

Info

Publication number
JP4507841B2
JP4507841B2 JP2004326223A JP2004326223A JP4507841B2 JP 4507841 B2 JP4507841 B2 JP 4507841B2 JP 2004326223 A JP2004326223 A JP 2004326223A JP 2004326223 A JP2004326223 A JP 2004326223A JP 4507841 B2 JP4507841 B2 JP 4507841B2
Authority
JP
Japan
Prior art keywords
field
image
data
image data
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004326223A
Other languages
English (en)
Other versions
JP2006140572A (ja
Inventor
浩之 上田
義弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004326223A priority Critical patent/JP4507841B2/ja
Publication of JP2006140572A publication Critical patent/JP2006140572A/ja
Application granted granted Critical
Publication of JP4507841B2 publication Critical patent/JP4507841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Television Systems (AREA)

Description

本発明は、たとえば、フレーム毎に画像サイズがシームレスに変化するインターレース信号をプログレッシブ信号に変換(IP変換)する画像信号処理装置、および画像信号処理方法に関するものである。
テレビジョン信号には、たとえばインターレース信号やプログレッシブ信号等の異なる方式の信号が知られている。
たとえば、インターレース信号として、NTSC(National Television System Committee)方式やPAL(Phase Alternation by Line)方式が知られている。
インターレース方式は、たとえば、ひとつの画像フレームを奇偶のふたつのフィールドで構成し、これらを交互に書き換えて表示を行う方式である。
一方、ノンインターレース方式であるプログレッシブ方式は、フレームをフィールドに分けず、上のラインから順次書き換えながら表示を行う方式である。
たとえば、大型のテレビジョン放送受像装置等の表示装置にて、インターレース信号に応じた画面表示を行うと、走査線の間隔が目立つ場合がある。そのため、インターレース信号をプログレッシブ信号に変換(IP:Interlace-Progressive変換とも言う)して画面表示を行う表示装置が知られている(たとえば、特許文献1参照)。
また、ブラウン管タイプだけはなく、液晶、PDP(Plasma Display Panel)等の表示装置では、デバイスを駆動するドライバがプログレッシブで設計されているものもあり、その場合もIP変換が必要になる。
IP変換について簡単に説明する。
インターレース信号は、互いにずれた1ラインおきのラインデータをもつ2つのフィールドで一枚のフレームを構成する。これに対して、プログレッシブ信号は、最初から全てのラインデータが存在している(つまっている)。
インターレース信号からプログレッシブ信号に変換する場合、インターレース信号では、1ラインおきのデータしか存在しないため、データのないラインについて、補間データを作成して出力する。
図9は、IP変換の説明図である。
この補間データは、いろいろな作り方があるが、一般的には図9に示すように、通常は動き検出を行い、動領域と静止領域に分け、動領域についてはフィールド内のデータから補間データを作成し、静止領域については、前フィールドの同じラインのデータをそのまま持ってくるという方法が用いられる。
図10(a)は、インターレース信号によるボトムフィールドアウトプットの一具体例を示す図である。図10(b)は、インターレース信号によるトップフィールドアウトプットの一具体例を示す図である。
より詳細には、たとえば図10(a),(b)に示すように、動き検出やライン補間を行うのに必要なフィールドやラインは、現フィールドデータ(1FD)、1フィール遅延データ(2FD)、2フィールド遅延データ(3FD)、3フィールド遅延データ(4FD)である。
フィールド間補間は、隣接するフィールドの走査線を補間(内挿)するが、補間処理に必要なフィールドのラインデータは、たとえば図10(a),(b)に示すピクセルDAT1とDAT3である。ここで白丸印はボトムフィールドライン(BFL)を示し、黒丸印はトップフィールドライン(TFL)を示し、黒三角印は補間により生成されるラインを示す。
また、動き検出は、隣接するいくつかのフィールドの、各ピクセルのフィールドあるいはフレーム間差分値を求めるが、動き検出に必要なフィールドのラインデータはたとえば図10(a),(b)に示すピクセルDAT20、DAT40、DAT21、DAT41、DAT1、DAT3である。また、この際、ピクセルRのラインが最下のラインの場合は、ピクセルDAT20、DAT40、DAT1、DAT3である。
ここで、一般的にIP変換処理により生成される補間画像(補間フィールド)の画像サイズは、1フィールド遅延データ(2FD)の画像サイズと等しい。
特開2002−64792号公報
一般的な動き検出処理や補間処理では、予め設定された水平走査期間を周期として、その処理を行う。
つまり、入力する画像データの水平(H)サイズは、フィールド毎に不変であり、NTSC方式・PAL方式では720ピクセルとなる。また、動き検出では、隣接するいくつかのフィールドの、各ピクセルのフィールドあるいはフレーム間差分値を求めるためフィールド毎のライン数はピクセルRを基準に不変としており、垂直(V)サイズとして、NTSC方式では240ライン、PAL方式では288ライン分の処理を行う。
図11(a)〜(d)は、インターレース信号において、フレーム毎に画像サイズがシームレスに変化する場合を説明するための図である。
このため、たとえばフィールド毎に画像サイズがシームレスに変化するインターレース信号をIP変換する場合、1フィールド遅延(2FD)に隣接するフィールドの水平方向(H)や垂直方向(V)の画像サイズが異なり、1フィールド遅延データ(2FD)の画像サイズよりも小さい画像サイズのフィールドでは、1フィールド遅延データ(2FD)の画像サイズに満たない領域に有効な画像データが無い(通常は不定値となる)ので、フィールド間補間処理では、この1フィールド遅延データ(2FD)の画像サイズに満たない領域において、このフィールドの走査線(ライン)を使って補間すると画質が劣化する。
詳細にはたとえば図11(a)〜(c)に示すように、1フィールド遅延データ(2FD)を等倍画像として、画像の左上を原点とすると、水平方向(H)、垂直方向(V)の画像サイズが共に1FD<2FD<3FDの場合や、たとえば図11(d)〜(f)に示すように、水平方向(H)、垂直方向(V)の画像サイズが共に1FD<2FD>3FDの場合には、上述したように、1フィールド遅延データ(2FD)の画像サイズよりも小さい画像サイズのフィールドでは、1フィールド遅延データ(2FD)の画像サイズに満たない領域に有効な画像データが無い(通常は不定値となる)ので、フィールド間補間処理では、この1フィールド遅延データ(2FD)の画像サイズに満たない領域において、このフィールド(ライン)の走査線を使って補間すると画質が劣化する。
図11(a)〜(f)において、水平方向(H)に沿った画像サイズが2ピクセル、垂直方向(V)に沿った画像サイズが1ピクセルずつ拡大または縮小している。
また、たとえば図10(a),(b)に示すようにフィールド毎に画像サイズが拡大するインターレース信号が入力された場合に、補間対象のピクセルRを画像の最下ラインまたは最右端ピクセルとすると、DAT1は有効な値を持つがDAT3は不定値となるため補間の画質が劣化する。
また、たとえば図10(a),(b)に示すように、動き検出では、1フィールド遅延データ(2FD)の画像サイズに満たない領域において、このフィールドの走査線を使って動き検出すると誤検出する。このため動き検出を誤検出すると、たとえば、本来静止画と判断されるべきピクセルが動きと判定され、フィールド内補間寄りのデータとなり画質が劣化する。
また、たとえば図10(a),(b)に示すように、フィールド毎に画像サイズが拡大している時、ピクセルRを画像の最下ラインまたは最右端ピクセルとして考えれば、フレーム間データのDAT1は有効な値を持つがDAT3は不定値であり、さらに4FDのDAT20は有効な値を持つがDAT40は不定値となるため動き検出が誤検出する。
上述したように、画像サイズがフィールド毎にシームレスに変化するインターレース信号が入力された場合に、IP変換された補間画像の境界部分では、画質が劣化する場合がある。
本発明は、かかる事情に鑑みてなされたものであり、その目的は、画像サイズがフィールド毎に変化する場合であっても、高精度にインターレース−プログレッシブ変換を行うことができる画像信号処理装置、および画像信号処理方法を提供することにある。
前記目的を達成するために、本発明の第1の観点の画像信号処理装置は、入力制御手段および処理手段を含む画像信号処理装置であって、前記入力制御手段は、画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、注目フィールドを含む連続した所定数のフィールドのそれぞれについて画像サイズが前記注目フィールドの画像サイズよりも小さいか否かを判別する判別手段と、前記判別手段が前記連続した所定数のフィールドの中に、前記注目フィールドの画像サイズと比較して小さい画像サイズのフィールドが存在する場合に、当該画像サイズのフィールドを補正フィールドとし、該補正フィールドの前記注目フィールドの画像サイズに満たない領域に、前記補正フィールドの境界領域近傍の画像データに応じた付加データを付加して、前記注目フィールドの画像サイズと同じ画像サイズのフィールドの画像データを生成する付加手段と、を含み、前記処理手段は、前記入力制御手段により、少なくとも前記補正フィールドに対応する現フィールドの画像データ、前記注目フィールドに対応し、前記現フィールドに対して1フィールド遅延の画像データ、前記現フィールドに対して2フィールド遅延の画像データ、前記現フィールドに対して3フィールド遅延の画像データからお互い2フィールド遅延差があるフィールドの画像データを2つ用い、当該2つの画像データの差の絶対値による動き量を表す関数の値に基づいて動き検出処理を行い、前記動き検出処理の結果に基づいて補間データを生成し、当該生成された補間データに基づいて前記1フィールド遅延の画像データをインターレース信号からプログレッシブ信号に変換する。
さらに、前記目的を達成するために、本発明の第2の観点の画像信号処理方法は、画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、注目フィールドを含む連続した所定数のフィールドのそれぞれについて画像サイズが前記注目フィールドの画像サイズよりも小さいか否かを判別する第1のステップと、前記第1のステップにより、前記連続した所定数のフィールドの中に、前記注目フィールドの画像サイズと比較して小さい画像サイズのフィールドが存在する場合に、当該画像サイズのフィールドを補正フィールドとし、該補正フィールドの前記注目フィールドの画像サイズに満たない領域に、前記補正フィールドの境界領域近傍の画像データに応じた付加データを付加して、前記注目フィールドの画像サイズと同じ画像サイズのフィールドの画像データを生成する第2のステップと、少なくとも前記補正フィールドに対応する現フィールドの画像データ、前記注目フィールドに対応し、前記現フィールドに対して1フィールド遅延の画像データ、前記現フィールドに対して2フィールド遅延の画像データ、前記現フィールドに対して3フィールド遅延の画像データからお互い2フィールド遅延差があるフィールドの画像データを2つ用い、当該2つの画像データの差の絶対値による動き量を表す関数の値に基づいて動き検出処理を行い、前記動き検出処理の結果に基づいて補間データを生成し、当該生成された補間データに基づいて前記1フィールド遅延の画像データをインターレース信号からプログレッシブ信号に変換する第3のステップとを有する。
本発明によれば、画像サイズがフィールド毎に変化する場合であっても、高精度にインターレース−プログレッシブ変換を行うことができる画像信号処理装置、および画像信号処理方法を提供することができる。
図1は、本発明の一実施形態に係る画像信号処理装置のブロック図である。
本実施形態に係る画像信号処理装置10は、たとえば図1に示すように、ディジタルシグナルプロセッサ(DSP)11、画像サイズ制御回路(SCT)12、メモリ(M1)13、メモリ(M2)14、メモリ(M3)15、メモリ(M4)16、読出制御回路17、書込制御回路(WCT)18、およびメイン制御回路(CPU:Central processing unit)19を有する。
本実施形態では、読出制御回路17は複数の読出制御回路を含む。たとえば読出制御回路(RCT1)171〜読出制御回路(RCT5)175を有する。
DSP11は、本発明に係る処理手段の一例に相当する。読出制御回路17は、本発明に係る入力制御手段の一例に相当する。
書込制御回路18は、本発明に係る出力制御手段の一例に相当する。
画像データの入力ラインが、画像サイズ制御回路12の入力端子に接続されている。
画像サイズ制御回路12の出力端子が、メモリ13の入力端子と、読出制御回路171の入力端子に接続されている。読出制御回路171の出力端子が、DSP11の第1入力端子(I1)に接続されている。
メモリ13の出力端子が、メモリ14の入力端子と、読出制御回路172の入力端子に接続されている。読出制御回路172の出力端子が、DSP11の第2入力端子(I2)に接続されている。
メモリ14の出力端子が、読出制御回路173の入力端子に接続されている。読出制御回路173の出力端子が、DSP11の第3入力端子(I3)に接続されている。
メモリ15の入力端子が、DSP11の演算で求めた動き量を出力する第2出力端子(O2)に接続されている。メモリ15の出力端子が、読出制御回路174の入力端子に接続されている。読出制御回路174の出力端子が、DSP11の第4入力端子(I4)に接続されている。
メモリ16の入力端子が、DSP11による動き検出カウント値を出力する第3出力端子(O3)に接続されている。メモリ16の出力端子が、読出制御回路175の入力端子に接続されている。読出制御回路175の出力端子が、DSP11の第5の入力端子に接続されている。
DSP11の第1出力端子は、書込制御回路18の入力端子に接続されている。
各構成要素とメイン制御回路19が信号線により接続されている。
DSP11は、内部のメモリに、入力端子I1へのデータDI1と、入力端子I3へのデータDI3のデータを蓄えておく。
また、DSP11は、内部のメモリに、入力端子I2へのデータDI2を2ライン分蓄えておく。
DSP11は、たとえばメイン制御回路19から入力されたパラメータを示す制御信号CTL191に基づいて、画像ソースによる画像信号をインターレース信号からプログレッシブ信号に変換するIP変換処理を行う。
図2(a),(b)は、図1に示したDSP11のIP変換時の動き検出処理を説明するための図である。
図2(a)は、インターレース信号によるボトムフィールドの一具体例を示す図である。図2(b)は、インターレース信号によるトップフィールドの一具体例を示す図である。
DSP11は、動き検出を行い、動領域と静止領域に分け、動領域についてはフィールド内のデータから補間データを作成し、静止領域については、前フィールドの同じラインのデータを補間データとする。
また、詳細にはDSP11は、静止画領域に適したフレーム間補間と、動画領域に適したフィールド内補間とを動き量に応じて混合比を変化させる、いわゆる動き補正型補間方式を行う。
この際、DSP11は、少なくとも現フィールドの画像データ、1フィールド遅延の画像データ、2フィールド遅延の画像データ、3フィールド遅延の画像データに応じた、2つの画像データの差の絶対値による動き量を表す関数の値に基づいて、画像データをインターレース信号からプログレッシブ信号に変換する際の動き検出を行う。
より詳細には、DSP11は、画像データをインターレース信号からプログレッシブ信号に変換する際の動き検出を、たとえば次のように行ってもよい。
すなわち、DSP11は、現フィールドの画像データ、1フィールド遅延の画像データ、2フィールド遅延の画像データ、3フィールド遅延の画像データを使い、2つの画像データの差の絶対値による動き量を表す関数を定め、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと、2フィールド遅延の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士の画像データの動き量と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルF同士の画像データの動き量との最大値と、動き検出を行いたいピクセルRの前後のラインのピクセルB、Cからフィールド内補間によって得た画像データと2フィールド値現の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量との最大値とを求め、前記求めた2つの最大値のうちの小さい方を動き検出を行いたいピクセルRの動き量として動き検出を行う。
そして、DSP11は、動き検出処理の結果に基づいて補間データを生成し、生成された補間データに基づいて前記画像データをインターレース信号からプログレッシブ信号に変換する。
また、DSP11は、現フィールドのデータと、2フィールド遅延のデータを使い、2つのデータの差の絶対値による動き量を表す関数を定め、たとえば図2(a)、(b)に示すように、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと、2フィールド遅延の同じ位置のピクセルD同士のデータの動き量を求め、この値をメモリ15に書き込み、同メモリ15から、さらに1フィールド前の動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士のデータの動き量と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルRの1ライン下の1フィールド遅延のピクセルF同士のデータの動き量を取り出し、これらの動き量を使って動き検出を行うことによって、2フィールド遅延までのデータでそれ以前のデータまで使っての動き検出と同等の結果を得る。
図3は、図1に示したDSP11のIP変換において動き量を求める関数について説明する図である。
DSP11は、たとえば2つのデータの差の絶対値による動き量をあらわす関数を図3に示すように定める。たとえばこの関数は2つのデータの差が0から2までの場合に動き量を0とし、2つのデータの差が2から10までの場合に、動き量を0から8まで等加級数的に増加する。
また、DSP11は、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと、2フィールド遅延の同じ位置のピクセルD同士のデータの動き量(動き量1)を求め、メモリ15にこの動き量を書き込み、同メモリ15から、さらに1フィールド前の動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士のデータの動き量(動き量2)と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルF同士のデータの動き量(動き量3)を取り出し、動き量1と動き量2の最大値(動き量4)と、動き量1と動き量3の最大値(動き量5)を求め、その両者(動き量4と動き量5)の最小値をそのピクセルの動き量とし、動き量の大きいところでは、動き検出を行いたいピクセルRの前後のラインのピクセルB,Cからフィールド内補間によって得たデータを用い、動き量の小さいところでは、2フィールド遅延の同じ位置のピクセルDのデータを用いる。
また、DSP11は、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量(動き量1)を求め、メモリ15にこの動き量を書き込み、同メモリ15からさらに1フィールド前の動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士の、データの動き量(動き量2)と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと、3フィールド遅延の同じ位置のピクセルF同士のデータの動き量(動き量3)を取り出し、動き量1と動き量2の最大値(動き量4)と、動き量1と動き量3の最大値(動き量5)を求め、その両者(動き量4と動き量5)の最小値をそのピクセルの動き量とし、動き量の大きいところでは、動き検出を行いたいピクセルRの前後のラインのピクセルB、Cからフィールド内補間により得たデータを用い、動き量の小さいところでは、2フィールド遅延の同じ位置のピクセルDのデータを用いる。
また、DSP11は、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量(動き量1)を求め、メモリ15にこの動き量を書き込み、同メモリ15から、さらに1フィールド前の動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士のデータの動き量(動き量2)と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルF同士のデータの動き量(動き量3)を取り出し、動き量1と動き量2の最大値(動き量4)と、動き量1と動き量3の最大値(動き量5)を求め、その両者(動き量4と動き量5)の最小値(動き量6)を求め、動き検出を行いたいピクセルRの前後のラインのピクセルB、Cからフィールド内補間によって得たデータと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量(動き量7)と、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量(動き量1)の最大値(動き量8)を求め、動き量6による関数で、1画面分の値を保存するメモリ25に対して、動き量6が、所定の閾値以上であれば、そのメモリ16にある初期値を書き込み、そうでなければ、そのメモリ16から読み込んだ値から1を減算し、その結果0より小さい値になった場合には0にして、そのメモリ16に書き込み、その値が、0ならば、動き量6を動き検出結果とし、そうでなければ、動き量8を動き検出結果とし、動き量の大きいところでは、動き検出を行いたいピクセルRの前後のラインのピクセルB、Cからフィールド内補間によって得たデータを用い、動き量の小さいところでは、2フィールド遅延の同じ位置のピクセルDのデータを用いる。
DSP11は、動き量の大きいところでは、動き検出を行いたいピクセルRの前後のラインのピクセルB、Cからフィールド内補間によって得たデータを用い、動き量の小さいところでは、現フィールドの同じ位置のピクセルAと2フィールド遅延の同じ位置のピクセルDのデータの平均値を用いる。
さらに、DSP11は、フィールド内補間のデータを求める際、前後のラインの真上と真下のデータの差の絶対値がある閾値よりも小さい場合には、前後のラインの真上と真下のデータの平均値で補間し、そうでない場合には、前後のラインの近傍複数画素(本実施形態では近傍6画素)のデータの中の2つの中央値のデータの平均値で補間する。
画像サイズ制御回路12は、たとえば、メイン制御回路19の制御により、入力されたインターレース信号のうち画像サイズをフレーム毎にシームレスに変化させる。
詳細には、画像サイズ制御回路12は、たとえばメイン制御回路19から画像サイズを変化させる制御信号CTL192を受けて、その制御信号CTL192に基づいて、入力されたインターレース信号に応じてフレーム毎にシームレスに画像サイズを拡大または縮小して、その処理結果を示す信号D2を出力する。
メモリ13は、現フィールドの画像データに対して1フィールド遅延の画像データを生成するためのメモリである。
メモリ14は、現フィールドの画像データに対して2フィールド遅延の画像データを生成するためのメモリである。
メモリ15は、現フィールドと2フィールド遅延の画像データから演算して求めた動き量を保存するためのメモリである。
メモリ16は、動き検出カウント値を保存するメモリである。
メモリ13〜16は、たとえば応答速度が比較的高速なメモリ、具体的にはSDRAM(Synchronous Dynamic Random Access Memory)を採用することが好ましい。
読出制御回路17は、画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、前記フィールド毎に設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力されたか否かを判別する判別部と、判別部が設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力されたと判別した場合に、入力された画像サイズの設定された画像サイズに満たない領域に、入力されたフィールドの境界領域近傍の画像データに応じた付加データを付加して、当該設定された画像サイズと同じ画像サイズのフィールドの画像データを生成する付加部とを有する。
そして、制御回路17は、その生成したフィールドの画像データをDSP11に出力する。
図4(a)〜(c)は、図1に示した画像信号処理装置の動作を説明するための図である。
図4(a)は、読出制御回路17に入力されるフィールドの画像データを示す図である。図4(b)は、読出制御回路17により設定された画像サイズに満たない領域に付加データが付加された画像データを示す図である。図4(c)は、DSP11によるIP変換処理後に書込制御回路18によりマスク処理された画像データを示す図である。図4(a)〜(c)において、原点Oを、画像データ(Actw)の左上部に規定する。
詳細には読出制御回路17は、たとえば図11(a)〜(f)に示すように画像サイズがフィールド毎にシームレスに変化した場合に、実際のフィールド間補間または動き検出時にフィールド毎に固定の画像サイズになるように、DSP11にフィールド分の画像データまたは動きデータを入力(読み込み:Read)時に、DSP11のシステム上の制約としての画像サイズ(たとえば、720ピクセルx240ライン)に満たない領域AR1は、最小でも2FDの画像サイズになるように、画像の境界直前の画像データで埋める。
ここで、画像の境界直前のデータとは、たとえば、水平方向(H)では、画像の境界直前の最近隣ピクセルのデータを記憶しておき、これを繰り返したデータであり、垂直方向(V)では、画像の境界直前の1ラインのデータを必要回数読み出したデータであり、共に入力画像の境界部分と相関性のあるデータである。
図5(a)は、設定された画像サイズがDSP11のシステムの制約上の最大の画像サイズ(720×240)で、アクティブな画像データ(Actw)の画像サイズがその制約上の画像サイズよりも小さい場合に領域AR1を付加データで埋める際の動作を説明するための図である。
読出制御回路17は、たとえば図5(a)に示すように、アクティブな画像データ(Actw)が、格子上にD11〜D34が配列している場合に、領域AR1内において、水平方向(H)に沿って、画像の境界直前の最近隣ピクセルのデータD14,D24,D34を記憶しておき、このデータD14,D24,D34を水平方向に沿って付加データとして領域AR1内に埋める。
また、アクティブ画像データ(Actw)の最下のラインよりも下のラインについては、垂直方向(V)に沿って、画像の境界直前の1ラインのデータD31〜D34を、そのラインよりも下の領域AR1内に付加データとして埋める。
図5(b)は、設定された画像サイズが1フィールド遅延(2FD)画像サイズで、アクティブな画像データ(Actw)の画像サイズが2FDよりも小さい場合に領域AR1を付加データで埋める際の動作を説明するための図である。
また、読出制御回路17は、画像サイズが、設定された2FDの画像サイズよりも小さい場合には、2FDの画像サイズに満たない領域AR1に、図5(b)に示すように、境界近傍の直前の画像データを付加データとして埋めてもよい。
上述したように本実施形態では、読出制御回路171は、メモリ13〜メモリ16それぞれの出力端子とDSP11の入力段の間に、読出制御回路(RCT1〜RCT5)171〜175を有する。
読出制御回路171は、画像サイズ制御回路12からの現フィールド(1FD)の画像データD2を基に、予め規定された画像サイズ、たとえば1フィールド遅延データ(2FD)の画像サイズと等しい画像サイズとなるように付加データを付加してDSP11に出力する。
読出制御回路172は、メモリ13からの1フィールド遅延データ(2FD)の画像データD3を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する。
読出制御回路173は、メモリ14からの2フィールド遅延データ(3FD)の画像データD4を基に、予め規定された画像サイズ、たとえば1フィールド遅延データ(2FD)の画像サイズと等しい画像サイズとなるように付加データを付加してDSP11に出力する。
読出制御回路174は、たとえば、メモリ15からの現フィールドと2フィールド遅延の画像データから演算して求めた動き量に基づいて、設定された画像サイズとなるように付加データを付加してDSP11に出力する。
読出制御回路175は、たとえば、メモリ16からの動き検出カウント値に基づいて、設定された画像サイズとなるように付加データを付加してDSP11に出力する。
書込制御回路18は、たとえば、DSP11により生成された画像データのうち読出制御回路17により付加された付加データを無効なデータとする。
詳細には書込制御回路18は、補間フィールドが、1フィールド遅延(2FD)の画像サイズとなるように、補間画像のうち、埋め込んだ領域に相当する補間データをマスクして出力する。
メイン制御回路19は、装置全体を統括的に制御する。
メイン制御回路19は、たとえば、画像サイズを変化させる制御信号CTL192を、画像サイズ制御回路12に出力する。
また、メイン制御回路19は、制御信号CTL197を読出制御回路17に出力して、読出制御回路17に本発明に係る処理を行わせる。
また、メイン制御回路19は、たとえば制御信号CTL191をDSP11に出力して、DSP11に本発明に係るIP変換処理を行わせる。
また、メイン制御回路19は、たとえば書込制御回路18に制御信号CTL198を出力して、書込制御回路18に本発明に係る処理を行わせる。
図6は、図1に示した画像信号処理装置10の読出制御回路171の動作の一具体例を説明するためのフローチャートである。
図6を参照しながら、読出制御回路171が、たとえば2FDの画像サイズに満たない領域に、その境界領域付近の画像データに応じた付加画像データを付加する場合の動作を説明する。
たとえば本具体例では原点Oを画像の左上部に規定する。
また、処理対象のフィールドの垂直方向に沿った画像サイズVの初期値は1である。
ステップST1において、読出制御回路171は、処理対象の現フィールド(1FD)内のピクセルの垂直方向に沿った位置Vが、0よりも大きく、かつ現フィールド(1FD)の垂直方向に沿った画像サイズ1FD(V)以下か否かを判別する。
読出制御回路171は、その条件を満たすと判別した場合に、画像サイズ制御回路12から出力されるデータD2のVライン目の画像データを読み出して内部メモリに記憶する(ST2)。
ステップST3において、読出制御回路171は、処理対象の現フィールド(1FD)内のピクセルの水平方向に沿った位置Hが、0よりも大きく、かつ現フィールド(1FD)の水平方向に沿った画像サイズ1FD(H)以下であるか否かを判別する。
その条件を満たすと判別した場合に、読出制御回路171は、処理対象の現フィールド(1FD)内のピクセルの水平方向に沿った位置Hが、1フィールド遅延(2FD)の水平方向に沿った画像サイズ2FD(H)と等しいか否かを判別する(ST4)。
ステップST4の判別において、読出制御回路171は、処理対象の現フィールド(1FD)内のピクセルの水平方向に沿った位置Hが、1フィールド遅延(2FD)の水平方向に沿った画像サイズ2FD(H)と等しいか否かを判別する。
ステップST4の判別において、読出制御回路171は、処理対象のピクセルの水平方向に沿った位置Hが、画像サイズ2FD(H)と等しいと判別した場合に、その読み出したラインの水平方向に沿った境界直前のデータ、本実施形態では境界が2FD(H)と規定しているので、その近傍のデータ、つまりその境界よりも1小さい水平位置の画像データを、内部メモリに記憶して、ステップST6の処理に進む。
一方、ステップST4の判別において、読出制御回路171は、処理対象の現フィールドのピクセルの水平方向に沿った位置Hが2FD(H)と等しくないと判断した場合は、ステップST6の処理に進む。
ステップST6において、読出制御回路171は、内部メモリに記憶している、処理対象の現フィールドの水平方向に沿ったH番目の画像データをDSP11に出力し、処理対象の現フィールドのピクセルの水平方向に沿った位置Hを1だけ隣の位置H+1に設定する(ST7)。
ステップST8において、読出制御回路171は、処理対象の現フィールド(1FD)内のピクセルの水平方向に沿った位置Hが、DSP11により予め規定された値、たとえば720よりも大きいか否かを判別し、その条件を満たすと判別した場合にステップST13の処理に進む。
一方、ステップST8の判別において、処理対象の現フィールド(1FD)内のピクセルの水平方向に沿った位置Hが、DSP11により予め規定された値、たとえば720よりも大きくないと判別した場合に、ステップST3の処理に戻る。
一方、ステップST3の判別において、処理対象の現フィールド(1FD)内のピクセルの水平方向に沿った位置Hが、0よりも小さく、または現フィールドの1FDの水平方向に沿った画像サイズ1FD(H)よりも大きいと判断した場合に、読出制御回路171は、処理対象の現フィールドのピクセルの水平方向に沿った位置Hが、1フィールド遅延(2FD)の水平方向に沿った画像サイズ2FD(H)以下か否を判別し(ST9)、その条件を満たすと判別した場合に、境界直前の画像データを、その処理対象のピクセルでの画像データとして(ST10)、ステップST6の処理に戻る。
一方、ステップST9の判別において、処理対象の現フィールドのピクセルの水平方向に沿った位置Hが、1フィールド遅延(2FD)の水平方向に沿った画像サイズ2FD(H)以下でないと判別した場合、つまり処理対象の現フィールドのピクセルの水平方向に沿った位置Hが、1フィールド遅延(2FD)の水平方向に沿った画像サイズ2FD(H)よりも大きいと判断した場合には、ステップST6の処理に進む。
一方、ステップST1において、読出制御回路171は、処理対象の現フィールド(1FD)内のピクセルの垂直方向に沿った位置Vが、0よりも大きく、かつ現フィールド(1FD)の垂直方向に沿った画像サイズ1FD(V)以下でないと判断した場合、つまり、処理対象の現フィールド(1FD)内のピクセルの垂直方向に沿った位置Vが、現フィールド(1FD)の垂直方向に沿った画像サイズ1FD(V)よりも大きいと判別した場合には、処理対象の現フィールド(1FD)内のピクセルの垂直方向に沿った位置Vが、1フィールド遅延(2FD)の垂直方向に沿った画像サイズ2FD(V)以下か否かを判別する(ST11)。
ステップST11の判断において、読出制御回路171は、処理対象の現フィールド(1FD)内のピクセルの垂直方向に沿った位置Vが、1フィールド遅延(2FD)の垂直方向に沿った画像サイズ2FD(V)以下であると判断した場合には、境界直前のラインのデータを読み出してステップST3の処理に進む。
つまり、読出制御回路171は、画像サイズ制御回路12から出力されたデータD2を基に、境界直前のデータ、本実施形態では境界を2FD(V)と規定しているので、その近傍のデータ、つまりその境界よりも垂直方向に沿って1だけ小さい位置の画像データを、内部メモリに記憶して、ステップST3の処理に進む。
一方、ステップST11の判別において、その条件を満たさないと判別した場合には、読出制御回路171は、ステップST13の処理に進む。
ステップST13の処理において、読出制御回路171は、処理対象の現フレーム内のピクセルの水平方向に沿った位置Vを、1だけ大きくした隣の位置V+1に規定して、ステップST14の処理に進む。
ステップST14において、読出制御回路171は、処理対象の現フレーム内のピクセルの水平方向に沿った位置Vが、予め規定された値、詳細には予め規定された1フレームの画像サイズの最大値よりも大きいか否かが判別される。
詳細には、たとえば、予め規定された1フレームの画像サイズの最大値は、NTSC方式を採用した場合には240、PAL方式を採用した場合には288である。
ステップST14において、処理対象の現フレーム内のピクセルの水平方向に沿った位置Vが、予め規定された値、詳細には予め規定された1フレームの画像サイズの最大値以下であると判別した場合に、読出制御回路171は、ステップST1の処理に戻り、処理対象のフィールド内の次のラインについて、本発明に係る処理を行う。
一方、ステップST14の判別において、処理対象の現フレーム内のピクセルの水平方向に沿った位置Vが、予め規定された値、詳細には予め規定された1フレームの画像サイズの最大値より大きいを判別した場合に、読出制御回路171は、一連の処理を終了する。
図7は、図1に示した画像信号処理装置10の読出制御回路17の動作の一具体例を説明するためのフローチャートである。
図7を参照しながら、読出制御回路17が、たとえば2FDの画像サイズに満たない領域に、その境界領域付近の画像データに応じた付加画像データを付加する場合の動作を説明する。図7において、たとえばnは1,2,3,4であり、nフィールド遅延を示す数である。
上述したように、読出制御回路17は、現フィールド(1FD)に関してはたとえば図6に示したように処理を行うが、1フィールド遅延(2FD)や、2フィールド遅延(3FD)、3フィールド遅延(4FD)に関しても図7に示すような同様な処理を行う。
図6に示す動作と図7に示す動作の相違点は、図6に示す処理対象のフィールドが現フィールド(1FD)であるが、図7に示す処理対象のフィールドは、現フィールド(1FD)、2フィールド遅延(3FD)、3フィールド遅延(4FD)の画像データである点なので、図6に関する動作説明(ST1〜ST14)において、処理対象のフィールドの画像データを現フィールド(1FD)、2フィールド遅延(3FD)、または3フィールド遅延(4FD)の画像データに読み替えればよいので、図7に関する動作説明(ST21〜34)を省略する。
例えば本発明に係る、画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、フィールド毎に設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力されたか否かを判別する判別手段は、図6に示すステップST1,ST3,ST4,ST8,ST9,ST11等や、図7に示すステップST21,ST23,ST24,ST28,ST29,ST31等に相当する。
また、その判別手段が設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力されたと判別した場合に、入力された画像サイズの設定された画像サイズに満たない領域に、入力されたフィールドの境界領域近傍の画像データに応じた付加データを付加して、当該設定された画像サイズと同じ画像サイズのフィールドの画像データを生成する付加手段は、図6に示すステップST10や図7に示すステップST30に相当する。
図8は、図1に示した画像信号処理装置10の動作を説明するためのフローチャートである。図8を参照しながら、DSP11および読出制御回路17の動作を中心に簡単に説明する。
ステップST101において、メイン制御回路19は、たとえば、画像サイズを変化させる制御信号CTL192を、画像サイズ制御回路12に出力する。
画像サイズ制御回路12は、その信号CTL192を受けて、入力されたインターレース信号D1のうち画像サイズをフレーム毎にシームレスに変化させて信号D2としてメモリ13や読出制御回路171に出力する。
メモリ13は、画像サイズ制御回路12から出力された信号D2を基に、現フィールドの画像データに対して1フィールド遅延の画像データを生成し信号D3としてメモリ14や読出制御回路172に出力する。
メモリ14は、メモリ13から出力された信号D3を基に現フィールドの画像データに対して2フィールド遅延の画像データを生成し、信号D4として読出制御回路173に出力する。
読出制御回路17は、画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、フィールド毎に設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力された場合に、たとえば図4(b)に示すように、設定された画像サイズに満たない領域AR1に、入力されたフィールドの境界領域近傍の画像データに応じた付加データを付加して、当該設定された画像サイズと同じ画像サイズのフィールドの画像データを生成して、DSP11に出力する。
詳細には、読出制御回路171は、上述したようにたとえば図6に示すような動作を行い、また読出制御回路172,読出制御回路173は、図7に示すような動作を行い、図5(a),(b)に示すように、少なくとも1ディレイ画像データ(2FD)の画像サイズになるように、領域AR1に付加データを付加してDSP11に出力する。
ステップST102において、DSP11は、読出制御回路17により設定された画像サイズのフィールドの画像データに基づいて動き検出処理を行い、動き検出処理の結果に基づいて補間データを生成し、生成された補間データに基づいて画像データをインターレース信号からプログレッシブ信号に変換する。
詳細には、DSP11は、画像データをインターレース信号からプログレッシブ信号に変換する際の動き検出を、少なくとも現フィールドの画像データ、1フィールド遅延の画像データ、2フィールド遅延の画像データ、3フィールド遅延の画像データを使い、2つの画像データの差の絶対値による動き量を表す関数を定め、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと、2フィールド遅延の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士の画像データの動き量と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルF同士の画像データの動き量との最大値と、動き検出を行いたいピクセルRの前後のラインのピクセルB、Cからフィールド内補間によって得た画像データと2フィールド値現の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量との最大値とを求め、前記求めた2つの最大値のうちの小さい方を動き検出を行いたいピクセルRの動き量として動き検出を行い、動き検出処理の結果に基づいて補間データを生成し、生成された補間データに基づいて記画像データをインターレース信号からプログレッシブ信号に変換して、変換した結果を示す信号を書込制御回路18に出力する。
書込制御回路18は、たとえば、図4(c)に示すように、DSP11により生成された画像データのうち読出制御回路17により付加された付加データを無効なデータとする。
詳細には、書込制御回路18は、メイン制御回路19からの制御信号CTL198に応じて、補間フィールドが1フィールド遅延(2FD)の画像サイズとなるように、補間画像のうち、埋め込んだ領域に相当する補間データをマスクして出力することで、1フィールド遅延(2FD)の画像サイズのプログレッシブ信号を出力する。
また、画像信号処理装置10の各構成要素はフィールド毎に上述した本発明に係る処理を行うことで、シームレスに画像サイズが変化するインターレース信号をプログレッシブ信号に変換して出力する。
以上、説明したように、画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、フィールド毎に設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力された場合に、設定された画像サイズに満たない領域に、入力されたフィールドの境界領域近傍の画像データに応じた付加データを付加して、当該設定された画像サイズと同じ画像サイズのフィールドの画像データを生成する読出制御回路17と、読出制御回路17により設定された画像サイズのフィールドの画像データに基づいて動き検出処理を行い、動き検出処理の結果に基づいて補間データを生成し、生成された補間データに基づいて画像データをインターレース信号からプログレッシブ信号に変換するDSP11とを設けたので、画像サイズがフィールド毎に変化するインターレース信号が入力された場合であっても、高精度にインターレース−プログレッシブ変換を行うことができる。
つまり、画像サイズがフィールド毎にシームレスに変化するインターレース信号をIP変換する場合に、補間画像の境界部分におけるフィールド間補間での画質を向上することができる。さらに、補間画像の境界部分における動き検出の誤検出を低減することができる。
また、読出制御回路17は、DSP11に対して生成すべき補正フィールドの画像サイズを、フィールド毎に設定される画像サイズとして設定し、DSP11は、読出制御回路17により設定された画像サイズのフィールドの画像データに基づいて動き検出処理および前記インターレース信号からプログレッシブ信号に変換する処理を行うので、各補正フィールド毎の画像サイズに適した動き検出処理、および補間処理を行うことができる。
また、DSP11は、画像データをインターレース信号からプログレッシブ信号に変換する際の動き検出を、少なくとも現フィールド(1DF)の画像データ、1フィールド遅延(2DF)の画像データ、2フィールド遅延(3DF)の画像データ、3フィールド遅延(4DF)の画像データを使い、2つの画像データの差の絶対値による動き量を表す関数を定め、上述したように各フィールド内の画像データに応じて動き検出を行い、
読出制御回路17は、DSP11による動き検出時に、現フィールド(1DF)の画像データ、2フィールド遅延(3DF)の画像データ、および3フィールド遅延(4DF)の画像データそれぞれの画像サイズが、1フィールド遅延の画像データの画像サイズとなるように、前記付加データを付加する処理を行うので、より高精度にDSP11による動き検出処理および補間処理を行うことができる。
また、DSP11より生成された画像データのうち読出制御回路17により付加された付加データを無効なデータとする書込制御回路18を設けたので、各フィールドの画像サイズがシームレスに変化した場合であっても、補間画像のサイズが1フィールド遅延(2FD)の画像サイズのプログレッシブ信号を出力することができる。
なお、本発明は本実施形態に限られるものではなく、任意好適な改変が可能である。
たとえば、上述した実施形態の画像信号処理装置10は、画像サイズ制御回路12を設けなくともよい。この際、フレーム毎に画像サイズがシームレスに変化するインターレース信号が、画像信号処理装置10に入力され、そのインターレース信号に基づいて本発明に係る付加処理およびIP変換処理を行ってもよい。
また、本実施形態では、設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力されたと判別した場合に、入力された画像サイズの設定された画像サイズに満たない領域に、入力されたフィールドの境界領域近傍の画像データに応じた付加データを付加して、当該設定された画像サイズと同じ画像サイズのフィールドの画像データを生成したが、この形態に限られるものではない。
例えば、設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力されたと判別した場合に、入力された画像サイズの設定された画像サイズに満たない領域に、予め規定された値の付加データを付加して、当該設定された画像サイズと同じ画像サイズのフィールドの画像データを生成してもよい。こうすることで演算処理の負荷を低減することができる。
また、本実施形態では、画像信号処理装置10は、メモリ13〜メモリ16およびそれぞれに対応した読出制御回路17(171〜175)を設けたが、この形態に限られるものではない。
たとえば、現フィールドの画像データに対して1フィールド遅延の画像データを生成するためのメモリ13、現フィールドの画像データに対して2フィールド遅延の画像データを生成するためのメモリ14、現フィールドと2フィールド遅延の画像データから演算して求めた動き量を保存するためのメモリ15、現フィールドの画像データに対して3フィールド遅延の画像データを生成するためのメモリ115を設け、さらに、画像サイズ制御回路12からの現フィールド(1FD)の画像データD2を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路171、メモリ13からの1フィールド遅延データ(2FD)の画像データD3を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路172、メモリ14からの2フィールド遅延データ(3FD)の画像データD4を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路173、メモリ115からの3フィールド遅延データ(4FD)の画像データD4を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路1174とを設け、DSP11は、読出制御回路171〜173,1174から出力された画像データを基に、本発明に係る処理を行ってもよい。
本発明は、たとえばフレーム毎に画像サイズがシームレスに変化するインターレース信号をプログレッシブ信号に変換(IP変換)する画像信号処理装置に適用できる。
本発明の一実施形態に係る画像信号処理装置のブロック図である。 図1に示したDSP11のIP変換時の動き検出処理を説明するための図である。(a)はインターレース信号によるボトムフィールドの一具体例を示す図である。(b)はインターレース信号によるトップフィールドの一具体例を示す図である。 図1に示したDSP11のIP変換において動き量を求める関数について説明する図である。 図1に示した画像信号処理装置の動作を説明するための図である。(a)は読出制御回路17に入力されるフィールドの画像データを示す図である。(b)は読出制御回路17により設定された画像サイズに満たない領域に付加データが付加された画像データを示す図である。(c)はDSP11によるIP変換処理後に書込制御回路18によりマスク処理された画像データを示す図である。 (a)は、設定された画像サイズがDSP11のシステムの制約上の最大の画像サイズ(720×240)で、アクティブな画像データ(Actw)の画像サイズがその制約上の画像サイズよりも小さい場合に領域AR1を付加データで埋める際の動作を説明するための図である。(b)は設定された画像サイズが1フィールド遅延(2FD)画像サイズで、アクティブな画像データ(Actw)の画像サイズが2FDよりも小さい場合に領域AR1を付加データで埋める際の動作を説明するための図である。 図1に示した画像信号処理装置の読出制御回路の動作の一具体例を説明するためのフローチャートである。 図1に示した画像信号処理装置の読出制御回路の動作の一具体例を説明するためのフローチャートである。 図1に示した画像信号処理装置の動作を説明するためのフローチャートである。 IP変換の説明図である。 (a)はインターレース信号によるボトムフィールドアウトプットの一具体例を示す図である。(b)はインターレース信号によるトップフィールドアウトプットの一具体例を示す図である。 (a)〜(f)は、インターレース信号において、フレーム毎に画像サイズがシームレスに変化する場合を説明するための図である。
符号の説明
10…画像信号処理装置、11…ディジタルシグナルプロセッサ(DSP)、12…画像サイズ制御回路(SCT)、13…メモリ(M1)、14…メモリ(M2)、15…メモリ(M3)、16…メモリ(M4)、17…読出制御回路、18…書込制御回路(WCT)、19…メイン制御回路(CPU:Central processing unit)、171〜175…読出制御回路。

Claims (6)

  1. 入力制御手段および処理手段を含む画像信号処理装置であって、
    前記入力制御手段は、
    画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、注目フィールドを含む連続した所定数のフィールドのそれぞれについて画像サイズが前記注目フィールドの画像サイズよりも小さいか否かを判別する判別手段と、
    前記判別手段が前記連続した所定数のフィールドの中に、前記注目フィールドの画像サイズと比較して小さい画像サイズのフィールドが存在する場合に、当該画像サイズのフィールドを補正フィールドとし、該補正フィールドの前記注目フィールドの画像サイズに満たない領域に、前記補正フィールドの境界領域近傍の画像データに応じた付加データを付加して、前記注目フィールドの画像サイズと同じ画像サイズのフィールドの画像データを生成する付加手段と、を含み、
    前記処理手段は、
    前記入力制御手段により、少なくとも前記補正フィールドに対応する現フィールドの画像データ、前記注目フィールドに対応し、前記現フィールドに対して1フィールド遅延の画像データ、前記現フィールドに対して2フィールド遅延の画像データ、前記現フィールドに対して3フィールド遅延の画像データからお互い2フィールド遅延差があるフィールドの画像データを2つ用い、当該2つの画像データの差の絶対値による動き量を表す関数の値に基づいて動き検出処理を行い、前記動き検出処理の結果に基づいて補間データを生成し、当該生成された補間データに基づいて前記1フィールド遅延の画像データをインターレース信号からプログレッシブ信号に変換する
    画像信号処理装置。
  2. 前記入力制御手段は、フィールド毎に変化するインターレース信号の入力を受けて、前記フィールド毎に画像サイズを前記注目フィールドの画像サイズとして設定する
    請求項1に記載の画像信号処理装置。
  3. 前記入力制御手段は、前記処理手段による動き検出時に、前記フィールドの画像データ、該フィールドの画像データに対して、前記2フィールド遅延の画像データ、および前記3フィールド遅延の画像データそれぞれの画像サイズが、前記1フィールド遅延の画像データの画像サイズとなるように、前記付加データを付加する処理を行う
    請求項1に記載の画像信号処理装置。
  4. 前記処理手段は、前記動き検出を行いたいピクセルRと同じ位置のフィールドのピクセルAと、2フィールド遅延の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士の画像データの動き量と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルF同士の画像データの動き量との最大値と、動き検出を行いたい前記ピクセルRが存在するラインに対して1ライン上の1フィールド遅延のピクセルBと1ライン下の1フィールド遅延のピクセルCからフィールド内補間によって得た画像データと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRと同じ位置のフィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量との最大値とを求め、前記求めた2つの最大値のうちの小さい方を動き検出を行いたいピクセルRの動き量として前記動き検出を行う
    請求項3に記載の画像信号処理装置。
  5. 前記処理手段により生成された画像データのうち前記入力制御手段により付加された付加データを無効なデータとする出力制御手段をさらに有する
    請求項1に記載の画像信号処理装置。
  6. 画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、
    注目フィールドを含む連続した所定数のフィールドのそれぞれについて画像サイズが前記注目フィールドの画像サイズよりも小さいか否かを判別する第1のステップと、
    前記第1のステップにより、前記連続した所定数のフィールドの中に、前記注目フィールドの画像サイズと比較して小さい画像サイズのフィールドが存在する場合に、当該画像サイズのフィールドを補正フィールドとし、該補正フィールドの前記注目フィールドの画像サイズに満たない領域に、前記補正フィールドの境界領域近傍の画像データに応じた付加データを付加して、前記注目フィールドの画像サイズと同じ画像サイズのフィールドの画像データを生成する第2のステップと、
    少なくとも前記補正フィールドに対応する現フィールドの画像データ、前記注目フィールドに対応し、前記現フィールドに対して1フィールド遅延の画像データ、前記現フィールドに対して2フィールド遅延の画像データ、前記現フィールドに対して3フィールド遅延の画像データからお互い2フィールド遅延差があるフィールドの画像データを2つ用い、当該2つの画像データの差の絶対値による動き量を表す関数の値に基づいて動き検出処理を行い、前記動き検出処理の結果に基づいて補間データを生成し、当該生成された補間データに基づいて前記1フィールド遅延の画像データをインターレース信号からプログレッシブ信号に変換する第3のステップと
    を有する画像信号処理方法。
JP2004326223A 2004-11-10 2004-11-10 画像信号処理装置、および画像信号処理方法 Expired - Fee Related JP4507841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004326223A JP4507841B2 (ja) 2004-11-10 2004-11-10 画像信号処理装置、および画像信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004326223A JP4507841B2 (ja) 2004-11-10 2004-11-10 画像信号処理装置、および画像信号処理方法

Publications (2)

Publication Number Publication Date
JP2006140572A JP2006140572A (ja) 2006-06-01
JP4507841B2 true JP4507841B2 (ja) 2010-07-21

Family

ID=36621098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326223A Expired - Fee Related JP4507841B2 (ja) 2004-11-10 2004-11-10 画像信号処理装置、および画像信号処理方法

Country Status (1)

Country Link
JP (1) JP4507841B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185319A1 (ja) * 2013-05-15 2014-11-20 ソニー株式会社 画像処理装置および画像処理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5176613B2 (ja) 2008-03-10 2013-04-03 ソニー株式会社 映像信号処理装置、映像信号処理方法およびコンピュータプログラム
JP5219646B2 (ja) * 2008-06-24 2013-06-26 キヤノン株式会社 映像処理装置及び映像処理装置の制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064792A (ja) * 2000-08-14 2002-02-28 Sony Corp 画像信号処理装置およびその方法
JP3401394B2 (ja) * 1996-11-15 2003-04-28 アイワ株式会社 画像表示装置
JP3424055B2 (ja) * 1995-07-10 2003-07-07 松下電器産業株式会社 テレビジョン受像機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424055B2 (ja) * 1995-07-10 2003-07-07 松下電器産業株式会社 テレビジョン受像機
JP3401394B2 (ja) * 1996-11-15 2003-04-28 アイワ株式会社 画像表示装置
JP2002064792A (ja) * 2000-08-14 2002-02-28 Sony Corp 画像信号処理装置およびその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185319A1 (ja) * 2013-05-15 2014-11-20 ソニー株式会社 画像処理装置および画像処理方法

Also Published As

Publication number Publication date
JP2006140572A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4396496B2 (ja) フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法
EP1387577A2 (en) Deinterlacing apparatus and method
JP5177828B2 (ja) 画像レート変換方法及び画像レート変換装置
EP1646228B1 (en) Image processing apparatus and method
JP5001684B2 (ja) 走査変換装置
JPH089341A (ja) デジタル出力画像形成方法
JP4991360B2 (ja) フレームレート変換装置および映像表示装置
JP4786506B2 (ja) テレビジョン受信機
JP2009164729A (ja) 合成映像検出装置
JP2006109488A (ja) フィールド選択が可能な映像処理装置及びその方法
JP2009246735A (ja) 映像信号補間装置、映像表示装置及び映像信号補間方法
JP4936857B2 (ja) プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置
JP4507841B2 (ja) 画像信号処理装置、および画像信号処理方法
JP4339237B2 (ja) 順次走査変換装置
JP4956180B2 (ja) 順次走査変換装置及び順次走査変換方法
JP2762791B2 (ja) 走査線補間装置
JP4179089B2 (ja) 動画像補間用動き推定方法及び動画像補間用動き推定装置
JP2003289511A (ja) 画像走査変換方法及び装置
JP4551343B2 (ja) 映像処理装置、及び映像処理方法
JP4849515B2 (ja) Ip変換処理装置、その制御方法
JP2007019708A (ja) 画像処理装置
JP3918759B2 (ja) 画像データの生成装置および生成方法
JP4356468B2 (ja) 映像信号処理装置
JP2006041619A (ja) 画像処理装置
JP2000295581A (ja) 走査変換処理回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees