JP3063739B2 - 逆テレシネ変換映像蓄積装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】本発明は、映像圧縮の分野において、映画
等の２４フレーム／秒のレートのノンインタレースの映
像信号から、３０フレーム／秒のレートのインタレース
の映像信号に変換された（テレシネ変換された）もの
を、逆に２４フレーム／秒のノンインタレースの映像信
号に近づける逆テレシネ変換について、必要な遅延時間
を低減すると共に装置の経済化をはかる技術に関する。

【０００２】

【従来の技術】逆テレシネ変換は、テレビ放送等に用い
られる３０フレーム／秒の映像信号を圧縮する際の圧縮
率を上げる有力な技術として知られている。テレシネ変
換は、４フレーム毎に、奇フィールドと偶フィールドを
１枚ずつダブらせる規則的なフィールドの挿入により実
現される。このため、テレシネ変換された映像をそのま
ま逆テレシネ変換できる場合には、先頭の奇フィールド
のダブりを検出し、そこから５フレーム毎に、ダブって
いる奇フィールドと偶フィールドを規則的に間引くこと
により、元の２４フレーム／秒の映像信号に復元するこ
とができる。しかし、一般に、テレシネ変換された映像
は、その状態で編集がかけられている場合が多く、テレ
シネ変換直後の奇フィールドと偶フィールドのダブりの
規則性は保存されていない場合がある。従って、このよ
うな一般のテレシネ変換画像に対しては、規則的に間引
くだけでは、変換前のフレーム列に正確に復元すること
はできない。毎フィールドでダブった奇フィールドか偶
フィールドでないかを検査し、その結果に基づいて、そ
のフィールドを間引くか否かを決定する必要がある。

【０００３】図２は、従来の逆テレシネ変換装置の例で
あって、一致度評価部１００とフレーム保持部２００を
併せ持つ。１は映像入力用の入力端子、２は読み出そう
とする画素データのフレーム／フィールド番号と画素座
標を入力するための入力端子、３は読み出した画素デー
タを出力するための画素出力端子である。

【０００４】一致度評価部１００において、１０はフレ
ームＦＲ（ｎ）とその直前のフレームＦＲ（ｎ−１）の
奇フィールド間あるいは偶フィールド間の一致度評価
器、３０は画像メモリ、２０は画像メモリ３０へのフレ
ームＦＲ（ｎ）の書き込みと、画像メモリ３０からのフ
レームＦＲ（ｎ−１）の読み出しを制御するためのアド
レス生成＆メモリインタフェースである。

【０００５】一方、フレーム保持部２００において、４
０は映像入力インタフェース、５０は入力のフレーム番
号を数えるフレームカウンタ、３５は画像メモリ、２５
は画像メモリ３５へのフレームの書き込みと、画像メモ
リ３５に格納されているフレームあるいはフィールドを
読み出すためのアドレス生成＆メモリインタフェース、
６０は一致度評価器１０の結果をもとに定められた割合
で一致度の高いフィールドの一方が取り除かれるように
フレーム／フィールド番号をアドレス生成＆メモリイン
タフェース２５に与える有効フィールド選択器である。

【０００６】なお、各部間を接続している線のうち、実
線は画像データを送るための線、破線はアドレス、制御
信号等を送るための線を示す。

【０００７】図３のテレシネ変換によって生成されたフ
レーム列に対して、逆テレシネ変換する場合を例に、こ
の従来装置の動作を説明する。図３において、＝、≠
は、互いのフィールドが等しいか等しくないかを示して
いる。逆テレシネ変換とは、この互い等しいフィールド
対の一方を、テレシネ変換時に挿入されたフィールドと
して、５フレーム毎に２フィールドの割合で、フレーム
列から削除して、新たなフレーム列を生成する操作であ
る。

【０００８】この操作から明らかなように、テレシネ変
換のためには、前後に並ぶフィールドを比較し、互いに
等しいか否かを判定する処理が必要である。図２の１
０、２０、３０の各部からなる一致度評価部１００は、
そのために設けられた機能ブロックであり、フレームＦ
Ｒ（ｎ−１）の奇フィールドあるいは偶フィールドを、
入力中のフレームＦＲ（ｎ）の奇フィールドあるいは偶
フィールドの入力に同期する形で読み出して、フレーム
ＦＲ（ｎ）とＦＲ（ｎ−１）の奇フィールド間あるいは
偶フィールド間で、フィールド内で同一の位置にある画
素の間の差分を求め、それを累算することで、それぞれ
の一致度を評価する。

【０００９】一方、４０、５０、２５、３５、６０の各
部からなるフレーム保持部２００は、逆テレシネ変換に
必要な映像を、保持するために設けられている。フレー
ムカウンタ５０は、入力されるフレームに番号（ｎに相
当）を付けるためのもので、その番号に対応するアドレ
スをアドレス生成＆メモリインタフェース２５で生成
し、画像メモリ３５に書き込む。また、有効フィールド
選択器６０は、奇フィールド間、偶フィールド間の一致
度評価器１０の結果をもとに、５フレームに偶、奇１フ
ィールドずつの割合で、一致度の高いフィールドの一方
が取り除かれるように（換言すればそれに対しては読み
出しを行わないように）、端子２からの論理的なフレー
ム／フィールド番号を物理的なフレーム／フィールド番
号に変換してアドレス生成＆メモリインタフェース２５
に与える。アドレス生成＆メモリインタフェース２５
は、それに応じたアドレスを生成し、画像メモリ３５か
ら画素データを読み出して、画素出力端子３から出力す
る。

【００１０】この従来装置によれば、逆テレシネ変換に
必要な分の５フレームあるいはそれ以上のフレームを画
像メモリ３５に格納して、その中から、テレシネ変換に
よって挿入された可能性の最も高いフィールドを選ん
で、そのフィールドが読み出されないようにすることが
できるので、編集によりフィールドの挿入が不規則にな
っているフレーム列に対しても最適な逆テレシネ変換が
可能になる。この場合、画像メモリ３５に格納するフレ
ーム数は多いほど正確な逆テレシネ変換が可能になる。
例えば１０フレームを格納するとすれば、その中から
偶、奇２フィールドずつを、５フレームに偶、奇１フィ
ールドずつのルールに束縛されずに、間引くことができ
るようになる。従って、編集によって、テレシネ変換の
フィールド挿入の規則性が大きく損なわれている場合に
も対応できる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来の逆テレシネ変換装置では、間引くべきフィールドの
候補を広い範囲から選ぼうとして、格納するフレーム数
を増やせば増やすほど、フレーム格納用の画像メモリ３
５の容量が大きくなってしまうばかりか、最終的なフレ
ーム列も確定しないために、逆テレシネ変換に続く処理
が始められなくなり、それが処理遅延となって見えてし
まう欠点がある。

【００１２】本発明は、このようなメモリ容量と遅延時
間の増大を押さえて、逆テレシネ変換することができる
逆テレシネ変換映像蓄積装置を提供することを課題とす
る。

【００１３】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は、ｎを時系列の入力順を表す整数として、
インタレース形式で入力されるフレームＦＲ（ｎ）を順
次格納する画像メモリを有する逆テレシネ変換装置にお
いて、入力中のフレームＦＲ（ｎ）の奇フィールドを書
き込むとともに、前のフレームＦＲ（ｎ−１）の奇フィ
ールドを読み出す奇フィールドメモリを有し、前記読み
出したフレームＦＲ（ｎ−１）の奇フィールドと、前記
入力中のフレームＦＲ（ｎ）の奇フィールドとの一致度
を両奇フィールドが一致すると評価できる閾値で評価す
る一致度評価手段と、前記一致度が前記閾値以上であり
前記両フィールドが一致すると評価された場合に、次の
フレームＦＲ（ｎ＋１）の奇フィールドを前記画像メモ
リのフレームＦＲ（ｎ）の奇フィールドの格納領域に上
書きして前記フレームＦＲ（ｎ）の奇フィールドを削除
し、前記フレームＦＲ（ｎ＋１）の偶フィールドの前記
画像メモリへの書き込みを阻止して該フレームＦＲ（ｎ
＋１）の偶フィールドを削除する制御を行う制御手段と
を、具備することを特徴とする。

【００１４】また、前記制御手段は、５フレーム毎に
奇、偶１フィールドずつの割合で、フレームＦＲ（ｎ）
の奇フィールドとフレームＦＲ（ｎ＋１）の偶フィール
ドを削除する制御を行うものであることを特徴とする。

【００１５】本発明では、連続した２枚のフレームＦＲ
（ｎ−１）、ＦＲ（ｎ）の奇フィールドの一致度が高い
場合に、後者のフレームＦＲ（ｎ）の奇フィールドと、
それに続くもう１枚後のフレームＦＲ（ｎ＋１）の偶フ
ィールドとを、テレシネ変換により挿入されたフィール
ドとして削除する。具体的には、ＦＲ（ｎ）の奇フィー
ルドについては、その格納済みの領域に対して、ＦＲ
（ｎ＋１）の奇フィールドを上書きすることで、ＦＲ
（ｎ＋１）の偶フィールドについては、その書き込みを
スキップすることによって、それぞれの削除を実現す
る。

【００１６】結局、この削除処理によってテレシネ変換
で挿入されたＦＲ（ｎ）の奇フィールドとＦＲ（ｎ＋
１）の偶フィールドが落ちて、ＦＲ（ｎ）とＦＲ（ｎ＋
１）が、テレシネ変換前のフレーム１枚に置き換わり、
目的の逆テレシネ変換が実現される。ここで、一致度評
価により同一とみなされるフィールドを削除した結果、
テレシネ変換で挿入された重複フィールド以外の静止画
フィールドや動きの少ない映像フィールドが削除される
ことが起こり得るが、映像圧縮等の応用では、逆テレシ
ネ変換後のフレーム列をそのまま再生するわけではない
のでさほど問題にはならない。すなわち、これらのテレ
シネ変換による重複フィールド以外のフィールド削除に
ついては、そのフレーム列を再生しても映像の乱れとし
て見える訳ではではないからであり、映像圧縮の観点か
ら言えば映像の品質を落とさずに圧縮率を上げられるの
でかえって好都合であるからである。 なお、テレシネ変
換では、５フレーム毎に奇フィールドと偶フィールドを
１枚づつ重複させているので、５フレーム毎に２フィー
ルドの割合で上記の削除処理を行えば、テレシネ変換に
よる重複フィールド以外のフィールド削除の発生は低減
され、よりテレシネ変換前の映像信号に近づけることが
できる。この場合、編集がかかるなどのためにテレシネ
変換の規則性が保たれていない映像信号の入力等によっ
て、規則外の重複フィールドの検出により、重複フィー
ルドの削除が一時とどこおっても、５フレームが過ぎて
再び規則性を有する重複フィールドが検出されれば、そ
の時点から規則性を有する重複フィールドに対する検出
削除の制御に戻ることができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて詳細に説明する。

【００１８】本発明の一実施形態例を、図１のブロック
図に示す。本実施形態例の逆テレシネ変換装置は、本発
明の一致度評価手段に対応する一致度評価部１０１と、
インタレース形式で入力されるフレームＦＲ（ｎ）を順
次格納する画像メモリを有するフレーム保持部２０１を
併せ持つ。１は映像入力用の入力端子、２は読み出そう
とする画素データのフレーム／フィールド番号と画素座
標を入力するための入力端子、３は読み出した画素デー
タを出力するための画素出力端子である。

【００１９】一致度評価部１０１において、１１はフレ
ームＦＲ（ｎ）とその直前のフレームＦＲ（ｎ−１）の
奇フィールド間の一致度評価器、３１は本発明の一致度
評価のための奇フィールドメモリに対応する画像メモ
リ、２１は画像メモリ３１へのフレームＦＲ（ｎ）の奇
フィールドの書き込みと、画像メモリ３１からのフレー
ムＦＲ（ｎ−１）の奇フィールドの読み出しを制御する
ためのアドレス生成＆メモリインタフェースである。

【００２０】一方、フレーム保持部２０１において、４
０は映像入力インタフェース、５０は入力のフレーム番
号を数えるフレームカウンタ、７０はカウンタインクリ
メント制御器、３６はインタレース形式で入力されるフ
レームＦＲ（ｎ）を順次格納する本発明の画像メモリに
対応する画像メモリ、２５は画像メモリ３６へのフレー
ムの書き込みと、画像メモリ３６に格納されているフレ
ームあるいはフィールドを読み出すためのアドレス生成
＆メモリインタフェース、８０は一致度評価器１１の結
果により、あるいはその結果をもとに定められた割合、
すなわち従来の技術で述べたとおり５フレーム毎に２フ
ィールドの割合で一致度の高い奇フィールドと次のフレ
ームの偶フィールドが取り除かれるようにフレーム／フ
ィールド番号をアドレス生成＆メモリインタフェース２
５に与える書き込み制御器である。５０、７０、８０
は、本発明における、一致度が所定の閾値以上であり両
奇フィールドが一致すると評価された場合に、画像メモ
リへの格納に関して、前記フレームＦＲ（ｎ）の奇フィ
ールドと次のフレームＦＲ（ｎ＋１）の偶フィールドを
削除するように制御する制御手段に対応する。

【００２１】なお、各部間を接続している線のうち、実
線は画像データを送るための線、破線はアドレス、制御
信号等を送るための線を示す。

【００２２】本実施形態例と図２の従来例との構成の違
いは、従来例の奇フィールド間、偶フィールド間一致度
評価器１０を、奇フィールドのみの一致度を評価する奇
フィールド間一致度評価器１１に置き換えていること、
画像メモリ３０を奇フィールド格納用の画像メモリ３１
に置き換えていること、映像入力インタフェース４０か
らフレームカウンタ５０に与えるカウンタインクリメン
ト信号を１１の一致度評価結果でマスクできるようにカ
ウンタインクリメント制御器７０を追加していること、
映像入力インタフェースからアドレス生成＆メモリイン
タフェース２５に与える書き込み信号をマスクできるよ
うに書き込み制御器８０を追加していること、画像メモ
リ３５をメモリ容量の小さい画像メモリ３６に置き換え
ていること、有効フィールド選択器６０を削除している
ことである。

【００２３】以下、本実施形態例の動作について説明す
る。図１のブロック図で左側に配置している１１、２
１、３１の各部からなる一致度評価部１０１は、前後に
並ぶ奇フィールド間の一致度を評価するためのものであ
る。奇フィールド間一致度評価器１１は、入力端子１か
ら入力されるフレームＦＲ（ｎ）の奇フィールドと、ア
ドレス生成＆メモリインタフェース２１経由で画像メモ
リ３１より読み出されるフレームＦＲ（ｎ）の直前に入
力されたフレームＦＲ（ｎ−１）の奇フィールドとの間
の一致度を評価し、両フィールドが同一か否かを一致度
が所定の閾値以上か否かで判定し、その判定結果をカウ
ンタインクリメント制御器７０、書き込み制御器８０に
出力する。この所定の閾値は、フレームＦＲ（ｎ−１）
とＦＲ（ｎ）の奇フィールドが一致すると判定できる一
致度の値である。本来なら、テレシネ変換で挿入された
フィールドと元のフィールドの一致度は最高値となるは
ずであるが、ノイズ等のため最高値にはならないので、
そのノイズ等を考慮するために設定されるものである。
アドレス生成＆メモリインタフェース２５は、アドレス
信号、書き込み信号、読み込み信号等の制御信号を生成
し、入力端子１より入力されるフレームＦＲ（ｎ）の奇
フィールドの奇フィールド格納用メモリ３１への書き込
みと、フレームＦＲ（ｎ−１）の奇フィールドの読み出
しを行う。

【００２４】一方、図１のブロック図の右側は、入力端
子１から入力されるフレームを一定期間保持するための
フレーム保持部２０１である。フレームＦＲ（ｎ−１）
とフレームＦＲ（ｎ）はすでに画像メモリ３６に保持さ
れているとして、ここでは、その次に入力される次フレ
ームＦＲ（ｎ＋１）について、奇フィールド間一致度評
価器１１の出力の一致度の評価結果に応じて、奇フィー
ルドをフレームＦＲ（ｎ）の奇フィールドに上書きする
か否か、偶フィールドの書き込みをスキップするか否か
を切り替えて、画像メモリ３６に格納する場合について
説明する。

【００２５】フレームＦＲ（ｎ＋１）の奇フィールドの
フレームＦＲ（ｎ）の奇フィールド格納領域への上書き
は、フレームＦＲ（ｎ−１）とフレームＦＲ（ｎ）の両
奇フィールドが一致している時に、次のように行う。は
じめに、映像入力インタフェース４０で次フレームの先
頭を検出し、フレームカウンタインクリメント要求信号
をフレーム単位で生成し、カウンタインクリメント制御
器７０に出力する。カウンタ制御器７０では、奇フィー
ルド間一致度評価器１１から入力されるフレームＦＲ
（ｎ−１）とフレームＦＲ（ｎ）の両奇フィールドの一
致判定結果により、カウンタインクリメント要求信号を
マスクするかそのまま通過させるかして、フレームカウ
ンタ５０に出力する。この動作により、フレームＦＲ
（ｎ−１）とフレームＦＲ（ｎ）の両奇フィールドの一
致した時に、フレームカウンタのインクリメントを止め
て、カウンタ出力のフレーム番号がフレームＦＲ（ｎ）
とフレームＦＲ（ｎ＋１）で等しくする。アドレス生成
＆メモリインタフェース２１は、フレーム番号に対応す
る格納先のアドレスを生成するので、結局、フレームＦ
Ｒ（ｎ−１）とフレームＦＲ（ｎ）の両奇フィールドの
一致の条件での、フレームＦＲ（ｎ）の奇フィールドの
格納領域へのフレームＦＲ（ｎ＋１）の奇フィールドの
上書きが実現される。

【００２６】また、フレームＦＲ（ｎ−１）とフレーム
ＦＲ（ｎ）の両奇フィールドの一致の条件でのフレーム
ＦＲ（ｎ＋１）の偶フィールドの書き込みスキップは次
のように行う。映像入力インタフェース４０は、フィー
ルドの先頭を検出し、フィールド単位で書き込み要求信
号を生成し、書き込み制御器８０に出力する。書き込み
制御器８０では、奇フィールド間一致度評価器１１から
入力されるフレームＦＲ（ｎ−１）とフレームＦＲ
（ｎ）の両奇フィールドの一致判定結果により、次フレ
ームＦＲ（ｎ＋１）の偶フィールドに対する書き込み要
求信号をマスクするかそのまま通過させるかして、アド
レス生成＆メモリインタフェース２５に出力する。この
動作により、フレームＦＲ（ｎ−１）とフレームＦＲ
（ｎ）の両奇フィールドの一致の条件で、フレームＦＲ
（ｎ＋１）の偶フィールドに対してのみ、アドレス生成
＆メモリインタフェース２５からフレーム格納用メモリ
３６への書き込み要求信号がマスクされるようにして、
フレームＦＲ（ｎ＋１）の偶フィールドの画像メモリ３
６への書き込みをスキップする。

【００２７】なお、画像メモリ３６に格納された各フレ
ームは、入力端子２よりフレーム番号とフィールドの偶
奇、画素座標を入力することで、アドレス生成＆メモリ
インタフェース２１で読み出しアドレスを生成し、画像
メモリ３６から、アドレス生成＆メモリインタフェース
２５経由で出力端子３に読み出すことができる。また、
本実施形態例の動作から明らかなように、読み出し可能
となるまでの遅延は以下のようになる。まず、奇フィー
ルドについては、その直前のフレームの奇フィールドと
不一致の場合には、不一致が判明して削除対象フィール
ドでないことが確定するまでで、奇フィールドの入力と
同時の処理が必要な場合には、奇フィールドが入り切る
まで処理を開始できなくなるので、１フィールド分の遅
延が発生することになる。一致して削除対象となった場
合には、次フレームの奇フィールドが上書きされたとこ
ろから読み出し可能になるので、１フレーム分の遅延が
発生することになる。ただし、この遅延分は、もともと
削除フィールドの処理のために用意されている時間であ
り、遅延とみなす必要はない。偶フィールドについては
書き込み完了部分について書き込み完了と同時であり、
遅延は発生しない。もっとも、前者の奇フィールドの処
理開始が１フィールド分の遅延についても、フレーム単
位の映像の符号化のように、偶フィールドの書き込み完
了部分からしか処理を開始できない場合においては、も
ともと奇フィールドの入力の完了まで待つ必要があり、
実質的な遅延の増加は発生しない。

【００２８】以上の動作から明らかなように、本実施形
態例によれば、 （１）奇フィールド間の一致度のみ評価すれば良いの
で、一致度評価部１０１の画像メモリ３１は、前フレー
ムの奇フィールドのみ格納できれば良い。従って、従来
例のように直前フレーム全体を格納するのに比べると一
致度評価部１０１の画像メモリ３１のサイズが従来の半
分ですむ。

【００２９】（２）従来例のように５フレームあるいは
それ以上のフレーム列の中の複数の候補フィールドの中
から、削除すべき最適なフィールドを選択する方式とは
異なり、５フレームを単位に連続する２フレームの奇フ
ィールドが一致しているか否かだけで、削除対象フィー
ルドを決めるので、保持すべきフレームの枚数が２枚程
度と少ない。従って、フレーム保持部２０１の画像メモ
リ３６のサイズを従来例より大幅に低減できる。

【００３０】（３）従来例では、数フレーム離れる可能
性のある候補フィールドのいずれが削除されるかわから
ないために、削除対象のフィールドが確定するまでの数
フレーム分の入力時間だけ処理開始を遅らせる必要があ
るのに対し、本発明では、高々、奇フィールドの入力が
完了するまでの１フィールド分で良い。フレーム単位の
映像符号化のように、もともと、奇フィールドの入力が
完了するまで処理を開始できない場合では、実質的な遅
延は発生しない。

【００３１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、 （１）奇フィールド間の一致度のみ評価すれば良いの
で、一致度を評価するため画像メモリは、前フレームの
奇フィールドのみ格納できれば良く、従って、従来例の
ように直前フレーム全体を格納するのに比べると一致度
評価用の画像メモリ容量が半分ですみ、メモリ容量が低
減できる。

【００３２】（２）従来例のように５フレームあるいは
それ以上のフレーム列の中の複数の候補フィールドの中
から、削除すべき最適なフィールドを選択する方式とは
異なり、５フレームを単位に連続する２フレームの奇フ
ィールドが一致しているか否かだけで、削除対象フィー
ルドを決めるので、保持すべきフレームの枚数が２枚程
度と少なくすることができ、従って、フレーム保持用の
画像メモリ容量を従来例より大幅に低減できる。

【００３３】（３）従来例では、数フレーム離れる可能
性のある候補フィールドのいずれが削除されるかわから
ないために、削除対象のフィールドが確定するまでの数
フレーム分の入力時間だけ処理開始を遅らせる必要があ
るのに対し、本発明では、高々、奇フィールドの入力が
完了するまでの１フィールド分で良いため、フレーム単
位の映像符号化のように、もともと、奇フィールドの入
力が完了するまで処理を開始できない場合では、実質的
な遅延は発生しない。

【００３４】以上の効果が得られるため、本発明の逆テ
レシネ変換映像蓄積装置は、低遅延かつ低コストの映像
処理装置、映像符号化装置等を実現するのに極めて有効
な技術である。

【図面の簡単な説明】

【図１】本発明の一実施形態例を示すブロック構成図で
ある。

【図２】従来例の逆テレシネ変換装置を示すブロック構
成図である。

【図３】テレシネ変換によって生成されたフレーム列の
隣接奇フィールド間、隣接偶フィールド間の一致／不一
致の関係図である。

【符号の説明】

１，２…入力端子 ３…出力端子 ３１，３６…画像メモリ １１…奇フィールド間一致度評価器 ２１，２５…アドレス生成＆メモリインタフェース ４０…映像入力インタフェース ５０…フレームカウンタ ７０…カウンタインクリメント制御器 ８０…書き込み制御器 １０１…一致度評価部 ２０１…フレーム保持部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−93930（ＪＰ，Ａ) 特開 平８−265639（ＪＰ，Ａ) 特開 平８−289199（ＪＰ，Ａ) 特開 平７−107375（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/262 - 5/28 H04N 5/253

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ｎを時系列の入力順を表す整数として、
   インタレース形式で入力されるフレームＦＲ（ｎ）を順
   次格納する画像メモリを有する逆テレシネ変換装置にお
   いて、入力中のフレームＦＲ（ｎ）の奇フィールドを書き込む
   とともに、前のフレームＦＲ（ｎ−１）の奇フィールド
   を読み出す奇フィールドメモリを有し、前記読み出した
   フレームＦＲ（ｎ−１）の奇フィールドと、前記入力中
   のフレームＦＲ（ｎ）の奇フィールドとの一致度を両奇
   フィールドが一致すると評価できる閾値で評価する一致
   度評価手段と、 前記一致度が前記閾値以上であり前記両フィールドが一
   致すると評価された場合に、次のフレームＦＲ（ｎ＋
   １）の奇フィールドを前記画像メモリのフレームＦＲ
   （ｎ）の奇フィールドの格納領域に上書きして前記フレ
   ームＦＲ（ｎ）の奇フィールドを削除し、前記フレーム
   ＦＲ（ｎ＋１）の偶フィールドの前記画像メモリへの書
   き込みを阻止して該フレームＦＲ（ｎ＋１）の偶フィー
   ルドを削除する制御を行う制御手段とを、 具備することを特徴とする逆テレシネ変換映像蓄積装
   置。
2. 【請求項２】 前記制御手段は、５フレーム毎に奇、偶
   １フィールドずつの割合で、フレームＦＲ（ｎ）の奇フ
   ィールドとフレームＦＲ（ｎ＋１）の偶フィールドを削
   除する制御を行うものであることを特徴とする請求項１
   記載の逆テレシネ変換映像蓄積装置。