KR100498296B1 - 디스플레이 장치의 수직 스케일링 장치 - Google Patents

Abstract

본 발명은 디스플레이 장치에 관한 것으로, 특히 입력과 출력 영상의 해상도 차이에 대한 수직 스케일링(scaling)을 조정할 수 있는 디스플레이 장치의 수직 스케일링 장치에 관한 것이다. 종래 스케일링 장치는 수평보간하여 출력된 라인데이터를 저장하여 출력하는 라인 메모리가 차지하는 면적이 큰 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 수평 보간된 입력 영상신호의 다수 라인데이터를 저장하고 출력하는 1-포트 라인 메모리부와, 상기 1-포트 라인 메모리부에 저장된 다수 라인데이터 중에서 두개의 라인 데이터를 출력하는 멀티플렉서와, 상기 멀티플렉서에서 출력한 두개의 라인 데이터를 받아 저장하고 출력하는 2-포트 라인 메모리부와, 상기 2-포트 라인 메모리부에서 출력한 두개의 라인 데이터를 받아 보간하여 소정의 데이터를 출력하는 수직 보간부와, 상기 2-포트 라인 메모리부에 저장된 소정의 라인 데이터가 기 설정된 만큼 출력됐을 때 상기 멀티플렉서로 제어신호를 출력하는 제어부로 구성함으로써, 라인 메모리에 의해 차지하는 면적을 줄일 수 있는 효과가 있다.

Description

디스플레이 장치의 수직 스케일링 장치{VERTICAL SCALING APPARATUS FOR DISPLAY APPARATUS}

본 발명은 디스플레이 장치에 관한 것으로, 특히 입력과 출력 영상의 해상도 차이에 대한 수직 스케일링(scaling)을 조정할 수 있는 디스플레이 장치의 수직 스케일링 장치에 관한 것이다.

각종 디지털 디스플레이(digital display) 기기가 보급되면서 여러 가지 영상 포맷(format)이 사용되게 되었다. 이러한 영상 포맷들에는 서로 다른 해상도의 영상이 적용되는 경우가 일반적이기 때문에 영상 표시 장치에 맞게 입력 영상의 해상도를 변환해 줄 필요가 생기게 되었다. 특히 동영상의 표시에는 실시간으로 영상의 해상도를 변환해야 하는데 이러한 목적을 달성하는 고품질, 저가격의 영상 스케일링 하드웨어 개발의 필요성이 대두되었다.

특히, TFT-LCD(Thin Film Transistor-Liquid Crystal Display)와 같은 디지털 디스플레이는 표시 해상도가 제품에 따라 고정되어 있기 때문에 다양한 입력 영상의 해상도를 표시 해상도에 맞게 변환해 주는 것이 필수적이다.

그리고, 다양한 해상도를 갖는 입력 영상을 표시 장치의 해상도에 맞게 스케일링(scaling)하기 위해서는 수평과 수직 모두 스케일링해야 한다.

또한, 종래 스케일링 장치의 구성은 입력된 영상신호의 수평 해상도를 표시 장치의 수평 해상도에 맞추기 위해 수평 보간하여 출력하는 수평 스케일링부(미도시)와, 그 수평 스케일링된 입력 영상신호를 저장하는 라인 메모리부(미도시)와, 그 라인 메모리부에 저장된 영상신호 데이터를 받아 수직 보간하여 출력하는 수직 스케일링부(미도시)와, 각 부를 제어하는 제어부(미도시)로 구성되어, 입력된 영상신호의 해상도를 업 또는 다운 스케일링하여 표시장치의 해상도에 맞춰 출력한다.

그러나, 종래 스케일링 장치는 수평보간하여 출력된 라인데이터를 저장하여 출력하는 라인 메모리가 차지하는 면적이 큰 문제점이 있었다.

따라서, 이와 같은 문제점을 감안한 본 발명은 다수의 1-포트 램을 사용하여 수평 보간된 입력 영상의 라인 데이터를 저장하고, 상기 1-포트 램보다 상대적으로 용량이 작은 두개의 2-포트 램에 상기 입력된 두개의 라인 데이터 일부를 저장하여 수직 스케일링을 함으로써, 라인 메모리에 의해 차지하는 면적을 줄일 수 있는 디스플레이 장치의 수직 스케일링 장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 수평 보간된 입력 영상신호의 다수 라인데이터를 저장하고 출력하는 1-포트 라인 메모리부와; 상기 1-포트 라인 메모리부에 저장된 다수 라인데이터 중 외부에서 입력된 제어신호에 의해 선택된 두개의 라인 데이터를 출력하는 멀티플렉서와; 상기 멀티플렉서에서 출력한 두개의 라인 데이터를 받아 저장하고 출력하는 2-포트 라인 메모리부와; 상기 2-포트 라인 메모리부에서 출력한 두개의 라인 데이터를 받아 수직 보간하여 수직 보간된 라인 데이터를 출력하는 수직 보간부와; 상기 멀티플렉서로 입력되는 두개의 라인 데이터를 선택하는 제어신호를 출력하는 제어부로 구성한 것을 특징으로 한다.

상기와 같은 특징을 갖는 본 발명의 디스플레이 장치의 수직 스케일링 장치에 대한 바람직한 실시예를 도면을 참고하여 설명한다.

도 1은 본 발명에 대한 디스플레이 장치의 수직 스케일링 장치의 구성을 보인 블록도로서, 수평 보간(Interpolation)된 입력 영상신호(IN)의 다수 라인데이터를 저장하고 출력하는 1-포트 라인 메모리부(10)와, 상기 1-포트 라인 메모리부(10)에 저장된 다수 라인데이터 중에서 두개의 라인 데이터를 출력하는 멀티플렉서(20)와, 상기 멀티플렉서(20)에서 출력한 소정의 라인 데이터를 받아 저장하고 출력하는 2-포트 라인 메모리부(30)와, 상기 2-포트 라인 메모리부(30)에서 출력한 소정의 라인 데이터를 받아 보간하여 소정의 데이터를 출력하는 수직 보간부(40)와, 상기 2-포트 라인 메모리부(30)에 저장된 소정의 라인 데이터가 기 설정된 만큼 출력됐을 때 상기 멀티플렉서(20)로 제어신호를 출력하는 제어부(50)로 구성한다.

또한, 상기 1-포트 라인 메모리부(10)와 2-포트 라인 메모리부(30)는 각각 다수의 1-포트 램과 2-포트 램을 구비하여 구성한다. 여기서는 1-포트 라인 메모리부(10)는 4개의 1-포트 램으로 그리고 2-포트 라인 메모리부(30)는 2개의 2-포트 램으로 이루어져 있다.

그리고, 상기 1-포트 램은 입력 클럭(Input Clock)에 동기되어 입력되는 픽셀(Pixel)을 순차적으로 저장하고, 상기 2-포트 램은 수직 스케일링을 위해 출력 클럭(Output Clock)에 맞춘 픽셀 데이터를 공급한다. 또한, 상기 2-포트 램의 쓰기(Write) 클럭은 입력 클럭을 사용하고 읽기(Read) 클럭은 출력 클럭을 사용한다.

또한, 수직 보간부(40)에서는 바이리니어(bilinear) 보간 방법을 사용하여 다수의 입력된 라인데이터를 수직 보간한다. 상기 바이리니어 보간 방법은 동업계에 종사하는 사람이면 누구나 알 수 있는 공지된 기술사항이므로 설명하지 않겠다.

그리고, 도 1에 도시된 바와 같이 120 비트(bit)의 데이터를 도시하였는데, 이것은 640X480의 VGA(Video Graphics Adapter)급의 해상도를 갖는 영상신호가 수평 보간된 1280X480에 해당하는 영상신호를 입력으로 받아 1280X1024의 SXGA(Super Extended Graphics Adapter)급의 해상도를 갖는 영상신호를 출력할 수 있는 장치로서, 입력이 VGA 60헤르츠(Hz)일 때 입력 클럭이 25.175MHz이고 출력이 SXGA 60Hz일 때 출력 클럭이 108MHz가 된다. 따라서, 입력클럭 대 출력클럭 비가 108/25.175 = 4.29 가 되기 때문에 VGA급 영상신호의 R, G, B(각 8비트씩)의 24비트 데이터를 갖는 픽셀(Pixel)이 5개가 입력되어야만 SXGA급 영상신호를 출력할 수 있다. 즉, 24비트X5 = 120비트가 된다.

또한, SXGA급 화면의 하나의 라인 데이터가 1280X24비트가 되기 때문에, 상기 1-포트 램 용량은 SXGA급 라인 데이터를 저장할 수 있는 256X120이 된다. 즉, 1-포트 램에 저장되는 용량은 출력되는 SXGA급 영상신호의 하나의 라인 데이터가 저장된다.

이와 같이 구성된 장치를 이용하여 수평 보간된 VGA 영상신호를 SXGA급 영상신호로 수직 보간하는 과정을 설명하면 다음과 같다.

먼저, 수평 보간된 라인 데이터를 1-포트 라인 메모리부(10)의 4개의 1-포트 램에 저장한다. 즉, 첫번째 1-포트 램에는 첫번째 라인데이터가 네번째 1-포트 램에는 네번째 라인데이터가 저장되어, 상기 1-포트 라인 메모리부(10)에는 4개의 라인 데이터가 저장된다.

상기 1-포트 라인 메모리부(10)에 라인 데이터가 모두 저장되면, 제어부(50)에서 출력한 제어신호에 의해 멀티플레서(20)는 상기 4개의 1-포트 램에 저장된 라인 데이터 중 2개의 1-포트 램에 저장된 소정의 라인 데이터(16X120비트)를 출력하고, 그 출력된 소정의 라인 데이터는 2-포트 라인 메모리부(30)의 2-포트 램에 각각 저장된다. 즉, 멀티플렉서(20)에서 첫번째와 두번째 라인 데이터 중 일부 데이터를 상기 2-포트 라인 메모리부(30)로 출력한다.

상기 2-포트 램에 저장된 소정의 라인 데이터(16X120비트) 중 절반에 해당하는 데이터(8X120비트)가 출력되면 제어부(50)로 소정의 감지신호를 출력하고, 제어부(50)에서 그 감지신호를 받아 멀티플렉서(20)로 제어신호를 출력한다.

또한, 멀티플렉서(20)에서 상기 제어부(50)에서 출력한 제어신호를 받아 1-포트 램에 저장된 소정의 데이터(8X120)를 상기 2-포트 램으로 출력하고, 수직 보간부(40)에서 상기 2-포트 라인 메모리부(30)에서 출력한 소정의 데이터를 받아 수직 보간하여 출력한다.

한편, 수직 보간하는데 1-포트 램에 저장된 라인데이터가 모두 사용되면, 즉, 첫번째와 두번째 입력 라인 데이터를 이용한 수직 보간이 끝나면 그 1-포트 램에 새로운 입력 라인 데이터가 저장된다. 예컨대, 도 1에서 첫번째 1-포트 램에 저장된 첫번째 라인데이터가 모두 사용되면, 그 1-포트 램에 다섯번째 라인 데이터가 저장된다.

또한, 두번째와 세번째 입력 라인 데이터를 이용하여 수직 보간하기 위해서 멀티플렉서(20)에서 두번째와 세번째 1-포트 램에 저장된 라인데이터를 출력한다. 이와 같이 1-포트 램에 저장된 라인데이터를 순차적으로 출력하고, 각 1-포트 램에 저장된 라인 데이터가 수직 보간하는데 모두 사용되면 그 1-포트 램에 새로운 라인 데이터를 저장한다. 예컨대, 세번째와 네번째 입력 라인 데이터를 이용한 수직 보간하는데 세번째 입력 라인 데이터의 모든 사용이 끝나면, 네번째와 다섯번째 입력 라인 데이터를 이용한 수직 보간을 위해서 첫번째 1-포트 램에 저장된 다섯번째 입력 라인 데이터와 네번째 1-포트 램에 저장된 네번째 입력 라인 데이터의 소정 데이터를 멀티플렉서(20)를 통해서 출력하게 된다.

물론, 영상신호의 출력 해상도에 따라 1-포트 램과 2-포트 램의 용량이 결정될 수 있고, 또한 상기 도 1에 도시한 입출력되는 데이터 비트(120비트) 값도 결정될 수 있다. 예를 들어, 입력과 출력 클럭 주파수 비가 2배라고 한다면, 입출력되는 데이터 비트 값은 48비트(R, G, B 24비트X2)가 되고, 2.5배라고 한다면 입출력되는 데이터 비트 값은 72비트(R, G, B 24비트X3)가 된다.

다시 말해, 도 1에 도시한 라인 메모리부(10, 30)의 1-포트와 2-포트 램 용량과 입출력되는 데이터 비트 값은 상황에 따라 달라질 수 있다는 것에 주목하기 바란다.

그리고, 1-포트 램의 개수 또한 상황에 따라서 달라질 수 있다는 것에 주목하기 바란다.

그럼, 도 1에서처럼 VGA급 해상도의 영상신호를 SXGA급 해상도의 영상신호로 수직 보간하는데 국한하지 않고, 저해상도의 영상신호를 고해상도의 영상신호로 그리고 고해상도의 영상신호를 저해상도의 영상신호로 수직 보간하는 과정을 도 2a와 도 2b를 참고하여 설명하면 다음과 같다.

그리고, 도 2에 대한 상세한 설명에서는 도 1의 장치에서 입력 라인 데이터를 저장하는 1-포트 라인 메모리부(10)를 중점으로 설명한다.

도 2a는 입력된 저해상도의 영상신호(예를 들어, 640X480)를 두배에 해당하는 고해상도의 영상신호(예를 들어, 1280X960)로 수직 보간하는 과정을 도시한 것으로, 이에 도시된 바와 같이 시간에 따른 입력 라인 데이터와 출력 라인 데이터의 관계를 보여주고 있다.

조금 더 상세히 설명하면, 4개의 수평 보간된 입력 라인 데이터를 7개의 출력 라인데이터로 수직 보간하는 과정을 시간축으로 도시해 놓은 것으로, 먼저, 두개의 입력 라인 데이터(i1, i2)를 받고, 수직 보간할 때 세번째의 입력 라인 데이터(i3)가 저장된다. 즉, 도 1에서 소정의 메모리 용량을 갖는 첫번째와 두번째 1-포트 램에 첫번째와 두번째의 입력 라인 데이터(i1, i2)가 저장되고, 수직 보간이 시작되는 시점에서 세번째 1-포트 램에 세번째 입력 라인 데이터(i3)를 저장한다.

그리고, 첫번째 입력 라인 데이터(i1)는 두번째 출력 라인 데이터(o2)까지 수직 보간하는데 사용되고, 그 두번째 출력 라인 데이터(o2)가 모두 출력될 때(A), 즉, 첫번째 입력 라인 데이터(i1)를 이용한 수직 보간이 모두 끝났을 때 네번째 입력 라인 데이터(i4)가 네번째 1-포트 램에 저장된다.

또한, 두번째 입력 라인 데이터(i2)와 세번째 입력 라인 데이터(i3)를 이용하여 세번째와 네번째 출력 라인 데이터(o3, o4)를 수직 보간하여 출력하면(B), 즉, 두번째 입력 라인 데이터(i2)에 의해 수직 보간이 모두 끝나면, 다섯번째 입력 라인 데이터(i5)를 첫번째 1-포트 램에 저장한다.

이와 같은 반복 과정을 통해서 저해상도의 영상신호를 2배에 해당하는 고해상도의 영상신호로 수직 보간하여 출력할 수 있다.

도 2b는 입력된 고해상도의 영상신호를 3/4에 해당하는 저해상도의 영상신호로 수직 보간하는 과정을 도시한 것으로, 이에 도시된 바와 같이 시간에 따른 입력 라인 데이터와 출력 라인 데이터의 관계를 보여주고 있다.

조금 더 상세히 설명하면, 6개의 입력 라인 데이터를 4개의 출력 라인데이터로 수직 보간하는 과정을 시간축으로 도시해 놓은 것으로, 먼저, 두개의 입력 라인 데이터(I1, I2)를 받아 저장하고, 수직 보간할 때 세번째의 입력 라인 데이터(I3)가 저장된다. 즉, 도 1에서 소정의 메모리 용량을 갖는 첫번째와 두번째 1-포트 램에 첫번째와 두번째의 입력 라인 데이터(I1, I2)가 저장되고, 수직 보간이 시작되는 시점에서 세번째 1-포트 램에 세번째 입력 라인 데이터(I3)를 저장한다.

그리고, 첫번째 입력 라인 데이터(I1)와 두번째 입력 라인 데이터(I2)를 이용한 수직 보간으로 첫번째 출력 라인 데이터(O1)를 출력하고, 물론, 도시된 바와 같이 첫번째 출력 라인 데이터(O1)를 수직 보간하여 출력하는 시간 동안 세번째와 네번째 입력 라인 데이터(I3, I4)가 세번째와 네번째 1-포트 램에 저장된다.

첫번째 출력 라인 데이터(O1)가 모두 출력되면(C) 첫번째 입력 라인 데이터(I1)의 사용이 모두 끝나게 되고, 두번째 출력 라인 데이터(O2)를 수직 보간 출력하기 위해서 두번째와 세번째 1-포트 램에 저장된 라인 데이터를 이용한다.

그리고, 두번째 출력 라인 데이터(O2)가 출력되는 시간에 다섯번째 입력 라인 데이터(I5)가 첫번째 1-포트 램에 저장되고, 그 두번째 출력 라인 데이터(O2)가 모두 출력되면(D) 두번째 1-포트 램에 저장된 입력 라인 데이터의 사용이 끝나게 된다.

또한, 세번째 출력 라인 데이터(O3)를 출력하기 위해서 세번째와 네번째 입력 라인 데이터(I3, I4)를 이용하고, 그 세번째 출력 라인 데이터(O3)가 출력되는 시간동안 다섯번째와 여섯번째 입력 라인 데이터(I5, I6)가 첫번째와 두번째 1-포트 램에 모두 저장된다. 그리고, 그 세번째 출력 라인 데이터(O3)가 끝나는 시점(E)에서 세번째와 네번째 입력 라인 데이터(I3, I4)의 사용이 모두 끝나게 된다.

이와 같은 반복 과정을 통해서 고해상도의 영상신호를 3/4에 해당하는 저해상도의 영상신호로 수직 보간하여 출력할 수 있다.그리고, 상기 도2에 대한 상세 설명에서 알 수 있듯이, 본 발명은 입력 영상 데이터의 수평 보간 비율과 상관없이 수직 보간 비율을 제어할 수 있는 장점이 있다.

이상에서 상세히 설명한 바와 같이 본 발명은 수평 보간된 입력 라인 데이터를 저장하는 다수의 1-포트 램과 1-포트 램에 비하여 상대적으로 용량이 작은 두개의 2-포트 램을 사용하여 수직 스케일링을 수행함으로써, 라인 메모리에 의해 차지하는 면적을 줄일 수 있는 효과가 있다.

도 1은 본 발명에 대한 디스플레이 장치의 수직 스케일링 장치의 구성을 보인 블록도.

도 2a는 본 발명에 따른 저해상도의 영상신호를 고해상도의 영상신호로 수직 스케일링하는 과정을 일실시예를 시간축으로 도시한 도.

도 2b는 본 발명에 따른 고해상도의 영상신호를 저해상도의 영상신호로 수직 스케일링하는 과정을 일실시예를 시간축으로 도시한 도.

**도면의 주요부분에 대한 부호의 설명**

10 : 1-포트 라인 메모리부 20 : 멀티플렉서

30 : 2-포트 라인 메모리부 40 : 수직 보간부

50 : 제어부

Claims (4)

1. 수평 보간된 입력 영상신호의 다수 라인데이터를 저장하고 출력하는 1-포트 라인 메모리부와;

   상기 1-포트 라인 메모리부에 저장된 다수 라인데이터 중 외부에서 입력된 제어신호에 의해 선택된 두개의 라인 데이터를 출력하는 멀티플렉서와;

   상기 멀티플렉서에서 출력한 두개의 라인 데이터를 받아 저장하고 출력하는 2-포트 라인 메모리부와;

   상기 2-포트 라인 메모리부에서 출력한 두개의 라인 데이터를 받아 수직 보간하여 수직 보간된 라인 데이터를 출력하는 수직 보간부와;

   상기 멀티플렉서로 입력되는 두개의 라인 데이터를 선택하는 제어신호를 출력하는 제어부로 구성한 것을 특징으로 하는 디스플레이 장치의 수직 스케일링 장치.
2. 제1항에 있어서, 상기 1-포트 라인 메모리부는 네 개의 1-포트 램으로 구성된 것을 특징으로 하는 디스플레이 장치의 수직 스케일링 장치.
3. 제2항에 있어서, 상기 1-포트 램의 용량은 출력 해상도의 한 라인에 해당하는 크기인 것을 특징으로 하는 디스플레이 장치의 수직 스케일링 장치.
4. 제1항 또는 제2항에 있어서, 상기 2-포트 라인 메모리부는 2개의 2-포트 램으로 구성되고, 그 2-포트 램의 용량은 상기 1-포트 램의 용량보다 작은 것을 특징으로 하는 디스플레이 장치의 수직 스케일링 장치.