TW315570B - - Google Patents

Download PDF

Info

Publication number
TW315570B
TW315570B TW083112205A TW83112205A TW315570B TW 315570 B TW315570 B TW 315570B TW 083112205 A TW083112205 A TW 083112205A TW 83112205 A TW83112205 A TW 83112205A TW 315570 B TW315570 B TW 315570B
Authority
TW
Taiwan
Prior art keywords
pixel
sub
interpolated
frame
pixels
Prior art date
Application number
TW083112205A
Other languages
English (en)
Original Assignee
Gen Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Instrument Corp filed Critical Gen Instrument Corp
Application granted granted Critical
Publication of TW315570B publication Critical patent/TW315570B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/577Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/523Motion estimation or motion compensation with sub-pixel accuracy
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/144Movement detection
    • H04N5/145Movement estimation

Description

315570 A7 B7 五、發明説明(1 ) 發职背暑 本發明係關於一種視頻解壓縮處理器,且更明確的說係 關於一種用Μ提供重建目前視頻圖框所需之先前圖框像元 資料之水平,垂直及/或雙向內插的有效方法。 電視信號之數位傳输可傳送品質遠高於類比技術之視頻 與音頻服務。數位傳输方法特別適用於經由有線電視網路 或經由衛星廣播至有線電視關係企業及/或直接至家庭衛 星電視接收器之信號。數位電視發射器與接收器系統預期 將會取代現有之類比系統,正如在音頻業界數位雷射唱片 已取代類比留聲唱片一樣。 任何數位電視糸統皆必須傳送極多數量之數位資料。在 數位電視糸統中,用戶藉由接收器/去援頻器來接收數位 資料流而該接收器/去擾頻器提供視頻,音頻與資料給該 用戶。為要最有效地使用可用之射頻頻譜,最好壓縮數位 電視信號Μ使必須傳送之信號數量最小化。 電視信號之視頻部份包含一序列之視頻”圖框"(frame) 經濟部中央標準局員工消費合作社印取 而該等圖框共同提供移動盡面。在數位電視糸统中,一視 頻圖框之每一線是由稱為”像元"(Pixel)之一序列數位資 料位元來加Μ定義。定義一電視信號之每一視頻圖框裔要 極大數量之資料。例如,在NTSC (National Television System Committee)解析度之下提供一視頻圖框需要7.4百 萬位元之資料。此假設使用6 40像元乘48 0線之顯示且每 —原色紅,綠與藍之強度值是Μ 8位元來表示。在P A L (phase alternating line)解析度之下提供一視頻圖框滞 -4 ~ 本紙伕尺度適州f闽囤家樣準(CNS ) Λ4规格(210X 297公釐) 5570 Α7 Β7 五、發明説明(2 ) 經濟部中夬橾準局負工消t合作杜印製 要9.7百萬位元之資料。在此情形之下,則使用70 4像元 乘576線之顯示且每一原色紅,綠與藍之強度值是M8位 元來表示。若要處理此等數量之資料,資料必須加Μ壓縮 〇 視頻壓縮技術使數位視頻信號得Μ有效地傳輸通過傳统 通訊頻道。此種技術使用一些壓縮演算法且該等壓縮演算 法利用相鄰像元之相關性Κ推導視頻信號之重要資訊的更 有效表示法。最有效之壓縮系統不僅利用空間相關性,而 且也利用相鄰圖框之相似性來進一步使資料簡潔化。在此 種系统中,經常使用差動編碼法來只傳送實際圖框與該實 際圖框之預測的差異。該預测是基於自相同視頻序列之前 一圖框推導而得之資訊。 在Krause等人之美國專利第5,057, 916號;第 · 5,068,724 號;第 5,091,782 號;第 5,093,720 號;與第 5,235,419號中可發現使用動態補償之視頻壓縮系統的範 例。概言之,此種動態補償糸统利用一種塊區匹配動態估 測演算法。在此種倩形之下,為影像之目前圖框的每一瑰 區藉由辨認前一圖框中最相似該特定目前圖框之一塊區來 決定一動態向量。然後整個目前圔框可藉由傳送對應之瑰 區對,連同辨認該等對應對所需之動態向量,來在解碼器 加Μ重建。通常,傳输之資料數量是藉由懕縮位移之塊區 差異與動態向最信號來進一步加以降低。塊區匹配動態估 測演算法當與基於塊區之空間壓縮技術,例如離散餘弦轉 換(DCT),结合時特別有效。 -5- 請先聞讀背面之注意事h 填寫本1) ,-'° 線 本紙張尺度通用中SD家樣华(CNS ) Λ4规格(210Χ 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 姐成一視頻節目之一糸列數位視頻圖框的每一圖框可分 類為內圖框(I圖框),預測圖框(P圖框)’或雙向圖框( B圖框)。預測是基於連續圖框間之時間相關性。圖框之 一些部份在短時間間隔之内彼此並無差異。每一種型式之 畫面的編碼與解碼方法有所不同。用於I圖框之方法最簡 單,再來是用於P圖框之方法而然後是用於B圖框之方法 〇 I圖框完全說明單一圖框而無需參考任何其他圖框。若 要改善錯誤隱蔽性,I圖框可包含動態向量。I圖框之錯 誤可能對顯示之視頻產生較大之衝擊,因為P圖框與B圖 框皆是自一I圖框預測而得。 P圖框是基於先前之I或P圖框來預測。此參考是自一 稍早I或P圖框至一未來P圖框而因此稱為”前向預测”。 B圖框是K最近之較早I或P圖框與最近之較晚I或P圖 框來預測。此對一未來畫面之參考稱為”後向預測”。在某 些情形之下後向預測非常適用於提高壓縮率。例如,在門 開啟之一蒂中,目前之畫面可基於該門已開啟之一未來畫 面來預测門後面是什麽。 B圖框產生最大之壓縮但也包含最多之錯誤。為消除錯 誤擴散,B圖框絕不可自其他B圖框來預測。P圖框產生 較少之錯誤及較少之壓縮。I圖框產生最少之壓縮,但能 夠提供視頻序列之隨機存取進入點。 -棰已受到採用K編碼数位視頻信號之標準是Mot ion Picture Experts Group (MPEG)標準,且更明確的說是 -6 - 本紙張尺度適用中闽围家標羋(CNS ) Λ4汉格(210X297公釐) ----------—裝------訂-----)|線 (請先閲讀背面之注意事填寫本頁) 經濟部中央標準局貝工消費合作社印褽 A7 B7 五、發明説明(4 ) MPEG-2標準。此標準未指定I圖框,P圖框與B圖框在序 列之内必須形成任何特定分佈。相對地,此標準允許不同 之分佈來提供不同程度之壓縮與陲機存取性。一常見之分 佈是使得大約每半秒即有I圖框而在連續之I或P圖框之 間有二B圖框。若要解碼p圖框,則必須可獲得前一 I圖 框。同樣地,若要解碼B圖框,則必須可獲得前一與未來 P或I圖框。因此,視頻圖框是用相依順序來加K编碼, Μ致所有用做預测之畫面皆在Μ他們來預測之畫面之前受 到編碼。在文件MC68VDP/D中可發現MPEG-2標準(與另一 DigiCipher®» II標準)之進一步细節與其在視頻解壓縮處 理器之建構,而文件MC68VDP/D是名稱為” MPEG-2/DCII Video Decompression Processor” 之初步資料單,◎ Motorola Microprocessor and Memory Technologies Group,1994,而在此提及做為參考。 為要在實際系統中建構視頻壓縮,每一數位電視接收器 需要一視頻解壓縮處理器。目前用Μ建構此類視頻解壓縮 處理器之超大型積體電路(VLSI)晶片的開發正在進行。在 消費產品中,例如電視槠,糸統元件之成本必須儘可能地 降低。相關於視頻解颳縮處理器之一重要成本是(i)在解 壓縮之前緩衝壓縮之資料,(ii )儲存利用動態估測技術來 預測目前圖框所必需之前一圖框資料,與(iii )在解壓縮之 資料輸出至視頻裝置,例如電視機,錄放影機,等等,之 前嫒衝該解壓縮之資枓,所爾之隨機存取記憶體(R AM )。 解鹰縮處理器之另一重要成本是用前一圖框資料來計算目 本紙垠尺度通用中国围家標準(CNS ) 规格(210X297公釐) 裝-- (請先閱讀背面之注意事項一一:填寫本頁) 訂 "線 315570 Α7 Β7 __ 五、發明説明(5 ) 前圖框資料之預測,尤其當必須在相鄰像元之間執行內插 以提供預測所需之副像元(sub pel)資料時,所必需之硬體 Ο 視頻解壓縮處理器對上述一般建構於外部DRAM之隨機存 取記憶體的有效運用需要一種能夠利用最少量之記憶體而 仍維持所需之資料存取率(亦即記憶體頻寬)的方法。 DRAM—般是組織成列(也稱為”頁··)與行之陣列。DRAM運作 之一規則是列位址之變動導致對新列之第一資料的存取很 慢。因此,為使DRAM I/O之頻寬最大化,最好是Μ導致最 少次數之列位址變動的方式來讀取資料。因此,修改記億 體對映Κ使列變動最小化是有利的。順序性存取儲存於記 憶體之資料更是有利。此種順序性存取快速且因此令人滿 意。另一方面,隨機存取可能需要經常更動列位址因此媛 慢而不能令人滿意。 在一視頻解壓縮處理器中,例如符合MPEG (Motion P i c t u r e E x p e r t s G r o u p)或 D i g i C i p h e r ® 11 (D C 11)標準 之視頻解壓縮處理器,包含預測計算之多種過程需要 DRAM存取。當來自前一圖框之目前圖框塊區的預測良好時 ,亦即預測圖框極為類似要傅送之圖框,則只剌下少量之 刺餘錯誤需要傳输。此導致很高之壓縮效率。如果預測不 良,則刺餘錯誤可能很大以致對壓縮效率產生不良影響。 因此,視頻序列之圖框至圖框移動的準確預測對達成高壓 縮非常重要。 對於一般視頻序列,景像可能包含以各種速度與方向獨 -8 - ^紙張尺;ϊϋ用中围囤家標本(CNS ) Λ4坭格(2丨ΟΧ297公釐) (請先閱讀背面之注意事項r^寫本頁) .裝· 經濟部中央標準局員工消費合作社印51 五、發明説明(6 ) A7 B7 移塊 1 形 每矩 表多 代許 制成 限割 並分 構常 建通 體框 f m PL 硬圖 輕頻 減視 要一 為, 。 量 轉敢 物的 多訊 許資 之之 動需 移所 立動 。與域 動區區 移塊之 在框圍 向圖周 方前區 與目塊 率找標 速尋目 之 Μ為 立用制 獨,限 Κ度可 區速域 塊加區 等增之 該並配 有度匹 只雜佳 設複最 假統間 後糸框 然低圖 。降1 區為前 之一 份下 部與 大框 在圖 為一 因在 , 3$ 的足 受至 接快 可少 是很 常動 通移 制之 限體 之物 域中 區列 找序 尋頻 種視 此般 效配 有匹 可佳 ,最 下現 之發 域旦 區一 找。 尋配 之匹 限之 有佳 在最 。找匹 移尋佳 位來最 的法有 大找所 生尋合 產舉姐 間窮由 之行藉 框執則 圖地, 框 圖 測 預 立 賢一 0 來 起 1 在 區 塊 配 記元 取像 存一 機取 隨讀 於次 存一 儲來 框量 圖向 1 移 前位 , 當 作適 工之 項區 此塊 構該 建用 來利 體由 硬藉 Μ且 要體 為憶 整1 移 位 皆 向 。方 框平 圖水 測及 預Μ 生向 產方 來直 位垂 單在 為體 區物 塊之 用列 體序 憶頻 記視 自當 Μ 於像 對之 , 目 是數 但數 。 整 框是 圖不 测常 預通 的離 好距 生動 產移 法之 方體 此物 時列 元序 像頻 之視 目之 數般 數一 元間 像元 鄰像 相慮 自考 用只 利果 由如 藉。 ,框 形圖 情測 之預 間之 元佳 像較 二生 於產 落可 移值 位之 於得 對而 。插 元内 (請先閲讀背面之注意事填寫本頁) -裝- 訂 經濟部中央梯準局員工消費合作社印製 直。對 垂元 。 , 像生 式之產 模郯來 平相值 水平均 即水平 亦二之 ,均元 式平像 棋含鄰 插包相 内插直 之内垂 能平二 可水算 種。計 三式由 有模藉 , 角是 點對插 間與内 中式直 之模垂 決糸 未頻 且視 » 位 配數 指僙 同補 共態 在動 。現 元發 像可 鄰中 相31 四8’ 均09 平/0 要08 需請 插申 ϋ 茅 線專 角國 於 請 申 利 專 述 上 而 例 範 的 器 理 處 插 内 元 像 半 年 美之月 之统1
Ns 0 家 a 一S I中 ;π ii; 尺 ¾ -紙 本 格 規 經濟部中央標準局貝工消費合作杜印製 Α7 Β7 五、發明説明(7 ) 27曰提出且在此提及做為參考。 利用動態補償之視頻解壓縮處理器所需之預測計算是最 困難之解碼工作之一,尤其是在需要內插之處。理想上, 此種解壓縮處理器之VLSI設計將快速’小’簡單且有效運 用記憶體頻寬。概念上,建構預測計箅功能之最容易方法 是Μ—簡單順序讀取計算預測所需之所有資料’且然後執 行所需之任何內插滹波。但是,此種簡單方法因為許多原 因而並不理想。如果硬體等到謓入所有資料之後才開始濾 波功能,則將需要大量之儲存空間。另外,只有一固定時 間可用來計算預測。如果必須在執行滹波之前讀入所有資 料,則其本身只留下一小段時間來執行滹波。通常,當愈 少時間可用來執行計算時則需要愈多硬體。另外,如果依 —順序謅取資料|將導致許多列變動與不良之DRAM I/O頻 寬。 最好能提供一種視頻解壓縮處理器,其中DRAM I/O頻寬 獲得改菩且該視頻解壓縮處理器無需大量之複雜硬體K計 算動態補償所必需之預測資料。最好能提供有效且簡潔之 滹波器以提供水平,垂直與雙向副像元内插,且該等滅波 器可用實際之VLSI設計來輕易加以建構。本發明提供具有 上述傻點之副像元滹波器來供視頻解壓縮處理器使用。 發明摘蓉 根據本發明,本荼提供一種用Μ内插像元資料之方法, 而該等像元資料是由安置成視頻圖框之諸列的多像元字來 提供。自視頻圖框之一列選擇要内插之第一姐之至少一字 本紙张尺度適用中闽囤家標準CCNS ) Λ4汉格(210Χ 297公釐) I :—抑衣-- {請先閲讀背面之注意事項Ρ.#寫本頁) 訂 五、發明説明(8 ) A7 B7 '暫 向料 方資 插元 内像 之插 義内 定之 所字 列姐 該一 由第 是。 料插 資内 元Μ 像加 的來 宇} 一 向 每方 之平 姐水 該如 〇 例 内姐 要一 擇第 選接 My Bi 歹 粦 續於 連位 1 是 下字 之姐 框後 圖隨 頻該 視。 自字 後一 然少 。 至 體之 億組 記後 於随 存 1 儲之 時插 姐内 後之 陵用 。 使 字所 等料 對資 I 元 有像 具姐 姐一 1 第 第於 在同 字相 1 Μ 每是 之料 姐資 後元 隨像 該的 致字 Ml 字之 後ί 隨均 取平 讀且 體並 憶料 記資 自元 〇 像 nm iim 插插 內內 Μ的 加字 來.組 } 一 向第 方之 平物 水等 如對 例之 丨字 向插 方内 插姐 插元Μ 內像。 等插料 對内資 之等元 姐對像 後之插 隨姐内 與後等 料隨.對 資,之 元時組 像同 插之 内物 之等 姐對 1 均 第平 }在記 地。於 直料存 垂資儲 如元料 例像資 1 第 代 取Μ 體 憶 ^的等 體列對 億 一 之 記第列 小之一 1 域下 用區插 使測内 可預平 , 存水 式儲時 方來同 此}而 案,次 擋料一 器資每 存元可 暫像 埠插 雙内 之平 單水 簡份 如部 例一 後 然 且 料 資 元 像 Ε9 插 内 平 水 近 最 時 同 。 而料 ’資 份插 部內 插平 内水 平前 水先 二之 此用 插使 内剛 直寫 垂覆 地料 字資 1 之 插到 内受 的已 料皆 資料 元資 像元 之像 列的 績列 連有 一 所 每之 之份 域部 區要 測所 預一 縝之 繼域 式區 方測 此預 Μ到 直 (請先閱讀背面之注意事項c^-寫本頁) .裝· 、τ ;!線 經濟部中央標準局負工消費合作社印$» 元 像 該 取 擷 存 儲 框 圖 之 料 資 元 像 存 儲 自 當 低 降 〇 會 止用 為使 插可 内 法決 方。 之域 明區 發測 本預 行的 執框 來圖 式頻 方視 的之 数插 次内 之要 動料 费資 須元 必像 址義 位定 列, 時其 料尤 資。 枓來 0 0 元涵 像域 的區 頁测 1 預 於果 多如 之。 存存 儲儲 框框 圖圖 自該 來於_ 蓋存 涵儲 域框 區圖 測頻 預視 否該 是而 定, 一準 |家 國 4- 用 d 一度 尺一浪 纸一本 一麟 一釐 公 315570 Α7 Β7 經濟部中央橾準局貝工消费合作社印装 五、發明説明(9 ) 自圖框儲存之多於—頁的像元資料,則選擇要内插之連缜 姐字Μ使來自圖框儲存之第一頁之預測區域的所有像元資 料在來自該圖框儲存之一陲後頁的像元資料受到内插之前 受到内插。 為要提供來自第一頁之像元資料,當内插鄰接第二頁之 像元資料且無需回到圖框儲存之第一頁時必需該第一頁之 像元資料,鄰接第一頁之一頁遲界的像元資料暫時儲存於 分別之記憶體。此致能位於鄰接圖框儲存之一頁之頁邊界 之像元資料的內插*且該圖框儲存目前正受到內插,而無 需重新定址圖框儲存Μ回到第一頁。 本發明之方法也適用於提供用以重建雙向(Β)圖框之水 平與垂直內插像元資料。雙向内插内插一内圖框(I)或預 測圖框(Ρ)畫面(亦即主要圖框)之預測區域與或許第二 I或Ρ畫面之預測區域的像元資料。I或Ρ畫面之一畫面 之內插像元資料暫時儲存於雙向資料儲存而同時内插I與 Ρ晝面之另一晝面的像元資料。當内插I與Ρ畫面之另— 畫面的像元資料時•平均來自雙向資料儲存之暫時儲存内 插像元資料與I與ρ晝面之另一晝面的內插像元信號。然 後平均之I與Ρ内插像元資料寫入雙向食料儲存Κ陲後用 於解碼雙向畫面。平均之I與Ρ內插像元資料可寫入雙向 資料儲存來取代自該雙向資料儲存謓取之I或Ρ内插資料 〇 紹由本發明之方法所獲得之水平與垂直内插像元資料可 受到截位。此棰截位尤其適用於捨入副像元結果為非零。 本紙张尺度適州中闺囡家標隼(CNS ) Λ4说格(2丨0X297公釐) I--------——疼-- (请先閱讀.背面之注意事^寫本貫〕 tr 線--- Α7 Β7 經濟部中央標準局員工消费合作社印裝 五、發明説明(10 ) 本案也提出一種供視頻動態估測處理器使用之副像元內 插©波器。本案提供裝置Μ藉由平均包含於預測區域之一 列之(Ν + 1)像元之第一向量的相鄰像元來產生第一姐之Ν 副像元。暫時儲存第一姐之副像元。本案提供裝置Κ藉由 平均包含於預測區域之一隨後列之(Ν + 1)像元之第二向量 的相鄰像元來產生第二姐之Ν副像元。該隨後列之第二向 量是第一列之第一向量的對等物。當產生第二姐的對等副 像元時,平均來自儲存之第一組副像元之每一副像元與來 自第二组之對等副像元。此平均提供代表内插於二維度, 例如水平與垂直,之像元資料的第三姐副像元。 副像元內插滹波器可進一步包含用Μ儲存來自儲存裝置 之第二姐之每一副像元的裝置來取代第一姐之其對等副像 元,而同時平均第二姐副像元與其之對等第一姐副像元。 以此方式,可使用少量之記憶體來做為儲存裝置,因為當 平均來自預測區域之第一列與下一列之對等副像元時,來 自預測區域之第一列的副像元立即為來自下一列之副像元 所覆寫。 本案可提供裝置用以決定何時預测區域涵蓋來自圖框儲 存之多於一頁的像元資料而要内插之像元儲存於該圖框儲 存。回應此決定裝置之裝置自預測區域之連績列連續選擇 要内插之像元向量Μ致來自圖框儲存之第一頁之預測區域 的所有像元資料在來自圃框儲存之隨後頁的像元資料受到 内插之前受到内插。Μ此方式,當內插來自預測區域之所 有像元時越過頁邊界之次數受到最小化。可暫時儲存鄰接 -13- (請先閱讀背面之注意事h4--寫本頁) -裝. 訂 '線 尺巾關(鮮 K’N’S ) Λ视格(21 ox 297公釐) 315570 經濟部中央梂準局貝工消费合作社印製 A7 B7____ 五、發明説明(11 ) 先前內插頁之一頁邊界之像元資料Μ使位於鄰接目前受到 内插之圖框儲存之一頁之頁邊界的像元資料可在不越過頁 邊界之下受到處理。 為重建雙向圖框可内插來自I盡面之預测區域與來自ρ 晝面之預測區域的像元資料。I或Ρ畫面之一畫面之內插 像元資料暫時儲存於雙向資料儲存而且當內插I及Ρ畫面 之另一畫面之像元資料時平均I及Ρ畫面之一畫面之内插 像元資料與I及ρ畫面之另一畫面之内插像元資料。平均 之I與Ρ內插像元資料寫入雙向資料儲存Κ供隨後用於預 測Β圖框。為保留記憶體,平均之I與Ρ内插像元資料可 寫入雙向資料儲存來取代剛自該雙向資料儲存謅取之I或 Ρ內插資科。 本察提供一種供視頻解壓縮處理器使用之水平像元滹波 器,其中一输入接收連續字,而每一字包含來自一視頻預 測圖框之一預測區域的Ν像元。在連續時鐘循環接收該等 連續字。本案提供用Μ使得像元資料之連绩字延遲一時鐘 循環的裝置。暫存器裝置保留來自输入所接收之第一每一 連續字的第一像元,連同來自延遲裝置之前一字。裝置耦 接成在每一時鐘循環接收並且平均保留在暫存器裝置之相 鄰像元Μ提供連縝姐之水平内插副像元來供視頻解壓縮處 理器使用。 本第可提供垂直内插逋波器來垂直内插水平像元内插濾 波器所提供之水平内插副像元。垂直内插濾波器包含用以 在連續時鐘循瑁接收連鑛之水平内插副像元姐的榆入。本 -14- (請先閱讀背面之注意事$4球寫本頁) -裝. 、1Τ Ί線 本紙张尺度適州中S國家標準(CNS ) Λ4現格(21〇Χ297公釐) 經濟部中央標準局負工消费合作社印製 A7 ___B7 五、發明説明(I2 ) 案提供裝置KM衝連續之水平內插副像元姐來與預測區域 之水平內插副像元之垂直相鄰對等姐平均。緩衝之水平内 插副像元姐與對等姐來平均以提供連續之水平與垂直內插 副像元姐來供視頻解壓縮處理器使用。 本案提供雙向內插滹波器來與水平與垂直内插濾波器— 起使用。水平與垂直内插滤波器是用Μ内插來自I畫面之 預測區域與來自Ρ耋面之預測區域的像元資料。本案提供 裝置Μ暫時儲存I或Ρ盡面之一之内插像元資料於雙向資 料儲存並且當水平與垂直内插逋波器内插I及Ρ畫面之另 一畫面的內插像元資料時平均I或Ρ畫面之一畫面的內插 像元資料與I及Ρ畫面之另一畫面的内插像元資料。平均 之I與Ρ内插像元資料寫入雙向資料儲存以供隨後用於解 碼Β圖框。 水平像元内插濾波器之平均裝置可包含耦接至暫存器裝 置之多個加法器。每一加法器相加來自暫存器裝置之二相 鄰像元來提供一總和。每一加法器包含調整為加二進位 ”1”至缌和之一進位输入。本荼提供裝置Μ截去總和之最 低有效位元來導致捨入為非零之副像元。 可一起使用水平内插濾波器與隨機存取記憶體(RAM), 而在該隨機存取記憶體中視頻預測圖框是以一姐瓦區 (ti丨e)來儲存。每一瓦區包含像元資料且佔用RAM之一頁 (亦即列)。内插濾波器進一步包含記憶體装置Μ儲存來自 郯接垂直斷頁第一側之預测區域之字的子集。本荼提供装 置以當内插郯接垂直斷頁之第二側的像元時自記憶髓裝置 -15- (請先閱讀背面之注意事項一 填寫本頁) -裝- 訂 線 本紙張尺度通州中S囡家標準(CNS ) Λ4現樁(210X297公釐) A7 315570 B7 五、發明説明() 输入一字至暫存器装置而非输入來自延遲裝置之前一宇。 Μ此方式,必須定址阐機存取記億體之不同頁的次數可最 小化。 本發明提供水平,垂直與雙向内插濾波器。視視頻解壓 縮處理器之需求而定可單獨使用或聯合使用該等滹波器。 雖然術語”水平”通常用Μ辨認矩陣之列而"垂直"通常用Μ 辨認矩陣之行,本發明與申請專利範圍並未試圖如此限制 該等術語,且應可瞭解該等術語在提供本文所提出之發明 的最廣義解釋所需之範圍內是可互換的。 _形簡簠說明 圖1是根據本發明之一視頻解壓縮處理器的方瑰圖; 圖2是展示如何根據本發明來分割一光度視頻圖框為許 多頁之單線表示法; 圖3是光度頁之單線表示法; 圖4是色度頁之單線表示法; 圖5是一最差情形之單線表示法,其中自預測區域讀取 資料需要存取四個不同之記憶體列; 圖6是根據本發明之一水平內插滹波器的方塊圖; 圖7是用以根據本發明來提供垂直與雙向内插之滹波器 的方堍圖; 圖8是在預測區域無垂直斷頁之情形下圖6之水平副像 元濾波器之運作的單線表示法; 圖9與10是在預测區域有一垂直斷頁之情形下圖6之水 平副像元濾波器之運作的單線表示法;及 -16- 本紙悵尺度適州中闽國家標準(CNS )八4規格(210><297公釐) (請先閱讀背面之注意事項^秦寫本頁) -裝- 訂 經濟部中央標準局員工消費合作社印装 經濟部中央標準局員工消费合作社印製 A7 _ B7五、發明説明(14 ) 圖11是圖7之垂直副像元滹波器之運作的單線表示法。 發明詳钿說明 圖1是融入一記憶體管理器30之視頻解壓縮處理器的方 塊圖,而記億體管理器30M使當自DRAM讀取預測資料時列 變動之次數最小化的方式來定址外部DRAM 22 。處理器, 通常Μ 20來標示,是設計成經由終端10來解碼傳輸層(亦 即控制與其他非視頻資訊)與壓縮位元流输入之視頻層的 管線式處理器,而終端10有時候稱為視頻處理器之”傳输 封包介面"(transport packet interface)。 在終端14提供一使用者控制介面以經由姐態處理器20之 各種暫存器的匯流排控制器50來控制視頻資料處理器。 M-匯流排是雙線,雙向串列式匯流排且提供一簡單與有效 之裝置間之資料交換裝置且完全相容於I2C匯流排標準。 經由位址線24與資料線26提供DRAM 22之介面。在示於 圖1之特定實例中,DRAM 22具有一 9位元位址埠與一 32位元資料埠。 本案為解壓縮,重建之視頻提供視頻输出介面38而該解 壓縮,重建之視頻,例如,可用標準之CCIR (International Radio Consultive Committee) 656. 8 位元,27百萬赫玆多工之光度(Y)與色度(Cr, Cb)信號’ 來榆出。 本案可經由终端62來提供測試介面至傅统之JTAG (Joint Test Action Group)控制器 60。JTAG 是一棰用於 板層次测試Μ偵測封裝與板連结Μ及内部雷路之故障的搮 -17- (請先閱讀背面之注意事f填寫本頁) -裝.
、1T 線 本紙張尺度適用中國围家標準(CNS ) Λ·!说格(210X 297公釐) 315570 A7 __B7 五、發明説明(I5 ) 準化邊界掃描方法。 視頻解壓縮處理器20經由终端12來接收時鐘信號。該時 鐘提供時序資訊用K,例如,致能傳输語法解析器32來回 復經由终端10输入之壓縮位元流之傳输封包的時序資訊與 視頻資訊。擷取及錯誤管理電路34利用視頻語法解析器 40所偵出之節目時鐘參考(PCR)與解碼時間戳記(DTS)來 同步畫面解碼之啟始。此電路設定垂直同步並為所有視頻 解碼與顯示功能提供總體同步。 視頻層是緩衝於記憶體管理器3 0在外部DRAM 22所姐態 之一輸入緩衝器(FIFO)。視頻語法解析器40接收經由記憶 體管理器30自DRAM FIFO输出之壓縮視頻資料,並且分開 動態向量資訊與說明該視頻資的係數。該等係數是由 Huffman解碼器52,逆量化器54,與逆離散餘弦轉換 (IDCT)處理器56來加Μ處理。 回復並使用動態向量來定址重建目前視頻圖框所需之先 前解碼之視頻圖框。尤其,動態向量解碼器4 2解碼自視頻 語法解析器40所接收之動態向量並傳送該等向量至預測位 址產生器44。預測位址產生器提供經由記憶體管理器30擷 取所需主要圖框(亦即I或Ρ圖框)資料所需之位址資訊Κ致 能預測計算器46來提供重建目前圖框塊區所需之預测信號 。差動解碼器48结合預測資枓與解碼之係數資料來提供解 壓縮之視頻資料。解壓縮之資枓經由記憶體管理器30儲存 於DRAM 22之適當娥衝器。 應可理解雖然由動態向虽解碼器4 2,預測位址產生器 -18- 本紙張尺度適州中阐國家標华(CNS ) /V)说格(210X297公釐) (請先閲讀背面之注意事項ijr 裝-- 填寫本頁)
-'1T k 經濟部中央標準局員工消费合作社印製 315570 經濟部中央標準局員工消費合作社印策 A7 B7 _五、發明説明(16 ) 44,預測計算器46,差動解碼器48,Huff man解碼器52, 逆量化器54與IDCT 56來執行之視頻解壓縮過程概言之皆 為傅统式且為热悉本技術領域者所热知,預測計算器46用 Μ内插像元資料之特定濾波裝置與方法是新的且構成本發 明之基礎。下文將更詳细說明預測計算器之惟一特性。 記憶體管理器30排程外部DRAM位址與資料匯流排24, 26之所有活動並有效地定址DRAM 22 。記億體管理器確保 DRAM 22之輸入FIFO部份,視頻語法解析器40與視頻重建 電路36 (K及預測計箕器46與差動解碼器48)之資料轉移需 求皆受到滿足。視頻重建電路36計算目前盪面並插入閉路 字幂,垂直間隔測試信號(VITS)與測試圖樣資料Μ输出於 視頻輸出線38。输出顯示是藉由比較PC R與顯示時間戳記 (PTS)來同步。藉由比較解碼時間戳記(DTS)與PTS來決 定何時視頻圖框之解碼與顯示必須開始。 記憶體管理器也視解碼模式而定提供可變大小之DRAM 22的FIFO部份,而該解碼模式可為,例如,具有或不具有 雙向預測圖框(B圖框)之NTSC或PAL 。視頻媛衝器控制確 保DRAM 22所提供之FIFO不會溢位(overflow)或欠位 (underflow)。緩衝器控制是包含PCR與DTS之糸統時序參 數的函數。 DRAM 22是以一外部記憶體來顯示且可由多個DRAM晶片 來提供,例如2個4百萬位元(Mbit,亦即22〇位元) DRAM來31構1個8百萬位元之DRAM或4個4百禹位元之 DRAM速構1個16百萬位元之DRAM。應可理解在未來之建構 -19- —t.-- <請先閱讀背面之注意事項寫本頁) 訂 Γ 線 木纸伕尺度適用中!家標準(CNS ) Λ4Αί洛(2!0X297公釐) 經濟部中央標準局貝工消費合作社印策 A7 _B7______ 五、發明説明(l7 ) 中且當記憶體技術進步時,應可提供DRAM 22做為視頻解 壓縮處理器之内部記億體。DRAM受到對映來為壓縮之输入 視頻位元流提供各種解碼與输出視頻緩衝器K及圓形 FIFO。DRAM也可用以提供测試圖樣緩衝器,V ITS緩衝器與 閉路字幂顯示重排序緩衝器Μ及儲存適當顯示解碼之視頻 圖框所需之各種畫面结構資料。DRAM可經由記憶體管理器 30來重新啟始K便當麥數,例如視頻圖框垂直尺寸,PAL 或NTSC視頻,測試圖樣之存在,8或16百萬位元記憶體姐 態與是否有B圖框,受到修改時,提供所需之不同記憶體 對映。 記憶體管理器30排程外部DRAM匯流排之所有活動,而該 等活動包含输入FIFO,視頻解析器與視頻重建電路之資料 轉移需求。記憶體管理器也Μ傳统方式來執行所需之 DRAM更新。例如,可同時更新2或4外部DRAM之每一 DRAM的相同列。 當输入壓縮之位元流至視頻解壓縮處理器20之终端10時 ,一次_重建該位元流所代表之一視頻圖框。最初,必須接 收一整個視頻資料圖框並將其儲存於DRAM 22 。隨後視頻 圖框之資訊可包含該整個視頻圖框之子集,而該子集當加 至先前視頻圖框(儲存於DRAM 22)之預測資料時將導致整 個圖框之重建。當重建每一新的內晝面(I)或預測畫面 (P )視頻圖框時,該視頻圖框儲存於D R A Μ 2 2 Μ做為重建 壓縮位元流資枓所代表之随後圖框所需的主要圖框並且顯 示於視頻序列之迪當時間。當重建每一雙向預測圖框(Β圖 -20- (請先閱讀.背面之注意事t填寫本頁) .裝. 訂 線 本紙張尺度適用中國國家橾準(CNS ) Λ4现格(210X 297公釐) A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(18 ) 框)時,儲存該圖框以顯示於適當時間。本文所說明之視 頻解壓縮處理器利用自DRAM 22存取之資料的大部份(亦 即大約80¾)是針對像元之矩形”預測區域”這項事實。在顯 示之實例中,每一預測區域是9像元高乘17像元寬。使用 此種尺寸之預測區域(而非對應於2個8 X 8資料塊區之 1個8 X 16像元區域)使副像元内插得Μ完成,因為一列 與一行之像元加至一姐之2個8 X 8像元塊區。預測區域 之高寬比(9:17)大約是0.53。為使當定址DRAM時之列交越 的次數最小化,先前圖框資料是Μ具有類似高寬比(例如 大約0.50)之瓦區為基礎來儲存於DRAM。圖2顯示一種可 根據本發明來使用之視頻圃框内之瓦區分配。 如圖2之範例所示,光度NTSC視頻圖框70分隔為相同尺 寸之165瓦區(tile)。每一瓦區72包含8巨塊區(MB),該 8巨塊區分隔為2片區(slice)而每一片區有4巨塊區。 165瓦區組織成為15列之陣列,而每一列包含11瓦區。每 一列包含2片區,而每一視頻圖框內總共有30片區。每一 片區包含44巨塊區。因為有165瓦區且每一瓦區包含8巨 塊區,每一NTSC視頻圖框總共有1320巨塊區。每一光度巨 塊區包含4個δ X 8像元塊區。每一像元包含8位元之資 料。視頻圖框是分隔成為每一瓦區將包含可保留於DRAM 22之一列之資料的數最。應可理解對於使用相同基本原理 之其他電視格式(例如PAL或SECAM)將導致稍為不同之規 格。 在顯示之實例中,DRAM 22之每一列保留512個32位元 -2 1 - 請先閱讀背面之注意事項'寫本頁) -裝 、τ 線 本紙伕尺度適用中囡國家標羋(CNS ) AW兄格(210X 297公釐) A7 B7 五、發明説明(19 ) 字而總共為16,384位元。因此,視頻圖框之每一瓦區72也 應包含16,384位元。因為每一巨塊區包含4個8 X δ光度 塊區,巨塊區包含256個8位元像元而每一巨塊區總共有 2,0 48光度位元。每一瓦區包含δ個此種巨塊區而總共有 16,384光度位元。圖2所示之光度視頻圖框之每一瓦區 72因此對映至DRAM 22之一列。 圖3更詳细顯示光度瓦區72。如圖所示,光度瓦區包含 視頻圖框之二不同片區的部份。每一片區部份提供4巨塊 區(每一巨塊區包含4個8 X 8光度塊區)。因為每一 DRAM位置儲存1個32位元字,4個8位元光度像元(Y)可 儲存於每一 DRAM位置,如圖3之4像元字80所示。如前所 提及,DRAM之每一列有512行,而每一行可藉由十六進位 之RAM位址0-1FF來存取。 可间樣處理色度資料,除了每一視頻圖框包含之色度資 訊是光度資訊之一半。因此,如圖4所示,每一色度瓦區 82包含視頻圖框之4片區的部份,而每一片區部份包含4 色度巨塊區。色度巨塊區之大小是光度巨塊區之一半,且 因此色度瓦區包含16巨塊區而非每一瓦區包含8巨塊區。 如同光度瓦區一樣,每一色度瓦區對映DRAM 22之一列。 在一較佳建構中,DRAM 22分隔為分別之區域K儲存光度 資料與色度資料,且色度部份之大小通常為光度部份之一 半。如4像元字84所示,色度資料是Μ交替之Cb與cr色度 分S來儲存。 圖5顯示如何根撺本發明來使用每一列之一瓦區對映可 -22" 本紙张尺度这用中S囤家標华(CNS ) Λ4規格(210Χ 297公釐) (請先閱讀背面之注意事Ϊ -裝— 〈填寫本頁) 、-ιτ 經濟部中央標準局貝工消费合作社印策 A7 經濟部中央標準局員工消费合作社印策 B7 _ 五、發明説明(2〇 ) 使自D R A Μ讀取預測區域之一像元群組所需之記憶體列位址 愛動的次數最小化。圖5顯示4相鄰瓦區74,75,77與 79之部份(自圖2之視頻圖框的左上角)。為簡化起見,圖 5顯示瓦區74之全部,但只展示瓦區75,77與79之部份。 瓦區74,75, 77與79之垂直相交部份順沿DRAM 22之垂直 "頁”邊界92。該等瓦區之水平相交部份順沿該DRAM之水平 ’’頁”邊界94。因為一瓦區儲存於DRAM 22之每一列(亦即 ”頁”),每一次越過一垂直或水平頁邊界時必須定址 DRAM之一新列。 為自儲存於DRAM 22之一先前圖框的像元資料預測目前 圖框之像元資料,將為目前圖框要預測之每一像元群姐自 一預定預測區域讀取該等先前圖框像元。每一像元群姐之 預測區域是利用Μ傳統方式藉由壓縮視頻資料傳送之動態 向量來定位。圖5顯示最差情形之預測區域90。預測區域 90代表一種最差情形,因為其涵蓋來自4不同瓦區之像元 。如果要藉由,例如,僅掃描一預測區域内之連績列來讀 取該預測區域,則必須重覆地越過垂直頁邊界92,因而存 取該DRAM之不同列。此會大為降低可自DRAM謓取資料之速 度。 在本文所示之實例中,預測區域90是Μ只需4 DRAM列定 址步驟之方式來掃描,亦即包含於預測區域之每一瓦區 7 4 , 7 5 , 7 7與7 9只需一新列位址一次。為達成此目標,在 前進至下一瓦區之前謅取每一瓦區之所有資枓。所示之特 定實例使用開始於預测區域之左上角的锯齒狀掃描圖樣以 -23- 本纸張尺度適用中S國家標準(CNS ) Λ4規格(2IOX297公釐) (請先閱讀背面之注意事^:资寫本頁) 裝· 訂 線 B7 五、發明説明(2工) 擷取位於預測區域90之瓦區74的所有資料。然後’掃描包 含視頻圖框之瓦區75的該DRAM 22列直到預測區域内來自 該瓦區之所有資料皆受到擷取為止。然後存取對應於瓦區 77之該DRAM列,且擷取位於預測區域90内之瓦區77的所有 資料。最後,存取包含瓦區79之DRAM列且擷取預測區域 90内之該瓦區的所有資料。因此*在最差之情形下只需存 取4 DRAM列Μ回復一整個預測區域之資料,而非重覆存取 DRAM内之不同列。 圖6是根據本發明之一水平副像元滹波器的方塊圖。圖 6之濾波器接收來自DRAM之像元而該等像元為預測區域所 界限。像元之水平内插是利用本地計算來提供至可降低硬 體需求之範圍。提供加法器Μ相加鄰接像元在一起而藉由 除Μ相加像元之數目(例如對角線内插是4而水平或垂直 内插是2)來進行随後之平均。實際之除法發生於下文會藉 著圖7來說明之截位電路150 ,而偏移發生於加法器 114, 116, 118, 120與148 。尤其,在相除之前,每一加 經濟部中央標率肩員工消費合作社印製 法器之進位输入是用Κ加二進位”1”至總和。然後截位總 和之最低有效位元(+2)或最低之二有效位元(+4) Κ執 行除法且同時捨入副像元結果為非零。此種進位输入之新 奇用法節省硬體並增加副像元滹波之處理速度。 在最差之情形之下,預測一像元之MPEG方程式為: P=((((a+b)+(c+d))//4)+(((e+f)+(s+h))//4))//2 其中//表示捨入至最近整數之除法,且捨入半整數值為非 零。 -24- 本紙张尺度適用中國國家標準(CNS ) Λ4说格(210X 297公釐) 31557ο 經濟部中央標準局員工消费合作社印製 Α7 Β7 _五、發明説明(22 ) 此方程式可重寫如下: P=((((a+b)+(c+d)+2)>>2)+(((e+f)+(g+h)+2)>>l)+l) >>1 上一方程式可重寫如下: p=((((a+b+l)+(c+d+l))>>2)+(((e+f+l)+(g+h+l))>>2) + 1) >>1 圖6之副像元滹波器使用上述之最後一方程式*因為加 一遠較加大於一之數目容易。當計算預測時,必須捨入中 間與最終结果為非零。一般而言,捨入有正負號之2補數 數字為非零需要執行正負號檢査,隨後跟著一條件式加法 且隨後跟著一截位。但是在圖6之滹波器中,捨入算術與 平均/滹波算術混合Μ提供一種使用最少数目之硬體加法 器的结構。因為受到平均之像元資料永遠是正的,所以刪 除用以控制負數捨入之需求。因此,只有正的中間结果需 要捨入。如前所提及,諸加法器(例如加法器114, 116, 118, 120與148)之進位是用Μ建構上述方程式所需之加一 〇 圖1之DRAM 22的資料是經由記憶體管理器30 (Βιη_ data)等引至圖6之水平副像元濾波器的输入终端100 。 在最簡單之倩形下(亦即當無斷頁來競爭且預測區域開始 於一新字之開端時),資料是Μ—次一字的方式來讀取。 每一字包含4像元。例如,如圖3所示之4像元光度字 80可榆入至終端1〇〇 ,或可榆入如圖4所示之4像元;色)f 字84。愉入之字是由暫存器134來延遲一時鐘循環而暫存 -25- (請先閱讀背面之注意事1人_填寫本頁) -裝·
、tT 線 本紙掁尺度適州中国國家棉準(CNS ) Λ4規格(210 X 297公釐) 3ί557〇 A7 B7 五、發明説明(25 ) 經濟部中央橾準局員工消費合作社印製 器134經由路徑1〇2與多工器132來接收mm— data 。然後 延遲之字输入至偏移器與像元選擇器。電路106將输 出來自延遲之ffl®-data字(標示為mm_datal)的4像元Μ 及來自输入至終端1〇〇之目前®m-data字的第一像元°在 一較佳實例中,電路106之偏移功能是由組態成為如圖所 示之偏移至左(亦即左偏移)的筒形僑移器來提供。 若預測區域未涵蓋一垂直斷頁,每一連續字之4像元將 依序儲存於電路106之偏移器部份。偏移器之線110與 112皆包含相同之像元。此種配置預先排除當自偏移器 106輸出像元至加法器114, 116, 118與120時重新配置該 等像元之需要。 在圖6所示之範例中,像元資料之第一字包含像元Αα, Az, A3,與A4(mm_datal)。當延遲之宇mm_datal输人至偏 移器之同時,下一字之第一像元”A5”(經由输入终端1〇〇 來接收)输入至該偏移器。左偏移與像元選擇器電路106 儲存像元A5於其之偏移器部份的最後一單元。當每一連續 4像元字到達終端100時,該字之第一像元將儲存於偏移 器的最後一單元,而來自前一字之4像元(由暫存器134 所延遲)則載入偏移器之最先4單元。因此,可能一次連 續處理5像元Μ在自預測區域输入第一字後之每一時鐘循 環提供4内插副像元。 平均左偏移與像元選擇器電路106提供之像元所需之第 一步是由加法器1 1 4 - 1 2 0來執行。如圖6所示,當偏移器 電路106包含像元/U-Ae時•加法器114將計算像元△1與 -26 本紙張尺度適用中阀闺家標準(CNS ) Λ4坭格(210Χ 297公釐) 請 先 閱 讀 背 ώ 之 注 意 事3, I 本 頁 装 訂 3Ϊ5570 Α7 Β7 經濟部中央標準局貝工消费合作社印裝 五、發明説明(24 1 1 I A 2 之 總 和 9 如 122 所 示 〇 加 法 器 116 將 計 算 像 元 A 2 與 A, *之 - 1 i 1 總 和 $ 如 124 所 示 〇 加 法 器 118 將 計 算 像 元 A 3 與 A 4 之 總 和 1 ί 9 如 126 所 示 〇 加 法 器 120 將 計 算 像 元 A 4 與 A 5 之 總 和 > 如 請 先 Μ 1 1 t 128 所 示 〇 背 1 1 加 法 器 114- 120 之 每 — 加 法 器 是 在 本 技 術 領 域 為 眾 所 知 之 1 注 1 , 具 有 進 位 输 入 (未加Μ顯示)的 傳 統 式 數 位 加 法 器 〇 本 發 意 事 1 明 藉 由 為 每 一 加 法 致 動 進 位 输 入 kk 加 -* 至 輸 入 於 該 加 法 器 、1 來 新 奇 地 填 之 像 元 的 總 和 利 用 進 位 输 入 〇 為 完 成 二 像 元 之 平 寫 笨 裝 均 截 位 該 總 和 之 最 低 有 效 位 元 ( 在 使 用 進 位 來 加 二 進 位 頁 1 Ι "1 If 之 後 ) 〇 在 加 二 進 位 "1 ” 後 之 截 位 的 功 能 是 捨 入 該 平 1 1 均 值 為 非 零 〇 截 位 可 在 圖 6 之 加 法 器 114- 120 之 後 直 接 執 1 1 行 或 隨 後 執 行 而 下 文 將 藉 著 圖 7 來 對 此 加 Μ 討 論 〇 1 訂 1 在 預 測 區 域 無 斷 頁 之 情 形 下 圖 6 之 水 平 副 像 元 滤 波 器 在 4 連 績 循 環 之 連 作 示 於 圖 8 〇 如 圖 8 所 示 預 测 區 域 160 1 界 限 一 17像 元 寬 乘 9 像 元 長 之 區 域 〇 此 等 於 2 個 8 X 8 塊 1 1 區 而 為 水 平 與 垂 直 内 插 增 加 __. 額 外 列 與 — 額 外 行 〇 通 常 1 ,ί 9 白 預 測 區 域 160 讀 取 像 元 將 開 始 於 預 測 區 域 之 左 上 角 ( 1 線 亦 即 由 像 元 Αα 開 始 ) 〇 然 後 4像 元 之 字 為 單 位 水 平 地 讀 1 1 取 像 元 0 若 如 圖 所 示 預 測 區 域 開 始 於 一 字 邊 界 的 開 端 ( 亦 1 1 即 在 預 測 區 域 内 遭 遇 之 第 一 字 的 所 有 像 元 值 皆 是 有 效 的 ) . 1 I > 整 個 字 將 输 入 至 左 偏 移 與 像 元 選 擇 器 電 路 106 〇 如 圖 8 1 所 示 m 取 之 第 一 字 包 含 像 元 Αι » Aa » A 3 與 Α Λ 〇 該 等 像 元 . 1 I 如 圖 所 示 在 時 間 t 1 揄 入 至 選 擇 器 106 〇 時 間 t 1 是 在 開 始 白 1 1 預 測 區 域 160 謓 取 資 料 後 之 一 循 環 0 在 前 一 循 環 (t 〇 ) 第 1 1 27- 1 1 1 1 1 本紙張尺度適用中國®家橾準(CNS ) Λ4^格(210X 297公釐) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(25 ) —字(An A2, A3, A4)將已由暫存器134讀入且延遲一循 環。因此,在循環h,Wmm_datal提供此第一字至選擇器 106 。目前自預測區域160讀取之字是包含像元Ae, Αβ, Α·?與Aa之字。此字包含目前之與>11>〇_€13纟3之第一 像元(亦即As)输入至選擇器106之最低有效位元。然後 諸加法器計算下列平均:Ai + A2, A2 + A3, A3 + A4 與/U + As 。該等總和在捨入與截位之後包含水平內插之副像元而該 等副像元是由水平副像元濾波器來输出(假設截位是在水 平副像元滹波器本身進行)。 在時間mm_datal將包含像元As, Αβ, A·?與Aa。 fflm_data將包含像元Ae, Ai〇, Αιι與Aiz 。在此時,只有 mdata之像元As输人至選擇器106 。加法器計算總和
As + Ae,Αβ + Ατ·,Α·7 + Α8,與 Ae + As。[51 樣地 * 在循環 t3* 水 平内插像兀Αβ,AlO,All,Al2與Al3 。在循環t4,水平 内插像兀Al3,Al4,Al5,Αΐβ與Al7 。此過程持續直到已 内插預測區域120之所有像元為止。更明確的說,在內插 第一列之所有像元(Ai-AiY)之後,將內插下一列之像元 (Βα-Βπ),然後將内插C, D, . . . I像元直到整個預測區域 受到處理為止。 圖9與10顯示一更複雜之情形,其中預測區域160涵蓋 一垂直斷頁162 。如藉著圖5之討論所提及,對於涵蓋一 斷頁之預測區域將一次掃描一頁來使當定址DRAM 22時必 須執行之列變動的次数最小化。因此*在圖9與10中將謓 取像元A i - A3 ,随後謓取像元B t -B3 ,且然後讁取像元 _ 2 8 _ 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) ---------^丨裝------訂-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消費合作社印製 315570 Α7 _____Β7__ 五、發明説明(26 )
Ca-C3, ... K-Ia。其後,將讀取像元A4-A!7,隨後謓取 像元B4-B17 ...且最後讀取像元14-117。 圖6之内插據波器包含9 X 32暫存器檔案(例如雙埠記 憶體)130以儲存恰在一斷頁前之9字的像元資料。在圖 9與10之顯示中,只有恰在斷頁前之每一字的最後三像元 (例如Αα,&2與冉3)是在預測區域之內。但是,如果斷頁跟 著預測區域之每一列的4整個像元則斷頁儲存130必須大 致足以容納9個整字。多工器132選擇來自終端100之 mm_data或恰在來自斷頁儲存130之斷頁前之資料,決定 於是否目前正在處理恰在斷頁後之像元(例如像元 A4-A?)。 現在參看圖9與10,在循環U,像元/U, &2與&3將載入 斷頁儲存130以陲後用於當内插來自斷頁162右側之資料 時。此將使像元Αα與像元A2平均而且像元A2與像元A3平均 。其也將使像元八3與像元A4平均。在循環1;2,像元Bi, B2與B3儲存於斷頁儲存130 。在循環t3,像元Ci, (:2與 (:3儲存於斷頁儲存130 。對於預测區域内至斷頁162左側 之相關像元此斷頁儲存之載入持縝直到循環te為止,當載 入像元Ιι, 12,與13時。 在暫時儲存斷頁162前之所有像元以後,處理該等像元 至斷頁之右邊即可開始。在循環t1〇 ,如圖10所示,像元 Aa-Aa输入至偏移器106 。更明確的說明,將自斷頁儲存 130取得像元&1^3 (經由多元器132與暫存器134 )旦 以mm —da tal愉人該等像元至左偏移與像元堪擇器雷路1〇6 -29- 本紙伕尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) (請先閎讀背面之注意事^一^.填寫本頁) -裝- 訂 A7 __._B7_ 五、發明説明(27) 。然後输出該等像元至加法器114, 116與118 。同時左偏 移與像元選擇器電路106將接收包含像元1與為5之目前 mm_data Μ输出至加法器118與120 ,如圖所示。因此, 在循環t1〇 ,像元纟1可與像元纟2水平平均,像元Α2可與像 元Α3水平平均,像元纟3可與像元yu水平平均,且像元/U可 與像元As水平平均。 在循環tal ,像元A5,48與/\7將Kmm_datal經由暫存器 134输入至偏移與像元選擇器電路106 。該等像元在暫存 器134只是延遲一時鐘循環,且未如同來自斷頁左邊之像 元/W, A2,與A3-般自斷頁儲存130取得。同時,目前 mm_data之最先二像元(亦即像元Αβ與Αβ)输入至偏移器 106之最後一單元。此使得該等像元受到水平內插。 在循環t12與t13,水平内插預測區域160之第一列的刺 餘"A”像元。其後,將以相同方式平均預測區域之"B”, ” C ”,...與” I ”列之每一列的刺餘像元。 當圖6之滤波器水平内插每一列時,圖7之滹波器可垂 直内插該等内插之副像元。一旦取得水平副像元資料 (hsp_data),則經由終端140输入該水平副像元資料至垂 直内插滤波器,通常標示為145 。一次一列地儲存該水平 經濟部中央標準局員工消費合作社印製 副像元資料於4 X 36暫存器檔案(例如雙埠記憶體)142 K 用於平均該列之每一字與該副像元資枓之一隨後垂直位移 字。當該隨後列之一字到達時,加法器1 4 8 (包含類似圖 6所示之加法器11 4 , 11 6 , 11 8 ,與1 2 0之4分別之加法 器)平均該字與前一對等字之副像元•而該前一對等字是 本紙张尺度適州中國國家標準(CNS ) Λ4忧格(210X 297公釐) A7 B7 五、發明説明(28 ) 由水平副像元儲存142输出且由暫存器146來延遲一時鐘 循環。 提供多工器144 (做為選擇器)K處理一種特殊情形,其 中預測區域之一垂直斷頁跟著預测區域之每一列的恰好一 字(例如4副像元或更少)。由於時序考應:,當跟隨一字之 字(例如副像7〇Blf2,B2+3,B3 + 4,B4 + 5)要與該字平均時 ,該字(例如副像元/U+2, A2*3, A3 + 4, A〇s)不寫入水平 副像元儲存142。相對地,第一字經由終端140與多工器 144直接儲存於暫存器146 ,Μ致該字可在下一時鐘循環 與跟隨其之字相加於加法器148 ,而無需通過水平副像元 儲存142 。多工器144能夠自如上所示之输人hsp_data或 自水平副像元儲存142來選擇一副像元,選擇之副像元保 留於暫存器146直到下一時鐘循環為止,而在該時選擇之 副像元是Μ輸人(vsp_m_data)提供至加法器148。 圖11M單線顯示經過二循環之垂直副像元濾波器的運作 。如圖顯示在二不同時間te與tb之水平副像元儲存142 。 在時間t »,水平副像元儲存已載入預測區域之一整列的副 像元。副像元A i * 2顯示,如圖所示例如在圖8在時間t α, 藉由内插像元Αα與像元A2所導得之副像元。當產生下一列 (B列)之一字之4副像元的每一副像元時,該副像元同時 與先前列(A列)之對等副像元平均於加法器1 48 。 例如,在時間 tb,B 副像兀B2 + 3,B3 + 4,Β·4*Β )之第一字已由圖6之水平内插濟波器計算且自暫存器 1 3 6愉出至圖7之垂直内插滹波器的終端1 4 0 。該4副像 -31 - 本纸張尺度適用中國國家標準(CNS ) Λ4规格(210X297公釐) -------------^-- (請先閲讀背面之注意事填寫本頁) 訂 經濟部中央標準局身工消費合作社印製 A7 B7 五、發明説明(29 ) 元立刻输入水平副像元儲存142 ,而在水平副像元儲存 142該4副像元覆寫在此之前暫時儲存於暫存器146之副 像 7ΠΑΐ+2,A2*3,A3 + 4,與 A4 + B。同時,副像兀 Bl+2, B2*3, 與B〇s直接输人至加法器148之相關输入而同 時副像元A^2, A2 + 3,A3u與/^ + 5自暫存器146输人至他 們對應之加法器148的输入。應記得加法器148實際包含 4分別之加法器;每一加法器針對要每一次產生之4副像 元(一字)之每一副像元。 加法器148產生副像元A2*3#B2 + 3, △ 3*4與Β3*4,Μ及A4*B與B4 + 5,之總和。此是一字之水平 内插A與B副像元之合成垂直內插。在下一循環(未加K 顯示),下一字之B副像元(亦即Β5*β, Ββ + 7, Βνβ與 Ba + S)將到達終端140且在該等Β副像元由加法器148相 加至對應之Α副像元之同時將覆寫水平副像元儲存142之 對應字的A副像元(Ae*e, Aec A7 + s。此過程 持缜而垂直内插與每一字之B副像元的提供同時出規,而 該字寫入水平副像元儲存142以供隨後當計算B與C副像 元之平均時使用。 經濟部中央橾準局貝工消費合作社印製 對整個預測區域繼績相同過程用Μ當自DRAM 22謓取資 料時利用對該資料執行所需之平均與相闞之計算來提供連 績字之群姐的水平與垂直内插。顯示之建構允許利用最少 之硬體來達成水平與垂直内插。例如,水平副像元儲存只 需保留來自預測區域之一列副像元。因此水平副像元儲存 可用一相當小· 4 X 36暫存器檔案來經濟地加以建構。 本纸伕尺度適用中國S家榡準(CNS ) Λ4规格(210X:297公釐) 經濟部中央標準局貝工消費合作社印製 315570 A7 ___ B7__—_*五、發明説明(30 ) 應注意在圖6與7顯示之建構中,水平加法器n4_12〇 與垂直加法器148输出之總和输出的截位尚未發生。因此 ,每一字之4個8位元副像元仍攜帶加法器114_120及/ 或148之進位输入所增加之二進位”1” 。因此該等副像元 皆為9位元長,且每一字在截位之前是36位元,其中只有 水平或垂直內插已發生。若已提供水平與垂直内插,每一 副像元將為10位元,而每一字總共有40位元。其後,該等 字由一傳統截位電路150來截位Μ刪除每一副像元之最低 之一或二有效位元。然後32位元字之水平及/或垂直内插 像元資料將自截位電路150输出。 可利用雙向内插濾波器155來提供雙向内插。垂直内插 滹波器對I或Ρ圖框巨塊區部份之副像元输出(例如每一 2塊區之8 X 8副像元)输入至雙向内插滹波器之暫存器 152並且該等副像元與來自對應ρ或I圖框之對等副像元 平均於加法器154 。合成之主要圖框副像元資料儲存於雙 向資料儲存156而雙向資料儲存156可包含,例如,一 64 X 32暫存器檔案,而該暫存器檔案大至足Κ容納整個 巨塊區之光度或色度資料(但非同時二者)。儲存之内插 主要圖框資料可用於根據DCII及/或MPEG-2壓縮標準之特 殊,雙層或雙向横式預測。 在運作中,暫時儲存來自截位電路150之截位水平與垂 直内插副ί象元,每一次一個副像元,於暫存器1 52 Μ随後 用於與對等之I與Ρ圖框副俅元平均於加法器1 5 4 。在一 示範}I構中,一 8 X 16塊區之副像元可儲存於,例如’ 1 -33- (請先閱讀背面之注意事^-彳填寫本頁) 裝· 、1Τ 線 本紙張尺度適州中阁國家標隼(〇阳)八4規格(21〇>< 297公釐) 經濟部中央標準局貝工消費合作社印掣 Α7 Β7 五、發明説明(51 ) 圖框之雙向資料儲存156 °當來自必需p圖框之對等8 x 16塊區之副像元資料在暫存器152可供使用時,自雙向資 料儲存156謅出I圖框塊區並饋回至加法器154,而在加 法器154平均P與I部份。合成之平均值(vsp_bi_data) 立即儲存於雙向資料儲存156在相同於剛謅取I資料 (bi_dout )之位置。一次針對一鏊個8 X 16塊區之副像元 資料繼鑛此過程,而同時先前8 X 16塊區之平均儲存於雙 向資料儲存156 。然後可自雙向資料儲存156讀取平均之 I與P副像元做為重建B圖框所需之預测資料。如果未要 處理B圖框,可自資料儲存156詡出水平及/或垂直内插 資料而不饋回任何bi_dout資料至加法器154 。 應注意當圖6與7之滹波器處理色度資料時,左偏移與 像元選擇器電路106必須執行一額外步驟。尤其,最好儲 存色度資料為交織之Ct•與Cb像元。此種儲存最適於當要顯 示重建之視頻時自DRAM擷取色度資料。但是,色度像元在 預測計算時不可交織。因此,偏移與像元選擇器106去交 織色度資料K致該色度資料可通過用於光度資料之相同水 平副像元平均硬體(圖6)。 現在應可理解本發明提供一種用於在視頻解壓縮處理器 内插副像元之方法與裝置。内插是利用本地計算來執行Μ 避兔需要一次謓取預測區域之所有像元來一起處理。相對 地,像元是以連绩字之群組為單位來處理,而當讀取資料 時對該資料執行所霈之平均與相關之計算。本發明之方法 與裝置同時讀取與濾波資料,而非等候所有要讀取之資枓 -34- 本紙張尺度通用中國围家標隼(CNS ) Λ4坭格(210X 297公釐) ----------神衣------#------^ (請先閱讀背面之注意事項^r填寫本頁) Α7 Β7 五、發明説明('32 ) 。使用所有可用之時鐘循環Μ導致—非常經濟之設計。 也使建構本發明所需之記憶體數量最小化。非常重要的 —點是使用斷頁儲存130來在斷頁之前維持,例如,最左 —行之像元之一拷貝並且提供水平副像元儲存142來維持 垂直內插所需之先前副像元或像元列的一拷貝。也很重要 的是提供雙向資料儲存156來保留來自一方向之預測(當 執行雙向内插時)而在此之後平均雙向資料儲存156之内 含與來自另一方向之預測。 雖然本發明一直藉著其之一較佳實例來加以說明’熟悉 本技術領域者應可理解在不脫離申請專利範圍所陳述之本 發明之精神與範嘍下可對本發明賁施無數之調整與修0^ ° (請先閱讀背面之注意事項再填寫本頁) •裝· 、-° 線 經濟部中央標準局員工消费合作社印製 35 本纸張尺度適州中^囡家標準(CNS ) Λ4规格(210Χ297公釐)

Claims (1)

  1. B8 C8 D8 315570 申請專利範圍 一種用Μ内插像元資料之方法,該等像元資枓是由配置 成視頻圖框之諸列的多像元字來提供,而該方法包含下 列步驟: (a) 自該視頻圖框之一列選擇要内插之第一組之至少 一該等字; (b) Μ該列所定義之內插方向來内插該姐之每一字的 像元資料; (c) 暫時儲存該第一姐字之內插像元資料於一記憶體 請 先 閱 ft 背 冬 意 事 項 再
    經濟部中央標準局貝工消費合作社印製 2 . (d) 姐之至 Μ致該 (e) (f) 且該內 (g) 後姐之 體來取 根據申 續字執 受到内 之内插 根據申 列步驟 自該視頻圖框之下 少一該等字,該隨 隨後姐 以該内 自該記 插像元 平均自 其對等 代前者 請專利 行步驟 插,平 資料為 請專利 之每一字在 插方向内插 憶體讀取該 資料是該阐 該記憶體讀 内插像元資 一連續列選擇要內插之一陵後 後姐字是位於鄰接該第一姐字 該第一姐具有一對等字; 該隨後姐之一字的像元資料; 第一姐之該字的内插像元資料 後姐之內插字的對等物;及 取之内插像元資料與來自該陲 料,而同時儲存後者於該記憶 之方法,其中為該陳後姐之連 (s)直到該随後姐之所有字已 於該記憶體來取代該第一姐字 範圍第1項 (e),⑴與 均,並儲存 止。 範圍第1項之方法,該方法進一步包含下 -3 6 - 訂 本紙張尺度適用中國國家橾準(CNS ) Λ4現格(210X297公釐) 3 557〇 Β8 C8 D8 申請專利範園 自該 連續姐 續姐之 Μ該 自該 插像元 平均 續姐之 體來取 為每 步驟直 平均, 根據申 列步驟 視頻圖框之連續列選擇要 字是位於鄰接前一列所選 每一字在前一姐具有一對 内插方 記憶體 資料是 自該記 其對等 代前者 一連績 到該視 並通過 請專利 向内插 讀取前 該目前 憶體讀 内插像 ;及 姐之連 頻圖框 該記憶 範圍第 一目前連續 —組之該字 連續姐之內 取之内插像 元資料,而 續字執行前 之所要區域 體為止。 3項之方法 内插之連續姐字,每一 之該等姐字Μ致每一連 等字; 姐之一字的像元資料; 的內插像元資料而該内 插字的對等物; 元資料與來自該目前連 同時儲存後者於該記憶 述之内插,讀取與平均 的所有字已受到內插, ,該方法進一步包含下 測 預 該 自 要 料 資 元 像 而 域 區 測 預1 之 框 圖 頻視., 該插 義内 定域 區 頁1 於 多及 之 ; 存存 儲儲 框框 圖圖 一 該 自於 來存 蓋儲 涵框 域圖 區頻 測視 預該 該且 否枓 是資 定元 決像 的 請 先 閱 背 去 之 注 意 事 項
    訂 經濟部中央標準局員工消費合作社印製 5 像致 的以 頁, 1 字 於姐 多續 之連 存與 儲後 框隨 圖, 該 I 自第 來該 蓋之 涵插 域内 區要 測擇 預選 該, 果料 如資 元 插料 内資 前元 之像 料有 資所 元的 像域 的區 頁測 後預 隨該 1 之 之頁 存一 儲第 框之 圖存 該儲 自框 來圖 插該 .内自 在來 下 含 包 步 - 進 法 方 該 法 方 之 項 4 第 園 範 利 專 * 根 本紙悵尺度適用中國國家標準(〇奶)八4礼洛(210父297公釐) 經濟部中央標準局員工消費合作社印裝 315570 六、申請專利範圍 列步驟: 暫時儲存鄰接該圖框儲存之一先前内插頁之一頁邊界 的像元資料於一分別之記憶體Μ内插位於鄰接該圖框儲 存之一目前頁之該頁邊界的像元資料而不越過該頁邊界 〇 6. 根據申請專利範圍第5項之方法,其中為至少二主要圖 框之一預測區域内插像元資料,該方法包含下列步驟: 暫時儲存該等主要圖框之一圖框之内插像元資料於一 雙向資料儲存而同時內插該等主要圖框之另一圖框的像 元資料; 當内插該等主要圖框之另一圖框時平均來自該雙向資 料儲存之暫時儲存內插像元資料與該等主要圖框之另一 圖框的内插像元資料;及 寫入平均主要圖框内插像元資料於該雙向資料儲存Μ 隨後用於解碼一雙向(Β)畫面。 7. 根據申請專利範圍第6項之方法,其中該平均主要圖框 内插像元資料寫入該雙向資料儲存Μ取代自該雙向資料 儲存謅取之主要圖框内插資料。 8. 根據申請專利範圍第1項之方法,該方法進一步包含截 位平均内插像元資料之步驟。 9. —種供視頻動態估測處理器使用之副像元内插滤波器, 該副像元内插逋波器包含: 用Μ藉由平均鄰接像元來產生第一姐Ν副像元之裝置 ,而該等鄰接像元包含於一預測區域之一列内之(Ν + 1) ' -38- 本紙張尺度通川中囤囤家梯準(CNS ) Λ4规格(210Χ297公釐) (請先閱讀背面之注意事項再^\本頁) .裝· 訂 /abcd κ、申請專利範圍 像元的第一向量; 用以暫時儲存該第一姐副像元之裝置; 用以藉由平均鄰接像元來產生第二姐Ν副像元之裝置 ,而該等鄰接像元包含於該預測區域之一_後列内之 (H + 1)像元的第二向量;該隨後列之該第二向蠆是該第 ~列之該第一向量的對等物;及 用Μ當產生該第二組之對等副像元時平均來自該儲存 之第一姐副像元之每一副像元與來自該第二姐之一對等 副像元的裝置,Κ獲得代表内插於二維度之該像元資料 的第三姐副像元。 10 .根據申請專利範圍第9項之副像元内插滅波器,該副像 元内插·澳波器包含裝置Κ儲存來自該第二姐之每一副像 元於該儲存裝置來取代來自該第一姐之其對等副像元而 同時該平均裝置平均第二姐副像元與其之對等第一姐副 像元。 11.根據申請專利範圍第9項之副像元内插濾波器,該副像 元内插濾波器進一步包含: 經濟部t央標準局貝工消費合作社印製 用以決定何時該預測區域涵蓋來自一圖框儲存之多於 -頁之像元資料的裝置,而受到内插之像元儲存於該圖 框儲存;及 回應該決定裝置之裝置,Μ自該預测區域内之連續列 連績選擇要内插之像元向量Μ致在内插該圖框儲存之一 隨後頁的像元資料之前内插該圖框儲存之第一頁之該預 測區域的所有像元資料,因而使得當内插該預測區域之 本紙張尺度適用中國國家#準(CNS ) Λ4规洛(210X297公釐) 申請專利範圍 12 13 A6 B8 C8 D8 所有像元時所越過之頁邊界次數最小化。 根據申請專利範圍第1〗項之副像元内插濾波器,該副像 元內插濾波器進一步包含: 用Μ暫時儲存鄰接該圖框儲存之一先前内插頁之一頁 it界之像元資料的裝置,Κ内插位於鄰接該目前內插圖 框儲存之一頁之該頁邊界的像元資料而不越過該頁邊界 〇 根據申請專利範圍第9項之副像元內插濾波器,該副像 元内插濾波器是用Μ內插來自一內(I)畫面之一預測區 域與來自一預測(Ρ)盡面之一預測區域的像元資料以隨 後用於重建一雙向(Β)圖框,該副像元內插滹波器進一 步包含: 用Μ暫時儲存該I或Ρ盡面之一畫面之内插像元資料 於一雙向資料儲存的裝置,且當内插該I與Ρ畫面之另 一晝面的内插像元資料時平均該I或Ρ耋面之一畫面之 内插像元資料與該I與Ρ盡面之另一塞面的內插像元資 料;及 請 先 閲 讀 背 面 之 注 意 事 項 再 裝 頁 訂 經濟部中央標準局員工消費合作社印裝 儲該取 , 料中以 器 資其存 波 向 ,儲0 雙器料。插 該波資料内 於·«向資元 料 插雙插像 資。内該内平 元置元於P水 像裝像入或之 插的副寫I用: 内框之料之使含 P 圖項資取器包 與 B13元讀理器 I 該第像存處波 之碼圍插儲縮濾 均解範内料壓插 平於利 P 資解内 入用專與向頻元 寫後請I雙視像 M随申之該供平 用 Μ據均自種水 存根平代一該 本紙ί艮尺度適州中國囤家梯羋(CNS ) Λ4规格(210Χ297公釐〉
    '申請專利範園 一用Μ接收連續字之输入,每一連續字包含來自一視 頻預測圖框之一預測區域的Ν像元,在連續時鐘循環接 收該等連續字; 用Μ使該等連縝字之像元資料延遲一時鐘循環的裝置 用Μ保留下列諸項之裝置: 接收於該输入之每一連績字的第一像元,及 來自該延遲裝置之前一字;及 耦接Μ在每一時鐘循環接收並平均保留於該保留裝置 之鄰接像元的装置,Κ提供連縝姐之水平内插副像元來 供該視頻解壓縮處理器使用。 16. —種用Κ垂直内插水平内插之副像元的垂直內插·滅波器 ,該等水平内插副像元是由根據申請專利範圍第15項之 滹波器來提供,該垂直内插滹波器包含: 一用Μ在連續時鐘循環接收該等連續姐之水平內插副 像元的输入; 經濟部中央標準局員工消费合作社印製 ---------1II (請先閱讀背面之注意事項再4^:本頁) -線_ 用Μ緩衝連續姐之水平内插副像元的裝置,以平均該 等連績姐之水平内插副像元與該預測區域之垂直鄰接對 等姐之水平内插副像元;及 用以平均緩衝姐之水平内插副像元與該等對等姐之裝 置,以提供連續姐之水平與垂直内插副像元來供該視頻 解壓縮處理器使用。 17. —棰結合根據申請專利範圍第16項之水平與垂直内插滹 波器來使用之雙向内插滤波器•該水平與垂直内插·滅波 -4 1 - 本紙張尺度適用中國围家標苹(CNS ) Λ4规格(2丨〇><297公釐) B8 C8 D8 經濟部中央榇準局員工消費合作社印製 77、申請專利範圍 器是用Μ內插來自一内(1)畫面之一預測區域與來自一 預測(P)晝面之一預測區域的像元資料,該雙向内插滹 波器包含: 用Μ暫時儲存該I或p畫面之一耋面之内插像元資料 於一雙向資料儲存的裝置,且當該水平與垂直内插滤波 器内插該I與Ρ畫面之另一畫面的内插像元資料時平均 該I或Ρ畫面之一畫面之内插像元資料與該I與Ρ晝面 之另一畫面的內插像元資料;及 用以寫入平均之I與Ρ内插像元資料於該雙向資料儲 存Μ隨後用於解碼一雙向(Β)圖框的裝置。 18. 根據申請專利範圍第15項之水平像元內插濾波器,其中 該平均裝置包含耦接至該保留裝置之多個加法器,每 —加法器相加來自該保留裝置之二鄰接像元Μ提供一總 和; 每一加法器包含調整為加二進位”1”至總和之一進位 输入;及’ 提供用Μ截位該總和之最低有效位元的装置,Μ導致 捨入為非零之副像元。 19. 根據申請專利範圍第18項之水平像元內插滤波器,其中 該視頻預測圖框是以一姐瓦區來儲存於随機存取記憶體 (RAM)每一瓦區包含像元資料且佔用該RAM之一頁,該 内插滹波器進一步包含: 用以儲存郯接一垂直斷頁之第—側之該預測區域之字 -42- 本紙張又度適用十國囤家標隼(匚化)六4现格(210\ 297公釐) ^-- (請先閲讀背面之注意事項再^<本頁) -訂 圍範利 專請 t· 8 8 8 8 ABCD 入 输 時 元 像 的 側 二 第 之 頁 斷 直 及垂 ;該 置接 裝鄰 體插 憶内 記當 的K 集用 子 自 來 入 输 非 而 置 裝 之 置 裝 留 保 該。 至字 置一 装前 體之 憶置 記裝 該遲 自延 字該 中體 其憶 , 記 器取 波存 滹機 插隨 内於 元存 像儲 平來 水區 之瓦 項姐 151 第 K 圍是 範框 利圖 專測 請預 申頻 據視 根該 該 用 佔 且 料 資 元 : 像含 含包. 包步 區一 瓦進 1 器 每波 }滤 unem A 插 U 內 該 頁 - 之 字 之 域 區 測 預 該 之 側1 第 之 頁 斷 直及 垂., 一 置 接裝 鄰體 存憶 儲記 M的 用集 子 一 自 入來 输入 時输 元非 像而 的, 側置 二裝 第之 之置 頁裝 斷留 直保 垂該 該至 接置 鄰裝 插體 内憶置 當記裝 Μ該遲 用自延 字該 字1 前 之 (請先閱讀背面之注意事項再#-豸、本頁) •裝. 訂 線 經濟部中央榇準局員工消t合作社印製 本紙张尺度適川中阀国家標苹(CNS )八4坭格(2丨0X297公釐)
TW083112205A 1994-11-08 1994-12-27 TW315570B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/335,651 US5638128A (en) 1994-11-08 1994-11-08 Pixel interpolation filters for video decompression processor

Publications (1)

Publication Number Publication Date
TW315570B true TW315570B (zh) 1997-09-11

Family

ID=23312700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083112205A TW315570B (zh) 1994-11-08 1994-12-27

Country Status (9)

Country Link
US (1) US5638128A (zh)
EP (2) EP0712249B1 (zh)
JP (1) JPH08237662A (zh)
KR (1) KR100371834B1 (zh)
AU (1) AU691043B2 (zh)
CA (1) CA2160301C (zh)
DE (2) DE69534408T8 (zh)
NO (1) NO954463L (zh)
TW (1) TW315570B (zh)

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3794505B2 (ja) * 1995-03-22 2006-07-05 ソニー株式会社 信号変換装置及び信号変換方法
GB9512565D0 (en) * 1995-06-21 1995-08-23 Sgs Thomson Microelectronics Video signal processor
KR0178746B1 (ko) * 1995-12-13 1999-05-01 김광호 매크로블럭의 반픽셀처리장치
US5768537A (en) * 1996-02-22 1998-06-16 International Business Machines Corporation Scalable MPEG2 compliant video encoder
IT1285258B1 (it) * 1996-02-26 1998-06-03 Cselt Centro Studi Lab Telecom Dispositivo di manipolazione di sequenze video compresse.
US6901153B1 (en) * 1996-03-14 2005-05-31 Ati Technologies Inc. Hybrid software/hardware video decoder for personal computer
US5845249A (en) * 1996-05-03 1998-12-01 Lsi Logic Corporation Microarchitecture of audio core for an MPEG-2 and AC-3 decoder
US6430533B1 (en) 1996-05-03 2002-08-06 Lsi Logic Corporation Audio decoder core MPEG-1/MPEG-2/AC-3 functional algorithm partitioning and implementation
US6108633A (en) * 1996-05-03 2000-08-22 Lsi Logic Corporation Audio decoder core constants ROM optimization
US5870310A (en) * 1996-05-03 1999-02-09 Lsi Logic Corporation Method and apparatus for designing re-usable core interface shells
US5818532A (en) * 1996-05-03 1998-10-06 Lsi Logic Corporation Micro architecture of video core for MPEG-2 decoder
US7801380B2 (en) 1997-06-09 2010-09-21 Hitachi, Ltd. Recording medium having recorded thereon coded information using plus and/or minus rounding of images
US6574371B2 (en) 1997-06-09 2003-06-03 Hitachi, Ltd. Image decoding method
DE69817460T2 (de) 1997-06-09 2004-06-09 Hitachi, Ltd. Bildsequenzdekodierungsverfahren
US6289053B1 (en) * 1997-07-31 2001-09-11 Lsi Logic Corporation Architecture for decoding MPEG compliant video bitstreams meeting 2-frame and letterboxing requirements
JP4215844B2 (ja) * 1997-11-05 2009-01-28 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
US6377713B1 (en) 1999-01-27 2002-04-23 General Instrument Corporation Synchronous DRAM bandwidth optimization for display downsizing of an MPEG-2 image
US6567557B1 (en) 1999-12-10 2003-05-20 Stmicroelectronics, Inc. Method for preventing dual-step half-pixel motion compensation accumulation errors in prediction-rich MPEG-2 sequences
JP2002542549A (ja) * 1999-04-01 2002-12-10 ラヴィセント テクノロジーズ インコーポレイテッド コンピュータにおける高速ストリーミング媒体の処理装置及び方法
US6400764B1 (en) * 1999-04-06 2002-06-04 Koninklijke Philips Electronics N. V. Motion estimation method featuring orthogonal-sum concurrent multi matching
US7168069B1 (en) 2000-07-12 2007-01-23 Stmicroelectronics, Inc. Dynamic generation of multimedia code for image processing
US6859494B2 (en) 2001-07-27 2005-02-22 General Instrument Corporation Methods and apparatus for sub-pixel motion estimation
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
JP4593556B2 (ja) * 2003-01-09 2010-12-08 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 映像符号化方法及びデバイス
US20040196302A1 (en) * 2003-03-04 2004-10-07 Im Moon Hwan Systems and methods for temporal subpixel rendering of image data
NO320114B1 (no) * 2003-12-05 2005-10-24 Tandberg Telecom As Forbedret utregning av interpolerte pixelverdier
KR100605105B1 (ko) * 2004-05-28 2006-07-26 삼성전자주식회사 영상 보간 장치
KR100607558B1 (ko) 2004-08-16 2006-08-01 한국전자통신연구원 수정된 센트로이드 링케이지 방법을 이용한 영역기반위성영상 영역분할 시스템
US7660354B2 (en) * 2005-05-11 2010-02-09 Fang Shi Temporal error concealment for bi-directionally predicted frames
KR100706917B1 (ko) * 2005-08-03 2007-04-12 엠텍비젼 주식회사 실시간 이미지 스케일링 장치, 방법 및 이를 구현하기 위한프로그램을 기록한 기록매체
JP4987364B2 (ja) * 2006-06-23 2012-07-25 株式会社東芝 ラインメモリ実装装置とテレビジョン受信装置
JP4712642B2 (ja) 2006-08-17 2011-06-29 富士通セミコンダクター株式会社 デブロッキングフィルタ、画像符号化装置および画像復号化装置
CN100463524C (zh) * 2006-10-20 2009-02-18 西安交通大学 一种用于运动估计的vlsi装置及运动估计的方法
US8553758B2 (en) * 2007-03-02 2013-10-08 Sony Corporation Motion parameter engine for true motion
US8363728B2 (en) * 2008-04-18 2013-01-29 Sony Corporation Block based codec friendly edge detection and transform selection
US9326004B2 (en) * 2008-06-03 2016-04-26 Broadcom Corporation Reduced memory mode video decode
US8139883B2 (en) * 2008-07-29 2012-03-20 Sony Corporation System and method for image and video encoding artifacts reduction and quality improvement
US20100067818A1 (en) * 2008-09-15 2010-03-18 Sony Corporation, A Japanese Corporation System and method for high quality image and video upscaling
US10244239B2 (en) 2010-12-28 2019-03-26 Dolby Laboratories Licensing Corporation Parameter set for picture segmentation
US9123278B2 (en) * 2012-02-24 2015-09-01 Apple Inc. Performing inline chroma downsampling with reduced power consumption
US9544587B2 (en) 2012-05-14 2017-01-10 Google Technology Holdings LLC Scalable video coding with enhanced base layer
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9749627B2 (en) 2013-04-08 2017-08-29 Microsoft Technology Licensing, Llc Control data for motion-constrained tile set
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
EP3254287A4 (en) 2015-02-06 2018-08-08 Micron Technology, INC. Apparatuses and methods for memory device as a store for program instructions
CN107408405B (zh) 2015-02-06 2021-03-05 美光科技公司 用于并行写入到多个存储器装置位置的设备及方法
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
US10522212B2 (en) 2015-03-10 2019-12-31 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
CN107430874B (zh) 2015-03-12 2021-02-02 美光科技公司 用于数据移动的设备及方法
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10318317B2 (en) 2017-05-12 2019-06-11 Tenstorrent Inc. Processing core with operation suppression based on contribution estimate
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933766A (en) * 1988-06-02 1990-06-12 U.S. Philips Corporation Interpolation filter and receiver provided with such an interpolation filter
US5091782A (en) * 1990-04-09 1992-02-25 General Instrument Corporation Apparatus and method for adaptively compressing successive blocks of digital video
US5068724A (en) * 1990-06-15 1991-11-26 General Instrument Corporation Adaptive motion compensation for digital television
US5093720A (en) * 1990-08-20 1992-03-03 General Instrument Corporation Motion compensation for interlaced digital television signals
GB2248361B (en) * 1990-09-28 1994-06-01 Sony Broadcast & Communication Motion dependent video signal processing
US5057916A (en) * 1990-11-16 1991-10-15 General Instrument Corporation Method and apparatus for refreshing motion compensated sequential video images
CA2062200A1 (en) * 1991-03-15 1992-09-16 Stephen C. Purcell Decompression processor for video applications
US5235419A (en) * 1991-10-24 1993-08-10 General Instrument Corporation Adaptive motion compensation using a plurality of motion compensators
CA2096584A1 (en) * 1992-05-28 1993-11-29 Frank H. Liao Variable length code decoder for video decompression operations
US5398079A (en) * 1993-01-27 1995-03-14 General Instrument Corporation Half-pixel interpolation for a motion compensated digital video system

Also Published As

Publication number Publication date
EP1313325B1 (en) 2005-08-24
JPH08237662A (ja) 1996-09-13
EP0712249A2 (en) 1996-05-15
CA2160301A1 (en) 1996-05-09
DE69532318D1 (de) 2004-01-29
AU691043B2 (en) 1998-05-07
EP0712249A3 (en) 1999-06-23
EP1313325A2 (en) 2003-05-21
NO954463D0 (no) 1995-11-07
EP0712249B1 (en) 2003-12-17
US5638128A (en) 1997-06-10
EP1313325A3 (en) 2003-05-28
CA2160301C (en) 2001-12-18
DE69534408T8 (de) 2006-10-05
DE69534408T2 (de) 2006-06-14
DE69532318T2 (de) 2004-10-21
AU3770595A (en) 1996-05-16
NO954463L (no) 1996-05-09
KR100371834B1 (ko) 2003-05-09
DE69534408D1 (de) 2005-09-29
KR960020470A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
TW315570B (zh)
TW245871B (en) Method and apparatus for efficient addressing of dram in a video decompression processor
KR100380709B1 (ko) 디지털비디오신장프로세서및디지털비디오신장프로세서의디램을매핑하기위한방법
US6088047A (en) Motion compensated digital video decoding with buffered picture storage memory map
US5912676A (en) MPEG decoder frame memory interface which is reconfigurable for different frame store architectures
TW234754B (zh)
US6104416A (en) Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences
US8687706B2 (en) Memory word array organization and prediction combination for memory access
JP3395166B2 (ja) 統合ビデオ復号化システム、フレーム・バッファ、符号化ストリーム処理方法、フレーム・バッファ割当て方法及び記憶媒体
JP4545250B2 (ja) 動きベクトルの格納および読出を用いることによりビデオ信号を符号化および解読するための方法および装置
US6215822B1 (en) Motion compensated digital video decoding and buffer memory addressing therefor
JPH11316708A (ja) データシーケンスの圧縮及び伸長におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピング
EP1147671B1 (en) Method and apparatus for performing motion compensation in a texture mapping engine
US6552749B1 (en) Method and apparatus for video motion compensation, reduction and color formatting
US6707853B1 (en) Interface for performing motion compensation
KR20030051957A (ko) 웨이블릿 변환과 움직임 추정을 이용한 동영상 부호화 및복호화 장치
JPH0723397A (ja) 画像信号復号化装置及び画像信号復号化方法
WO1999016252A1 (en) Motion compensated digital video decoding with buffered picture storage memory map
Takizawa et al. High performance and cost effective memory architecture for an HDTV decoder LSI
US7589788B1 (en) Method and apparatus for video motion compensation, reduction and color formatting
WO2003071518A2 (en) Method of storing data-elements
JP2004179810A (ja) 画像符号化装置
WO2000044178A1 (en) Apparatus and method for efficient memory utilization in a video decoder
KR20000038868A (ko) 영상 움직임 보상용 어드레스 발생 방법