JPH08195960A - ビデオ・デコンプレッション・プロセッサにおいてｄｒａｍへの効果的なアドレスを行う方法および装置 - Google Patents

ビデオ・デコンプレッション・プロセッサにおいてｄｒａｍへの効果的なアドレスを行う方法および装置

Info

Publication number
JPH08195960A
JPH08195960A JP7229723A JP22972395A JPH08195960A JP H08195960 A JPH08195960 A JP H08195960A JP 7229723 A JP7229723 A JP 7229723A JP 22972395 A JP22972395 A JP 22972395A JP H08195960 A JPH08195960 A JP H08195960A
Authority
JP
Japan
Prior art keywords
data
ram
video
tile
pixel data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7229723A
Other languages
English (en)
Inventor
Chris Hoogenboom
クリス・ホージェンブーン
Bao Vuong
バーオ・ボゥオング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Publication of JPH08195960A publication Critical patent/JPH08195960A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ＤＲＡＭアクセスの優先付けを行い、ＤＲＡＭ
Ｉ/Ｏ帯域幅を最大にするビデオ・デコンプレッション
・プロセッサ内にＤＲＡＭメモリマネージャースキーム
を与える。 【解決手段】 ランダム・アクセス・メモリ22のいろい
ろなローが、画素データはビデオ・デコンプレッション
・プロセッサ20のＲＡＭに記憶され、読み出される。ビ
デオフレーム70からの画素データは複数のページとして
ＲＡＭに記憶される。各ページはＲＡＭのいろいろなロ
ーを実質的に満たし、ビデオフレームのいろいろな部分
に対応する。移動ベクトル（ＭＶ）がビデオフレーム内
の予想領域90の位置を決定するためにデコードされる。
予想領域がビデオフレームのページの一枚以上を取り囲
む場合、画素データは一度に一枚のページで検索され、
データを検索するためにＲＡＭをアドレスするときに、
必要とされるローの変化の数を最小化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はビデオ・デコンプレ
ッション・プロセッサ（video decompressionprocesso
r)に関し、特に現ビデオフレームを再構成するために必
要な先行ビデオフレーム画素を検索するために、ダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）のいろいろ
なロー（ｒｏｗ）がアドレスされる回数を減らすため
に、このようなプロセッサにおいてＤＲＡＭへのアドレ
スを行うための有効な技術に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】テレ
ビ信号のデジタ送信はアナログ技術よりも非常に質の高
いビデオおよび音声サービスを伝えることができる。デ
ジタル送信技術は、ケーブルテレビネットワークを介し
て、または衛星により、ケーブルテレビ加入者および／
または衛星テレビ受信器に直接に放送する信号に特に利
点がある。デジタルテレビ送受信システムはちょうど、
オーディオ産業でのアナログレコードのように現存のア
ナログシステムに置き換わると期待されている。
【０００３】デジタルデータの相当な量がデジタルテレ
ビシステムにおいて送信されなけらばならない。デジタ
ルテレビシステムにおいて、加入者が、ビデオ、音声お
よびデータを加入者に提供する受信器／解読器を介して
デジタルデータを受信する。利用可能な周波数スペクト
ルを最も効果的に使用するために、デジタルテレビ信号
を圧縮し、送信しなければならないデータを最小にする
ことは有効である。
【０００４】テレビ信号のビデオ部分は、一緒に動画を
提供するビデオ“フレーム”のシーケンスから成る。デ
ジタルテレビシステムにおいて、ビデオフレームの各線
は“画素”として参照されるデジタルデータビットのシ
ーケンスにより画成される。たとえば、７．４メガビッ
トのデータはＮＴＳＣ(National TelevisionSystem Com
mittee)での一つのビデオフレームを与えるように要求
される。これは６４０画素×４８０線ディスプレーが主
色である赤、緑および青のそれぞれに対して８ビットの
強度値もって使用されることを確実なものとしている。
ＰＡＬ（位相入れ替え回線）解像度で、９．７メガビッ
トのデータが一つのビデオフレームを与えるために要求
される。この例では、７０４画素×５７６線ディスプレ
ーが主色である赤、緑および青のそれぞれに対して８ビ
ットの強度値もって使用されることを確実なものとして
いる。この量の情報を管理するために、データは圧縮さ
れなければならない。
【０００５】ビデオ圧縮技術は在来の通信チャネルを越
えた有効なデジタルビデオ信号を送信できる。このよう
な技術は、ビデオ信号の重要な情報のより効果的表現を
導出するために、隣接した画素の間の関係を利用する圧
縮アルゴリズムを使用する。最も有効な圧縮システムは
空間関係のみならず、データをさらにコンパクトにする
ために隣接したフレームの間の類似性を利用する。この
システムにおいて、実際のフレームと実際のフレームの
予想との間の差をのみを送信するために、差分符号化(d
ifferential encoding)が通常使用される。予想は、同
じビデオシーケンスの先行フレームから導出される情報
に基づく。
【０００６】移動(motion)補償を使用するビデオ圧縮シ
ステムの例が、クラウス等により米国特許第5,05,916
号、第5,068,724号、第5,093,720号および第4,235,419
号に示されている。一般的に、この移動補償システム
は、ブロック整合移動推測(block-matching motion est
imation)アルゴリズムを利用する。この場合に、移動ベ
クトルが、イメージの現フレーム内の各ブロックに対し
て、特定の現ブロックに非常に類似した先行フレームの
ブロックを識別することにより決定される。現フレーム
のすべては、対応するブロックの対の間の差を、対応す
る対を識別するために要求される動作ベクトルとともに
送ることにより、デコーダにおいて再構成され得る。し
ばしば、送信データの量は、送信されたブロックの差お
よび移動ベクトル信号の両方を圧縮することにより更に
減縮される。ブロック整合移動推測アルゴリズムは特
に、離散余弦変換（discrete cosine transform（ＤＣ
Ｔ））のような、ブロックに基づく空間圧縮技術と組み
合わされるとき、有効である。
【０００７】ビデオプログラムを形成する、連続したデ
ジタルビデオフレームの各々は内フレーム（Ｉフレー
ム）、予想フレーム（Ｐフレーム）、またはＢフレーム
のように類別され得る。予想は連続したフレームの間の
一時的相関に基づく。フレームのある部分は短い時間間
隔にわたって他の部分と異なることはない。エンコード
およびデコード方法は各タイプの画像に対して異なる。
最も簡単な方法はＩフレームに対して使用されるもので
あり、これにＰフレーム、次にＢフレームに対するもの
が続く。
【０００８】Ｉフレームが他のどのフレームと関係な
く、信号フレームを完全に記述する。改良されたエラー
隠蔽に対して、移動ベクトルがＩフレームに含まれ得
る。ＰフレームおよびＢフレームの両者がＩフレームか
ら予想されることから、Ｉフレーム内のエラーが、表示
されるビデオ上に与えるより大きな衝撃を潜在的に有す
る。
【０００９】Ｐフレームは先行ＩまたはＰフレームに基
づいて予想される。その基準（reference)はより早いＩ
またはＰフレームから未来のＰフレームまでであり、し
たがって、“フォーワード(forward)予想”といわれて
いる。Ｂフレームは最も近くて、より早いＩまたはＰフ
レーム、および最も近くて、より遅いＩまたはＰフレー
ムから予想される。未来画像（すなわち、まだ表示され
ていないもの）への基準は“バックワード(backward)予
想”といわれている。バックワード予想が補償速度を上
げる時に非常に有用である場合がある。例えば、ドアが
開くシーンにおいて、現画像は、ドアがすでに開いてい
る未来画像に基づいて、ドアの背後にあるものを予想す
る。
【００１０】Ｂフレームは最大の補償を生ずるばかり
か、最大のエラーも組み入れる。エラーの増殖を除去す
るために、Ｂフレームは他のＢフレームから決して予想
できない。Ｐフレームはエラーをほとんど生ずることも
なく、補償も生じない。Ｉフレームは最小の補償を生じ
るが、ビデオシーケンス内にランダムアクセス入口点を
与えることができる。
【００１１】デジタルビデオ信号をエンコードするため
に採用された一つの標準は映写専門グループ（ＭＰＥ
Ｇ）標準であり、特にＭＰＥＲ−2標準である。この標
準はＩフレーム、Ｐフレーム、およびＢフレームがシー
ケンス内に占めなければならないという特定の配分をい
うわけではない。むしろ、この標準により、いろいろな
分配がいろいろな程度の補償およびランダムアクセスの
可能性を提供することができるのである。一つの共通配
分は約0.5秒ごとにＩフレームを有し、連続するＩまた
はＰフレームの間に二つのＢフレームを有するものであ
る。Ｐフレームをデコードするために、先行Ｉフレーム
は利用可能でなければならない。同様に、Ｂフレームを
デコードするために、先行および未来ＰまたはＩフレー
ムは利用可能でなければならない。結果として、ビデオ
フレームは、予想のために使用される全ての画像がそれ
から予想された画像の前にコード化されるように、従属
順序でエンコードされる。ＭＰＥＧ-2標準（および他の
DigiCipher（商標）ＩＩ標準）ならびにビデオ・デコン
プレッション・プロセッサ内での実行の詳細は、ここに
参照文献として組み入れる、書面ＭＣ68ＶＤＰ/Ｄ、
“ＭＰＥＧ-2ＣＤＩＩビデオ・デコンプレッション・プ
ロセッサ”と題する予備データシート（モトローラマイ
クロプロセッサおよびメモリテクノロジーグループ、19
94）に説明されている。
【００１２】実際のシステムにおいてビデオ圧縮を実行
するために、各デジタルテレビ受像器に対してビデオ・
デコンプレッション・プロセッサが必要とされる。この
ようなビデオ・デコンプレッション・プロセッサを提供
するために超大規模集積回路（ＶＬＳＩ）の開発が進行
中である。テレビのような消費者製品において、システ
ム要素のコストをできる限り低く維持することは避けら
れない。ビデオ・デコンプレッション・プロセッサに関
連する主要なコストの一つは、（i）圧縮を解く前に圧
縮データをバッファし、(ii)移動推測技術を使用して現
フレームを予測するために必要な先行データを記憶し、
(iii)テレビ、ビデオテープレコーダー等のようなビデ
オ装置への出力前に、圧縮が解かれたデータをバッファ
するために要求されるランダムアクセスメモリ（ＲＡ
Ｍ）である。
【００１３】典型的に外部ＤＲＡＭ内で実施され、ＭＰ
ＥＧ-2またはＤＣＩＩデコンプレッション・プロセッサ
により要求されたビデオデータメモリの有効な利用は、
必要なデータアクセス速度（すなわち、メモリ帯域幅）
を維持する一方で僅かなメモリ量を利用することができ
るスキーム（scheme)を必要とする。ＤＲＡＭ動作法則
の一つは、ロー・アドレスの変化が新しいローの最初の
データに対して遅いアクセスをもたらすことである。し
たがって、ＤＲＡＭ Ｉ/Ｏ帯域幅を最大にするために、
ロー・アドレスにおける変化の回数を最小にするよう
に、データを読むことが望ましい。したがって、ローの
変化を最小にするために、メモリマップを作ることが望
ましい。これを達成するために、ランダムアクセスメモ
リに記憶されたデータに連続してアクセスすることが望
ましい。このような連続したアクセスは高速であり、し
たがって望ましい。一方、ロー・アドレスで頻繁な変化
を必要とするランダムアクセスは低速で、したがって望
ましくない。
【００１４】ＭＰＥＧまたはDigiCipher（商標）ＩＩ
（ＤＣＩＩ）に従う一つのプロセッサのようなビデオ・
デコンプレッション・プロセッサにおいて、いろいろな
プロセスがＤＲＡＭアクセスを必要とする。これらプロ
セスは予想計算、表示、パケットフィルタ/ビデオ先入
れ先出し（ＦＩＦＯ）書き込み、およびビデオシンタッ
クス分析/ビデオＦＩＦＯ読み込みを含む。これらプロ
セスによりなされるＤＲＡＭへのアクセスのための要請
は実際のビデオ・デコンプレッション・プロセッサにお
いて、有効に優先付けされ、実行されなければならな
い。理想的には、全てのプロセスは瞬時にアクセスされ
るが、実際上は、ただ一つのプロセスがある時にＤＲＡ
Ｍへアクセスする。したがって、ＤＲＡＭアクセスの優
先付けを行い、ＤＲＡＭ Ｉ/Ｏ帯域幅を最大にするビデ
オ・デコンプレッション・プロセッサ内にＤＲＡＭメモ
リマネージャースキームを与えることが望ましい。
【００１５】本発明は、ＤＲＡＭ Ｉ/Ｏ帯域幅が速度バ
ッファリング（bufereing)、最適なアドレス順序付け(o
rdering)、統計的な平均化（すなわち、一つのフレーム
の時間内でビデオフレームをデコードすること）、ＤＲ
ＡＭ要請仲裁(request arbitration)、およびデコーデ
ィングサブプロセス間の整合（handshaking)を含む技術
を使用して改良された、前記利点を有するビデオ・デコ
ンプレッション・プロセッサを提供する。
【００１６】
【課題を解決するための手段】本発明に従う方法は、Ｒ
ＡＭのいろいろなロー（ページ）が画素の一部を検索す
るためにアドレスされなければならない回数を減らすた
めに、ＤＲＡＭのようなランダムアクセスメモリ（ＲＡ
Ｍ）に画素データを記憶し、続いてそこから読むことか
ら成る。検索した部分により、画素により表示される先
行ビデオフレームから現ビデオフレームの再構成ができ
る。先行ビデオフレームは複数のタイルのようにＲＡＭ
内に記憶される。ＲＡＭのいろいろなローは各タイルで
実質的に満たされ、そのタイルは高さＭ画素、幅Ｎ画素
のビデオフレームのいろいろな部分に対応する。移動ベ
クトルは先行ビデオフレーム内の予想領域の位置を決定
するためのデコードされる。予想領域はh画素により占
められる垂直方向の空間に相当する高さおよびＷ画素に
より占められる水平方向の空間に相当する幅を有する。
予想領域がビデオフレームのタイルの一つ以上（すなわ
ち、ＲＡＭの一つ以上のロー）を囲む場合に、予想領域
と境界を接する一つのタイルから、画素データのすべて
が、予想領域と境界を接する画素データを各連続するタ
イルから検索し続ける前に、対応するＲＡＭのローから
検索される。このようにして、予想領域により境界を接
する画素データのすべては一時に一頁、ＲＡＭから検索
される。各タイルがＲＡＭの一つのローに対応すること
から、この技術は、いろいろなローが画素データをメモ
リから検索するためにアドレスされなければならない回
数を最小化する。
【００１７】図示の実施例において、予想領域はタイル
よりも小さい。したがって、高さhの予想領域は高さＭ
のタイルよりも小さい。同様に、幅Ｗの予想領域は幅Ｎ
のタイルよりも小さい。好適な実施例において、Ｍおよ
びＮの大きさは、Ｍ：Ｎの比がh：Ｗの比に接近するよ
うに選択される。各タイル内において、画素データはジ
グザクになって予想領域より境界を接する部分から検索
され得る。
【００１８】先行ビデオフレームから色データというタ
イルが輝度データという対応するタイルから分離して記
憶されるが、色タイルの記憶および検索は輝度のタイル
と同じようにして達成される。したがって、色データは
ＲＡＭの一つのローがそれぞれで満たされるタイルに割
り当てられることになる。輝度のタイルのように、色タ
イルはジグザクになってアドレスされ得る。
【００１９】画素データにより表示される先行ビデオフ
レームから現ビデオフレームを再構成するために必要な
画素データを検索するためにアドレスされなければなら
ないＲＡＭのいろいろなローの数を減らすために、ビデ
オ・デコンプレッション・プロセッサのランダムアクセ
スメモリにアクセスする装置が設けられる。複数のタイ
ル内に、先行ビデオフレームを表す画素データを割り当
てるための手段が設けられる。各タイルはＲＡＭの一つ
のローの容量に実質的に対応する量のデータを含む。メ
モリ・マネージャーがタイルをＲＡＭに、ロー基部当た
り一つのタイルとなるように書き込む書き込みアドレス
を発生する。移動ベクトルデコーダが圧縮された現フレ
ームビデオデータと関連した移動ベクトルを受信するた
めに連結される。移動ベクトルデコーダは先行ビデオフ
レーム内の予想領域の位置を決定するために移動ベクト
ルをデコードする。メモリ・マネージャーに関連した予
想アドレス発生器がＲＡＭから予想領域内の画素データ
を読むための読み取りアドレスを発生するための移動ベ
クトルデコーダに応答する。予想領域がビデオフレーム
のタイトルの一つ以上を囲むならば、メモリ・マネージ
ャーは、予想領域により境界を接する他のどのタイルか
らも画素データを検索し続ける前に、予想領域により境
界を接する一つのタイルから画素データの全てを検索す
るという命令の読み取りアドレスを与える。このように
して、予想領域により境界を接する画素データのすべて
がＲＡＭ内のいろいろなローへのアドレスを最小化する
ために、一度にＲＡＭの一つのローから検索される。
【００２０】メモリ・マネージャーは別々の各タイル内
で、ジグザグに、一つ以上のタイルと接する予想領域に
対する読み取りアドレスを与える。さらに、ＲＡＭは書
き込みおよび読み取りのための32ビットデータバスを有
する。ＲＡＭ内に記憶された画素データのローの間の垂
直および水平“ページ”境界を識別するための手段が設
けられる。このような識別手段は、予想領域がビデオフ
レームの一つ以上のタイルを囲むときに、読み取りアド
レスの発生を容易にするためにメモリ・マネージャーと
関連して動作する。
【００２１】好適実施例において、少なくとも一つの速
度制御バッファがＲＡＭからのデータ出力をバッファす
るために設けられる。理想的には、ＲＡＭデータへのア
クセスを必要とする、別々の各プロセスが、プロセスと
メモリ・マネージャーとの間の速度制御バッファのよう
に働く小さなＦＩＦＯにより提供される。
【００２２】さらに、ＲＡＭ内に記憶されたデータを書
き込みおよび読み取りをモニターする手段が設けられ
る。モニター手段に応答する手段が、新しい画素データ
が表示のために必要な、ＲＡＭに記憶された画素データ
を上書きをするならば、ＲＡＭ内に書き込まれるべき新
しい画素データのデコードを一時的に保留する。
【００２３】上記したように、ＲＡＭは多数のビデオデ
コードプロセスに対してデータを与えるためにアクセス
され得る。このとき、メモリ・マネージャーはさまざま
な優先順位をもってビデオデコードプロセスのそれぞれ
を働かす。いろいろなデコードプロセスのそれぞれに与
えられる優先順位は、そのプロセスのデータアクセスに
依存する。
【００２４】
【発明の実施の形態】図1は、本発明に従って外部ＤＲ
ＡＭ22にアクセスするメモリマネージャー30を組み入れ
たビデオ・デコンプレッション・プロセスのブロック図
である。一般的に20が付されたプロセッサは、輸送層
（すなわち、制御および他の非ビデオ情報）およびター
ミナル10を介したビットストリーム入力のビデオ層の両
方をデコードするように設計された連結プロセッサ（こ
れはしばしばビデオプロセッサの輸送パケットインター
フェイスとして参照される）である。
【００２５】ユーザー・プロセッサ・インターフェイス
が、プロセッサ20のいろいろなレジスターを構成するＭ
バス・コントローラ50を介してビデオ・データ・プロセ
ッサを制御するために、ターミナル14に設けられてい
る。Ｍバスは、デバイス間のデータ交換の単純で、効果
的な手段を与え、Ｉ2Ｃバス標準に完全に適合する2線式
の、両方向シリアルバスである。
【００２６】ＤＲＡＭ22へのインターフェイスがアドレ
スライン24およびデータライン26を介して設けられてい
る。図1に図示の実施例において、ＤＲＡＭ22は9ビット
アドレスポートおよび32ビットデータポートを有する。
【００２７】ビデオ出力インターフェイス38が、例え
ば、標準ＣＣＩＲ（InternationalRadio Consultive Co
mmittee)656、8ビット、37ＭＨｚ多重送信された輝度
（y）および色（Ｃｒ，Ｃｂ）信号として、出力される
圧縮が解かれ、再構成されたビデオに対して設けられ
る。
【００２８】テストインターフェイスが、ターミナル62
を介して在来のＪＴＡＧ（JointTest Action Group)コ
ントローラ60に設けられている。ＪＴＡＧは内部回路と
同様に、パッケージおよびボード接続における欠陥を検
出するためにボードレベルをテストするために使用され
る標準化された、境界走査方法である。
【００２９】ビデオ・デコンプレッション・プロセッサ
20はターミナル12を経てクロック信号を受信する。クロ
ック信号は、たとえば、輸送シンタックスパーサ32がタ
ーミナル10からの圧縮されたビットストリーム入力の輸
送パケットからタイミング情報およびビデオ情報を検索
できるように、タイミング情報を与える。捕捉およびエ
ラーマネージメント回路34が、画像デコーディングの開
始を同期するために、ビデオシンタックスパーサ40によ
り検出されるデコード・タイム・スタンプおよびプログ
ラムクロック基準（ＰＣＲ）を利用する。この回路は垂
直同期をセットし、全ビデオデコードおよび表示機能に
対して全体的な同期化を与える。
【００３０】ビデオ層はメモリマネージャー30により外
部ＤＲＡＭ22に構成された入力バッファ（ＦＩＦＯ）
に、バッファされる。ビデオシンタックスパーサ40はメ
モリマネージャー30を介してＤＲＡＭ ＦＩＦＯから圧
縮されたビデオデータ出力を受信し、ビデオ情報を記述
する係数から移動ベクトル情報を分離する。係数はハフ
マンデコーダ52、逆転量子化器54、および逆転分離正弦
変換（ＩＤＣＴ）プロセッサ56により処理される。
【００３１】移動ベクトルは回復され、現ビデオフレー
ムを再構成するために必要な、前にデコードされたビデ
オフレームをアドレスするために使用される。特に、移
動ベクトルデコーダ42がビデオシンタックスパーサ40か
ら受信した移動ベクトルをデコードし、それらを予想ア
ドレス発生器44へと通過させる。予想アドレス発生器
は、検索するのに必要なアドレス情報をメモリマネージ
ャー30を介して与え、予想計算器46が現フレームブロッ
クを再構成するために必要な予想データを与えることが
できるように、必要なアンカーフレームデータを与え
る。差分デコーダ48は、圧縮が解かれたビデオデータを
与えるために、予想データとデコードされた係数データ
とを結合する。圧縮が解かれたデータはメモリマネージ
ャー30を介してＤＲＡＭ22の適当なバッファ内に記憶さ
れる。
【００３２】移動ベクトルデコーダ42、予想アドレス発
生器44、予想計算器46、差分デコーダ48、ハフマンデコ
ーダ52、逆転量子化器54およびＩＤＣＴ56により達成さ
れるビデオ・デコンプレッション・プロセスは従前のも
のであり、当業者であれば理解できよう。これらの要素
は本発明外である。
【００３３】メモリマネージャー30は外部ＤＲＡＭアド
レスおよびデータバス24、26における活動の予定を決
め、本発明に従って、効率よくＤＲＡＭ22にアドレスす
る。メモリマネージャーは、ＤＲＡＭ22の入力ＦＩＦＯ
部分、ビデオシンタックスパーサ40およびビデオ再構成
回路36（並びに予想計算器46および差分デコーダ48）の
データ移送条件がすべて満たされることを保証する。ビ
デオ再構成回路36は現画像を計算し、ビデオ出力ライン
38における出力のために、垂直間隔テスト信号（ＶＩＴ
ＩＳ）およびテストパターンデータ、密接なキャプショ
ンを挿入する。出力表示がＰＣＲを表示タイムスタンプ
（ＰＴＳ）に比較することで、同期化される。ビデオフ
レームのデコーディングおよび表示がいつ開始されなけ
ればならないかの決定がタイムスタンプ（ＤＴＳ）をＰ
ＴＳに比較することによりなされる。
【００３４】メモリマネージャーもまた、たとえば両方
向の予想フレーム（Ｂフレーム）を伴って、またはそれ
を伴わずにＴＳＣまたはＰＡＬのいずれかであり得るデ
コーディングモードに依存して、ＤＲＡＭ22のＦＩＦＯ
部分に対して可変な大きさを与える。ビデオバッファ制
御により、確かにＤＲＡＭ22により与えられるＦＩＦＯ
がオーバーフローすることもなく、アンダーフローする
こともない。バッファ制御はＰＣＲおよびＤＴＳを含む
システムタイミングパラメータの関数である。
【００３５】ＤＲＡＭ22は外部メモリとして図示され、
8メガビット（メガビットは220ビット）の実施のための
二つの、4メガビットまたは16メガビットの実施のため
の四つの4メガビットＤＲＡＭのような、複数のＤＲＡ
Ｍチップにより成る。将来の実施の際、そしてメモリ技
術の進歩によりＤＲＡＭ22がビデオ・デコンプレッショ
ン・プロセッサ内の内部メモリとして設けることができ
ることは分かるであろう。ＤＲＡＭのマップが、いろい
ろなデコードおよび出力ビデオバッファ並びに圧縮され
た入力ビデオビットストリーム用の環状ＦＩＦＯを与え
るために、描かれる。ＤＲＡＭはまた、テストパターン
バッファ、ＶＩＴＳバッファおよび密接な、見出しのつ
いた（captioning)表示再順序バッファを与えるため
に、並びにデコードされたビデオフレームを適切に表示
するために必要ないろいろな画像構成データを記憶する
ために使用され得る。ＤＲＡＭは、メモリマネージャー
30を介して再度初期化でき、ビデオフレームの大きさ、
ＰＡＬまたはＮＴＳＣビデオ、テストパターンの存在、
8または16Ｍビットメモリ形成、Ｂフレームが存在する
かどかのように変数が修正されてときに必要とされる種
々のマップを与える。
【００３６】メモリマネージャー30は、入力ＦＩＦＯ、
ビデオパーサおよびビデオ再構成回路のデータ移送条件
を含む、外部ＤＲＡＭバスにおける全ての活動の予定を
決める。メモリマネージャーもまた従前の方法で必要と
されるＤＲＡＭの再生(refresh)が行われる。
【００３７】メモリマネージャー30と、ＤＲＡＭ22から
データにアクセスする要素のそれぞれとの間のレートフ
ローバッファとして、僅かなＦＩＦＯも設け得る。たと
えば、ビデオシンタックスパーサ40は、メモリマネージ
ャー30を介してＤＲＡＭ22からデータを受信する小さな
レートフローバッファを経路内に含む。ビデオシンタッ
クスパーサはめったに新しいデータワードを要求しな
い。しかし、新しいデータワードが要求されとき、パー
サは直ぐにそれをもたなければならない。もしそうでな
ければ、ビデオシンタックスパーサから出力を要求する
下流のプロセスは働いていない状態にあり、ビデオ・デ
コンプレッション・プロセッサの効果を減ずる。もし、
ビデオシンタックスパーサ40が新しいデータワードを必
要とする度ごとに、ＤＲＡＭに対して個々の要求をなす
とすると、低速ランダムアクセスとなり、パースプロセ
スが遅延する。レートフローバッファを用意することは
この潜在的問題を解消する。たとえば、もしレートフロ
ーバッファが20ワードのＤＲＡＭデータを保持すると、
ビデオシンタックスパーサは、レートフローバッファか
ら直ぐに要求する新しいデータを得ることができる。レ
ートフローバッファが予めセットされたある空のレベル
に達したとき、メモリマネージャー30はＲＡＭからさら
にデータを読むように向けられる。さらなるＤＲＡＭデ
ータに対する要求が達成されたとき、データがシーケン
シャルバースト（sequential burst)に読み込まれ、レ
ートフローバッファが満たされるまで、その中に記録さ
れる。
【００３８】レートフローバッファは、通常ＤＲＡＭの
同じロー内でアクセスが逐次で、かつ速いのでＤＲＡＭ
Ｉ/Ｏ帯域幅およびデコーダの速度を支援し、パーサは
ほとんどデータを使い果たすことがない。特に、レート
フローバッファが完全に空になる前に、ある要求が新し
いデータに対して加えれら得る。
【００３９】圧縮されたビットストリームがビデオ・デ
コンプレッション・プロセッサ20のターミナル10に入力
されるとき、ビットストリームにより表されるビデオフ
レームが一度に一つ再構成される。最初に、ビデオデー
タの全フレームが受信され、ＤＲＡＭ22に記憶されなけ
ればならないだろう。後続のビデオフレームに対する情
報は、（ＤＲＡＭ22に記憶された）先行ビデオフレーム
から予想データに加えられたときに、結局は全フレーム
の再構成となる、全ビデオフレームのサブセットから成
る。新たな各ＩまたはＰビデオフレームは、それが再構
成されるとき、圧縮されたビットストリームのデータに
より表された後続のフレームを再構成するために必要な
アンカーフレームとしての使用のために、そして、ビデ
オシーケンスの適当な時間での表示のために、ＤＲＡＭ
22に記憶される。各Ｂフレームは、それが再構成される
とき、適当な時間での表示のために記録される。本発明
は、ＤＲＡＭ22からアクセスされたデータの大半（すな
わち、約80％）が画素の矩形な“予想領域”において作
られるという事実を利用する。図示の実施例において、
各予想領域は高さが、9画素、幅が17画素である。（8×
16画素領域に代わり）この大きさの予想領域の使用によ
り、一つのローおよび一つのカラムが二つの8×8画素ブ
ロックのセットに加えられるので、副画素(subpixel)の
補間が成し遂げられる。予想領域の高さ対幅（9：17）
の比は約0.53である。ＤＲＡＭ22にアドレスするとき、
必要なローの交差の数を最小にするために、先行フレー
ムデータは、同じ幅に対する高さの比（たとえば約0.5
0）をもつタイルに基づいてＤＲＡＭ22内に記憶され
る。本発明にしたがって使用できるビデオフレーム内の
タイルの割り当てが図2に示されている。
【００４０】図2の例に示されているように、輝度ＮＴ
ＳＣビデオフレーム70が等しい大きさの165個の“タイ
ル”に分割されている。各タイル72は四つのマクロブロ
ック（mb）のそれぞれに二つのスライスがあることで、
8個のマクロブロックを含む。165個のタイルは15個のロ
ーの列に構成され、各ローは11個のタイルを含む。各ロ
ーは二つのスライスを含み、各ビデオフレーム内に全部
で30のスライスがある。各スライスは44個のマクロブロ
ックを含む。165個のタイルがあるので、それぞれは8個
のマクロブロックを含み、各ＮＴＳＣビデオフレームに
は1320個のマクロブロックがある。各輝度マクロブロッ
クは8×8画素がある四つのブロックを含み、各画素は8
ビットのデータから成る。ビデオフレームは、ＤＲＡＭ
22の一つのロー内に保持され得るデータ量を各タイルが
含むように、分割される。同じ基本原理を使用する他の
テレビフォーマット（たとえばＰＡＬまたはＳＥＣＡ
Ｍ）に対し多少異なる規格となることは分かるだろう。
【００４１】図示の実施例において、ＤＲＡＭ22の各ロ
ーは、512の32ビットワード（総数16,384ビット）を保
持する。したがって、ビデオフレームの各タイル72もま
た16,384ビットを含むことになる。各マクロブロックが
四つの8×8画素ブロックを含むので、マクロブロック
は、256の8ビット画素（マクロブロック当たり総数2,04
8ビット）から成る。各タイルはこのようなマクロブロ
ックを8個含む（総数16,384ビット）。したがって、図2
に示された輝度ビデオフレームの各タイル72はＤＲＡＭ
22の一つのローにマップされる。
【００４２】図3はより詳細な一つの輝度タイルを示
す。図示のように、輝度タイルはビデオフレームの二つ
の異なるスライスの部分から成る。四つのマクロブロッ
ク（それぞれは四つの8×8輝度ブロックを含む）が各ス
ライス部分に設けられる。各ＤＲＡＭの位置に一つの32
ビットワードが記憶されるので、四つの8ビット輝度画
素（y）は図3の四つの画素ワード80により図示されてい
る各ＤＲＡＭの位置に記憶され得る。前述したように、
ＤＲＡＭの各ローに512カラムがあり、それぞれは16進
のＲＡＭアドレス0-1ＦＦの一つによりアクセス可能で
ある。
【００４３】色データは、各ビデオフレームが輝度情報
と同程度の色情報の半分を含むことを除き、同様に扱え
る。したがって、図4に図示されているように、各色タ
イル82はビデオフレームの四つのスライスからの部分を
含み、各スライス部分は四つの色マクロブロックを含
む。色マクロブロックは輝度ブロックの大きさの半分で
あり、したがって、タイル当たり8個のブロックに代わ
って、色タイルが16個のマクロブロックを含む。輝度タ
イルのように、各色タイルはＤＲＡＭ22の一つのローに
マップされる。好適な実施において、ＤＲＡＭ22は輝度
データおよび色データを記憶するための別個の領域に分
割され、輝度部分の大きさのほぼ半分の彩度部分を有す
る。四つの画素ワード84により図示されているように、
色データはｃｂおよびｃｒの色要素を交互するように記
憶される。
【００４４】図5は本発明の、ロー当たり一つのタイル
のマッピングが、ＤＲＡＭから予想領域内の画素のグル
ープを読むために、必要なメモリローアドレス変化の数
を減らすためにどのように使用されるかを示す。（図2
のビデオフレーム70の左上の角から）四つの隣接したタ
イル74、75、77および79の部分が図5に示されている。
簡単化のために、タイル74の全てが図5に示されている
が、タイル75、77および79はその一部のみが示されてい
る。
【００４５】タイル74、75、77および79の垂直交差点は
ＤＲＡＭ22の垂直“ページ(page)”境界92にそってい
る。これらタイルの水平交差点はＤＲＡＭの水平“ペー
ジ”境界94にそっている。一つのタイルがＤＲＡＭ22の
各ロー（すなわち“ページ”）に記憶されるので、垂直
または垂直ページ境界が交差する度ごとにＤＲＡＭの新
しいローにアドレスする必要がある。
【００４６】ＤＲＡＭ22内に記憶された先行フレームの
画素データから現フレームに対して画素データを予想す
るために、先行フレーム画素は現フレームにおいて予想
されるべき画素の各グループに対して予め決定された予
想領域から読み出される。画素の各グループに対する予
想領域は従前の方法で、圧縮されたビデオデータで送ら
れた移動ベクトルを使用して位置づけされる。最も悪い
場合の予想領域90が図5に示されている。予想領域90
は、それが四つの異なるタイルからの画素をカバーして
いるので、最も悪い場合を示している。この予想領域が
たとえばそこにある連続したローを走査することにより
読まれるならば、垂直ページ境界92を繰り返して交差す
る必要があり、これにより、ＤＲＡＭの異なるローにア
クセスすることになる。これは、データがＤＲＡＭから
読まれる速度を非常に遅くする。
【００４７】本発明に従うことで、予想領域90が四つの
ローアドレス工程のみを要求する方法で走査され、すな
わち新しいアドレスが、予想領域に含まれるタイル74、
75、77および79のそれぞれに対して一度だけ要求され
る。これを達成するために、各タイルからのデータの全
てが次のタイルに進む前に読み取られる。図示の特定の
実施例は、予想領域90内にあるタイル74からデータの全
てを検索するために、予想領域の左上角で始まるジグザ
ク走査パターンを使用する。次に、ビデオフレームのタ
イル75を含むＤＲＡＭ22のローは、そのタイルから予想
領域内のデータの全てが検索されるまで、走査される。
次に、タイル77に対応するＤＲＡＭのローはアクセスさ
れ、予想領域90内のタイル77にあるデータの全てが検索
される。最後に、タイル79を含むＤＲＡＭのローがアク
セスされ、そのタイルに対する予想領域90内のデータの
全てが検索される。したがって、ＤＲＡＭ内のいろいろ
なローに繰り返してアクセスする代わりに、最も悪い場
合で、4回のＤＲＡＭのローアクセスが全予想領域から
データを回復するために行う必要がある。
【００４８】図6-10は、予想領域からのデータが、予想
領域内に垂直ページ境界があることに依存して、どのよ
うに走査し得るかを示す。図6-10に示された例は単に例
示のためのもので、多くの他の走査パターンが、次のタ
イルに進む前に各タイルからデータの全てを読み出すた
めに、本発明にしたがって使用でき、これによりＤＲＡ
Ｍ内で必要なローへのアクセスの回数を最小化できるこ
とは分かるであろう。
【００４９】図6-10において、各ブロック120はビデオ
フレームのタイルからの4画素ワードを表す。（タイル
が記憶されるＤＲＡＭ内のローの変化に対応する）垂直
なページ境界は符号100により示されている。図6におい
て、当該予想領域はタイル102の最後のカラムおよびタ
イル104の最初の四つのカラムまで囲む。高さ9画素、幅
17画素の予想領域に対して、五つの、4画素広幅カラム
が予想領域の幅を収容するのに十分であることに注意す
べきである。したがって、垂直ページ境界100が図6に図
示されているように位置する場合、予想領域内のデータ
は矢印103の方向にタイル102の画素の全てを最初に読
み、次にタイル104を含むＤＲＡＭのローをアドレス
し、図示のジグザクにタイル104から適用可能なデータ
を走査する。
【００５０】垂直ページ境界100が図7に図示されている
ように位置する場合、タイル106からのデータは最初に
図示にようにジグザグに読まれ、次にタイル108を含む
ローは、ジグザグにタイル108からのデータを読むため
にアドレスされる。垂直ページ境界100が図8に示されて
いるように位置する場合、データは図示のようにタイル
110から、次にタイル112から読むことができる。
【００５１】ページ境界100が図9に図示されているよう
に位置する場合、データは図示のジグザグにタイル114
から読まれ、次にタイル116を含むＤＲＡＭ22のロー
は、矢印115に示されているように、そこから関係のあ
るデータを読むためにアクセスされ得る。図10におい
て、予想領域内に垂直ページ境界がない例が示されてい
る。全予想領域はタイル118内にある。したがって、デ
ータは図示のようにジグザグのように読むことができ
る。図6-10に図示の水平走査は単に例示であり、垂直走
査のような他の技術が本発明に従って容易に使用できる
ことは分かるであろう。重要な規準は、一つのタイルか
らのデータの全てが、境界を交差して他のタイルへと行
く前に読まれることである。
【００５２】図11は本発明にしたがって、使用すること
ができる予想アドレス発生器44（図1）の一実施例のブ
ロック図である。ビデオシンタックパーサにより、圧縮
されたビットストリームから分析された移動ベクトル
（ＭＶｓ）は予想アドレス発生器44のターミナル130を
介して移動ベクトルソータ（sorter)132に入力される。
移動ベクトルソータは適当な時期に正しい移動ベクトル
を多重送信する。六つまでもの、異なるセットの移動ベ
クトルが、特定の予想に対し、使用される予想モードに
依存して使用できる。ＭＰＥＧおよび/またはＤＣＩＩ
標準に従って使用できるいろいろな予想モードの例は、
予想フレーム、予想フィールド、特定フレーム、特定フ
ィールド、Ｂフレーム（フレームまたはフィールド）お
よび二重基本モードである。移動ベクトルは、分類され
た後、垂直ページ境界が、もしあれば現予想領域に対し
て、ある所を決めるページブレークモード発生器134に
入力される。ページブレークモード発生器により必要と
される開始アドレスは次のように、Verilogコードで表
すことができる。
【００５３】x start coord［9：0］=｛mb num［5：
0］，4’h0｝+selected mvx［10：1］
【００５４】ここで、x startは予想画素の開始x座標
（すなわち水平方向）である。補間が使用されるべきか
どうかを識別するために、サブペル(subpel)ビットが与
えられる。selected mvx「0」はサブペル・ビットであ
る。好適実施例において、サブペル・ビットは移動ベク
トルの最下位ビット（ＬＳＢ）であり、二進の“１”に
セットされると、補間が使用される。全ての可能なペー
ジブレーク、およびそれらを識別するコードが以下の表
に示されている。
【００５５】
【表】表 コード パターン 0 xxxx 1 x｜xxx 2 xx｜xx 3 xxx｜x 4 xxxxx 5 x｜xxxx 6 xx｜xxx 7 xxx｜xx 8 xxxx｜x
【００５６】この表において、“x”は4画素のワードを
指定し、“｜”は垂直ページブレークの位置を指定す
る。ページが水平方向で四つのマクロブロックを含むの
で、各垂直ページブレークの位置はx start coordの6
ＬＳＢおよびサブペル・ビット（selected mvx［0］）
から決定することができる。
【００５７】予想領域に対するどの垂直境界も位置づけ
られた後、x-yオフセット発生器136が、予想データを記
憶するＤＲＡＭにアドレスするときに必要なローの変化
の数を最小化するために（図5-10に示されているよう
に）、走査モードを実行する。x-yオフセット発生器の
動作は、図12に関連して以下で説明される。
【００５８】エナーブル（enable)ロジック140はターミ
ナル138に入力されたいろいろな信号に応答する。これ
ら信号はマクロブロックの数、ブロックの数、移動補償
を基礎としたフィールドまたはフレームが使用されたか
どうか、移動ベクトルカウントおよびスライス同期信
号、並びにどの予想モードが使用されてたかを定義する
情報を含む。現スライス数はターミナル150を介してxお
よびy座標発生器148に直接入力され、その発生器はま
た、x-yオフセット発生器136、ブロックカウンター14
2、マイクロブロックカウンター144、およびスキップし
たマクロブロックカウンター146を受信する。xおよびy
座標発生器の動作は以下のVerilogコードで以下の様に
表せる。
【００５９】x coord［9：0］=｛mb num［5：0］，
4’h0｝+selected mvx［10：1］+x offset
【００６０】if（chram mode）｛y coord［9：0］=
｛1’ｂ0，slice num，fr b num，2’h0｝+｛｛4｛s
elected mvy［7］｝｝，selected mvy［6：1］｝+sc
y offset｝else｛y coord［9：0］｝=｛slice nu
m，fr b num，3’h0｝+｛｛4（selected mvy
［7｝｝｝，selected mvy［6：1］｝+sc y offset。
【００６１】ここで、slice numはslice vertical p
osition-1、fr b num（1bit）はビデオデータのフレ
ームモード処理で、かつマクロブロックの第2の2-ブロ
ック対が処理されるときにのみ、ハイ（high）である。
sc y offsetはy offset≪frame modeである。輝度
（色）モードにおいて、移動ベクトルが2の因子だけ拡
大されなければならない。したがって、輝度移動ベクト
ルが2の値を有すると、移動ベクトルは輝度に対して4の
値を有する。
【００６２】ブロックカウンター142はマクロブロック
のブロックの全数をカウントする。このカウンターはＢ
フレームで、特別の予想（ＤＣＩＩ）および二重の主要
予想モードを平均化するために、フィードバックされる
必要があるブロックの数を含む。ブロックカウンター14
2は3ビット幅で、（補間ブロックを含む）マクロブロッ
ク内の二つの8×8ブロックの対をカウントする。輝度デ
ータが処理されるとともに、どの移動ベクトルが適用さ
れるべきかを決定するために使用される。
【００６３】マクロブロックカウンターはスライスのマ
クロブロックの数の記録を取り、x coordを発生するため
に必要とされるmb numを与える。それはマクロブロッ
クヘッダー毎に一度増加し、各スライスに開始時に受信
したマクロブロック数にリセットされる。スキップした
マクロブロックカウンターは、受信したデータでエラー
が発生した場合に、スキップされなければならないマク
ロブロックの数をカウントする。マクロブロックがスキ
ップされると、予想アドレス発生器は、予想のための移
動ベクトルをＢフレーム予想モードが使用されたときに
先行マクロブロックを再度利用し、または移動モードベ
クトルをなくす。同時にブロックカウンターは平均化に
必要なブロックの数を最小にするために再調整される。
【００６４】図12および13は本発明のメモリ読み取りス
キームを実施するために、x-yオフセット発生器136によ
り使用されるルーティンを図示するフローチャートであ
る。ルーティンはボックス160で開始し、ボックス162へ
通過し、そこで、予想領域内の予想データブロックの次
の対の開始を示すときに、同期パルス（“2blk syn
ｃ”）が到着したがどうかについて決定がなされる。そ
うでないときは、ルーティンは2blk syncが到着するま
で、ボックス163の上部に戻る。これが起こると、x of
fsetおよびy offsetはボックス164に示されているよう
にゼロにセットされる。これらのオフセットは予想領域
の上部左側の画素から測定される。
【００６５】ボックス166で、予想領域に垂直ページブ
レークがあるかどうかについての決定がなされる。もし
なとき（no brk＝yes）、ボックス168で、4画素の現ワ
ードが予想領域内の画素の水平ローの最後のワードであ
るかどうかについての決定がなされる。もしそうである
ならば（x offse end＝yes）、ボックス170で、ワー
ドがまた予想領域内で垂直方向の最後のものであるかに
ついての決定が成される。もしそであるならば（y off
set end＝yes）、予想領域に対する画素データの全て
が検索され、ルーティンは次のブロックの対の到着を待
つためにブロック162に戻る。そうでないときは、ボッ
クス172において、x offsetはゼロの戻り、y offset
は1だけ増加し、予想領域内の画素データの次のローを
読むことができる。ルーティンのこの部分が処理のため
の垂直ページブレークがない予想領域を扱うので、画素
データのジグザク走査は図10に示されているように継続
する。したがって、予想領域内の各垂直ローの端部で、
ＤＲＡＭは次のローから最初のワードを読むためにアド
レスされる。予想領域内でローの開始からそのローの端
部までデータの読み取りが進むとき、図12のブロック17
4に示されているように、x offsetは1だけ増加する。
【００６６】ページブレークがある場合（no page br
k＝no）、ルーティンはボックス166からボックス176へ
と通過し、そこで画素が現在、垂直ページブレークの右
側から、すなわち図6のページ104から読まれるかどうか
についての決定がなされる。もしそうならば、ルーティ
ンがボックス190で継続し、そこでは予想領域内の現ロ
ーの端部が到着したかどうか（x offset=yｅｓ）につ
いて決定がなされる。もしそうならば、ボックス194に
おいて、予想領域の最後のローが読みとられるならかど
うか（y offset end=yｅｓ）について決定がなされ
る。もしそうならば、予想領域内の画素の全てが読みと
られ、ルーティンはボックス162に戻る。そうでなけれ
ば、予想領域内のページブレークの右に読まれるべき他
のローが加えられ、ボックス196において、x offsetが
ページ境界（x offset reg）の右まで第1のワードに
セットされ、y offsetは1だけ増加される（y offset=
y offset+1）。ボックス190が予想領域の現ロー内に付
加される、読まれるべきワードがあることを決定する場
合、ボックス192において、x offsetは1だけ増加する
（x offset=x offset+1）。
【００６７】ルーティン1のボックス176がデータがペー
ジブレークの左側から（すなわち、図7に図示のページ1
06の一部から）、現に読みとられることを決定すると
き、ボックス178において、ページブレークの前の最後
のワードが現ローから読みとられたかどうかについて決
定がなされる。もしそうでないとき、ボックス180にお
いて、x offsetは1だけ増加する。ページブレーク前に
ローの最後のワードが読みとられたとき、ボックス182
において、予想領域の最後のローが処理されたかどうか
（すわわち、y offset=yes）について決定がなされ
る。もしそうでないならば、ボックス184において、x
offsetはゼロ（予想領域内の水平ローの最初のワード）
に戻り、y offsetは1だけ増加する。他方、画素の全て
がページブレークの左側から（図7のページ106から）読
みとられると、予想領域の部分をページブレークの右側
に（すなわち、図7に図示のページ108から）走査するた
めに、ページブレークを横切って交差する必要がある。
このことを行うために、ボックス186において、x offs
etは（ページブレークの右に）1だけ増加し、y offset
はゼロに（予想領域内に新しいタイルの上部左のワード
に）戻る。同時に、x offset regはx offsetにセッ
トされて、続く各ローからのデータの読みが丁度ページ
ブレークの右へと開始する。
【００６８】上記したように、図12のルーティンは図6-
10に図示のジグザグ走査を実行する。もちろん、異なる
走査を実行するために、他のルーティンで置き換えら得
る。本発明に従って採用されたどの走査も、ページブレ
ークが交差しなければならない回数を最小化し、これに
より画素データを記憶するランダムアクセスメモリでア
ドレスされなければならない新しいページ（すなわちロ
ー）の数を最小化するために、一度に一つのタイルで、
予想領域内のデータを読む。
【００６９】ＤＲＡＭ22にデータを書き込むこと、およ
びそこからデータを読み取り、実時間でビデオフレーム
をデコードし、表示することは、デコーディング速度の
調整を必要とする。さもなければ、表示のためにＤＲＡ
Ｍに記憶されたデータはそれが表示される前に、上書き
される。したがって、フレームのデコーディングの開始
前にビデオフレームのＤＴＳにより決められる時間まで
待つ必要がある。デコードされるビデオフレームがＤＲ
ＡＭ22内の環状バッファになるとされるならば、垂直位
置が“最後の表示フィールド”から現に表示されるライ
ンの垂直位置を越えるスライスのデコーディング（プラ
スレートフローバッファリング）は許されない。最後の
ディスプレーフィールドは、現に表示されるビデオフレ
ームの最後のフィールドである。このことは、たとえば
3：2のプルダウンシーケンスがフィルムモード処理に対
して使用されるかどうかに依存して、ビデオフレームの
フィールド1またはフィールド2となる。レートフローバ
ッファリングは単に、全ビデオフレームを記憶するため
に必要とされるものを越えて、環状バッファに加えられ
る余分な線から成る。レートフローバッファの目的は、
画像の容易な部分をデコーディングするときにデコーダ
が進行でき、その結果、デコーダは異なるビデオ部分が
囲まれるならば、遅れることはない。これは、システム
がまだ完全にデコードされていないデータを表示しよう
とする場合を避ける。
【００７０】表示のためにまだ必要とされるデータを上
書きすることを避けるために、捕捉およびエラーマネー
ジメント回路34（図1）はメモリマネージャー30を介し
てＤＲＡＭ22に記憶されたデータの書き込みおよび読み
取りをモニターする。デコードされるデータが、表示の
ために必要なＤＲＡＭに記憶された画素データを上書き
することに近くなった場合に、ビデオシンタックスパー
サに、ＤＲＡＭ22内のデコードされたデータの記憶に対
して利用可能になるまで、新しい画素データのデコーデ
ィングを一時的に留保するように指示する。デコーディ
ングの留保はたとえば、ビデオシンタックスパーサを実
行するために使用された状態機(state machine)を禁止
することにより、実行される。このようにして、新しい
画素データは、表示のためにまだ必要とされるＤＲＡＭ
に記憶された画素データの上に上書きすることはない。
表示のために必要とされたデータがビデオ再構成回路36
を介して出力されると、デコーディングプロセスは再開
し、新たにデコードされたデータは、表示のために出力
されたデータにより使用可能になったスペースで、ＤＲ
ＡＭ22に記憶される。
【００７１】本発明がビデオ・デコンプレッション・プ
ロセッサのランダムアクセスメモリ帯域幅の利用を最適
化するための技術を提供することは分かるであろう。レ
ートバッファリング、最適アドレス順序付け、統計的平
均化、メモリ要求の仲裁、およびデコーディングサブプ
ロセスの間の整合(handshaking)は、すべてこのような
最適化を達成するために使用できる。本発明のアドレス
命令スキームは予想領域から予想データを読み出すと
き、メモリ内でアドレスされなければならないローの数
を最小化する。本発明に従って使用される統計的平均化
はビデオデータの各フレームをデコードするために、全
フレーム時間を割り当てる。メモリをアクセスするすべ
のプロセスのレートバッファリングにより、メモリアク
セスは効果的に実行できる。ＤＲＡＭのアクセスに対す
る要求についての優先順位化は必要な帯域幅を、最も強
力なデータのプレセスに与え、そうでないデータをまち
にしておく。整合(handshaking)は、可変時間を必要と
するプロセスが適宜後続のプロセスにデータを与えるこ
とができるようにする。
【００７２】いろいろな実施例に関連して本発明を説明
してきたが、特許請求の範囲に示す本発明の思想および
範囲から逸脱することなく種々の変形、変更がなし得る
ことは分かるであろう。
【図面の簡単な説明】
【図１】本発明に従ったビデオ・デコンプレッション・
プロセッサのブロック図である。
【図２】本発明に従って輝度ビデオフレームがタイルに
どのおうに分割されるかを示す図解である。
【図３】一つの輝度タイルの図解である。
【図４】一つの色タイルの図解である。
【図５】予想領域からのデータ読み取りがアクセスされ
るべき四つの異なるメモリローを必要とする、悪い例の
図解である。
【図６】予想領域内のデータ部分が垂直のページ境界の
位置に依存してどのように走査できるかるかを示す図解
である。
【図７】予想領域内のデータ部分が垂直のページ境界の
位置に依存してどのように走査できるかるかを示す図解
である。
【図８】予想領域内のデータ部分が垂直のページ境界の
位置に依存してどのように走査できるかるかを示す図解
である。
【図９】予想領域内のデータ部分が垂直のページ境界の
位置に依存してどのように走査できるかるかを示す図解
である。
【図１０】予想領域内のデータ部分が垂直のページ境界
の位置に依存してどのように走査できるかるかを示す図
解である。
【図１１】本発明に従った予想アドレス発生器のブロッ
ク図である。
【図１２】本発明のメモリ読み取りスキームを実施する
ためのルーティンを示すフローチャートである。
【図１３】本発明のメモリ読み取りスキームを実施する
ためのルーティンを示すフローチャートである。
【符号の説明】
22 ＤＲＡＭ 24 アドレスライン 26 アドレスライン 30 メモリマネージャー 32 輸送シンタックスパーサ 34 捕捉およびエラー回路 36 ビデオ再構成回路 38 ビデオ出力 40 ビデオシンタックス 42 移動ベクトルデコーダ 44 予想アドレス発生器 46 予想計算器 48 差分デコーダ 50 Ｍバスコントローラ 52 ＤＣおよびＡＣ係数ハフマンデコーダ 54 逆量子化 56 ＩＤＣＴ 60 ＪＴＡＧコントローラ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ランダム・アクセス・メモリ（ＲＡＭ）
    のいろいろなローがそこから画素データの部分を検索
    し、その検索された部分により前記画素データにより表
    示される先行ビデオフレームから現ビデオフレームを再
    構成できるように、アクセスされなければならない回数
    を減らすべく、ＲＡＭから画素データを記憶し、続いて
    読み出すための方法であって、 前記ＲＡＭの前記ビデオフレームを、前記ＲＡＭのいろ
    いろなローを実質的に満たし、高さＭ画素、幅Ｎ画素を
    有する、前記ビデオフレームのいろいろな部分に対応す
    る複数のタイルとして記憶する工程と、 高さがh画素により占められる垂直空間に匹敵し、幅が
    Ｗ画素により占められる水平空間に匹敵する予想領域
    の、前記先行ビデオフレーム内での位置を決定する移動
    ベクトルをデコーディングする工程と、から成り、 前記予想領域が前記ビデオフレームの前記タイルを一つ
    以上取り囲む場合、予想領域と境界を接する画素データ
    の全てが一度に一枚のタイルで検索されるまで、予想領
    域により境界を接する画素データを各続くタイルから検
    索することを続ける前に、予想領域により境界を接する
    画素データの全てを一枚のタイルから、検索する、とこ
    ろの方法。
  2. 【請求項２】 前記予想領域が、h＜ＭおよびＷ＜Ｎの
    ようにタイルよりも小さい、請求項１に記載の方法。
  3. 【請求項３】 ＭおよびＮの大きさがほぼＭ：Ｎの比が
    h：Ｗの比であるように選択される、請求項１または２
    に記載の方法。
  4. 【請求項４】 前記検索工程が各個別のタイルから、前
    記予想領域により境界を接する画素データをジグザクに
    検索する工程から成る、請求項１、２および３のうちの
    いずれかに記載の方法。
  5. 【請求項５】 前記先行ビデオフレームからの色データ
    のタイルが別個に記憶されるが、しかし前記先行フレー
    ムから、輝度データの対応するタイルと同じように検索
    される、請求項1、2、3および4のうちのいずいれかに記
    載の方法。
  6. 【請求項６】 現ビデオフレームを画素データにより表
    される先行ビデオフレームから、再構成するために必要
    な画素データを検索するためにランダム・アクセス・メ
    モリ（ＲＡＭ）のいろいろなローがアクセスされなけれ
    ばならない回数を減らすためにビデオ・デコンプレッシ
    ョン・プロセッサのＲＡＭをアクセスする装置であっ
    て、 前記先行フレームを表す画素データを、それぞれが、前
    記ＲＡＭの一つのローの容量に実質的に対応するデータ
    量を含むタイルに割り当てる手段と、 ロー当たり一つのタイルに基づいて、前記タイルを前記
    ＲＡＭに書き込むために、書き込みアドレスを発生する
    ためのメモリマネージャーと、 圧縮された現フレームビデオデータに関連した移動ベク
    トルを受信するために結合され、前記先行ビデオフレー
    ム内への予想領域の割り当てを決定するために、前記移
    動ベクトルをデコードする移動ベクトルデコーダと、か
    ら成り、 前記メモリマネージャーは、前記移動ベクトルデコーダ
    に応答し、前記ＲＡＭから前記予想領域内の画素データ
    を読むための読みアドレスを発生するための、予想アド
    レス発生器に関連付けられ、 予想領域が前記ビデオフレームの前記タイルの一つ以上
    を囲むとき、前記メモリマネージャーは、予想領域によ
    り境界を接する画素データが一度に一つのタイルで検索
    されるまで、画素データを予想領域により取り囲まれる
    他のどのタイルから検索することを続ける前に、その予
    想領域により境界を接する一つのタイルから画素データ
    の全てを検索するために、前記読みアドレスを与える、
    ところの装置。
  7. 【請求項７】 前記メモリマネージャーが、各別個のタ
    イル内でジグザクに、一つ以上のタイルと境界を接する
    予想領域に対して前記読みアドレスを与える、とことの
    装置。
  8. 【請求項８】 前記ＲＡＭが、そこにデータを書き、そ
    こからデータを読むための32ビットデータバスを有す
    る、請求項6または7に記載の装置。
  9. 【請求項９】 さらに、前記ＲＡＭ内に記憶された画素
    データのタイル間の垂直および水平境界を識別するため
    の識別手段を有し、 該識別手段は、予想領域が前記ビデオフレームの前記タ
    イルの一つ以上を取り囲むときに、前記読みアドレスの
    発生を容易にするために、前記メモリマネージャーに関
    連して作動する、ところの請求項6から8のうちのいずれ
    かの装置。
  10. 【請求項１０】 さらに、前記ＲＡＭからのデータをバ
    ッファするために連結された少なくとも一つのレートコ
    ントロールバッファを含む請求項6から9のうちのいずれ
    かの装置。
  11. 【請求項１１】 前記ＲＡＭに記憶されたデータの書
    き、および読みをモニタリングする手段と、 前記ＲＡＭに書き込まれる新しいデータが、表示のため
    に必要な前記ＲＡＭに記憶された画素データの上に上書
    きするとき、前記新しい画素データのデコードを一時的
    に留保するための、前記モニタリング手段に応答する手
    段を含む、請求項6-10のうちのいずれかの装置。
  12. 【請求項１２】 前記ＲＡＭが複数のビデオデコーディ
    ングプロセスに対してデータを与えるためにアクセスさ
    れ、前記メモリマネージャーが前記デコーディングプロ
    セスのそれぞれのデータアクセス条件に依存する種々の
    優先順位で前記ビデオデコーディングプロセスのそれぞ
    れを実行する、請求項6-11のうちのいずれかの装置。
JP7229723A 1994-08-15 1995-08-15 ビデオ・デコンプレッション・プロセッサにおいてｄｒａｍへの効果的なアドレスを行う方法および装置 Pending JPH08195960A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29037294A 1994-08-15 1994-08-15
US290372 1999-04-12

Publications (1)

Publication Number Publication Date
JPH08195960A true JPH08195960A (ja) 1996-07-30

Family

ID=23115695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7229723A Pending JPH08195960A (ja) 1994-08-15 1995-08-15 ビデオ・デコンプレッション・プロセッサにおいてｄｒａｍへの効果的なアドレスを行う方法および装置

Country Status (12)

Country Link
US (1) US5675387A (ja)
EP (1) EP0697794B1 (ja)
JP (1) JPH08195960A (ja)
KR (1) KR100376207B1 (ja)
CN (1) CN1110965C (ja)
AU (1) AU688521B2 (ja)
BR (1) BR9503640A (ja)
CA (1) CA2155260C (ja)
DE (1) DE69526470T2 (ja)
HK (1) HK1012140A1 (ja)
NO (1) NO953193L (ja)
TW (1) TW245871B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349058B1 (ko) * 2000-06-15 2002-08-21 (주)씨앤에스 테크놀로지 영상압축복원장치
JP2007312358A (ja) * 2006-04-17 2007-11-29 Matsushita Electric Ind Co Ltd 画像データ転送方法、画像処理装置、及び撮像システム
US8165219B2 (en) 2003-03-03 2012-04-24 Maxim Integrated Products, Inc. Memory word array organization and prediction combination for memory access

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT1098529E (pt) * 1993-03-24 2013-11-25 Sony Corp Método para codificar e descodificar vetores de movimento e respetivo dispositivo e método para codificar e descodificar sinais de imagem e respetivo dispositivo
EP0710033A3 (en) * 1994-10-28 1999-06-09 Matsushita Electric Industrial Co., Ltd. MPEG video decoder having a high bandwidth memory
US5946044A (en) * 1995-06-30 1999-08-31 Sony Corporation Image signal converting method and image signal converting apparatus
DE69614500T2 (de) * 1996-02-27 2001-11-22 St Microelectronics Srl Speicherverminderung für das Grundprofil und die Hauptebene eines MPEG-2-Dekoders
EP0793390A3 (fr) * 1996-02-28 1999-11-03 Koninklijke Philips Electronics N.V. Dispositif de décodage de signaux de type MPEG
KR100194039B1 (ko) * 1996-04-19 1999-06-15 윤종용 엠펙 시스템의 우선순위 처리회로
US5854757A (en) * 1996-05-07 1998-12-29 Lsi Logic Corporation Super-compact hardware architecture for IDCT computation
DE69614675T2 (de) * 1996-06-28 2001-12-06 St Microelectronics Srl MPEG-2 Dekodierung mit reduziertem RAM Bedürfnis durch ADPCM Rekomprimierung vor der Speicherung von dekomprimierten MPEG-2 Daten, wahlweise nach einem Unterabtastungsalgorithmus
JP3825888B2 (ja) * 1996-07-19 2006-09-27 キヤノン株式会社 信号処理装置／方法及びメモリ記憶方法
EP0859524B1 (en) * 1996-08-29 2007-06-27 Matsushita Electric Industrial Co., Ltd. Image decoder and image memory overcoming various kinds of delaying factors caused by hardware specifications specific to image memory by improving storing system and reading-out system
US6028635A (en) * 1996-12-03 2000-02-22 Stmicroelectronics, Inc. Reducing the memory required for decompression by storing compressed information using DCT based techniques
US6005624A (en) * 1996-12-20 1999-12-21 Lsi Logic Corporation System and method for performing motion compensation using a skewed tile storage format for improved efficiency
US5883679A (en) * 1997-02-20 1999-03-16 C-Cube Microsystems, Inc. Scanning scheme for images stored in dynamic random access memory
GB2329802B (en) * 1997-06-28 1999-08-18 United Microelectronics Corp Adaptive-selection method for memory access priority control in MPEG processor
AU9388298A (en) * 1997-09-19 1999-04-12 Sony Electronics Inc. Motion compensated digital video decoding with buffered picture storage memory map
US6215822B1 (en) 1997-12-30 2001-04-10 Sony Corporation Motion compensated digital video decoding and buffer memory addressing therefor
US6088047A (en) * 1997-12-30 2000-07-11 Sony Corporation Motion compensated digital video decoding with buffered picture storage memory map
NL1007453C2 (nl) * 1997-11-05 1999-05-07 United Microelectronics Corp Zich aanpassende kieswerkwijze voor het regelen van de geheugentoegangsprioriteit in een MPEG-processor.
US6104416A (en) * 1997-11-18 2000-08-15 Stmicroelectronics, Inc. Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences
US6028612A (en) * 1997-11-18 2000-02-22 Stmicroelectronics, Inc. Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences
US6198773B1 (en) * 1997-12-18 2001-03-06 Zoran Corporation Video memory management for MPEG video decode and display system
KR100282389B1 (ko) * 1997-12-31 2001-02-15 구자홍 에이치디티브이 비디오 디코더의 메모리 제어 방법
US6823016B1 (en) 1998-02-20 2004-11-23 Intel Corporation Method and system for data management in a video decoder
CA2267870A1 (en) * 1998-04-01 1999-10-01 Scott Hartog A linear surface memory to spatial tiling algorithm/mechanism
US6310919B1 (en) * 1998-05-07 2001-10-30 Sarnoff Corporation Method and apparatus for adaptively scaling motion vector information in an information stream decoder
US6567981B1 (en) 1998-08-03 2003-05-20 Elysium Broadband Inc. Audio/video signal redistribution system
WO2000036841A1 (en) * 1998-12-15 2000-06-22 Matsushita Electric Industrial Co., Ltd. Method and apparatus for image processing
FR2787669B1 (fr) * 1998-12-22 2001-03-02 Thomson Multimedia Sa Procede d'adressage pour la memorisation de blocs d'image
US6115072A (en) * 1999-01-27 2000-09-05 Motorola, Inc. 16:9 aspect ratio conversion by letterbox method for an MPEG image
US6377713B1 (en) 1999-01-27 2002-04-23 General Instrument Corporation Synchronous DRAM bandwidth optimization for display downsizing of an MPEG-2 image
JP2001157204A (ja) * 1999-11-25 2001-06-08 Nec Corp 動画像復号化方法及び装置
US6724818B1 (en) * 2000-07-17 2004-04-20 Telefonaktiebolaget Lm Ericsson (Publ) Alternative block orders for better prediction
EP1185109A1 (de) * 2000-08-10 2002-03-06 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Speicherung von Videobildern sowie Mobilfunkgerät
US7225320B2 (en) * 2000-12-28 2007-05-29 Koninklijke Philips Electronics N.V. Control architecture for a high-throughput multi-processor channel decoding system
EP1231793A1 (en) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. A process for changing the syntax, resolution and bitrate of MPEG bitstreams, a system and a computer program product therefor
EP1231794A1 (en) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. A process for changing the resolution of MPEG bitstreams, a system and a computer program product therefor
TW515952B (en) * 2001-04-23 2003-01-01 Mediatek Inc Memory access method
US8401084B2 (en) * 2002-04-01 2013-03-19 Broadcom Corporation System and method for multi-row decoding of video with dependent rows
US8037261B2 (en) 2002-06-12 2011-10-11 International Business Machines Corporation Closed-loop system for dynamically distributing memory bandwidth
US8428349B2 (en) 2003-05-21 2013-04-23 Broadcom Corporation Method and apparatus for DRAM 2D video word formatting
US7715479B2 (en) * 2003-07-21 2010-05-11 International Business Machines Corporation Power-aware on-chip memory management for video coding algorithms
US7400683B2 (en) * 2003-11-18 2008-07-15 Lsi Corporation Device with virtual tilized image memory
KR20050078706A (ko) * 2004-01-31 2005-08-08 삼성전자주식회사 메모리 액세스 방법 및 메모리 액세스 장치
US8948263B2 (en) * 2004-02-03 2015-02-03 Broadcom Corporation Read/write separation in video request manager
US20050232355A1 (en) * 2004-04-15 2005-10-20 Srinivas Cheedela Video decoder for supporting both single and four motion vector macroblocks
US8861600B2 (en) * 2004-06-18 2014-10-14 Broadcom Corporation Method and system for dynamically configurable DCT/IDCT module in a wireless handset
JP2007300396A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 映像再生装置
US7768520B2 (en) * 2006-05-03 2010-08-03 Ittiam Systems (P) Ltd. Hierarchical tiling of data for efficient data access in high performance video applications
FR2902906A1 (fr) * 2006-06-21 2007-12-28 St Microelectronics Sa Gestion de donnes pour un traitement d'images
US20080158601A1 (en) * 2006-12-29 2008-07-03 Steven Tu Image memory tiling
US8127058B1 (en) * 2008-07-29 2012-02-28 Marvell International Ltd. System and method of video decoding using hybrid buffer
WO2010014696A1 (en) * 2008-07-29 2010-02-04 Marvell World Trade, Ltd. Processing rasterized data
KR101661931B1 (ko) * 2010-02-12 2016-10-10 삼성전자주식회사 3차원 그래픽스 랜더링 장치 및 그 방법
WO2013173292A1 (en) 2012-05-14 2013-11-21 Motorola Mobility Llc Scalable video coding with enhanced base layer
US10085016B1 (en) 2013-01-18 2018-09-25 Ovics Video prediction cache indexing systems and methods
US9762919B2 (en) * 2014-08-28 2017-09-12 Apple Inc. Chroma cache architecture in block processing pipelines
TWI681362B (zh) * 2018-03-01 2020-01-01 瑞昱半導體股份有限公司 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238990A (ja) * 1990-02-15 1991-10-24 Canon Inc メモリ制御回路
US5091782A (en) 1990-04-09 1992-02-25 General Instrument Corporation Apparatus and method for adaptively compressing successive blocks of digital video
US5068724A (en) 1990-06-15 1991-11-26 General Instrument Corporation Adaptive motion compensation for digital television
US5093720A (en) 1990-08-20 1992-03-03 General Instrument Corporation Motion compensation for interlaced digital television signals
JPH04139986A (ja) * 1990-09-29 1992-05-13 Victor Co Of Japan Ltd 画像信号の動き補償予測符号化／復号化装置
US5293593A (en) * 1990-10-11 1994-03-08 Hewlett-Packard Company Method and apparatus for the mapping of physically non-contiguous memory fragments to be linearly addressable
US5057916A (en) 1990-11-16 1991-10-15 General Instrument Corporation Method and apparatus for refreshing motion compensated sequential video images
JPH04207788A (ja) * 1990-11-30 1992-07-29 Sony Corp 画像信号符号化装置及び方法
CA2062200A1 (en) * 1991-03-15 1992-09-16 Stephen C. Purcell Decompression processor for video applications
AU657510B2 (en) * 1991-05-24 1995-03-16 Apple Inc. Improved image encoding/decoding method and apparatus
US5235419A (en) 1991-10-24 1993-08-10 General Instrument Corporation Adaptive motion compensation using a plurality of motion compensators
US5315388A (en) * 1991-11-19 1994-05-24 General Instrument Corporation Multiple serial access memory for use in feedback systems such as motion compensated television
US5379070A (en) * 1992-10-02 1995-01-03 Zoran Corporation Parallel encoding/decoding of DCT compression/decompression algorithms
US5386233A (en) * 1993-05-13 1995-01-31 Intel Corporation Method for efficient memory use
US5406311A (en) * 1993-08-25 1995-04-11 Data Translation, Inc. Storing a digitized stream of interlaced video image data in a memory in noninterlaced form
US5398072A (en) * 1993-10-25 1995-03-14 Lsi Logic Corporation Management of channel buffer in video decoders

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349058B1 (ko) * 2000-06-15 2002-08-21 (주)씨앤에스 테크놀로지 영상압축복원장치
US8165219B2 (en) 2003-03-03 2012-04-24 Maxim Integrated Products, Inc. Memory word array organization and prediction combination for memory access
US8687706B2 (en) 2003-03-03 2014-04-01 Geo Semiconductor Inc. Memory word array organization and prediction combination for memory access
JP2007312358A (ja) * 2006-04-17 2007-11-29 Matsushita Electric Ind Co Ltd 画像データ転送方法、画像処理装置、及び撮像システム

Also Published As

Publication number Publication date
NO953193L (no) 1996-02-16
EP0697794B1 (en) 2002-04-24
AU2729195A (en) 1996-02-29
DE69526470D1 (de) 2002-05-29
AU688521B2 (en) 1998-03-12
EP0697794A3 (en) 1998-04-29
CA2155260C (en) 2001-12-04
EP0697794A2 (en) 1996-02-21
NO953193D0 (no) 1995-08-14
HK1012140A1 (en) 1999-07-23
CN1110965C (zh) 2003-06-04
KR960009748A (ko) 1996-03-22
TW245871B (en) 1995-04-21
DE69526470T2 (de) 2002-12-19
CA2155260A1 (en) 1996-02-16
US5675387A (en) 1997-10-07
KR100376207B1 (ko) 2003-05-01
CN1121673A (zh) 1996-05-01
BR9503640A (pt) 1996-05-28

Similar Documents

Publication Publication Date Title
KR100376207B1 (ko) 비디오신장프로세서에있어서디램(dram)의효율적인어드레싱을행하기위한방법및장치
US5638128A (en) Pixel interpolation filters for video decompression processor
CA2154856C (en) Dram mapping for a digital video decompression processor
JP2829262B2 (ja) ビデオ・デコンプレッション・プロセッサのためのシンタックスパーサ
US6658056B1 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
US9172969B2 (en) Local macroblock information buffer
EP0843485B1 (en) Video decoder with unified memory
US6088391A (en) Method and apparatus for segmenting memory to reduce the memory required for bidirectionally predictive-coded frames
US6104416A (en) Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences
US6775327B2 (en) High definition television decoder
US6028612A (en) Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences
US6525783B1 (en) Video decoding system
JP2000115787A (ja) Ｍｐｅｇ―２ビットストリ―ムから選択されたユ―ザデ―タを取り除くプログラム可能なフィルタ
WO2000059218A1 (en) Digital video decoding, buffering and frame-rate converting method and apparatus