JPH0822975A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0822975A JPH0822975A JP15719794A JP15719794A JPH0822975A JP H0822975 A JPH0822975 A JP H0822975A JP 15719794 A JP15719794 A JP 15719794A JP 15719794 A JP15719794 A JP 15719794A JP H0822975 A JPH0822975 A JP H0822975A
- Authority
- JP
- Japan
- Prior art keywords
- sputter etching
- argon sputter
- etching
- silicon
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 アルゴンスパッタエッチングによる平坦化に
おけるパーティクル発生を少なくする。 【構成】 下層アルミニウム配線１２上に珪素系酸化物
１３を下層アルミニウム配線１２の段差の半分程度の膜
厚だけ形成する。その後、アルゴンスパッタエッチング
により、下層アルミニウム配線１２が露出しない程度珪
素系酸化物１３のエッチングを行う。その後、珪素系酸
化物１４の上にレジストエッチバック法による平坦化に
必要な膜厚珪素酸化物１５を成膜する。
おけるパーティクル発生を少なくする。 【構成】 下層アルミニウム配線１２上に珪素系酸化物
１３を下層アルミニウム配線１２の段差の半分程度の膜
厚だけ形成する。その後、アルゴンスパッタエッチング
により、下層アルミニウム配線１２が露出しない程度珪
素系酸化物１３のエッチングを行う。その後、珪素系酸
化物１４の上にレジストエッチバック法による平坦化に
必要な膜厚珪素酸化物１５を成膜する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものである。
関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化にともな
い、半導体チップの面積増大を避けるため、配線層の微
細化や多層化が進みつつある。
い、半導体チップの面積増大を避けるため、配線層の微
細化や多層化が進みつつある。
【０００３】多層配線技術の重要課題のひとつとして層
間絶縁膜の平坦化が挙げられる。層間絶縁膜の平坦化方
法としていくつかの方法が提案されているが、ほぼ完全
な平坦化が実現できる、ドライエッチング技術を用いた
レジストエッチバック法が最近注目されつつある。レジ
ストエッチバック法では珪素系酸化膜を下地段差以上の
膜厚に堆積する必要がある。また、ボイドの発生を抑制
する必要がある。これを実現するために、珪素系酸化膜
を下地段差の半分程度堆積した後にアルゴンによるスパ
ッタエッチングでテーパーを形成して残りの厚膜の珪素
系酸化膜堆積時のボイドを低減する。
間絶縁膜の平坦化が挙げられる。層間絶縁膜の平坦化方
法としていくつかの方法が提案されているが、ほぼ完全
な平坦化が実現できる、ドライエッチング技術を用いた
レジストエッチバック法が最近注目されつつある。レジ
ストエッチバック法では珪素系酸化膜を下地段差以上の
膜厚に堆積する必要がある。また、ボイドの発生を抑制
する必要がある。これを実現するために、珪素系酸化膜
を下地段差の半分程度堆積した後にアルゴンによるスパ
ッタエッチングでテーパーを形成して残りの厚膜の珪素
系酸化膜堆積時のボイドを低減する。
【０００４】以下図面を参照しながら、従来のアルゴン
スパッタエッチングによるテーパー形成を採用した半導
体装置の製造方法の一例について説明する。
スパッタエッチングによるテーパー形成を採用した半導
体装置の製造方法の一例について説明する。
【０００５】図４は従来のアルゴンスパッタエッチング
によるテーパー形成時のフローチャートである。
によるテーパー形成時のフローチャートである。
【０００６】以下図面を参照しながら、従来のアルゴン
スパッタエッチングによる平坦化技術を採用した半導体
装置の製造方法の一例について説明する。
スパッタエッチングによる平坦化技術を採用した半導体
装置の製造方法の一例について説明する。
【０００７】まず、下層アルミニウム配線上に珪素系酸
化物を下層アルミニウム配線の段差の半分程度の膜厚だ
け形成する。その後、アルゴンスパッタエッチングによ
り、下層アルミニウム配線が露出しない程度珪素系酸化
物のエッチングを行う。その後、珪素系酸化物の上にレ
ジストエッチバック法による平坦化に必要な膜厚珪素酸
化物を成膜する。
化物を下層アルミニウム配線の段差の半分程度の膜厚だ
け形成する。その後、アルゴンスパッタエッチングによ
り、下層アルミニウム配線が露出しない程度珪素系酸化
物のエッチングを行う。その後、珪素系酸化物の上にレ
ジストエッチバック法による平坦化に必要な膜厚珪素酸
化物を成膜する。
【０００８】このときのエッチングのフローを以下に示
す。ロードロック室に搬送されているウェハをプロセス
チャンバー内に搬送する（ステップ１）。プロセスチャ
ンバー内でアルゴンスパッタエッチングを行う（ステッ
プ２）。その後プロセスチャンバーからロードロック室
にウェハを搬送する（ステップ３）。エッチングを行っ
たウェハが最後のウェハであれば処理を終了し、最後の
ウェハでないとき（ステップ４）は次のウェハを選択し
（ステップ５）、同様の処理を行う。
す。ロードロック室に搬送されているウェハをプロセス
チャンバー内に搬送する（ステップ１）。プロセスチャ
ンバー内でアルゴンスパッタエッチングを行う（ステッ
プ２）。その後プロセスチャンバーからロードロック室
にウェハを搬送する（ステップ３）。エッチングを行っ
たウェハが最後のウェハであれば処理を終了し、最後の
ウェハでないとき（ステップ４）は次のウェハを選択し
（ステップ５）、同様の処理を行う。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、アルゴンスパッタエッチング時にチャン
バー側壁等に堆積した珪素系酸化物が剥がれることによ
りパーティクルを発生するという問題があった。
うな構成では、アルゴンスパッタエッチング時にチャン
バー側壁等に堆積した珪素系酸化物が剥がれることによ
りパーティクルを発生するという問題があった。
【００１０】本発明は上記問題点に鑑み、アルゴンスパ
ッタエッチングによる平坦化におけるパーティクル低減
方法を供給するものである。
ッタエッチングによる平坦化におけるパーティクル低減
方法を供給するものである。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板もし
くは絶縁膜基板上に形成された絶縁膜をプラズマエッチ
ングする工程において、プラズマエッチングの後に弗素
系ガスプラズマを用いてプラズマエッチング装置のチャ
ンバー内部をクリーニングする。
めに本発明の半導体装置の製造方法は、半導体基板もし
くは絶縁膜基板上に形成された絶縁膜をプラズマエッチ
ングする工程において、プラズマエッチングの後に弗素
系ガスプラズマを用いてプラズマエッチング装置のチャ
ンバー内部をクリーニングする。
【００１２】また、半導体基板もしくは絶縁膜基板上に
形成された絶縁膜をプラズマエッチングする工程におい
て、前記プラズマエッチングを所定回実施する毎に弗素
系ガスプラズマを用いてプラズマエッチング装置のチャ
ンバー内部をクリーニングする。
形成された絶縁膜をプラズマエッチングする工程におい
て、前記プラズマエッチングを所定回実施する毎に弗素
系ガスプラズマを用いてプラズマエッチング装置のチャ
ンバー内部をクリーニングする。
【００１３】また、絶縁膜のプラズマエッチングがアル
ゴンスパッタエッチングである。
ゴンスパッタエッチングである。
【００１４】
【作用】本発明は上記した構成によって、アルゴンスパ
ッタエッチング時にチャンバー側壁等に堆積した珪素系
酸化物が剥がれることによって生じるパーティクルの発
生を防止することが可能となる。
ッタエッチング時にチャンバー側壁等に堆積した珪素系
酸化物が剥がれることによって生じるパーティクルの発
生を防止することが可能となる。
【００１５】
【実施例】以下本発明の一実施例のアルゴンスパッタエ
ッチングによる平坦化におけるパーティクル低減方法に
ついて、図面を参照しながら説明する。
ッチングによる平坦化におけるパーティクル低減方法に
ついて、図面を参照しながら説明する。
【００１６】図１は本発明の実施例におけるアルゴンス
パッタエッチングによるテーパー形成を行ったときの断
面構造を示すものである。
パッタエッチングによるテーパー形成を行ったときの断
面構造を示すものである。
【００１７】図１において、１１は半導体素子が形成さ
れたシリコン基板である。１２はシリコン基板１１上に
形成される多層配線構造における下層アルミニウム配線
である。１３は下層アルミニウム配線１２上に形成され
た珪素系酸化物である。１４は珪素系酸化物１３にアル
ゴンスパッタエッチングによりテーパーを形成した珪素
系酸化物である。１５は珪素系酸化物１４の上に形成さ
れたレジストエッチバック法による平坦化に必要な膜厚
を有する珪素酸化物である。
れたシリコン基板である。１２はシリコン基板１１上に
形成される多層配線構造における下層アルミニウム配線
である。１３は下層アルミニウム配線１２上に形成され
た珪素系酸化物である。１４は珪素系酸化物１３にアル
ゴンスパッタエッチングによりテーパーを形成した珪素
系酸化物である。１５は珪素系酸化物１４の上に形成さ
れたレジストエッチバック法による平坦化に必要な膜厚
を有する珪素酸化物である。
【００１８】図２は本発明の実施例におけるアルゴンス
パッタエッチングによるテーパー形成法のパーティクル
低減を行うためのフローチャートを示すものである。
パッタエッチングによるテーパー形成法のパーティクル
低減を行うためのフローチャートを示すものである。
【００１９】以上のように構成されたアルゴンスパッタ
エッチングによる平坦化におけるパーティクル低減方法
について、以下図１及び図２を用いてその動作について
説明する。
エッチングによる平坦化におけるパーティクル低減方法
について、以下図１及び図２を用いてその動作について
説明する。
【００２０】まず、下層アルミニウム配線１２上に珪素
系酸化物１３を下層アルミニウム配線１２の段差の半分
程度の膜厚だけ形成する。その後、アルゴンスパッタエ
ッチングにより、下層アルミニウム配線１２が露出しな
い程度珪素系酸化物１３のエッチングを行う。その後、
珪素系酸化物１４の上にレジストエッチバック法による
平坦化に必要な膜厚珪素酸化物１５を成膜する。
系酸化物１３を下層アルミニウム配線１２の段差の半分
程度の膜厚だけ形成する。その後、アルゴンスパッタエ
ッチングにより、下層アルミニウム配線１２が露出しな
い程度珪素系酸化物１３のエッチングを行う。その後、
珪素系酸化物１４の上にレジストエッチバック法による
平坦化に必要な膜厚珪素酸化物１５を成膜する。
【００２１】このときのエッチングのフローを以下に示
す。ロードロック室に搬送されているウェハをプロセス
チャンバー内に搬送する（ステップ２０）。プロセスチ
ャンバー内でアルゴンスパッタエッチングを行う（ステ
ップ２１）。その後、プロセスチャンバーからロードロ
ック室にウェハを搬送する（ステップ２２）。弗素系の
ガスを用いてプラズマによるチャンバークリーニングを
行う（ステップ２３）。エッチングを行ったウェハが最
後のウェハであれば処理を終了し、最後のウェハでない
とき（ステップ２４）は次のウェハを選択し（ステップ
２５）、同様の処理を行う。
す。ロードロック室に搬送されているウェハをプロセス
チャンバー内に搬送する（ステップ２０）。プロセスチ
ャンバー内でアルゴンスパッタエッチングを行う（ステ
ップ２１）。その後、プロセスチャンバーからロードロ
ック室にウェハを搬送する（ステップ２２）。弗素系の
ガスを用いてプラズマによるチャンバークリーニングを
行う（ステップ２３）。エッチングを行ったウェハが最
後のウェハであれば処理を終了し、最後のウェハでない
とき（ステップ２４）は次のウェハを選択し（ステップ
２５）、同様の処理を行う。
【００２２】以上本実施例によれば、アルゴンスパッタ
エッチング処理後に弗素系ガスを用いたプラズマによる
チャンバークリーニングを行うことにより、アルゴンス
パッタエッチング時のパーティクルを低減することがで
きる。
エッチング処理後に弗素系ガスを用いたプラズマによる
チャンバークリーニングを行うことにより、アルゴンス
パッタエッチング時のパーティクルを低減することがで
きる。
【００２３】図３は本発明の第２の実施例におけるアル
ゴンスパッタエッチングによる平坦化におけるパーティ
クル低減を行うためのフローチャートを示すものであ
る。
ゴンスパッタエッチングによる平坦化におけるパーティ
クル低減を行うためのフローチャートを示すものであ
る。
【００２４】ある変数例えばＮを選択しその値に０を代
入する（ステップ３０）。ロードロック室に搬送されて
いるウェハをプロセスチャンバー内に搬送する（ステッ
プ３１）。アルゴンスパッタエッチングを行う（ステッ
プ３２）。その後、前記変数Ｎに１を加え（ステップ３
３）、プロセスチャンバーからロードロック室にウェハ
を搬送する（ステップ３４）。変数Ｎが例えば４になっ
ていなければ（ステップ３５）次のウェハを選択し（ス
テップ３６）、同様の処理を行う。変数Ｎが例えば４に
なっている場合、弗素系のガスを用いてプラズマによる
チャンバークリーニングを行う（ステップ３７）。エッ
チングを行ったウェハが最後のウェハであれば処理を終
了し、最後のウェハでないとき（ステップ３８）は次の
ウェハを選択し（ステップ３９）、変数Ｎに０を代入し
て同様の処理を行う。
入する（ステップ３０）。ロードロック室に搬送されて
いるウェハをプロセスチャンバー内に搬送する（ステッ
プ３１）。アルゴンスパッタエッチングを行う（ステッ
プ３２）。その後、前記変数Ｎに１を加え（ステップ３
３）、プロセスチャンバーからロードロック室にウェハ
を搬送する（ステップ３４）。変数Ｎが例えば４になっ
ていなければ（ステップ３５）次のウェハを選択し（ス
テップ３６）、同様の処理を行う。変数Ｎが例えば４に
なっている場合、弗素系のガスを用いてプラズマによる
チャンバークリーニングを行う（ステップ３７）。エッ
チングを行ったウェハが最後のウェハであれば処理を終
了し、最後のウェハでないとき（ステップ３８）は次の
ウェハを選択し（ステップ３９）、変数Ｎに０を代入し
て同様の処理を行う。
【００２５】以上本実施例によれば、４枚から８枚のア
ルゴンスパッタエッチング処理毎に弗素系ガスを用いた
プラズマによるチャンバークリーニングを行うことによ
り、処理能力を低減することなくアルゴンスパッタエッ
チング時のパーティクルを低減することができる。
ルゴンスパッタエッチング処理毎に弗素系ガスを用いた
プラズマによるチャンバークリーニングを行うことによ
り、処理能力を低減することなくアルゴンスパッタエッ
チング時のパーティクルを低減することができる。
【００２６】
【発明の効果】本発明は、アルゴンスパッタエッチング
時に弗素系ガスを用いたプラズマによるチャンバークリ
ーニングを行うことにより、アルゴンスパッタエッチン
グ時のパーティクルを低減することができる。
時に弗素系ガスを用いたプラズマによるチャンバークリ
ーニングを行うことにより、アルゴンスパッタエッチン
グ時のパーティクルを低減することができる。
【図１】本発明の実施例におけるアルゴンスパッタエッ
チングによるテーパー形成を行ったときの断面構造を示
す図
チングによるテーパー形成を行ったときの断面構造を示
す図
【図２】同実施例におけるアルゴンスパッタエッチング
によるテーパー形成法のパーティクル低減を行うための
フローチャート
によるテーパー形成法のパーティクル低減を行うための
フローチャート
【図３】本発明の第２の実施例におけるアルゴンスパッ
タエッチングによる平坦化におけるパーティクル低減を
行うためのフローチャート
タエッチングによる平坦化におけるパーティクル低減を
行うためのフローチャート
【図４】従来のアルゴンスパッタエッチングによる平坦
化を行うためのフローチャート
化を行うためのフローチャート
１１ シリコン基板 １２ アルミニウム配線 １３ 珪素系酸化物 １４ 珪素系酸化物 １５ 珪素酸化物
Claims (3)
- 【請求項１】 半導体基板もしくは絶縁膜基板上に形成
された絶縁膜をプラズマエッチングする工程において、
前記プラズマエッチングの後に弗素系ガスプラズマを用
いてプラズマエッチング装置のチャンバー内部をクリー
ニングすることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板もしくは絶縁膜基板上に形成
された絶縁膜をプラズマエッチングする工程において、
前記プラズマエッチングを所定回実施する毎に弗素系ガ
スプラズマを用いてプラズマエッチング装置のチャンバ
ー内部をクリーニングすることを特徴とする半導体装置
の製造方法。 - 【請求項３】 絶縁膜のプラズマエッチングがアルゴン
スパッタエッチングであることを特徴とする請求項１ま
たは２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719794A JPH0822975A (ja) | 1994-07-08 | 1994-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719794A JPH0822975A (ja) | 1994-07-08 | 1994-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0822975A true JPH0822975A (ja) | 1996-01-23 |
Family
ID=15644332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15719794A Pending JPH0822975A (ja) | 1994-07-08 | 1994-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403630B1 (ko) * | 2001-07-07 | 2003-10-30 | 삼성전자주식회사 | 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법 |
-
1994
- 1994-07-08 JP JP15719794A patent/JPH0822975A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403630B1 (ko) * | 2001-07-07 | 2003-10-30 | 삼성전자주식회사 | 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2319891A (en) | Low dielectric constant interlayer insulators | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| JPH09321026A (ja) | 半導体装置の製造方法 | |
| US7119011B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0822975A (ja) | 半導体装置の製造方法 | |
| JPH04354118A (ja) | 半導体装置の製造方法 | |
| US20060128149A1 (en) | Method for forming a metal wiring in a semiconductor device | |
| JP3252014B2 (ja) | 半導体集積回路の製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH0547720A (ja) | 自然酸化膜の除去方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JPH05347270A (ja) | 金属プラグの形成方法及びこれに用いるウェハ処理装置 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JP2000223441A (ja) | 電子装置およびその製造方法 | |
| KR100756864B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| KR100837553B1 (ko) | 반도체 소자 제조 방법 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| TW389984B (en) | Inter-metal dielectric process made by O3-TEOS | |
| KR100528071B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH04132221A (ja) | 半導体集積回路の製造方法 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 | |
| JP2001274238A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JP2001210712A (ja) | 半導体装置の製造方法 |