JPH08228126A - アクティブフィルタ - Google Patents
アクティブフィルタInfo
- Publication number
- JPH08228126A JPH08228126A JP7032485A JP3248595A JPH08228126A JP H08228126 A JPH08228126 A JP H08228126A JP 7032485 A JP7032485 A JP 7032485A JP 3248595 A JP3248595 A JP 3248595A JP H08228126 A JPH08228126 A JP H08228126A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control
- current
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000014509 gene expression Effects 0.000 claims description 5
- 238000012937 correction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】アクティブフィルタのｆo とＱを各々独立に調
整可能とする。 【構成】制御電圧Ｖf ，ＶQ とＱ制御電圧Ｖとの各々が
独立に遮断周波数ｆ０とＱとをそれぞれ可変するよう式
（３２），（３３）にしたがい制御電流ｉ１，ｉ２をそ
れぞれ制御する電流制御回路５を備える。 ｆo ａ＝ｆo ｃ（１＋Δｆ）………………………………
……………（３２） Ｑａ＝Ｑｃ｛（１−ΔＱ）／（１＋ΔＱ）｝1/2 ………
……………（３３）
整可能とする。 【構成】制御電圧Ｖf ，ＶQ とＱ制御電圧Ｖとの各々が
独立に遮断周波数ｆ０とＱとをそれぞれ可変するよう式
（３２），（３３）にしたがい制御電流ｉ１，ｉ２をそ
れぞれ制御する電流制御回路５を備える。 ｆo ａ＝ｆo ｃ（１＋Δｆ）………………………………
……………（３２） Ｑａ＝Ｑｃ｛（１−ΔＱ）／（１＋ΔＱ）｝1/2 ………
……………（３３）
Description
【０００１】
【産業上の利用分野】本発明はアクティブフィルタに関
し、特に２段以上の能動素子を含むローパス，ハイパス
あるいはバンドパスなどのアクティブフィルタに関す
る。
し、特に２段以上の能動素子を含むローパス，ハイパス
あるいはバンドパスなどのアクティブフィルタに関す
る。
【０００２】
【従来の技術】従来、この種のアクティブフィルタは、
特開平２−３０９７１０号公報や特開昭６４−２９１１
１号公報（文献１）記載のアクティブフィルタのよう
に、フィルタを構成する演算増幅器などの能動素子の供
給電流を可変することによりそれらの相互コンダンクタ
ンス（ｇｍ）を可変し、遮断周波数（ｆ0 ）およびクオ
リテイフアクタ（Ｑ）を調整していた。
特開平２−３０９７１０号公報や特開昭６４−２９１１
１号公報（文献１）記載のアクティブフィルタのよう
に、フィルタを構成する演算増幅器などの能動素子の供
給電流を可変することによりそれらの相互コンダンクタ
ンス（ｇｍ）を可変し、遮断周波数（ｆ0 ）およびクオ
リテイフアクタ（Ｑ）を調整していた。
【０００３】文献１記載の従来のアクティブフィルタの
回路図を示す図３を参照すると、この従来のアクティブ
フィルタは、２次のローパスフィルタ（以下ＬＰＦ）を
構成し、入力端子Ｔ１に正相入力端が出力端子Ｔ２に逆
相入力端がそれぞれ接続された演算増幅器１と、正相入
力端が演算増幅器１の出力端に逆相入力端が出力端子Ｔ
２に出力端が出力端子Ｔ２にそれぞれ接続された演算増
幅器２と、各々の一端が演算増幅器１，２の出力端に各
々の他端が接地されそれぞれ容量値がＣa ，Ｃb のコン
デンサＣ１，Ｃ２と、演算増幅器１，２にそれぞれ電流
ｉ１，ｉ２を供給する制御用の電流源３，４とを備え
る。
回路図を示す図３を参照すると、この従来のアクティブ
フィルタは、２次のローパスフィルタ（以下ＬＰＦ）を
構成し、入力端子Ｔ１に正相入力端が出力端子Ｔ２に逆
相入力端がそれぞれ接続された演算増幅器１と、正相入
力端が演算増幅器１の出力端に逆相入力端が出力端子Ｔ
２に出力端が出力端子Ｔ２にそれぞれ接続された演算増
幅器２と、各々の一端が演算増幅器１，２の出力端に各
々の他端が接地されそれぞれ容量値がＣa ，Ｃb のコン
デンサＣ１，Ｃ２と、演算増幅器１，２にそれぞれ電流
ｉ１，ｉ２を供給する制御用の電流源３，４とを備え
る。
【０００４】次に、図３を参照して、従来のアクティブ
フィルタの動作について説明すると、まず、演算増幅器
４，５の各々の相互コンダクダンスｇｍ１，ｇｍ２はそ
れぞれ次式で表される。
フィルタの動作について説明すると、まず、演算増幅器
４，５の各々の相互コンダクダンスｇｍ１，ｇｍ２はそ
れぞれ次式で表される。
【０００５】 ｇｍ１＝ｉ１・Ｘ1 …………………………………………………………（１） ｇｍ２＝ｉ２・Ｘ2 …………………………………………………………（２） ただしＸ1 ，Ｘ2 は各演算増幅器１，２の内部回路の定
数（ｒｅ、エミッタ抵抗値など）によって決まる定数で
ある。
数（ｒｅ、エミッタ抵抗値など）によって決まる定数で
ある。
【０００６】信号レベルＵ，Ｖ，およびＷは入力端子Ｔ
１，演算増幅器１の出力端，および出力端子Ｔ２の各々
の信号レベルに対応する。
１，演算増幅器１の出力端，および出力端子Ｔ２の各々
の信号レベルに対応する。
【０００７】このアクティブフィルタの伝達関数Ｈ
（ｓ）ｏを求めるため、 Ｓ＝ｊω………………………………………………………………………（３） とおくと、信号レベルＵ，Ｖ，およびＷ間の関係は次式
で表される。
（ｓ）ｏを求めるため、 Ｓ＝ｊω………………………………………………………………………（３） とおくと、信号レベルＵ，Ｖ，およびＷ間の関係は次式
で表される。
【０００８】 （Ｕ−Ｗ）ｇｍ１・１／ＳＣ１＝Ｖ………………………………………（４） （Ｖ−Ｗ）ｇｍ２・１／ＳＣ２＝Ｗ………………………………………（５） したがって、Ｈ（ｓ）ｏは次式で示される。
【０００９】 Ｈ（ｓ）ｏ＝Ｗ／Ｕ ＝（ｇｍ１・ｇｍ２／Ｃ１・Ｃ２）／（Ｓ2 ＋Ｓｇｍ２／Ｃ２＋ｇｍ１・ｇｍ２ ／Ｃ１・Ｃ２）…………………………………………………………………（６） また、一般的なＬＰＦの伝達関数Ｈ（ｓ）は次のような
関係式で表される。 Ｈ（ｓ）＝ω2 o ／｛Ｓ2 ＋Ｓ（ω／Ｑ）＋ω2 o ｝……………………（７） ここでωo は角周波数、Ｑはフィルタのクオリテイフア
クタを示す。式（６），（７）の各項の係数が等しいも
のとすると、ｆo とＱとについて次のような関係式が得
られる。
関係式で表される。 Ｈ（ｓ）＝ω2 o ／｛Ｓ2 ＋Ｓ（ω／Ｑ）＋ω2 o ｝……………………（７） ここでωo は角周波数、Ｑはフィルタのクオリテイフア
クタを示す。式（６），（７）の各項の係数が等しいも
のとすると、ｆo とＱとについて次のような関係式が得
られる。
【００１０】ωo ＝（ｇｍ１・ｇｍ２／Ｃ１・Ｃ２）
1/2 より、 ｆo ＝１／２π（ｇｍ１・ｇｍ２／Ｃ１・Ｃ２）1/2 …………………（８） Ｑ＝｛（Ｃ２・ｇｍ１）／（Ｃ１・ｇｍ２）｝1/2 ……………………（９） 式（８），（９）より明らかなように電流源３，４の各
々の制御電流ｉ１，ｉ２により演算増幅器１，２のｇｍ
１，ｇｍ２を個別に制御することより、ｆo はｇｍ１，
ｇｍ２の積、Ｑはｇｍ１，ｇｍ２の比で制御することが
できる。
1/2 より、 ｆo ＝１／２π（ｇｍ１・ｇｍ２／Ｃ１・Ｃ２）1/2 …………………（８） Ｑ＝｛（Ｃ２・ｇｍ１）／（Ｃ１・ｇｍ２）｝1/2 ……………………（９） 式（８），（９）より明らかなように電流源３，４の各
々の制御電流ｉ１，ｉ２により演算増幅器１，２のｇｍ
１，ｇｍ２を個別に制御することより、ｆo はｇｍ１，
ｇｍ２の積、Ｑはｇｍ１，ｇｍ２の比で制御することが
できる。
【００１１】具体的な計算例として、制御電流ｉ１をΔ
ｉ１，ｉ２をΔｉ２だけ変化させると式（１），（２）
よりこの場合の相互コンダクタンスｇｍ１Ａ，ｇｍ２Ａ
は次式で表される。
ｉ１，ｉ２をΔｉ２だけ変化させると式（１），（２）
よりこの場合の相互コンダクタンスｇｍ１Ａ，ｇｍ２Ａ
は次式で表される。
【００１２】 ｇｍ１Ａ＝ｇｍ１（１＋Δｉ１／ｉ１）………………………………（１０） ｇｍ２Ａ＝ｇｍ２（１＋Δｉ２／ｉ２）………………………………（１１） 式（８），（９），（１０），（１１）よりこの場合の
遮断周波数ｆo Ａ，クオリテイフアクタＱＡは次式で表
される。 ｆo Ａ＝ｆo ｛（１＋Δｉ１／ｉ１）（１＋Δｉ２／ｉ２）｝1/2 …（１２） ＱＡ＝Ｑ＝｛（１＋Δｉ１／ｉ１）／（１＋Δｉ２／ｉ２）｝1/2 …（１３） 式（１２），（１３）から明らかなようにＱを変えずに
ｆo を変える場合は、Δｉ１／ｉ１とΔｉ２／ｉ２の値
を同一値に保ちながらΔｉ１，Δｉ２の両方を同時に調
整する必要がある。また、ｆo を変えずにＱを変える場
合は、積（１＋Δｉ１／ｉ１）（１＋Δｉ２／ｉ２）を
一定に保つように、Δｉ１，Δｉ２の両方を同時に調整
する必要がある。
遮断周波数ｆo Ａ，クオリテイフアクタＱＡは次式で表
される。 ｆo Ａ＝ｆo ｛（１＋Δｉ１／ｉ１）（１＋Δｉ２／ｉ２）｝1/2 …（１２） ＱＡ＝Ｑ＝｛（１＋Δｉ１／ｉ１）／（１＋Δｉ２／ｉ２）｝1/2 …（１３） 式（１２），（１３）から明らかなようにＱを変えずに
ｆo を変える場合は、Δｉ１／ｉ１とΔｉ２／ｉ２の値
を同一値に保ちながらΔｉ１，Δｉ２の両方を同時に調
整する必要がある。また、ｆo を変えずにＱを変える場
合は、積（１＋Δｉ１／ｉ１）（１＋Δｉ２／ｉ２）を
一定に保つように、Δｉ１，Δｉ２の両方を同時に調整
する必要がある。
【００１３】
【発明が解決しようとする課題】上述した従来のアクテ
ィブフィルタは、ｆo およびＱ可変のフィルタの設計に
おいて、Ｑを一定としてｆo のみを変化させたい場合に
は２段の演算増幅器の各々の相互コンダクタンスの比ｇ
ｍ１／ｇｍ２を一定に保持したままｇｍ１，ｇｍ２の各
々を同時に、すなわち各制御電流の変化率Δｉ１／ｉ１
とΔｉ２／ｉ２の値を同一値に保ちながら各制御電流変
化分Δｉ１，Δｉ２の両方を同時に調整する必要があ
り、逆にｆo を一定に保持したままＱのみを変化させた
い場合には、上記相互コンダクタンスの積ｇｍ１・ｇｍ
２を一定に保持したまま上記相互コンダクタンスの比ｇ
ｍ１／ｇｍ２を変える、すなわち積（１＋Δｉ１／ｉ
１）（１＋Δｉ２／ｉ２）を一定に保つように、各制御
電流変化分Δｉ１，Δｉ２の両方を同時に調整する必要
があり、所要調整工数が増加するとともに目標特性の達
成が困難であるという欠点があった。
ィブフィルタは、ｆo およびＱ可変のフィルタの設計に
おいて、Ｑを一定としてｆo のみを変化させたい場合に
は２段の演算増幅器の各々の相互コンダクタンスの比ｇ
ｍ１／ｇｍ２を一定に保持したままｇｍ１，ｇｍ２の各
々を同時に、すなわち各制御電流の変化率Δｉ１／ｉ１
とΔｉ２／ｉ２の値を同一値に保ちながら各制御電流変
化分Δｉ１，Δｉ２の両方を同時に調整する必要があ
り、逆にｆo を一定に保持したままＱのみを変化させた
い場合には、上記相互コンダクタンスの積ｇｍ１・ｇｍ
２を一定に保持したまま上記相互コンダクタンスの比ｇ
ｍ１／ｇｍ２を変える、すなわち積（１＋Δｉ１／ｉ
１）（１＋Δｉ２／ｉ２）を一定に保つように、各制御
電流変化分Δｉ１，Δｉ２の両方を同時に調整する必要
があり、所要調整工数が増加するとともに目標特性の達
成が困難であるという欠点があった。
【００１４】
【課題を解決するための手段】本発明のアクティブフィ
ルタは、所望のフィルタ特性のフィルタを構成し縦続接
続された第１および第２の演算増幅器とこれら第１およ
び第２の演算増幅器にそれぞれ第１および第２の制御電
流を供給する制御電流源とを備えるアクティブフィルタ
において、前記制御電流源が、遮断周波数の制御用の周
波数制御電圧とクオリテイフアクタの制御用のＱ制御電
圧との各々が独立に前記遮断周波数とクオリテイフアク
タとをそれぞれ可変するよう予め定めた関係式で前記第
１および第２の制御電流を制御する電流制御回路を備え
て構成されている。
ルタは、所望のフィルタ特性のフィルタを構成し縦続接
続された第１および第２の演算増幅器とこれら第１およ
び第２の演算増幅器にそれぞれ第１および第２の制御電
流を供給する制御電流源とを備えるアクティブフィルタ
において、前記制御電流源が、遮断周波数の制御用の周
波数制御電圧とクオリテイフアクタの制御用のＱ制御電
圧との各々が独立に前記遮断周波数とクオリテイフアク
タとをそれぞれ可変するよう予め定めた関係式で前記第
１および第２の制御電流を制御する電流制御回路を備え
て構成されている。
【００１５】
【実施例】次に、本発明の実施例を一部を図３と共通の
構成要素には共通の参照文字／数字を付して同様に回路
図で示す図１を参照すると、この図に示す本実施例のア
クティブフィルタは、従来と共通の演算増幅器１，２
と、コンデンサＣ１，Ｃ２とに加えて、電流源３，４の
代りにＱ制御電圧の変化分と周波数制御電圧の変化分と
の予め定めた関係式で演算増幅器１，２の各々制御電流
ｉ１，ｉ２を制御する電流制御回路５を備える。
構成要素には共通の参照文字／数字を付して同様に回路
図で示す図１を参照すると、この図に示す本実施例のア
クティブフィルタは、従来と共通の演算増幅器１，２
と、コンデンサＣ１，Ｃ２とに加えて、電流源３，４の
代りにＱ制御電圧の変化分と周波数制御電圧の変化分と
の予め定めた関係式で演算増幅器１，２の各々制御電流
ｉ１，ｉ２を制御する電流制御回路５を備える。
【００１６】電流制御回路５は、周波数制御電圧Ｖf お
よびＱ制御電圧ＶQ の供給に応答して制御電流ｉ１，ｉ
２を発生する電流演算回路６と、Ｑ制御電圧ＶQ の供給
に応答して制御電流ｉ１，ｉ２に対する周波数およびＱ
の独立制御用の補正関数を生成し帰還する関数演算回路
７とを備える。
よびＱ制御電圧ＶQ の供給に応答して制御電流ｉ１，ｉ
２を発生する電流演算回路６と、Ｑ制御電圧ＶQ の供給
に応答して制御電流ｉ１，ｉ２に対する周波数およびＱ
の独立制御用の補正関数を生成し帰還する関数演算回路
７とを備える。
【００１７】電流演算回路６は、周波数制御電圧Ｖf を
入力し掛算回路６２に基準信号との差電圧であるｆ差電
圧を供給する入力回路６１と、このｆ差電圧と帰還回路
７２からの帰還信号との掛算を行い電流信号ｉＶｆを生
成する掛算回路６２と、Ｑ制御電圧ＶQ を入力し掛算回
路６２に基準信号とのＱ差電圧信号を供給する入力回路
６３と、このＱ差電圧信号と掛算回路６２の出力電流と
の掛算を行い電流信号ｉ１，ｉ２を発生する掛算回路６
４とを備える。
入力し掛算回路６２に基準信号との差電圧であるｆ差電
圧を供給する入力回路６１と、このｆ差電圧と帰還回路
７２からの帰還信号との掛算を行い電流信号ｉＶｆを生
成する掛算回路６２と、Ｑ制御電圧ＶQ を入力し掛算回
路６２に基準信号とのＱ差電圧信号を供給する入力回路
６３と、このＱ差電圧信号と掛算回路６２の出力電流と
の掛算を行い電流信号ｉ１，ｉ２を発生する掛算回路６
４とを備える。
【００１８】関数演算回路７は、Ｑ差電圧信号と帰還回
路７２の出力電流との掛算を行う掛算回路７１と、掛算
回路７１の出力を１／２乗演算して帰還信号を生成する
帰還回路７２とを備える。
路７２の出力電流との掛算を行う掛算回路７１と、掛算
回路７１の出力を１／２乗演算して帰還信号を生成する
帰還回路７２とを備える。
【００１９】入力回路６１はベースが制御電圧端子Ｔ３
にエミッタが電流源Ｉ１にコレクタが接地にそれぞれ接
続されたトランジスタＸ１と、ベースがトランジスタＸ
１のエミッタにエミッタが抵抗Ｒ１にコレクタがダイオ
ードＤ１のカソードにそれぞれ接続されたトランジスタ
Ｘ２と、基準電圧Ｖｒにアノードが接続されたダイオー
ドＤ１，Ｄ２と、電源ＶＣとトランジスタＸ１のエミッ
タ間に挿入された電流源Ｉ１と、ダイオードＤ２のカソ
ードと接地Ｇとの間に挿入された電流源Ｉ１とを備え
る。
にエミッタが電流源Ｉ１にコレクタが接地にそれぞれ接
続されたトランジスタＸ１と、ベースがトランジスタＸ
１のエミッタにエミッタが抵抗Ｒ１にコレクタがダイオ
ードＤ１のカソードにそれぞれ接続されたトランジスタ
Ｘ２と、基準電圧Ｖｒにアノードが接続されたダイオー
ドＤ１，Ｄ２と、電源ＶＣとトランジスタＸ１のエミッ
タ間に挿入された電流源Ｉ１と、ダイオードＤ２のカソ
ードと接地Ｇとの間に挿入された電流源Ｉ１とを備え
る。
【００２０】掛算回路６２は、エミッタが電源ＶＣにベ
ースとコレクタが共通接続され（以下共通ベースコレク
タ）トランジスタＸ４のコレクタに接続されたトランジ
スタＸ３と、各々のベースがそれぞれ入力回路６１のダ
イオードＤ２，Ｄ１の各々のカソードに接続されエミッ
タが相互に共通接続（以下共通エミッタ）されたトラン
ジスタＸ４，Ｘ５と、コレクタがこの共通エミッタにエ
ミッタが接地Ｇにそれぞれ接続されたトランジスタＸ６
とを備える。
ースとコレクタが共通接続され（以下共通ベースコレク
タ）トランジスタＸ４のコレクタに接続されたトランジ
スタＸ３と、各々のベースがそれぞれ入力回路６１のダ
イオードＤ２，Ｄ１の各々のカソードに接続されエミッ
タが相互に共通接続（以下共通エミッタ）されたトラン
ジスタＸ４，Ｘ５と、コレクタがこの共通エミッタにエ
ミッタが接地Ｇにそれぞれ接続されたトランジスタＸ６
とを備える。
【００２１】入力回路６３はベースが制御電圧端子Ｔ４
にエミッタが電流源Ｉ３にコレクタが接地にそれぞれ接
続されたトランジスタＸ７と、ベースがトランジスタＸ
７のエミッタにエミッタが抵抗Ｒ２にコレクタがダイオ
ードＤ３のカソードにそれぞれ接続されたトランジスタ
Ｘ８と、基準電圧Ｖｒにアノードが接続されたダイオー
ドＤ３，Ｄ４と、電源ＶＣとトランジスタＸ７のエミッ
タ間に挿入された電流源Ｉ３と、ダイオードＤ２のカソ
ードと接地Ｇとの間に挿入された電流源Ｉ４とを備え
る。
にエミッタが電流源Ｉ３にコレクタが接地にそれぞれ接
続されたトランジスタＸ７と、ベースがトランジスタＸ
７のエミッタにエミッタが抵抗Ｒ２にコレクタがダイオ
ードＤ３のカソードにそれぞれ接続されたトランジスタ
Ｘ８と、基準電圧Ｖｒにアノードが接続されたダイオー
ドＤ３，Ｄ４と、電源ＶＣとトランジスタＸ７のエミッ
タ間に挿入された電流源Ｉ３と、ダイオードＤ２のカソ
ードと接地Ｇとの間に挿入された電流源Ｉ４とを備え
る。
【００２２】掛算回路６４は、エミッタが電源ＶＣにベ
ースがトランジスタＸ３の共通接続コレクタベースにそ
れぞれ接続されこのトランジスタＸ３とカレントミラー
回路を構成するトランジスタＸ９と、共通エミッタ接続
され各々のベースがそれぞれ入力回路６３のダイオード
Ｄ４，Ｄ３の各々のカソードに接続され共通エミッタが
トランジスタＸ９のコレクタに接続されたトランジスタ
Ｘ１０，Ｘ１１とを備える。
ースがトランジスタＸ３の共通接続コレクタベースにそ
れぞれ接続されこのトランジスタＸ３とカレントミラー
回路を構成するトランジスタＸ９と、共通エミッタ接続
され各々のベースがそれぞれ入力回路６３のダイオード
Ｄ４，Ｄ３の各々のカソードに接続され共通エミッタが
トランジスタＸ９のコレクタに接続されたトランジスタ
Ｘ１０，Ｘ１１とを備える。
【００２３】掛算回路７１は、ベースがトランジスタＸ
１３の共通接続コレクタベースに接続されたトランジス
タＸ１２と、各々のベースがそれぞれ入力回路６３のダ
イオードＤ４，Ｄ３の各々のカソードに接続され共通エ
ミッタ接続されてこの共通エミッタがトランジスタＸ１
２のコレクタに接続されたトランジスタＸ１４，Ｘ１５
と、コレクタが電源ＶＣにベースがトランジスタＸ１４
のコレクタにそれぞれ接続されたトランジスタＸ１６
と、共通ベースコレクタがトランジスタＸ１６のエミッ
タにエミッタが接地Ｇにそれぞれ接続されたトランジス
タＸ１７と、ベースがトランジスタＸ１７の共通ベース
コレクタにエミッタが接地Ｇにそれぞれ接続されトラン
ジスタＸ１７とカレントミラー回路を構成するたトラン
ジスタＸ１８と、コレクタがトランジスタＸ１４のコレ
クタにベースがトランジスタＸ１５のコレクタにエミッ
タがトランジスタＸ１８のコレクタにそれぞれ接続され
たトランジスタＸ１９と、コレクタがトランジスタＸ１
５のコレクタにベースがトランジスタＸ１９のベースに
エミッタが接地Ｇにそれぞれ接続されたトランジスタＸ
２０と、ベースがトランジスタＸ１５のコレクタに接続
されたトランジスタＸ２１と、ダイオード接続された共
通ベースコレクタがトランジスタＸ２１のエミッタにエ
ミッタが接地Ｇにそれぞれ接続されたトランジスタＸ２
２と、電源ＶＣとトランジスタＸ２１のコレクタとの間
に挿入された抵抗Ｒ３とを備える。
１３の共通接続コレクタベースに接続されたトランジス
タＸ１２と、各々のベースがそれぞれ入力回路６３のダ
イオードＤ４，Ｄ３の各々のカソードに接続され共通エ
ミッタ接続されてこの共通エミッタがトランジスタＸ１
２のコレクタに接続されたトランジスタＸ１４，Ｘ１５
と、コレクタが電源ＶＣにベースがトランジスタＸ１４
のコレクタにそれぞれ接続されたトランジスタＸ１６
と、共通ベースコレクタがトランジスタＸ１６のエミッ
タにエミッタが接地Ｇにそれぞれ接続されたトランジス
タＸ１７と、ベースがトランジスタＸ１７の共通ベース
コレクタにエミッタが接地Ｇにそれぞれ接続されトラン
ジスタＸ１７とカレントミラー回路を構成するたトラン
ジスタＸ１８と、コレクタがトランジスタＸ１４のコレ
クタにベースがトランジスタＸ１５のコレクタにエミッ
タがトランジスタＸ１８のコレクタにそれぞれ接続され
たトランジスタＸ１９と、コレクタがトランジスタＸ１
５のコレクタにベースがトランジスタＸ１９のベースに
エミッタが接地Ｇにそれぞれ接続されたトランジスタＸ
２０と、ベースがトランジスタＸ１５のコレクタに接続
されたトランジスタＸ２１と、ダイオード接続された共
通ベースコレクタがトランジスタＸ２１のエミッタにエ
ミッタが接地Ｇにそれぞれ接続されたトランジスタＸ２
２と、電源ＶＣとトランジスタＸ２１のコレクタとの間
に挿入された抵抗Ｒ３とを備える。
【００２４】帰還回路７２は、エミッタが電源ＶＣに共
通接続コレクタベースがトランジスタＸ１２のベースに
それぞれ接続されこのトランジスタＸ１２とカレントミ
ラー回路を構成するトランジスタＸ１３と、コレクタが
トランジスタＸ１３のコレクタにエミッタが接地Ｇにそ
れぞれ接続されたトランジスタＸ２３と、コレクタが接
地ＧにベースがトランジスタＸ２１のコレクタにそれぞ
れ接続されたトランジスタＸ２４と、トランジスタＸ２
４と共通エミッタ接続されたトランジスタＸ２５と、電
源ＶＣとトランジスタＸ２４，Ｘ２５の共通エミッタと
の間に挿入された電流源Ｉ５と、トランジスタＸ２５の
コレクタと接地Ｇとの間に挿入された電流源Ｉ６と、電
源ＶＣとトランジスタＸ２５のベースとの間に挿入され
た抵抗Ｒ４と、抵抗Ｒ４と接地Ｇとの間に挿入され電流
ｉEXT を供給する電流源Ｉ７とを備える。
通接続コレクタベースがトランジスタＸ１２のベースに
それぞれ接続されこのトランジスタＸ１２とカレントミ
ラー回路を構成するトランジスタＸ１３と、コレクタが
トランジスタＸ１３のコレクタにエミッタが接地Ｇにそ
れぞれ接続されたトランジスタＸ２３と、コレクタが接
地ＧにベースがトランジスタＸ２１のコレクタにそれぞ
れ接続されたトランジスタＸ２４と、トランジスタＸ２
４と共通エミッタ接続されたトランジスタＸ２５と、電
源ＶＣとトランジスタＸ２４，Ｘ２５の共通エミッタと
の間に挿入された電流源Ｉ５と、トランジスタＸ２５の
コレクタと接地Ｇとの間に挿入された電流源Ｉ６と、電
源ＶＣとトランジスタＸ２５のベースとの間に挿入され
た抵抗Ｒ４と、抵抗Ｒ４と接地Ｇとの間に挿入され電流
ｉEXT を供給する電流源Ｉ７とを備える。
【００２５】次に、図１を参照して本実施例の動作につ
いて説明すると、まず、入力回路６１は、制御電圧端子
Ｔ３から入力される周波数制御信号Ｖf の供給に応答し
てトランジスタＸ１のエミッタ，トランジスタＸ２のベ
ースを介しＸ２のエミッタにその電圧Ｖf 対応の電圧ｖ
f が現れる。電圧ｖf と抵抗Ｒ１により電圧Ｖf 対応の
可変電流ｉf を生成する。ダイオードＤ１，Ｄ２は電流
ｉf と電流源Ｉ２が供給する基準電流ｉr との差電位を
掛算回路６２の差動対トランジスタＸ４，Ｘ５のベース
電位差として供給する。掛算回路６２は、周知の差動回
路を構成するトランジスタのコンダクタンスをエミッタ
電流により従属的に可変することにより所望の掛算を実
行する可変コンダンクタンス法を用いたものである。上
述のように、トランジスタＸ４，Ｘ５の共通エミッタは
トランジスタＸ６のコレクタと接続されている。また、
トランジスタＸ６，および帰還回路７２のトランジスタ
Ｘ２３はカレントミラー回路を形成している。ここで、
トランジスタＸ６，Ｘ２３のエミッタ面積比は２：１で
あり、したがって、トランジスタＸ６のコレクタ電流は
入力側トランジスタＸ２３の入力電流ｉINの２倍２ｉIN
となる。この電流２ｉINが差動対トランジスタＸ４，Ｘ
５のコンダクタンスを制御し、上記差電圧と対応帰還電
圧との掛算を実行する。この掛算結果の出力は、コレク
タが共通接続されたトランジスタＸ４，Ｘ３のコレクタ
電流として出力され、このトランジスタＸ３とカレント
ミラー回路を構成しているトランジスタＸ９を介して掛
算回路６４に周波数関係被乗数として供給される。
いて説明すると、まず、入力回路６１は、制御電圧端子
Ｔ３から入力される周波数制御信号Ｖf の供給に応答し
てトランジスタＸ１のエミッタ，トランジスタＸ２のベ
ースを介しＸ２のエミッタにその電圧Ｖf 対応の電圧ｖ
f が現れる。電圧ｖf と抵抗Ｒ１により電圧Ｖf 対応の
可変電流ｉf を生成する。ダイオードＤ１，Ｄ２は電流
ｉf と電流源Ｉ２が供給する基準電流ｉr との差電位を
掛算回路６２の差動対トランジスタＸ４，Ｘ５のベース
電位差として供給する。掛算回路６２は、周知の差動回
路を構成するトランジスタのコンダクタンスをエミッタ
電流により従属的に可変することにより所望の掛算を実
行する可変コンダンクタンス法を用いたものである。上
述のように、トランジスタＸ４，Ｘ５の共通エミッタは
トランジスタＸ６のコレクタと接続されている。また、
トランジスタＸ６，および帰還回路７２のトランジスタ
Ｘ２３はカレントミラー回路を形成している。ここで、
トランジスタＸ６，Ｘ２３のエミッタ面積比は２：１で
あり、したがって、トランジスタＸ６のコレクタ電流は
入力側トランジスタＸ２３の入力電流ｉINの２倍２ｉIN
となる。この電流２ｉINが差動対トランジスタＸ４，Ｘ
５のコンダクタンスを制御し、上記差電圧と対応帰還電
圧との掛算を実行する。この掛算結果の出力は、コレク
タが共通接続されたトランジスタＸ４，Ｘ３のコレクタ
電流として出力され、このトランジスタＸ３とカレント
ミラー回路を構成しているトランジスタＸ９を介して掛
算回路６４に周波数関係被乗数として供給される。
【００２６】次に、入力回路６３は、入力回路６１と同
様に、制御電圧端子Ｔ４から入力されるＱ御信号ＶQ の
供給に応答してトランジスタＸ８のエミッタ電流である
可変電流ｉQ を生成する。ダイオードＤ３，Ｄ４は電流
ｉ\ と電流源Ｉ４の基準電流ｉr との差電位を、掛算回
路６２と同様の動作原理の掛算回路６４の差動対トラン
ジスタＸ１０，Ｘ１１のベース電位差として供給する。
トランジスタＸ１０，Ｘ１１の共通エミッタは、上述の
ように、トランジスタＸ３とカレントミラー回路を形成
するトランジスタＸ９のコレクタに接続され、上記周波
数関係被乗数と上記ベース電位差との掛算を実行する。
これらトランジスタＸ１０，Ｘ１１の各々のコレクタは
それぞれ演算増幅器１，２に接続されている。したがっ
て、上記掛算結果であるこれらトランジスタＸ１０，Ｘ
１１の各々のコレクタ電流ｉX10，ｉX11 はすなわち制
御電流ｉ１，ｉ２となる。
様に、制御電圧端子Ｔ４から入力されるＱ御信号ＶQ の
供給に応答してトランジスタＸ８のエミッタ電流である
可変電流ｉQ を生成する。ダイオードＤ３，Ｄ４は電流
ｉ\ と電流源Ｉ４の基準電流ｉr との差電位を、掛算回
路６２と同様の動作原理の掛算回路６４の差動対トラン
ジスタＸ１０，Ｘ１１のベース電位差として供給する。
トランジスタＸ１０，Ｘ１１の共通エミッタは、上述の
ように、トランジスタＸ３とカレントミラー回路を形成
するトランジスタＸ９のコレクタに接続され、上記周波
数関係被乗数と上記ベース電位差との掛算を実行する。
これらトランジスタＸ１０，Ｘ１１の各々のコレクタは
それぞれ演算増幅器１，２に接続されている。したがっ
て、上記掛算結果であるこれらトランジスタＸ１０，Ｘ
１１の各々のコレクタ電流ｉX10，ｉX11 はすなわち制
御電流ｉ１，ｉ２となる。
【００２７】次に、掛算回路６２と同様の動作原理の掛
算回路７１のトランジスタＸ１４，Ｘ１５の共通エミッ
タはカレントミラーの出力側のトランジスタＸ１２のコ
レクタと接続され、コレクタ電流すなわちトランジスタ
Ｘ１４，Ｘ１５の供給電流ｉINはこのカレントミラーの
入力側トランジスタＸ１３の出力を被乗数として制御さ
れる。
算回路７１のトランジスタＸ１４，Ｘ１５の共通エミッ
タはカレントミラーの出力側のトランジスタＸ１２のコ
レクタと接続され、コレクタ電流すなわちトランジスタ
Ｘ１４，Ｘ１５の供給電流ｉINはこのカレントミラーの
入力側トランジスタＸ１３の出力を被乗数として制御さ
れる。
【００２８】次に、トランジスタＸ１４，Ｘ１５の各々
のコレクタ電流をそれぞれｉX14 ，ｉX15 とする。ま
た、同一抵抗値の抵抗Ｒ３，Ｒ４と差動対トランジスタ
Ｘ２４，Ｘ２５とで構成する帰還回路７３により、抵抗
Ｒ４，Ｒ３に流れる電流は同一である。したがって、ト
ランジスタＸ２２のエミッタ電流は電流源Ｉ７と同一の
電流ｉEXT となる。トランジタＸ１４のコレクタ電位が
同一であるから、次式が成り立つ。
のコレクタ電流をそれぞれｉX14 ，ｉX15 とする。ま
た、同一抵抗値の抵抗Ｒ３，Ｒ４と差動対トランジスタ
Ｘ２４，Ｘ２５とで構成する帰還回路７３により、抵抗
Ｒ４，Ｒ３に流れる電流は同一である。したがって、ト
ランジスタＸ２２のエミッタ電流は電流源Ｉ７と同一の
電流ｉEXT となる。トランジタＸ１４のコレクタ電位が
同一であるから、次式が成り立つ。
【００２９】 ＶBE19＋ＶBE20＝ＶBE21＋ＶBE22 ……………………………………（１４） ＶＴｌｎ（ｉX14 ／Ｉｓ）＋ＶＴｌｎ（ｉX15 ／Ｉｓ） ＝２ＶＴｌｎ（ｉEXT ／Ｉｓ）……………………………………………（１５） 変形すると、次式のようになる。
【００３０】 ＶＴｌｎ（ｉX14 ・ｉX15 ／ｉEXT 2 ）＝０…………………………（１６） 故に、 ｉEXT ＝（ｉX14 ・ｉX15 ）1/2 ………………………………………（１７） となる。すなわち、このトランジスタＸ２２は１／２乗
回路として動作する。
回路として動作する。
【００３１】ここで、ＶBE19はトランジスタＸ１９のベ
ースエミッタ間電圧（他も同様）を示す。
ースエミッタ間電圧（他も同様）を示す。
【００３２】また、電流ＩX14 ，ｉX15 は制御端子Ｔ４
の制御電圧ＶQ により電流演算回路６の入力回路６３を
経由して制御される。制御電圧ＶQ をΔＶQ だけ変化さ
せた場合のトランジスタＸ１４，１５の各々のコレクタ
電流ｉX14 ，ｉX15 は次式で表される。
の制御電圧ＶQ により電流演算回路６の入力回路６３を
経由して制御される。制御電圧ＶQ をΔＶQ だけ変化さ
せた場合のトランジスタＸ１４，１５の各々のコレクタ
電流ｉX14 ，ｉX15 は次式で表される。
【００３３】 ｉX14 ＝ＩIN（１−ΔＱ）／２…………………………………………（１８） ｉX15 ＝ＩIN（１＋ΔＱ）／２…………………………………………（１９） ただし、ΔＱ≒ＩIN（ΔＶQ ／Ｒ２）／（ｉrQ＋ｉQ ）
と近似する。
と近似する。
【００３４】式（１７）に式（１８），（１９）を代入
し、変形すると電流ＩINは次式で求められる。
し、変形すると電流ＩINは次式で求められる。
【００３５】 ＩIN＝２ｉEXT ／｛（１＋ΔＱ）（１−ΔＱ）｝1/2 ………………（２０） このようにして得られた電流ＩINを上述のようにトラン
ジスタＸ２３，Ｘ６から成るカレントミラー回路より２
倍の電流２ＩINにし、電流演算回路６に供給する。
ジスタＸ２３，Ｘ６から成るカレントミラー回路より２
倍の電流２ＩINにし、電流演算回路６に供給する。
【００３６】次に電流演算回路６では、入力回路６１の
制御端子Ｔ３の電圧Ｖf をΔＶf だけ変化させた場合、
掛算回路６２のトランジスタＸ４，Ｘ５の電流供給源で
あるトランジスタＸ６のエミッタ電流は前述したよう
に、 ２ＩIN＝４ｉEXT ／｛（１＋ΔＱ）（１−ΔＱ）｝1/2 ……………（２１） であるから、トランジスタＸ４，Ｘ５の各々のコレクタ
電流ｉX4，ｉX5は次式で表される。 ｉX4＝２ｉEXT （１＋Δｆ）／｛（１＋ΔＱ）（１−ΔＱ）｝1/2 …（２２） ｉX5＝２ｉEXT （１＋Δｆ）／｛（１＋ΔＱ）（１−ΔＱ）｝1/2 …（２３） ただし、Δｆ≒２ＩIN（ΔＶf ／Ｒ２）／（ｉrf＋
ｉf ）と近似する。
制御端子Ｔ３の電圧Ｖf をΔＶf だけ変化させた場合、
掛算回路６２のトランジスタＸ４，Ｘ５の電流供給源で
あるトランジスタＸ６のエミッタ電流は前述したよう
に、 ２ＩIN＝４ｉEXT ／｛（１＋ΔＱ）（１−ΔＱ）｝1/2 ……………（２１） であるから、トランジスタＸ４，Ｘ５の各々のコレクタ
電流ｉX4，ｉX5は次式で表される。 ｉX4＝２ｉEXT （１＋Δｆ）／｛（１＋ΔＱ）（１−ΔＱ）｝1/2 …（２２） ｉX5＝２ｉEXT （１＋Δｆ）／｛（１＋ΔＱ）（１−ΔＱ）｝1/2 …（２３） ただし、Δｆ≒２ＩIN（ΔＶf ／Ｒ２）／（ｉrf＋
ｉf ）と近似する。
【００３７】この電流ｉX4が、掛算回路６４のトランジ
スタＸ１０，Ｘ１１の電流供給源となるので、これらト
ランジスタＸ１０，Ｘ１１の各々のコレクタ電流
ｉX10 ，ｉX11 すなわちフィルタ制御電流ｉ１，ｉ２は
それぞれ次式で表される。 ｉ１＝ｉEXT （１＋Δｆ）｛（１−ΔＱ）／（１＋ΔＱ）｝1/2 ……（２４） ｉ２＝ｉEXT （１−Δｆ）｛（１＋ΔＱ）／（１−ΔＱ）｝1/2 ……（２５） 次にこれら制御電流ｉ１，ｉ２で演算増幅器１，２の各
々を制御した場合の遮断周波数ｆo 、およびクオリティ
フアクタＱを計算する。
スタＸ１０，Ｘ１１の電流供給源となるので、これらト
ランジスタＸ１０，Ｘ１１の各々のコレクタ電流
ｉX10 ，ｉX11 すなわちフィルタ制御電流ｉ１，ｉ２は
それぞれ次式で表される。 ｉ１＝ｉEXT （１＋Δｆ）｛（１−ΔＱ）／（１＋ΔＱ）｝1/2 ……（２４） ｉ２＝ｉEXT （１−Δｆ）｛（１＋ΔＱ）／（１−ΔＱ）｝1/2 ……（２５） 次にこれら制御電流ｉ１，ｉ２で演算増幅器１，２の各
々を制御した場合の遮断周波数ｆo 、およびクオリティ
フアクタＱを計算する。
【００３８】まず、設計中心値すなわちΔｆ＝０，ΔＱ
＝０の場合の動作時の演算増幅器１，２の各々の相互コ
ンダクタンスｇｍ１ｃ，ｇｍ２ｃは次式で表される。
＝０の場合の動作時の演算増幅器１，２の各々の相互コ
ンダクタンスｇｍ１ｃ，ｇｍ２ｃは次式で表される。
【００３９】 ｇｍ１ｃ＝ｉX10 ・Ｚ1 ＝ｉEXT ・Ｘ1 ………………………………（２６） ｇｍ２ｃ＝ｉX11 ・Ｚ2 ＝ｉEXT ・Ｘ2 ………………………………（２７） より、ｆo ｃ，Ｑｃはそれぞれ次式で表される。
【００４０】 ｆo ｃ＝１／２π（ｇｍ１ｃ・ｇｍ２ｃ／Ｃ１・Ｃ２）1/2 ………（２８） Ｑｃ＝｛（Ｃ２・ｇｍ１ｃ）／（Ｃ１・ｇｍ２ｃ）｝1/2 …………（２９） 制御電圧Ｖf 、ＶQ を可変した場合、演算増幅器１，２
の各々の相互コンダクタンスｇｍ１ａ，ｇｍ２ａはそれ
ぞれ次式で表される。
の各々の相互コンダクタンスｇｍ１ａ，ｇｍ２ａはそれ
ぞれ次式で表される。
【００４１】 ｇｍ１ａ＝ｉX10 ・Ｚ1 ＝ｇｍ１ｃ・（１＋Δｆ）｛（１−ΔＱ）／（１＋ΔＱ）｝1/2 ……（３０） ｇｍ２ｃ＝ｉX11 ・Ｚ2 ＝ｇｍ２ｃ・（１−Δｆ）｛（１＋ΔＱ）／（１−ΔＱ）｝1/2 ……（３１） したがって、この場合のｆo ａ，Ｑａはそれぞれ次式で
表される。
表される。
【００４２】 ｆo ａ＝ｆo ｃ（１＋Δｆ）……………………………………………（３２） Ｑａ＝Ｑｃ｛（１−ΔＱ）／（１＋ΔＱ）｝1/2 ……………………（３３） したがって、本実施例の電流制御回路は、式（３２），
（３３）に示すように、制御電圧Ｖf ，ＶQ の各々をそ
れぞれΔＶf ，ΔＶQ だけ可変することにより、それぞ
れ対応してΔｆ，ΔＱが変化し、遮断周波数ｆo ，クオ
リティフアクタＱを独立に調整できる。
（３３）に示すように、制御電圧Ｖf ，ＶQ の各々をそ
れぞれΔＶf ，ΔＶQ だけ可変することにより、それぞ
れ対応してΔｆ，ΔＱが変化し、遮断周波数ｆo ，クオ
リティフアクタＱを独立に調整できる。
【００４３】本実施例の制御特性の一例を示す図２を参
照すると、（Ａ）は制御電圧Ｖf をそれぞれ０．５Ｖ，
１Ｖ，２Ｖに可変したときのそれぞれの遮断周波数特性
波形を、（Ｂ）は制御電圧ＶQ をそれぞれ０．３Ｖ，１
Ｖ，１．５Ｖに可変したときの遮断周波数近傍の周波数
特性波形を、（Ｃ）はＱが大きい状態の制御電圧ＶQ＝
０．３Ｖに保持し制御電圧Ｖf をそれぞれ０．５Ｖ，１
Ｖ，２Ｖに可変したときのそれぞれの遮断周波数特性波
形を、（Ｄ）はｆo を低周波側の制御電圧０．５Ｖに保
持し制御電圧ＶQ をそれぞれ０．３Ｖ，１Ｖ，１．５Ｖ
に可変したときの遮断周波数近傍の周波数特性波形をそ
れぞれ示す。これら特性図より、制御電圧Ｖf ，ＶQ の
各々の制御効果は相互に独立していることが示される。
照すると、（Ａ）は制御電圧Ｖf をそれぞれ０．５Ｖ，
１Ｖ，２Ｖに可変したときのそれぞれの遮断周波数特性
波形を、（Ｂ）は制御電圧ＶQ をそれぞれ０．３Ｖ，１
Ｖ，１．５Ｖに可変したときの遮断周波数近傍の周波数
特性波形を、（Ｃ）はＱが大きい状態の制御電圧ＶQ＝
０．３Ｖに保持し制御電圧Ｖf をそれぞれ０．５Ｖ，１
Ｖ，２Ｖに可変したときのそれぞれの遮断周波数特性波
形を、（Ｄ）はｆo を低周波側の制御電圧０．５Ｖに保
持し制御電圧ＶQ をそれぞれ０．３Ｖ，１Ｖ，１．５Ｖ
に可変したときの遮断周波数近傍の周波数特性波形をそ
れぞれ示す。これら特性図より、制御電圧Ｖf ，ＶQ の
各々の制御効果は相互に独立していることが示される。
【００４４】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。例えば、実施例のフィルタは２次のＬＰＦとして
説明しているが、ｎ次のＬＰＦ、あるいは、バンドパス
フィルタやハイパスフィルタであっても同様な概念によ
ってｆo とＱが単独で調整されることは明きらかであ
る。また、本実施例ではダイオード圧縮型の１／２乗器
を使用しているが、他の回路を使っても本発明の主旨を
逸脱しない限り適用できることは勿論である。
明は上記実施例に限られることなく種々の変形が可能で
ある。例えば、実施例のフィルタは２次のＬＰＦとして
説明しているが、ｎ次のＬＰＦ、あるいは、バンドパス
フィルタやハイパスフィルタであっても同様な概念によ
ってｆo とＱが単独で調整されることは明きらかであ
る。また、本実施例ではダイオード圧縮型の１／２乗器
を使用しているが、他の回路を使っても本発明の主旨を
逸脱しない限り適用できることは勿論である。
【００４５】
【発明の効果】以上説明したように、本発明のアクティ
ブフィルタは、制御電流源が、周波数制御電圧とＱ制御
電圧との各々が独立に遮断周波数とＱとをそれぞれ可変
するよう予め定めた関係式で各々の演算増幅器の制御電
流を制御する電流制御回路を備えることにより、これら
遮断周波数およびＱを各々独立に調整できるので、容易
に目標特性を達成できるとともに、調整工数を大幅に削
減できるという効果がある。
ブフィルタは、制御電流源が、周波数制御電圧とＱ制御
電圧との各々が独立に遮断周波数とＱとをそれぞれ可変
するよう予め定めた関係式で各々の演算増幅器の制御電
流を制御する電流制御回路を備えることにより、これら
遮断周波数およびＱを各々独立に調整できるので、容易
に目標特性を達成できるとともに、調整工数を大幅に削
減できるという効果がある。
【図１】本発明のアクティブフィルタの一実施例を示す
回路図である。
回路図である。
【図２】本実施例のアクティブフィルタにおける動作の
一例を示す特性図である。
一例を示す特性図である。
【図３】従来のアクティブフィルタの一例を示す回路図
である。
である。
１，２ 演算増幅器 ３，４，Ｉ１〜Ｉ７ 電流源 ５ 電流制御回路 ６ 電流演算回路 ７ 関数演算回路 ６１，６３ 入力回路 ６２，６４，７１ 掛算回路 ７２ 帰還回路 Ｃ１，Ｃ２ コンデンサ Ｄ１〜Ｄ４ ダイオード Ｒ１〜Ｒ４ 抵抗 Ｘ１〜Ｘ２５ トランジスタ
Claims (4)
- 【請求項１】 所望のフィルタ特性のフィルタを構成し
縦続接続された第１および第２の演算増幅器とこれら第
１および第２の演算増幅器にそれぞれ第１および第２の
制御電流を供給する制御電流源とを備えるアクティブフ
ィルタにおいて、 前記制御電流源が、遮断周波数の制御用の周波数制御電
圧とクオリテイフアクタの制御用のＱ制御電圧との各々
が独立に前記遮断周波数とクオリテイフアクタとをそれ
ぞれ可変するよう予め定めた関係式で前記第１および第
２の制御電流を制御する電流制御回路を備えることを特
徴とするアクティブフィルタ。 - 【請求項２】 前記関係式が、設計中心，調整後の前記
遮断周波数および前記クオリテイフアクタをそれぞれｆ
o ｃ，ｆo ａおよびＱｃ，Ｑａとし、前記周波数制御電
圧とＱ制御電圧の各々の設計中心値に対する各々の所定
係数を含む変化分をそれぞれΔｆ，ΔＱとして次式で表
されることを特徴とする請求項１記載のアクティブフィ
ルタ。 ｆo ａ＝ｆo ｃ（１＋Δｆ） Ｑａ＝Ｑｃ｛（１−ΔＱ）／（１＋ΔＱ）｝1/2 - 【請求項３】 前記電流制御回路が、前記周波数制御電
圧および前記Ｑ制御電圧の供給に応答して前記第１およ
び第２の制御電流を発生する電流演算回路と、 前記Ｑ制御電圧の供給に応答して前記第１および第２の
制御電流に対する周波数およびＱの独立制御用の補正関
数を生成し前記電流演算回路に帰還する関数演算回路と
を備えることを特徴とする請求項１記載のアクティブフ
ィルタ。 - 【請求項４】 電流演算回路が、前記周波数制御電圧の
供給を受け第１の基準信号との差である周波数差信号を
供給する第１の入力回路と、前記周波数差信号と第１の
帰還信号との掛算を行い第１の掛算信号を生成する第１
の掛算回路と、前記Ｑ制御電圧の供給を受け第２の基準
信号との差であるＱ差信号を供給する第２の入力回路
と、前記Ｑ差信号と前記第１の掛算信号との掛算を行い
前記第１，第２の制御電流を発生する第２の掛算回路と
を備え、 前記関数演算回路が、前記Ｑ差信号と第２の帰還信号と
の掛算を行い第２の掛算信号を生成する第３の掛算回路
と、前記第２の掛算信号を１／２乗演算して前記第１お
よび第２の帰還信号を生成する帰還回路とを備えること
を特徴とする請求項１記載のアクティブフィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7032485A JP2834018B2 (ja) | 1995-02-21 | 1995-02-21 | アクティブフィルタ |
| US08/603,259 US5663676A (en) | 1995-02-21 | 1996-02-20 | Active filter independently controlling cut-off frequency and quality factor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7032485A JP2834018B2 (ja) | 1995-02-21 | 1995-02-21 | アクティブフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08228126A true JPH08228126A (ja) | 1996-09-03 |
| JP2834018B2 JP2834018B2 (ja) | 1998-12-09 |
Family
ID=12360295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7032485A Expired - Fee Related JP2834018B2 (ja) | 1995-02-21 | 1995-02-21 | アクティブフィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5663676A (ja) |
| JP (1) | JP2834018B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208215B1 (en) * | 1999-01-14 | 2001-03-27 | National Semiconductor Corp. | VCO and filter controlled by common integrated thermal frequency reference |
| JP4084757B2 (ja) * | 2004-02-10 | 2008-04-30 | Ｔｄｋ株式会社 | 光ヘッド及び光記録再生装置並びにそれを用いた光記録再生方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154418A (ja) * | 1989-11-10 | 1991-07-02 | Sony Corp | 状態変数回路 |
| JPH0576029A (ja) * | 1991-09-13 | 1993-03-26 | Sony Corp | 可変クロマフイルタ− |
| JPH0637587A (ja) * | 1992-03-24 | 1994-02-10 | Toshiba Corp | アクティブフィルタ回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429111A (en) * | 1987-07-24 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Active filter |
| JP2658102B2 (ja) * | 1987-12-23 | 1997-09-30 | ソニー株式会社 | 周波数特性調整回路 |
| JPH0648775B2 (ja) * | 1989-05-24 | 1994-06-22 | 東光株式会社 | リープフロッグ・フィルタ |
| US5117205A (en) * | 1990-05-01 | 1992-05-26 | U.S. Philips Corporation | Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits |
-
1995
- 1995-02-21 JP JP7032485A patent/JP2834018B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-20 US US08/603,259 patent/US5663676A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154418A (ja) * | 1989-11-10 | 1991-07-02 | Sony Corp | 状態変数回路 |
| JPH0576029A (ja) * | 1991-09-13 | 1993-03-26 | Sony Corp | 可変クロマフイルタ− |
| JPH0637587A (ja) * | 1992-03-24 | 1994-02-10 | Toshiba Corp | アクティブフィルタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5663676A (en) | 1997-09-02 |
| JP2834018B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| EP0352790B1 (en) | Integrator and active filter including integrator with simple phase compensation | |
| US7429889B2 (en) | Control system for programmable filters | |
| US20070188237A1 (en) | Controlling the ratio of amplification factors between linear amplifiers | |
| US6838929B2 (en) | Integrated circuit arrangement comprising an active filter and a method for tuning an active filter | |
| JPH0865064A (ja) | トランスコンダクタ | |
| US5028884A (en) | Leapfrog filter having adjustable center frequency and quality factor | |
| JP2834018B2 (ja) | アクティブフィルタ | |
| JP2588823B2 (ja) | 可変周波数発振回路 | |
| US6194958B1 (en) | Filter having minimized cut-off frequency variations | |
| JP2002237732A (ja) | 相互コンダクタンス回路及び相互コンダクタンスを発生する方法 | |
| JP2003037449A (ja) | 演算増幅器 | |
| JPH051646B2 (ja) | ||
| JPH0575387A (ja) | 可変遅延回路 | |
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP2706194B2 (ja) | 電流増幅回路 | |
| JPS63193710A (ja) | 積分回路 | |
| JP2513767B2 (ja) | 電圧制御型発振装置 | |
| JP2805753B2 (ja) | 集積化能動フィルタ | |
| JPS61281710A (ja) | 増幅回路 | |
| JPH0760987B2 (ja) | 周波数特性調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |