JPH08221973A - マイクロコントローラー - Google Patents
マイクロコントローラーInfo
- Publication number
- JPH08221973A JPH08221973A JP7025336A JP2533695A JPH08221973A JP H08221973 A JPH08221973 A JP H08221973A JP 7025336 A JP7025336 A JP 7025336A JP 2533695 A JP2533695 A JP 2533695A JP H08221973 A JPH08221973 A JP H08221973A
- Authority
- JP
- Japan
- Prior art keywords
- program
- main memory
- data
- memory
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 メインメモリのプログラムやデータ領域およ
びワーク領域を自由に設定できる。また、異なる命令コ
ードで記述されたプログラムをプログラムコードを変更
することなしで既存のプログラムを実行できるマイクロ
コントローラーとする。 【構成】 強誘電体キャパシタを用いた不揮発性メモリ
で構成されるメインメモリ、可変できる命令デコーダを
含む命令ユニットを有し、メインメモリに命令デコーダ
の情報が記憶された構成のマイクロコントローラー。
びワーク領域を自由に設定できる。また、異なる命令コ
ードで記述されたプログラムをプログラムコードを変更
することなしで既存のプログラムを実行できるマイクロ
コントローラーとする。 【構成】 強誘電体キャパシタを用いた不揮発性メモリ
で構成されるメインメモリ、可変できる命令デコーダを
含む命令ユニットを有し、メインメモリに命令デコーダ
の情報が記憶された構成のマイクロコントローラー。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコントローラー
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来のマイクロコントローラーでは一般
に図３のような構成である。この従来のマイクロコント
ローラーについて簡単に説明する。まず、大別してＣＰ
Ｕユニット（中央演算処理装置）３０１とメインメモリ
３０２からなる。さらにＣＰＵユニット３０１はバスユ
ニット３１１、命令ユニット３１２、実行ユニット３１
３、アドレスユニット３１４で構成されている。また、
メインメモリ３０２は３２１のブートプログラムＡ、３
２２のプログラムＢ、３２３のプログラムＣ、３２４の
データＡ、３２５のデータＢ、３２６のワーク領域で構
成されている。ここでブートプログラムを含むプログラ
ムやデータ領域は３５１のＲＯＭ（リードオンリーメモ
リ）に記憶され、プログラムを実行するときのワーク領
域３２６は３５２のＳＲＡＭ（スタティックランダムア
クセスメモリ）などのＲＡＭに記憶されている。動作
は、バスユニット３１１によりメインメモリ３０２から
プログラムやデータを読み込み、プログラムであれば命
令ユニット３１２の命令デコーダ３３１により実行が制
御され、実行ユニット３１３で演算が実行され、アドレ
スユニット３１４でアクセスするメインメモリ３０２の
アドレスの計算が行われる。
に図３のような構成である。この従来のマイクロコント
ローラーについて簡単に説明する。まず、大別してＣＰ
Ｕユニット（中央演算処理装置）３０１とメインメモリ
３０２からなる。さらにＣＰＵユニット３０１はバスユ
ニット３１１、命令ユニット３１２、実行ユニット３１
３、アドレスユニット３１４で構成されている。また、
メインメモリ３０２は３２１のブートプログラムＡ、３
２２のプログラムＢ、３２３のプログラムＣ、３２４の
データＡ、３２５のデータＢ、３２６のワーク領域で構
成されている。ここでブートプログラムを含むプログラ
ムやデータ領域は３５１のＲＯＭ（リードオンリーメモ
リ）に記憶され、プログラムを実行するときのワーク領
域３２６は３５２のＳＲＡＭ（スタティックランダムア
クセスメモリ）などのＲＡＭに記憶されている。動作
は、バスユニット３１１によりメインメモリ３０２から
プログラムやデータを読み込み、プログラムであれば命
令ユニット３１２の命令デコーダ３３１により実行が制
御され、実行ユニット３１３で演算が実行され、アドレ
スユニット３１４でアクセスするメインメモリ３０２の
アドレスの計算が行われる。
【０００３】
【発明が解決しようとする課題】しかしながら上記の従
来のマイクロコントローラーでは、電源が停止しても情
報が保存されていなければならないプログラムやデータ
はＲＯＭで構成しなければならないため、メインメモリ
の構成はプログラムやデータ領域であるＲＯＭとワーク
領域はＳＲＡＭで構成される。すなわち、ＲＯＭとＳＲ
ＡＭの領域が限定される。このため、ある１つのマイク
ロコントローラーでプログラムやデータを自由に変える
ことはできない。また、プログラムが新たなプログラム
を生成しこれを電源が停止しても保存しておくような動
作はできない。また、異なる命令コードで記述されたプ
ログラムをプログラムコードを変更することなしで実行
することはできない。
来のマイクロコントローラーでは、電源が停止しても情
報が保存されていなければならないプログラムやデータ
はＲＯＭで構成しなければならないため、メインメモリ
の構成はプログラムやデータ領域であるＲＯＭとワーク
領域はＳＲＡＭで構成される。すなわち、ＲＯＭとＳＲ
ＡＭの領域が限定される。このため、ある１つのマイク
ロコントローラーでプログラムやデータを自由に変える
ことはできない。また、プログラムが新たなプログラム
を生成しこれを電源が停止しても保存しておくような動
作はできない。また、異なる命令コードで記述されたプ
ログラムをプログラムコードを変更することなしで実行
することはできない。
【０００４】
【課題を解決するための手段】この目的を達成するため
に本発明のマイクロコントローラーは以下に示すような
構成のものとする。
に本発明のマイクロコントローラーは以下に示すような
構成のものとする。
【０００５】第１の手段として、強誘電体キャパシタを
用いた不揮発性メモリを有したマイクロコントローラー
とする。
用いた不揮発性メモリを有したマイクロコントローラー
とする。
【０００６】第２の手段として、メインメモリを有し、
前記メインメモリが強誘電体キャパシタを用いた不揮発
性メモリを有したマイクロコントローラーとする。
前記メインメモリが強誘電体キャパシタを用いた不揮発
性メモリを有したマイクロコントローラーとする。
【０００７】第３の手段として、プログラム領域および
データ領域またはワーク領域が前記不揮発性メモリの任
意のアドレス位置に配置できる第２の手段記載のマイク
ロコントローラーとする。
データ領域またはワーク領域が前記不揮発性メモリの任
意のアドレス位置に配置できる第２の手段記載のマイク
ロコントローラーとする。
【０００８】第４の手段として、命令ユニットを有し、
前記命令ユニットのうちの命令デコーダが可変であるマ
イクロコントローラーとする。
前記命令ユニットのうちの命令デコーダが可変であるマ
イクロコントローラーとする。
【０００９】第５の手段として、メインメモリを有し、
前記メインメモリに前記命令デコーダの情報が記憶され
た第４の手段記載のマイクロコントローラーとする。
前記メインメモリに前記命令デコーダの情報が記憶され
た第４の手段記載のマイクロコントローラーとする。
【００１０】第６の手段として、前記メインメモリが強
誘電体キャパシタを用いた不揮発性メモリである第５の
手段記載のマイクロコントローラーとする。
誘電体キャパシタを用いた不揮発性メモリである第５の
手段記載のマイクロコントローラーとする。
【００１１】
【作用】本発明のマイクロコントローラーでは、メイン
メモリが強誘電体キャパシタを用いた不揮発性メモリで
構成されるためプログラムやデータ領域およびワーク領
域を自由に設定できる。また、異なる命令コードで記述
されたプログラムをプログラムコードを変更することな
しで実行でき、また、命令コードは可変することができ
る。
メモリが強誘電体キャパシタを用いた不揮発性メモリで
構成されるためプログラムやデータ領域およびワーク領
域を自由に設定できる。また、異なる命令コードで記述
されたプログラムをプログラムコードを変更することな
しで実行でき、また、命令コードは可変することができ
る。
【００１２】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１３】（実施例１）第１の実施例では全体の構成
は従来とほぼ同様のものである。図１が第１の実施例を
示している。大別して、ＣＰＵユニット１０１とメイン
メモリ１０２からなる。さらにＣＰＵユニット１０１は
バスユニット１１１、命令ユニット１１２、実行ユニッ
ト１１３、アドレスユニット１１４で構成されている。
また、メインメモリ１０２は１２１のブートプログラム
Ａ、１２２のプログラムＢ、１２３のプログラムＣ、１
２４のデータＡ、１２５のデータＢ、１２６のワーク領
域で構成されている。従来との構成上の違いは、メイン
メモリ１０２が不揮発性メモリで構成されていることで
ある。具体的にはメモリセルに強誘電体キャパシタを用
いた強誘電体メモリ（FERROELECTRIC MEMORY，以下Ｆｅ
ＲＡＭという）である。このＦｅＲＡＭはデータが不揮
発性でありかつ高速に読みだし書き込みができるもので
ある。このようなメインメモリをもつマイクロコントロ
ーラーとすることにより以下のような効果がある。ま
ず、プログラムやデータ領域およびワーク領域をメイン
メモリのアドレス空間のどの位置にでも自由に配置でき
る。このため、ある１つのマイクロコントローラーでプ
ログラムやデータ量の異なるユーザーに対応できる。ま
た初めに記憶されているプログラムの実行によって、新
たなプログラムを自ら生成し、これを例えばブート用の
プログラムとして不揮発性メモリに記憶することができ
る。ネスト構造のデータやプログラムの動作ができる。
は従来とほぼ同様のものである。図１が第１の実施例を
示している。大別して、ＣＰＵユニット１０１とメイン
メモリ１０２からなる。さらにＣＰＵユニット１０１は
バスユニット１１１、命令ユニット１１２、実行ユニッ
ト１１３、アドレスユニット１１４で構成されている。
また、メインメモリ１０２は１２１のブートプログラム
Ａ、１２２のプログラムＢ、１２３のプログラムＣ、１
２４のデータＡ、１２５のデータＢ、１２６のワーク領
域で構成されている。従来との構成上の違いは、メイン
メモリ１０２が不揮発性メモリで構成されていることで
ある。具体的にはメモリセルに強誘電体キャパシタを用
いた強誘電体メモリ（FERROELECTRIC MEMORY，以下Ｆｅ
ＲＡＭという）である。このＦｅＲＡＭはデータが不揮
発性でありかつ高速に読みだし書き込みができるもので
ある。このようなメインメモリをもつマイクロコントロ
ーラーとすることにより以下のような効果がある。ま
ず、プログラムやデータ領域およびワーク領域をメイン
メモリのアドレス空間のどの位置にでも自由に配置でき
る。このため、ある１つのマイクロコントローラーでプ
ログラムやデータ量の異なるユーザーに対応できる。ま
た初めに記憶されているプログラムの実行によって、新
たなプログラムを自ら生成し、これを例えばブート用の
プログラムとして不揮発性メモリに記憶することができ
る。ネスト構造のデータやプログラムの動作ができる。
【００１４】（実施例２）第２の実施例では全体の構成
は第１の実施例とほぼ同様であるが、命令ユニット２１
２の構成が従来または第１の実施例における命令デコー
ダ２３１に加えて、可変命令デコーダ２３２が付加され
ていることが特徴である。図２が第２の実施例を示して
いる。その他についての構成は従来と同様で大別して、
ＣＰＵユニット２０１とメインメモリ２０２からなる。
さらにＣＰＵユニット２０１はバスユニット２１１、命
令ユニット２１２、実行ユニット２１３、アドレスユニ
ット２１４で構成されている。また、メインメモリ２０
２は２２１のブートプログラムＡ、２２２のプログラム
Ｂ、２２３のプログラムＣ、２２４のデータＡ、２２５
のデータＢ、２２６のワーク領域、命令デコーダ用不揮
発性メモリ２２７で構成されている。
は第１の実施例とほぼ同様であるが、命令ユニット２１
２の構成が従来または第１の実施例における命令デコー
ダ２３１に加えて、可変命令デコーダ２３２が付加され
ていることが特徴である。図２が第２の実施例を示して
いる。その他についての構成は従来と同様で大別して、
ＣＰＵユニット２０１とメインメモリ２０２からなる。
さらにＣＰＵユニット２０１はバスユニット２１１、命
令ユニット２１２、実行ユニット２１３、アドレスユニ
ット２１４で構成されている。また、メインメモリ２０
２は２２１のブートプログラムＡ、２２２のプログラム
Ｂ、２２３のプログラムＣ、２２４のデータＡ、２２５
のデータＢ、２２６のワーク領域、命令デコーダ用不揮
発性メモリ２２７で構成されている。
【００１５】この第２の実施例の特徴である可変命令デ
コーダ２３２は命令コードが可変である命令デコーダで
あって、例えば命令コードのバイト長も含め可変できる
ものである。この可変命令デコーダ２３２を持つことに
よる効果として以下のことがある。まず、命令コードの
異なるマイクロコントローラーで開発された複数のプロ
グラムをプログラムの命令コードも含め全く変更するこ
となしで実行することができる。また、よく使用される
命令コードのバイト長を小さいものとすることによっ
て、プログラムの絶対量を小さくすることができる。こ
のとき、プログラムをサブルーチン化して、各処理に適
した命令コードを可変命令デコーダに設定して実行する
ことにより大きな効果が得られる。
コーダ２３２は命令コードが可変である命令デコーダで
あって、例えば命令コードのバイト長も含め可変できる
ものである。この可変命令デコーダ２３２を持つことに
よる効果として以下のことがある。まず、命令コードの
異なるマイクロコントローラーで開発された複数のプロ
グラムをプログラムの命令コードも含め全く変更するこ
となしで実行することができる。また、よく使用される
命令コードのバイト長を小さいものとすることによっ
て、プログラムの絶対量を小さくすることができる。こ
のとき、プログラムをサブルーチン化して、各処理に適
した命令コードを可変命令デコーダに設定して実行する
ことにより大きな効果が得られる。
【００１６】次に、この第２の実施例の他の特徴とし
て、可変命令デコーダ２３２に設定する情報（命令コー
ド）をメインメモリ２０２から読み込むことができる構
成としていることがある。図２では、メインメモリ２０
２中に可変命令デコーダ用不揮発性メモリ２２７として
示されているもので、具体的な動作としては例えば可変
命令デコーダ用不揮発性メモリ２２７と示された領域の
先頭に可変命令デコーダ２３２への情報転送命令コード
が記述され、あるフォーマットに従って情報が転送さ
れ、この命令コードによるプログラムの実行が可能とな
る。この第２の実施例はプログラマブルなＲＩＳＣプロ
セッサーとすることができ、ユニバーサルＲＩＳＣエミ
ュレーターとなりうる。
て、可変命令デコーダ２３２に設定する情報（命令コー
ド）をメインメモリ２０２から読み込むことができる構
成としていることがある。図２では、メインメモリ２０
２中に可変命令デコーダ用不揮発性メモリ２２７として
示されているもので、具体的な動作としては例えば可変
命令デコーダ用不揮発性メモリ２２７と示された領域の
先頭に可変命令デコーダ２３２への情報転送命令コード
が記述され、あるフォーマットに従って情報が転送さ
れ、この命令コードによるプログラムの実行が可能とな
る。この第２の実施例はプログラマブルなＲＩＳＣプロ
セッサーとすることができ、ユニバーサルＲＩＳＣエミ
ュレーターとなりうる。
【００１７】
【発明の効果】以上のように本発明は、メインメモリの
プログラムやデータ領域およびワーク領域を自由に設定
できる。また、異なる命令コードで記述されたプログラ
ムをプログラムコードを変更することなしで既存のプロ
グラムを実行できる。
プログラムやデータ領域およびワーク領域を自由に設定
できる。また、異なる命令コードで記述されたプログラ
ムをプログラムコードを変更することなしで既存のプロ
グラムを実行できる。
【図１】本発明の第１の実施例におけるマイクロコント
ローラーの構成図
ローラーの構成図
【図２】本発明の第２の実施例におけるマイクロコント
ローラーの構成図
ローラーの構成図
【図３】従来の第１の実施例におけるマイクロコントロ
ーラーの構成図
ーラーの構成図
１０１，２０１，３０１ ＣＰＵユニット（中央演算処
理装置） １０２，２０２，３０２ メインメモリ １１１，２１１，３１１ バスユニット １１２，２１２，３１２ 命令ユニット １１３，２１３，３１３ 実行ユニット １１４，２１４，３１４ アドレスユニット １２１，２２１，３２１ ブートプログラムＡ １２２，２２２，３２２ プログラムＢ １２３，２２３，３２３ プログラムＣ １２４，２２４，３２４ データＡ １２５，２２５，３２５ データＢ １２６，２２６，３２６ ワーク領域 ３５１ ＲＯＭ（リードオンリーメモリ） ３５２ ＳＲＡＭ（スタティックランダムアクセスメモ
リ） ２５１，２５２ ＦｅＲＡＭ（強誘電体メモリ） １３１，２３１，３３１ 命令デコーダ ２３２ 可変命令デコーダ ２２７ 可変命令デコーダ用不揮発性メモリ
理装置） １０２，２０２，３０２ メインメモリ １１１，２１１，３１１ バスユニット １１２，２１２，３１２ 命令ユニット １１３，２１３，３１３ 実行ユニット １１４，２１４，３１４ アドレスユニット １２１，２２１，３２１ ブートプログラムＡ １２２，２２２，３２２ プログラムＢ １２３，２２３，３２３ プログラムＣ １２４，２２４，３２４ データＡ １２５，２２５，３２５ データＢ １２６，２２６，３２６ ワーク領域 ３５１ ＲＯＭ（リードオンリーメモリ） ３５２ ＳＲＡＭ（スタティックランダムアクセスメモ
リ） ２５１，２５２ ＦｅＲＡＭ（強誘電体メモリ） １３１，２３１，３３１ 命令デコーダ ２３２ 可変命令デコーダ ２２７ 可変命令デコーダ用不揮発性メモリ
Claims (6)
- 【請求項１】 強誘電体キャパシタを用いた不揮発性メ
モリを有したことを特徴とするマイクロコントローラ
ー。 - 【請求項２】 メインメモリを有し、前記メインメモリ
が強誘電体キャパシタを用いた不揮発性メモリを有した
ことを特徴とするマイクロコントローラー。 - 【請求項３】 プログラム領域およびデータ領域または
ワーク領域が前記不揮発性メモリの任意のアドレス位置
に配置できることを特徴とする請求項２記載のマイクロ
コントローラー。 - 【請求項４】 命令ユニットを有し、前記命令ユニット
のうちの命令デコーダが可変であることを特徴とするマ
イクロコントローラー。 - 【請求項５】 メインメモリを有し、前記メインメモリ
に前記命令デコーダの情報が記憶されたことを特徴とす
る請求項４記載のマイクロコントローラー。 - 【請求項６】 前記メインメモリが強誘電体キャパシタ
を用いた不揮発性メモリであることを特徴とする請求項
５記載のマイクロコントローラー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7025336A JPH08221973A (ja) | 1995-02-14 | 1995-02-14 | マイクロコントローラー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7025336A JPH08221973A (ja) | 1995-02-14 | 1995-02-14 | マイクロコントローラー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08221973A true JPH08221973A (ja) | 1996-08-30 |
Family
ID=12163083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7025336A Pending JPH08221973A (ja) | 1995-02-14 | 1995-02-14 | マイクロコントローラー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08221973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109008A (ja) * | 2005-10-13 | 2007-04-26 | Renesas Technology Corp | 半導体記憶装置、演算処理装置、および記憶システム |
-
1995
- 1995-02-14 JP JP7025336A patent/JPH08221973A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109008A (ja) * | 2005-10-13 | 2007-04-26 | Renesas Technology Corp | 半導体記憶装置、演算処理装置、および記憶システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| JP2609618B2 (ja) | データ処理装置 | |
| JPH08221973A (ja) | マイクロコントローラー | |
| KR19990013576A (ko) | 데이터 랜덤 액세스 메모리를 이용한 마이크로 콘트롤러의 강제페이지 제로 페이징 방법 | |
| JPH0447349A (ja) | データ記憶装置 | |
| JPH0560629B2 (ja) | ||
| JPH056281A (ja) | 情報処理装置 | |
| JPS63266698A (ja) | マイクロコンピユ−タ | |
| KR960706130A (ko) | 페이지 주소 모드를 구비한 마이크로컨트롤러(Microcontroller having a page address mode) | |
| JPH10198407A (ja) | プログラマブルコントローラおよびそのデータエリア拡張方法 | |
| JP2001249845A (ja) | データランダムアクセスメモリを用いる様々なサイズのマイクロコントローラのための強制ページページング方式 | |
| JPS60204046A (ja) | メモリ拡張回路 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JP2680371B2 (ja) | プログラマブルコントローラ | |
| JPH05210403A (ja) | データ処理装置 | |
| JP2618703B2 (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JPS60214039A (ja) | デ−タ処理装置 | |
| JPS60214040A (ja) | デ−タ処理装置 | |
| JPS62271143A (ja) | コ−プロセツサ | |
| JPH048818B2 (ja) | ||
| JPH02146625A (ja) | レジスタ個数の拡張方式 | |
| JPS6167139A (ja) | コンピユ−タに使用する記憶媒体 | |
| JPH04260131A (ja) | マイクロプログラム制御方式 | |
| JPS60128532A (ja) | 電子計算機装置 | |
| JPH02281349A (ja) | マイクロコンピュータ |