JPH08213625A - アクティブマトリクス型表示装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 アクティブマトリクス型表示装置の駆動基板
に集積形成される補助容量の耐圧を確保しつつその大容
量化を図る。 【構成】 アクティブマトリクス型表示装置は所定の間
隙を介して互いに接合した駆動基板１及び対向基板２
と、該間隙に保持された液晶３とを備えている。駆動基
板１には画素電極４、これを駆動する薄膜トランジスタ
ＴＦＴ及びこれに接続する補助容量Ｃｓが集積形成され
ている。対向基板２には対向電極５が形成されている。
薄膜トランジスタＴＦＴは駆動基板１に成膜された半導
体薄膜６を活性層とし、ゲート絶縁膜を介してその上に
パタニング形成されたゲート電極７を有する。補助容量
Ｃｓは半導体薄膜６の一部に形成した低抵抗化領域ＬＲ
を下部電極８とし、誘電体膜を介してその上にパタニン
グ形成された上部電極９を有している。ゲート絶縁膜は
半導体薄膜６の表面を熱処理して得られる熱酸化層１２
を含む一方、誘電体膜は熱酸化層１２を一部除去した後
再び熱処理を施して得られる再熱酸化層１３を含み、且
つその厚みは先の熱酸化層１２より小さい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
表示装置及びその製造方法に関する。詳しくは、画素電
極、薄膜トランジスタ、補助容量等が集積形成された駆
動基板の構造に関する。さらに詳しくは、補助容量の誘
電体構造に関する。

【０００２】

【従来の技術】図６に一般的なアクティブマトリクス型
表示装置の等価回路を示す。互いに直交配列されたｍ本
のゲート線（Ｇ１，Ｇ２，…Ｇｍ）とｎ本の信号線（Ｓ
１，Ｓ２，…Ｓｎ）の交点に薄膜トランジスタＴＦＴ、
補助容量Ｃｓ、及び画素を構成する液晶セルＬＣが形成
されている。かかる構造を有するアクティブマトリクス
型液晶表示装置は以下の様に駆動する。即ち、ゲート線
Ｇ１，Ｇ２，…Ｇｍには、１水平期間毎に選択パルスが
順次印加される。１本のゲート線が選択されている期間
内に、画像信号が信号線Ｓ１，Ｓ２，…Ｓｎに順次サン
プリングされ、その直後夫々の画素に画像信号が書き込
まれる。画素に書き込まれた画像信号は液晶セルＬＣ及
び補助容量Ｃｓによって１フィールド期間保持され、次
のフィールドで反対極性の画像信号に書き換えられる。
これにより液晶が交流駆動される。

【０００３】個々の液晶セルＬＣが有する画素容量は大
きいほど、書き込まれた画像信号の保持を確実に行なう
事ができるのでコントラストむらが生ぜず一定の表示品
質を確保できる。従って、画素電極の面積が大きい場合
には特に補助容量を設ける必要はない。しかしながら、
小型の表示装置において画素を高精細化あるいは微細化
した場合には、画素電極の面積が顕著に小さくなるので
画素容量を補う為の補助容量が必要不可欠となる。

【０００４】図７は、アクティブマトリクス型表示装置
の一般的な構成を示す部分断面図である。この表示装置
は所定の間隙を介して互いに接合した駆動基板１０１及
び対向基板１０２と、該間隙に保持された液晶１０３等
の電気光学物質とから構成されている。駆動基板１０１
には少なくとも画素電極１０４、これを駆動する薄膜ト
ランジスタＴＦＴ及びこれに接続する補助容量Ｃｓが集
積形成されている。一方、対向基板１０２の内表面には
対向電極１０５が全面的に形成されている。画素電極１
０４と対向電極１０５との間に保持された液晶１０３に
より、図６に示した液晶セルＬＣ（画素）が構成されて
いる。薄膜トランジスタＴＦＴは駆動基板１０１に成膜
された半導体薄膜１０６を活性層とし、ゲート絶縁膜を
介してその上にパタニング形成されたゲート電極１０７
を有する。一方、補助容量Ｃｓは半導体薄膜１０６の一
部に形成した低抵抗化領域を下部電極１０８とし、誘電
体膜を介してその上にパタニング形成された上部電極１
０９を有している。上述したゲート絶縁膜及び誘電体膜
には同一の絶縁層１１０が用いられる。

【０００５】

【発明が解決しようとする課題】上述した様に、従来の
駆動基板構成においては、薄膜トランジスタＴＦＴのゲ
ート絶縁膜と補助容量Ｃｓの誘電体膜は、作成方法の簡
便さ等の観点から同一の絶縁層１１０で形成されるのが
一般的である。ＴＦＴのゲート絶縁膜は例えば１５Ｖ程
度の高耐圧が求められる。又、ゲート容量がデバイスと
して駆動させた場合にそのまま負荷容量となる。高耐圧
性を確保し且つ過剰な負荷容量を抑制する為、ゲート絶
縁膜の膜厚は比較的厚く設定されている。一方、補助容
量Ｃｓの誘電体膜としては耐圧はゲート部分ほど要求さ
れていないにも関わらず、ゲート絶縁膜と同一層である
為、誘電体膜の厚みが過剰に大きく設定されている事に
なる。周知の様に、誘電体膜が厚いほど容量値は小さく
なる。これを補う為、従来補助容量の面積寸法が比較的
大きく設定されており、画素の高密度設計を阻害すると
共に画素の開口率の低下をもたらしている。

【０００６】ところで特開平５−３４７１８号公報に
は、補助容量を小面積で大容量化して有効表示面積の増
加を図る技術が開示されている。これによれば、ゲート
絶縁膜が二酸化シリコン（ＳｉＯ₂ ）の第一層と窒化シ
リコン（Ｓｉ₃ Ｎ₄ ）からなる第二層とを重ねた二層構
造を有する。これに対し、補助容量の誘電体膜は二酸化
シリコンのみからなる単層構造となっている。従って、
誘電体膜がゲート絶縁膜に比べ薄くなり、単位面積当た
りの容量が増加する。しかしながら、この従来例ではゲ
ート絶縁膜が二層構造であるのに対し誘電体膜が単層構
造である為、特に補助容量の耐圧性に不安が残る。

【０００７】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は耐圧性を維持しつつ補助容量の大容
量化を図り、もって画素開口率の改善が可能なアクティ
ブマトリクス型表示装置及びその製造方法を提供する事
を目的とする。かかる目的を達成する為に以下の手段を
講じた。即ち、本発明にかかるアクティブマトリクス型
表示装置は基本的な構成として、少なくとも画素電極、
これを駆動する薄膜トランジスタ及びこれに接続した補
助容量が集積形成された駆動基板と、少なくとも対向電
極が形成された対向基板と、所定の間隙を介して互いに
接合した両基板の間に保持された電気光学物質とを備え
ている。前記薄膜トランジスタは、駆動基板に成膜され
た半導体薄膜を活性層とし、ゲート絶縁膜を介してその
上にパタニング形成されたゲート電極を有する。又、前
記補助容量は該半導体薄膜の一部に形成された低抵抗化
領域を下部電極とし、誘電体膜を介してその上にパタニ
ング形成された上部電極を有する。特徴事項として、前
記ゲート絶縁膜は少なくとも該半導体薄膜の表面を熱処
理して得られる熱酸化層を含む一方、前記誘電体膜は該
熱酸化層を一部除去した後再び熱処理を施して得られる
再熱酸化層を含む。さらに、再熱酸化層の厚みは先の熱
酸化層より小さく設定されている。好ましくは、前記ゲ
ート絶縁膜は該熱酸化層の上に窒化物層及び酸化物層を
順に重ねた三層構造を有する。又、前記誘電体膜も該再
熱酸化層の上に窒化物層及び酸化物層を順に重ねた同一
の三層構造を有する。

【０００８】かかる構成を有するアクティブマトリクス
型表示装置は以下の工程により製造される。先ず、成膜
工程を行ない、一方の絶縁基板（駆動基板）に半導体薄
膜を成膜する。次に、熱酸化工程を行ない、該半導体薄
膜の表面を熱処理して熱酸化層を形成する。続いて、再
熱酸化工程を行ない、該熱酸化層を部分的に除去した
後、再び熱処理を施して先の熱酸化層より薄い再熱酸化
層を形成する。続いてトランジスタ作成工程を行ない、
該熱酸化層の上にゲート電極をパタニング形成して薄膜
トランジスタを作成する。さらに、容量作成工程を行な
い、該再熱酸化層の上に上部電極をパタニング形成して
補助容量を作成する。この後画素形成工程を行ない、該
薄膜トランジスタに接続して画素電極をパタニング形成
する。最後に組立工程を行ない、所定の間隙を介して該
一方の絶縁基板（駆動基板）に、予め対向電極が形成さ
れた他方の絶縁基板（対向基板）を接合し、該間隙に液
晶等の電気光学物質を導入し、アクティブマトリクス型
表示装置を完成させる。好ましくは、前記再熱酸化工程
の前に不純物注入工程を行ない、所定のマスクを介して
該半導体薄膜に不純物を選択的にイオン注入して低抵抗
化を図り補助容量の下部電極を設ける。この後の再熱酸
化工程では、該マスクをそのまま利用して先の熱酸化層
を部分的に除去した上で、再び熱処理を施す様にしてい
る。加えて、前記再熱酸化工程の後、該熱酸化層及び再
熱酸化層の上に共通の絶縁物層を形成する様にしてい
る。

【０００９】

【作用】本発明によれば、ゲート絶縁膜は少なくとも半
導体薄膜の表面を熱処理して得られる熱酸化層を含んで
いる。これに対し、誘電体膜は熱酸化層を一旦部分的に
除去した後再び熱処理を施して得られる再熱酸化層を含
んでいる。この際、再熱酸化層の厚みは先の熱酸化層よ
り小さく設定されている。この結果、補助容量の単位面
積当たりの容量値が大きくなり、その分補助容量の面積
サイズを小型化できる。又、誘電体膜となる再熱酸化層
はゲート絶縁膜となる熱酸化層と同様に優れた膜品質を
有しており、補助容量の耐圧性を実用レベルで確保する
事ができる。これら熱酸化層と再熱酸化層の上に共通の
窒化物層及び酸化物層を順に重ねたＯＮＯ三層構造とす
る事により、デバイスの信頼性を高める事が可能であ
る。一方、製造方法の観点からすると、再熱酸化層は予
め熱酸化層を除去した部分にのみ選択的に形成される
為、比較的簡単なプロセス制御で高品質の誘電体膜が作
成できる。なお、再熱酸化工程の前に不純物注入工程を
行ない、所定のマスクを介して半導体薄膜に不純物を選
択的にイオン注入して補助容量の下部電極を設けてい
る。この様にすると、再熱酸化工程ではイオン注入用の
マスクをそのまま利用して先の熱酸化層を部分的に除去
でき、製造工程が簡略化可能である。

【００１０】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型表示装置の基本的な構成を示す部分断面図であ
る。図示する様に、本アクティブマトリクス型表示装置
は所定の間隙を介して互いに接合した駆動基板１及び対
向基板２と、該間隙に保持された液晶３等の電気光学物
質とを備えている。駆動基板１には少なくとも画素電極
４、これを駆動する薄膜トランジスタＴＦＴ及びこれに
接続した補助容量Ｃｓが集積形成されている。一方対向
基板２の内表面には対向電極５が全面的に形成されてい
る。駆動基板１及び対向基板２はガラス等からなり、画
素電極４及び対向電極５はＩＴＯ等からなり、何れも透
明な材料である。

【００１１】薄膜トランジスタＴＦＴは駆動基板１に成
膜された半導体薄膜６を活性層とし、ゲート絶縁膜を介
してその上にパタニング形成されたゲート電極７を有す
る。半導体薄膜６は例えば多結晶シリコンからなり、ゲ
ート電極７も例えば不純物を高濃度に拡散した多結晶シ
リコンからなる。一方、補助容量Ｃｓは半導体薄膜６の
一部に形成した低抵抗化領域ＬＲを下部電極８とし、誘
電体膜を介してその上にパタニング形成された上部電極
９を有している。この上部電極９はゲート電極７と同様
に多結晶シリコン等からなる。かかる構成を有するＴＦ
Ｔ及びＣｓはＰＳＧ等からなる層間絶縁膜１０により被
覆されている。その上には前述した画素電極４がパタニ
ング形成されており、層間絶縁膜１０に開口したコンタ
クトホールを介して、ＴＦＴのドレイン領域Ｄに電気接
続している。又、アルミニウム等からなる配線１１もパ
タニング形成されており、同じく層間絶縁膜１０に開口
したコンタクトホールを介してＴＦＴのソース領域Ｓに
電気接続している。

【００１２】本発明の特徴事項として、ゲート絶縁膜は
少なくとも半導体薄膜６の表面を熱処理して得られる熱
酸化層１２を含む一方、誘電体膜は熱酸化層１２を一部
除去した後再び熱処理を施して得られる再熱酸化層１３
を含んでいる。さらに、再熱酸化層１３の厚みは先の熱
酸化層１２より小さく設定されている。好ましくは、ゲ
ート絶縁膜は熱酸化層１２の上に窒化物層１４及び酸化
物層１５を順に重ねた所謂ＯＮＯ三層構造を有する。誘
電体膜も再熱酸化層１３の上に同一の窒化物層１４及び
酸化物層１５を順に重ねたＯＮＯ三層構造を有する。図
７に示した従来構造では、補助容量Ｃｓの誘電体膜は薄
膜トランジスタＴＦＴのゲート絶縁膜と全く同一の構造
となっている。これに対し、図１に示した本発明にかか
る構造の場合、ゲート絶縁膜と比較して誘電体膜の厚み
を部分的に薄くする事により、単位面積当たりの容量値
が大きくとれる様にしている。この為、設計上必要とさ
れる一定の補助容量を、図７の構造と比較してより小さ
な面積で得る事ができる。従って、より高密度な画素電
極パタンの設計や画素開口率の向上に寄与できる。この
際、ゲート絶縁膜と誘電体膜では要求される膜特性が異
なる為、夫々に適した層構成となる様に設計する事がで
きる。

【００１３】引き続き図１を参照して、アクティブマト
リクス型表示装置の製造方法を詳細に説明する。先ず、
成膜工程を行ない、一方の絶縁基板（駆動基板１）に半
導体薄膜６を成膜する。次に熱酸化工程を行ない、半導
体薄膜６の表面を熱処理して熱酸化層１２を形成する。
さらに再熱酸化工程を行ない、熱酸化層１２を部分的に
除去した後、再び熱処理を施して先の熱酸化層１２より
薄い再熱酸化層１３を形成する。なお、再熱処理に先立
って半導体薄膜６の一部に不純物をイオン注入し、低抵
抗化領域ＬＲを設けておく。この低抵抗化領域ＬＲは補
助容量Ｃｓの下部電極８となるものである。続いてトラ
ンジスタ作成工程を行ない、熱酸化層１２の上にゲート
電極７をパタニング形成して薄膜トランジスタＴＦＴを
作成する。なお、本例ではゲート電極７の作成に先立っ
て、熱酸化層１２及び再熱酸化層１３の上に予め窒化物
層１４及び酸化物層１５を順に成膜してある。一般に
は、熱酸化層１２及び再熱酸化層１３の上に共通の絶縁
物層を形成する様にしている。この後、ゲート電極７を
マスクとしてセルフアライメントにより不純物イオンを
半導体薄膜６に注入し、ソース領域Ｓ及びドレイン領域
Ｄを形成する。続いて、容量作成工程に進み、再熱酸化
層１３の上に上部電極９をパタニング形成して補助容量
Ｃｓを作成する。この後ＴＦＴ及びＣｓを層間絶縁膜１
０で被覆し且つ所定のコンタクトホールを開口した後、
画素形成工程を行ないＴＦＴのドレイン領域Ｄに接続し
て画素電極４をパタニング形成する。又、ＴＦＴのソー
ス領域Ｓに接続して信号配線１１をパタニング形成す
る。最後に組立工程を行ない、所定の間隙を介して一方
の絶縁基板（駆動基板１）に、予め対向電極５が形成さ
れた他方の絶縁基板（対向基板２）を接合し、この間隙
に液晶３を導入する。

【００１４】次に、図２を参照して誘電体膜の具体的な
形成方法の一例を詳細に説明する。通常、誘電体膜やゲ
ート絶縁膜等は、熱酸化膜のみの単層構造や、熱酸化膜
と他の絶縁膜とを重ねた多層構造が採用されている。こ
こでは一例としてＯＮＯ（熱酸化膜／窒化膜／酸化膜）
構造の場合を示す。先ず工程（Ａ）で、ガラス又は石英
等からなる絶縁基板１の上に多結晶シリコンからなる半
導体薄膜６を成膜する。さらに、９００℃〜１０００℃
の温度で加熱処理を施し、多結晶シリコンの表面を熱酸
化して、所望の熱酸化層１２を形成する。次に、工程
（Ｂ）に進み、レジストを塗布した後フォトリソグラフ
ィにより選択的にパタニングし、補助容量の形成される
領域のみに窓が開く様にマスクＭＫを形成する。このマ
スクＭＫを介して半導体薄膜６に不純物を選択的にイオ
ン注入して低抵抗化領域ＬＲを形成し、補助容量の下部
電極とする。さらに、このマスクＭＫをそのまま利用し
て熱酸化層１２をウェットエッチングにより部分的に除
去する。これにより、低抵抗化領域ＬＲに属する半導体
薄膜６の表面が露出する。この様に、本実施例ではマス
クＭＫが低抵抗化領域ＬＲの形成と熱酸化層１２の選択
的除去の両者に共通して用いられており、特に負担の大
きい工程であるレジストのフォトリソグラフィが増える
惧れはない。続いて工程（Ｃ）に移り、マスクＭＫを剥
離後、再度熱処理を施す事により低抵抗化領域ＬＲの上
に薄い再熱酸化層１３を形成する。一般に、熱酸化処理
は表面に露出したシリコン原子と雰囲気中の酸素原子と
が結合する事により進行する。従って、この再熱酸化処
理では露出した低抵抗化領域ＬＲのみに選択的に再熱酸
化層１３が成長し、且つ処理時間を制御する事により所
望の膜厚が得られる。本発明は先の熱酸化層１２に比べ
再熱酸化層１３の厚みを十分小さく制御する事を特徴と
する。この後工程（Ｄ）に移り、熱酸化層１２及び再熱
酸化層１３の上に窒化物層１４としてシリコンナイトラ
イドを成膜する。さらにこれをパイロ酸化する事により
上側の酸化物層１５を形成している。この様にしてＯＮ
Ｏ構造の誘電体膜及びゲート絶縁膜が形成される。ゲー
ト絶縁膜と誘電体膜は基本的に同一層構造を有してい
る。即ち、誘電体膜もＯＮＯ構造となる為実用的なレベ
ルで補助容量の耐圧を確保する事ができる。又ゲート絶
縁膜に属する熱酸化層１２に比べ誘電体膜に属する再熱
酸化層１３の厚みを小さくする事により、単位面積当た
りの容量が大となる。この様に、本発明によれば補助容
量の耐圧性確保と容量増大化を両立させている。

【００１５】図３は本発明の他の実施例を示す模式的な
断面図であり、駆動基板１の要部のみを示してある。基
本的には、図１に示した駆動基板１と同一の構造を有し
ており、対応する部分には対応する参照番号を付して理
解を容易にしている。図１に示した先の実施例と同様
に、ＴＦＴのゲート絶縁膜は厚い熱酸化層１２を含み、
補助容量Ｃｓの誘電体膜は薄い再熱酸化層１３を含んで
いる。異なる点は、熱酸化層１２及び再熱酸化層１３が
ＨＴＯ１６により被覆されている事である。このＨＴＯ
はＬＰＣＶＤ法により高温成膜されたシリコン酸化膜で
あり、所望の耐圧性が得られる。この様に、熱酸化層１
２及び再熱酸化層１３の上に成膜される共通の絶縁物層
は、図１に示したシリコンナイトライドとそのパイロ酸
化物に限られるものではなく、本実施例の様にＨＴＯを
用いる事ができる。一般には、ＣＶＤ法によるＳｉＯ，
ＳｉＯ₂ ，ＳｉＮ_x ，ＳｉＯＮ等が採用可能である。あ
るいは、スパッタ法によるＳｉＯ，ＳｉＯ₂ 等を用いる
事も可能である。

【００１６】図４は、駆動基板の参考例を示す模式的な
部分断面図である。基本的には図１に示した駆動基板１
と類似の構造を有しており、対応する部分には対応する
参照番号を付して理解を容易にしている。この参考例で
は、ゲート絶縁膜は熱酸化層１２と窒化物層１４と酸化
物層１５のＯＮＯ三層構造を有する一方、誘電体膜は窒
化物層１４と酸化物層１５のＯＮ二層構造となってい
る。即ち、再熱酸化層１３が省かれた層構成になってい
る。この参考例では誘電体膜の厚みをさらに小さくでき
る一方、ボトムの再熱酸化層１３が除かれている為耐圧
性に不安が残る。

【００１７】図５は他の参考例を示す模式的な断面図で
ある。基本的には、図１に示した駆動基板と類似の構造
を有しており対応する部分には対応する参照番号を付し
て理解を容易にしている。ゲート絶縁膜は熱酸化層１２
と窒化物層１４と酸化物層１５を重ねたＯＮＯ三層構造
となっている。誘電体膜も熱酸化層１２と窒化物層１４
と酸化物層１５からなるＯＮＯ三層構造である。この参
考例では誘電体膜がゲート絶縁膜と同一のルーチンＯＮ
Ｏ構造となっており、十分な耐圧性を確保する事ができ
るものの補助容量値を改善する事はできない。

【００１８】最後に、３種類のメカサンプルを作成して
その耐圧性及びリーク電流特性を測定した。第一サンプ
ルにかかる補助容量の誘電体膜は図１に示した再酸化Ｏ
ＮＯ構造を有している。具体的には、再熱酸化層１３の
厚みが１７nmに設定され、窒化物層１４の厚みが２４nm
に設定され、酸化物層１５の厚みが１０nmに設定されて
いる。第二サンプルにかかる補助容量の誘電体膜は図４
に示したＯＮ構造となっている。具体的には、窒化物層
１４の厚みが２４nmに設定され、酸化物層１５の厚みが
１０nmに設定されている。第三サンプルにかかる補助容
量の誘電体膜は図５に示したルーチンＯＮＯ構造となっ
ている。具体的には、熱酸化層１２の厚みが６０nmに設
定され、窒化物層１４の厚みが２４nmに設定され、酸化
物層１５の厚みが１０nmに設定されている。なお、再酸
化ＯＮＯ構造は前述した様に熱酸化層１２を一旦除去し
た後に再度熱酸化を行なう事によって、薄い再熱酸化層
１３を形成したものである。再酸化ＯＮＯ構造の総厚が
５１nmであるのに対し、ルーチンＯＮＯ構造の総厚は９
４nmである。従って、ルーチンＯＮＯ構造に比べ再酸化
ＯＮＯ構造の誘電体膜を有する補助容量はキャパシタン
スが約２倍に増大している。

【００１９】先ず、各サンプルについて上部電極と下部
電極の間に電圧を可変で印加しリーク電流を測定した。
再酸化ＯＮＯ構造では印加電圧の極性に関わらず、２５
Ｖ付近まではルーチンＯＮＯ構造と同等のリーク特性を
示し有意差は見られない。ＯＮ構造では負バイアス時の
リークレベルが約４．５Ｖ付近から上昇しており、デバ
イス動作上問題となる可能性がある。ハードブレイクダ
ウン耐圧については、ルーチンＯＮＯ構造の場合印加電
圧の極性に関わらず約５５Ｖ程度である。再酸化ＯＮＯ
構造は約４７Ｖであった。ＯＮ構造は印加電圧の極性に
依存性をもち、正の場合約３８Ｖであるのに対し、負の
場合約２４Ｖ程度まで低下する。誘電体膜の薄層化によ
り内部の電界強度が高まる為、ハードブレイクダウン耐
圧が低下する事は避けられないが、再酸化ＯＮＯ構造の
レベルであれば問題はないと考えられる。

【００２０】

【発明の効果】以上説明した様に、本発明によれば、ゲ
ート絶縁膜は少なくとも半導体薄膜の表面を熱処理して
得られる熱酸化層を含む一方、補助容量の誘電体膜は熱
酸化層を一部除去した後再び熱処理を施して得られる再
熱酸化層を含み、且つその厚みは先の熱酸化層より小さ
い。これにより、単位面積当たりの容量値が増大し、結
果的に補助容量の面積サイズを縮小可能となり、アクテ
ィブマトリクス型表示装置の高密度化や画素開口率の向
上が達成できる。又、誘電体膜として品質の優れた再熱
酸化層を利用している為補助容量の耐圧を実用レベルで
十分確保する事が可能である。加えて、補助容量の面積
を縮小した事により金属配線等他の層とのオーバーラッ
プが少なくなり、寄生容量が減少しデバイス特性が改善
できる。なお、先に形成した熱酸化層を除去する際用い
るレジストマスクは、補助容量の下部電極となる低抵抗
化領域の形成時実施する不純物イオン注入のレジストマ
スクと兼ねる事ができる為、ＴＦＴプロセスで負担の大
きいレジストフォトリソグラフィ工程を特に増加させる
惧れはない。

【図面の簡単な説明】

【図１】本発明にかかるアクティブマトリクス型表示装
置の基本的な構成を示す断面図である。

【図２】本発明にかかるアクティブマトリクス型表示装
置製造方法の要部を示す工程図である。

【図３】本発明にかかるアクティブマトリクス型表示装
置の他の実施例の要部を示す部分断面図である。

【図４】参考例を示す模式的な部分断面図である。

【図５】他の参考例を示す模式的な部分断面図である。

【図６】アクティブマトリクス型表示装置の一般的な回
路構成を示す回路図である。

【図７】従来のアクティブマトリクス型表示装置の一例
を示す部分断面図である。

【符号の説明】

１ 駆動基板 ２ 対向基板 ３ 液晶 ４ 画素電極 ５ 対向電極 ６ 半導体薄膜 ７ ゲート電極 ８ 下部電極 ９ 上部電極 １２ 熱酸化層 １３ 再熱酸化層 １４ 窒化物層 １５ 酸化物層

Claims (5)

【特許請求の範囲】
1. 【請求項１】 少なくとも画素電極、これを駆動する薄
   膜トランジスタ及びこれに接続した補助容量が集積形成
   された駆動基板と、少なくとも対向電極が形成された対
   向基板と、所定の間隙を介して互いに接合した両基板の
   間に保持された電気光学物質とを備えたアクティブマト
   リクス型表示装置であって、 前記薄膜トランジスタは、駆動基板に成膜された半導体
   薄膜を活性層とし、ゲート絶縁膜を介してその上にパタ
   ニング形成されたゲート電極を有する一方、 前記補助容量は該半導体薄膜の一部に形成した低抵抗化
   領域を下部電極とし、誘電体膜を介してその上にパタニ
   ング形成された上部電極を有しており、 前記ゲート絶縁膜は、少なくとも該半導体薄膜の表面を
   熱処理して得られる熱酸化層を含む一方、 前記誘電体膜は該熱酸化層を一部除去した後再び熱処理
   を施して得られる再熱酸化層を含み、且つその厚みは先
   の熱酸化層より小さい事を特徴とするアクティブマトリ
   クス型表示装置。
2. 【請求項２】 前記ゲート絶縁膜は該熱酸化層の上に窒
   化物層及び酸化物層を順に重ねた三層構造を有し、前記
   誘電体膜も該再熱酸化層の上に窒化物層及び酸化物層を
   順に重ねた同一の三層構造を有する事を特徴とする請求
   項１記載のアクティブマトリクス型表示装置。
3. 【請求項３】 一方の絶縁基板に半導体薄膜を成膜する
   成膜工程と、 該半導体薄膜の表面を熱処理して熱酸化層を形成する熱
   酸化工程と、 該熱酸化層を部分的に除去した後、再び熱処理を施して
   先の熱酸化層より薄い再熱酸化層を形成する再熱酸化工
   程と、 該熱酸化層の上にゲート電極をパタニング形成して薄膜
   トランジスタを作成するトランジスタ作成工程と、 該再熱酸化層の上に上部電極をパタニング形成して補助
   容量を作成する容量作成工程と、 該薄膜トランジスタに接続して画素電極をパタニング形
   成する画素形成工程と、 所定の間隙を介して該一方の絶縁基板に、予め対向電極
   が形成された他方の絶縁基板を接合し、該間隙に電気光
   学物質を導入する組立工程とを行なうアクティブマトリ
   クス型表示装置の製造方法。
4. 【請求項４】 前記再熱酸化工程の前に不純物注入工程
   を行ない、所定のマスクを介して該半導体薄膜に不純物
   を選択的にイオン注入して低抵抗化を図り補助容量の下
   部電極を設けると共に、前記再熱酸化工程は、該マスク
   をそのまま利用して先の熱酸化層を部分的に除去した上
   で再び熱処理を施す請求項３記載のアクティブマトリク
   ス型表示装置の製造方法。
5. 【請求項５】 前記再熱酸化工程の後、該熱酸化層及び
   再熱酸化層の上に共通の絶縁物層を形成する工程を含む
   請求項３記載のアクティブマトリクス型表示装置の製造
   方法。