JPH08213559A - ｐ型電界効果半導体装置および相補型電界効果半導体装置とその製造方法 - Google Patents
ｐ型電界効果半導体装置および相補型電界効果半導体装置とその製造方法Info
- Publication number
- JPH08213559A JPH08213559A JP7016594A JP1659495A JPH08213559A JP H08213559 A JPH08213559 A JP H08213559A JP 7016594 A JP7016594 A JP 7016594A JP 1659495 A JP1659495 A JP 1659495A JP H08213559 A JPH08213559 A JP H08213559A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field effect
- type
- semiconductor device
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ｐ型電界効果半導体装置および相補型電界効
果半導体装置とその製造方法に関し、正孔の移動度が高
く、容易に高品質の結晶が得られるＩｎＰ基板と格子整
合して格子欠陥を生じないｐ型電界効果半導体装置を提
供する。 【構成】 半絶縁性ＩｎＰ基板１と、ＩｎＡｌＡｓバッ
ファ層２と、ＧａＡｓxＳｂ1-x 層（ＧａＡｓＳｂチャ
ネル層３）と、価電子帯の上端がＧａＡｓx Ｓｂ 1-x 層
の価電子帯の上端よりも低い第２の半導体層（例えばｐ
−ＩｎＰ正孔供給層４）からなるヘテロ接合と、ｐ−Ｉ
ｎＧａＡｓコンタクト層５と、Ａｕ／Ｚｎ／Ａｕソース
電極６と、Ａｕ／Ｚｎ／Ａｕドレイン電極７と、この第
２の半導体層よりも表面側に形成されたショットキー電
極（Ａｌゲート電極８）を備え、このショットキー電極
に電圧を印加して空乏層の厚さを変化させることによっ
て、このヘテロ接合のＧａＡｓx Ｓｂ1-x 層側に蓄積さ
れる二次元正孔ガス濃度を変化させる。
果半導体装置とその製造方法に関し、正孔の移動度が高
く、容易に高品質の結晶が得られるＩｎＰ基板と格子整
合して格子欠陥を生じないｐ型電界効果半導体装置を提
供する。 【構成】 半絶縁性ＩｎＰ基板１と、ＩｎＡｌＡｓバッ
ファ層２と、ＧａＡｓxＳｂ1-x 層（ＧａＡｓＳｂチャ
ネル層３）と、価電子帯の上端がＧａＡｓx Ｓｂ 1-x 層
の価電子帯の上端よりも低い第２の半導体層（例えばｐ
−ＩｎＰ正孔供給層４）からなるヘテロ接合と、ｐ−Ｉ
ｎＧａＡｓコンタクト層５と、Ａｕ／Ｚｎ／Ａｕソース
電極６と、Ａｕ／Ｚｎ／Ａｕドレイン電極７と、この第
２の半導体層よりも表面側に形成されたショットキー電
極（Ａｌゲート電極８）を備え、このショットキー電極
に電圧を印加して空乏層の厚さを変化させることによっ
て、このヘテロ接合のＧａＡｓx Ｓｂ1-x 層側に蓄積さ
れる二次元正孔ガス濃度を変化させる。
Description
【０００１】
【産業上の利用分野】本発明は、ＨＥＭＴ等の化合物半
導体を用いたｐ型電界効果半導体装置および相補型電界
効果半導体装置とその製造方法に関する。近年の通信お
よびコンピュータの高速化の傾向に応えるために、高速
かつ低電力の素子が要求され、そのためキャリアの移動
度が高い化合物半導体を用いた各種半導体装置が開発さ
れている。中でも、相補型ＨＥＭＴはＣＭＯＳを凌ぐ低
電力性と高速性をそなえており、前述の要求に応えるデ
バイスとして期待されている。
導体を用いたｐ型電界効果半導体装置および相補型電界
効果半導体装置とその製造方法に関する。近年の通信お
よびコンピュータの高速化の傾向に応えるために、高速
かつ低電力の素子が要求され、そのためキャリアの移動
度が高い化合物半導体を用いた各種半導体装置が開発さ
れている。中でも、相補型ＨＥＭＴはＣＭＯＳを凌ぐ低
電力性と高速性をそなえており、前述の要求に応えるデ
バイスとして期待されている。
【０００２】
【従来の技術】図８は、従来の相補型ＨＥＭＴの構成説
明図である。この図において、１０１は半絶縁性ＧａＡ
ｓ基板、１０２はＧａＡｓバッファ層、１０３はＧａＡ
ｓ層、１０４はｐ−ＡｌＧａＡｓ層、１０５はｐ−Ｇａ
Ａｓ層、１０６はＧａＡｓ層、１０７はｎ−ＡｌＧａＡ
ｓ層、１０８はｎ−ＧａＡｓ層、１０９はＡｕ／Ｚｎ／
Ａｕソース電極、１１０はＡｕ／Ｚｎ／Ａｕドレイン電
極、１１１はＡｕＧｅ／Ａｕドレイン電極、１１２はＡ
ｕＧｅ／Ａｕソース電極、１１３，１１４はＡｌゲート
電極、１１５はＳｉＯ2 絶縁膜、１１６はＴｉＡｕ配線
である。
明図である。この図において、１０１は半絶縁性ＧａＡ
ｓ基板、１０２はＧａＡｓバッファ層、１０３はＧａＡ
ｓ層、１０４はｐ−ＡｌＧａＡｓ層、１０５はｐ−Ｇａ
Ａｓ層、１０６はＧａＡｓ層、１０７はｎ−ＡｌＧａＡ
ｓ層、１０８はｎ−ＧａＡｓ層、１０９はＡｕ／Ｚｎ／
Ａｕソース電極、１１０はＡｕ／Ｚｎ／Ａｕドレイン電
極、１１１はＡｕＧｅ／Ａｕドレイン電極、１１２はＡ
ｕＧｅ／Ａｕソース電極、１１３，１１４はＡｌゲート
電極、１１５はＳｉＯ2 絶縁膜、１１６はＴｉＡｕ配線
である。
【０００３】この従来の相補型ＨＥＭＴにおいては、ま
ず、半絶縁性ＧａＡｓ基板１０１の上に、ＧａＡｓバッ
ファ層１０２、ＧａＡｓ層１０３、ｐ−ＡｌＧａＡｓ層
１０４、ｐ−ＧａＡｓ層１０５、ＧａＡｓ層１０６、ｎ
−ＡｌＧａＡｓ層１０７、ｎ−ＧａＡｓ層１０８を成長
する。
ず、半絶縁性ＧａＡｓ基板１０１の上に、ＧａＡｓバッ
ファ層１０２、ＧａＡｓ層１０３、ｐ−ＡｌＧａＡｓ層
１０４、ｐ−ＧａＡｓ層１０５、ＧａＡｓ層１０６、ｎ
−ＡｌＧａＡｓ層１０７、ｎ−ＧａＡｓ層１０８を成長
する。
【０００４】次いで、ｐ型ＨＥＭＴ形成領域のｎ−Ｇａ
Ａｓ層１０８、ｎ−ＡｌＧａＡｓ層１０７、ＧａＡｓ層
１０６を選択的にエッチングしてｐ−ＧａＡｓ層１０５
の面を露出させた後、残存しているｎ−ＧａＡｓ層１０
８、ｎ−ＡｌＧａＡｓ層１０７、ＧａＡｓ層１０６、ｐ
−ＧａＡｓ層１０５、ｐ−ＡｌＧａＡｓ層１０４、Ｇａ
Ａｓ層１０３、ＧａＡｓバッファ層１０２をメサエッチ
ングしてｐ型ＨＥＭＴ形成領域とｎ型ＨＥＭＴ形成領域
を分離する。
Ａｓ層１０８、ｎ−ＡｌＧａＡｓ層１０７、ＧａＡｓ層
１０６を選択的にエッチングしてｐ−ＧａＡｓ層１０５
の面を露出させた後、残存しているｎ−ＧａＡｓ層１０
８、ｎ−ＡｌＧａＡｓ層１０７、ＧａＡｓ層１０６、ｐ
−ＧａＡｓ層１０５、ｐ−ＡｌＧａＡｓ層１０４、Ｇａ
Ａｓ層１０３、ＧａＡｓバッファ層１０２をメサエッチ
ングしてｐ型ＨＥＭＴ形成領域とｎ型ＨＥＭＴ形成領域
を分離する。
【０００５】このメサエッチによって、半絶縁性ＧａＡ
ｓ基板１０１の上に形成されたＧａＡｓバッファ層１０
２をバッファ層とし、ＧａＡｓ層１０３をチャネル層と
し、ｐ−ＡｌＧａＡｓ層１０４を正孔供給層とし、ｐ−
ＧａＡｓ層１０５をコンタクト層とするｐ型ＨＥＭＴ形
成領域の結晶層と、ＧａＡｓ層１０６をチャネル層と
し、ｎ−ＡｌＧａＡｓ層１０７を電子供給層とし、ｎ−
ＧａＡｓ層１０８をコンタクト層とするｎ型ＨＥＭＴ形
成領域の結晶層を形成する。このｎ型素子形成領域のＧ
ａＡｓ層１０３、ｐ−ＡｌＧａＡｓ層１０４、ｐ−Ｇａ
Ａｓ層１０５はｐ型ＨＥＭＴ形成領域の結晶層を形成す
るとき同時に形成されたもので、ｎ型ＨＥＭＴ形成領域
にとっては格別の意味をもたない。
ｓ基板１０１の上に形成されたＧａＡｓバッファ層１０
２をバッファ層とし、ＧａＡｓ層１０３をチャネル層と
し、ｐ−ＡｌＧａＡｓ層１０４を正孔供給層とし、ｐ−
ＧａＡｓ層１０５をコンタクト層とするｐ型ＨＥＭＴ形
成領域の結晶層と、ＧａＡｓ層１０６をチャネル層と
し、ｎ−ＡｌＧａＡｓ層１０７を電子供給層とし、ｎ−
ＧａＡｓ層１０８をコンタクト層とするｎ型ＨＥＭＴ形
成領域の結晶層を形成する。このｎ型素子形成領域のＧ
ａＡｓ層１０３、ｐ−ＡｌＧａＡｓ層１０４、ｐ−Ｇａ
Ａｓ層１０５はｐ型ＨＥＭＴ形成領域の結晶層を形成す
るとき同時に形成されたもので、ｎ型ＨＥＭＴ形成領域
にとっては格別の意味をもたない。
【０００６】ｐ型ＨＥＭＴ形成領域のｐ−ＧａＡｓ層１
０５の上にＡｕ／Ｚｎ／Ａｕソース電極１０９とＡｕ／
Ｚｎ／Ａｕドレイン電極１１０を形成し、ゲート領域の
ｐ−ＧａＡｓ層１０５をエッチング除去した後、露出し
たｐ−ＡｌＧａＡｓ層１０４の上にＡｌゲート電極１１
３を形成する。
０５の上にＡｕ／Ｚｎ／Ａｕソース電極１０９とＡｕ／
Ｚｎ／Ａｕドレイン電極１１０を形成し、ゲート領域の
ｐ−ＧａＡｓ層１０５をエッチング除去した後、露出し
たｐ−ＡｌＧａＡｓ層１０４の上にＡｌゲート電極１１
３を形成する。
【０００７】また、ｎ型ＨＥＭＴ形成領域のｎ−ＧａＡ
ｓ層１０８の上にＡｕＧｅ／Ａｕドレイン電極１１１と
ＡｕＧｅ／Ａｕソース電極１１２を形成し、ゲート領域
のｎ−ＧａＡｓ層１０８をエッチング除去した後、露出
したｎ−ＡｌＧａＡｓ層１０７の上にＡｌゲート電極１
１４を形成する。
ｓ層１０８の上にＡｕＧｅ／Ａｕドレイン電極１１１と
ＡｕＧｅ／Ａｕソース電極１１２を形成し、ゲート領域
のｎ−ＧａＡｓ層１０８をエッチング除去した後、露出
したｎ−ＡｌＧａＡｓ層１０７の上にＡｌゲート電極１
１４を形成する。
【０００８】全面にＳｉＯ2 絶縁膜１１５を形成し、コ
ンタクトホールを通してＴｉＡｕ配線１１６を形成す
る。
ンタクトホールを通してＴｉＡｕ配線１１６を形成す
る。
【０００９】
【発明が解決しようとする課題】ＧａＡｓは電子の移動
度は約６０００ｃｍ2 ／Ｖｓと大きいが、正孔の移動度
は２００ｃｍ2 ／Ｖｓ程度と小さいため、ｐ型素子の性
能がｎ型素子と比較して大きく劣り、延いては回路性能
を引き下げてしまう。上記の問題を解決するためには、
ＧａＡｓよりも正孔の移動度の大きい材料が必要であ
る。
度は約６０００ｃｍ2 ／Ｖｓと大きいが、正孔の移動度
は２００ｃｍ2 ／Ｖｓ程度と小さいため、ｐ型素子の性
能がｎ型素子と比較して大きく劣り、延いては回路性能
を引き下げてしまう。上記の問題を解決するためには、
ＧａＡｓよりも正孔の移動度の大きい材料が必要であ
る。
【００１０】ＧａＳｂは正孔の移動度が約２０００ｃｍ
2 ／Ｖｓと大きく、ｐ型ＨＥＭＴの有力な候補である。
しかし、ＧａＳｂと格子整合する基板としてはＩｎＡｓ
またはＧａＳｂ自身しかなく、これらの基板はまだ良質
の高抵抗基板が得られておらず、また、ＩｎＡｓはバン
ドギャップが０．３５ｅＶと小さいためにブレークダウ
ン耐圧が低く、ｎ型素子のチャネルとして用いることに
は困難が予想される。本発明は、正孔の移動度が高く、
容易に高品質の結晶が得られるＩｎＰ基板と格子整合し
て格子欠陥を生じないｐ型電界効果半導体装置を提供す
る。
2 ／Ｖｓと大きく、ｐ型ＨＥＭＴの有力な候補である。
しかし、ＧａＳｂと格子整合する基板としてはＩｎＡｓ
またはＧａＳｂ自身しかなく、これらの基板はまだ良質
の高抵抗基板が得られておらず、また、ＩｎＡｓはバン
ドギャップが０．３５ｅＶと小さいためにブレークダウ
ン耐圧が低く、ｎ型素子のチャネルとして用いることに
は困難が予想される。本発明は、正孔の移動度が高く、
容易に高品質の結晶が得られるＩｎＰ基板と格子整合し
て格子欠陥を生じないｐ型電界効果半導体装置を提供す
る。
【００１１】
【課題を解決するための手段】本発明にかかるｐ型電界
効果半導体装置においては、ＧａＡｓx Ｓｂ1-x 層と、
価電子帯の上端がＧａＡｓx Ｓｂ1-x 層の価電子帯の上
端よりも低い第２のｐ型半導体層からなるヘテロ接合
と、該第２の半導体層よりも表面側に形成されたショッ
トキー電極を備え、該ショットキー電極に電圧を印加し
て空乏層の厚さを変化させることによって、該ヘテロ接
合のＧａＡｓx Ｓｂ1-x 層側に蓄積される二次元正孔ガ
ス濃度を変化させる構成を採用した。
効果半導体装置においては、ＧａＡｓx Ｓｂ1-x 層と、
価電子帯の上端がＧａＡｓx Ｓｂ1-x 層の価電子帯の上
端よりも低い第２のｐ型半導体層からなるヘテロ接合
と、該第２の半導体層よりも表面側に形成されたショッ
トキー電極を備え、該ショットキー電極に電圧を印加し
て空乏層の厚さを変化させることによって、該ヘテロ接
合のＧａＡｓx Ｓｂ1-x 層側に蓄積される二次元正孔ガ
ス濃度を変化させる構成を採用した。
【００１２】また本発明にかかる他のｐ型電界効果半導
体装置においては、ＧａＡｓx Ｓｂ 1-x 層と、価電子帯
の上端がＧａＡｓx Ｓｂ1-x 層の価電子帯の上端よりも
低い第２のｐ型半導体層からなるヘテロ接合と、該Ｇａ
Ａｓx Ｓｂ1-x 層の表面側に形成されたショットキー電
極を備え、該ショットキー電極に電圧を印加して空乏層
の厚さを変化させることによって、該ヘテロ接合のＧａ
Ａｓx Ｓｂ1-x 層側に蓄積される二次元正孔ガス濃度を
変化させる構成を採用した。
体装置においては、ＧａＡｓx Ｓｂ 1-x 層と、価電子帯
の上端がＧａＡｓx Ｓｂ1-x 層の価電子帯の上端よりも
低い第２のｐ型半導体層からなるヘテロ接合と、該Ｇａ
Ａｓx Ｓｂ1-x 層の表面側に形成されたショットキー電
極を備え、該ショットキー電極に電圧を印加して空乏層
の厚さを変化させることによって、該ヘテロ接合のＧａ
Ａｓx Ｓｂ1-x 層側に蓄積される二次元正孔ガス濃度を
変化させる構成を採用した。
【００１３】これらの場合、第２のｐ型半導体としてｐ
型ＩｎＰを用いることができ、基板としてＩｎＰを用
い、かつ、ＧａＡｓx Ｓｂ1-x 層の組成がＩｎＰに格子
整合するように選択することができ、また、基板として
ＩｎＰを用い、ＧａＡｓx Ｓｂ 1-x 層の厚さを格子不整
合による転位が発生する臨界膜厚よりも薄くすることに
よって欠陥の発生を防止することができる。
型ＩｎＰを用いることができ、基板としてＩｎＰを用
い、かつ、ＧａＡｓx Ｓｂ1-x 層の組成がＩｎＰに格子
整合するように選択することができ、また、基板として
ＩｎＰを用い、ＧａＡｓx Ｓｂ 1-x 層の厚さを格子不整
合による転位が発生する臨界膜厚よりも薄くすることに
よって欠陥の発生を防止することができる。
【００１４】また、本発明の相補型電界効果半導体装置
においては、前記のｐ型電界効果半導体装置と、チャネ
ル材料としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，Ｉ
ｎＡｓＰのいずれか一つ、電子供給層としてｎ型ＩｎＡ
ｌＡｓまたはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを
用いたｎ型電界効果半導体装置が同一基板上に集積され
た構成を採用した。
においては、前記のｐ型電界効果半導体装置と、チャネ
ル材料としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，Ｉ
ｎＡｓＰのいずれか一つ、電子供給層としてｎ型ＩｎＡ
ｌＡｓまたはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを
用いたｎ型電界効果半導体装置が同一基板上に集積され
た構成を採用した。
【００１５】また、本発明にかかる相補型電界効果半導
体装置の製造方法においては、基板の上に、前記のｐ型
電界効果半導体装置の形成に必要な第１の半導体層群を
成長し、その上にバッファ層を成長し、その上に、チャ
ネル材料としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，
ＩｎＡｓＰのいずれか一つ、電子供給層としてｎ型Ｉｎ
ＡｌＡｓまたはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰ
を用いたｎ型電界効果半導体装置の形成に必要な第２の
半導体層群を成長し、ｐ型電界効果半導体装置を形成す
べき領域の第２の半導体層群とバッファ層を選択的に除
去して第１の半導体層群を露出させ、その露出した第１
の半導体層群によってｐ型電界効果半導体装置を形成
し、第２の半導体層群によってｎ型電界効果半導体装置
を形成する工程を採用した。
体装置の製造方法においては、基板の上に、前記のｐ型
電界効果半導体装置の形成に必要な第１の半導体層群を
成長し、その上にバッファ層を成長し、その上に、チャ
ネル材料としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，
ＩｎＡｓＰのいずれか一つ、電子供給層としてｎ型Ｉｎ
ＡｌＡｓまたはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰ
を用いたｎ型電界効果半導体装置の形成に必要な第２の
半導体層群を成長し、ｐ型電界効果半導体装置を形成す
べき領域の第２の半導体層群とバッファ層を選択的に除
去して第１の半導体層群を露出させ、その露出した第１
の半導体層群によってｐ型電界効果半導体装置を形成
し、第２の半導体層群によってｎ型電界効果半導体装置
を形成する工程を採用した。
【００１６】また、これとは逆に、基板の上に、チャネ
ル材料としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，Ｉ
ｎＡｓＰのいずれか一つ、電子供給層としてｎ型ＩｎＡ
ｌＡｓまたはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを
用いたｎ型電界効果半導体装置の形成に必要な第２の半
導体層群を成長し、その上にバッファ層を成長し、その
上に、前記のｐ型電界効果半導体装置の形成に必要な第
１の半導体層群を成長し、ｎ型電界効果半導体装置を形
成すべき領域の第１の半導体層群とバッファ層を選択的
に除去して第２の半導体層群を露出させ、第１の半導体
層群によってｐ型電界効果半導体装置を形成し、第２の
半導体層群によってｎ型電界効果半導体装置を形成する
工程を採用することができる。
ル材料としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，Ｉ
ｎＡｓＰのいずれか一つ、電子供給層としてｎ型ＩｎＡ
ｌＡｓまたはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを
用いたｎ型電界効果半導体装置の形成に必要な第２の半
導体層群を成長し、その上にバッファ層を成長し、その
上に、前記のｐ型電界効果半導体装置の形成に必要な第
１の半導体層群を成長し、ｎ型電界効果半導体装置を形
成すべき領域の第１の半導体層群とバッファ層を選択的
に除去して第２の半導体層群を露出させ、第１の半導体
層群によってｐ型電界効果半導体装置を形成し、第２の
半導体層群によってｎ型電界効果半導体装置を形成する
工程を採用することができる。
【００１７】また、本発明にかかる他の相補型電界効果
半導体装置の製造方法においては、基板の上に、前記の
ｐ型電界効果半導体装置の形成に必要な第１の半導体層
群を成長し、その上にＩｎＰエッチングストッパー層を
成長し、その上にバッファ層を成長し、その上に、チャ
ネル材料としてＩｎＧａＡｓ，ＧａＡｓＳｂ，ＩｎＡｓ
Ｐのいずれか一つ、電子供給層としてｎ型ＩｎＡｌＡｓ
またはｎ型ＩｎＡｌＧａＡｓを用いたｎ型電界効果半導
体装置の形成に必要な第２の半導体層群を成長し、ｐ型
電界効果半導体装置を形成すべき領域の第２の半導体層
群とバッファ層をＩｎＰエッチングストッパー層を用い
て選択的に除去し、ＩｎＰエッチングストッパー層を除
去して第１の半導体層群を露出させ、第１の半導体層群
によってｐ型電界効果半導体装置を形成し、第２の半導
体層群によってｎ型電界効果半導体装置を形成する工程
を採用した。
半導体装置の製造方法においては、基板の上に、前記の
ｐ型電界効果半導体装置の形成に必要な第１の半導体層
群を成長し、その上にＩｎＰエッチングストッパー層を
成長し、その上にバッファ層を成長し、その上に、チャ
ネル材料としてＩｎＧａＡｓ，ＧａＡｓＳｂ，ＩｎＡｓ
Ｐのいずれか一つ、電子供給層としてｎ型ＩｎＡｌＡｓ
またはｎ型ＩｎＡｌＧａＡｓを用いたｎ型電界効果半導
体装置の形成に必要な第２の半導体層群を成長し、ｐ型
電界効果半導体装置を形成すべき領域の第２の半導体層
群とバッファ層をＩｎＰエッチングストッパー層を用い
て選択的に除去し、ＩｎＰエッチングストッパー層を除
去して第１の半導体層群を露出させ、第１の半導体層群
によってｐ型電界効果半導体装置を形成し、第２の半導
体層群によってｎ型電界効果半導体装置を形成する工程
を採用した。
【００１８】また、本発明にかかる他の相補型電界効果
半導体装置の製造方法においては、基板の上に、前記の
ｐ型電界効果半導体装置の形成に必要な第１の半導体層
群を成長し、ｎ型電界効果半導体装置を形成すべき領域
の第１の半導体層群を選択的に除去し、第１の半導体層
群を選択的に除去した領域に、チャネル材料としてＩｎ
ＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡｓＰのいずれ
か一つ、電子供給層としてｎ型ＩｎＡｌＡｓまたはｎ型
ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを用いたｎ型電界効
果半導体装置の形成に必要な第２の半導体層群を選択的
に成長し、第１の半導体層群によってｐ型電界効果半導
体装置を形成し、選択的に成長した第２の半導体層群に
よってｎ型電界効果半導体装置を形成する工程を採用し
た。
半導体装置の製造方法においては、基板の上に、前記の
ｐ型電界効果半導体装置の形成に必要な第１の半導体層
群を成長し、ｎ型電界効果半導体装置を形成すべき領域
の第１の半導体層群を選択的に除去し、第１の半導体層
群を選択的に除去した領域に、チャネル材料としてＩｎ
ＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡｓＰのいずれ
か一つ、電子供給層としてｎ型ＩｎＡｌＡｓまたはｎ型
ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを用いたｎ型電界効
果半導体装置の形成に必要な第２の半導体層群を選択的
に成長し、第１の半導体層群によってｐ型電界効果半導
体装置を形成し、選択的に成長した第２の半導体層群に
よってｎ型電界効果半導体装置を形成する工程を採用し
た。
【００１９】これとは逆に、基板の上に、チャネル材料
としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡｓ
Ｐのいずれか一つ、電子供給層としてｎ型ＩｎＡｌＡｓ
またはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを用いた
ｎ型電界効果半導体装置の形成に必要な第２の半導体層
群を成長し、ｐ型電界効果半導体装置を形成すべき領域
の第２の半導体層群を選択的に除去し、第２の半導体層
群を選択的に除去した領域に、前記のｐ型電界効果半導
体装置の形成に必要な第１の半導体層群を選択的に成長
し、第１の半導体層群によってｐ型電界効果半導体装置
を形成し、第２の半導体層群によってｎ型電界効果半導
体装置を形成する工程を採用することができる。
としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡｓ
Ｐのいずれか一つ、電子供給層としてｎ型ＩｎＡｌＡｓ
またはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを用いた
ｎ型電界効果半導体装置の形成に必要な第２の半導体層
群を成長し、ｐ型電界効果半導体装置を形成すべき領域
の第２の半導体層群を選択的に除去し、第２の半導体層
群を選択的に除去した領域に、前記のｐ型電界効果半導
体装置の形成に必要な第１の半導体層群を選択的に成長
し、第１の半導体層群によってｐ型電界効果半導体装置
を形成し、第２の半導体層群によってｎ型電界効果半導
体装置を形成する工程を採用することができる。
【００２０】
【作用】ＧａＡｓx Ｓｂ1-x をｐ型素子のチャネル材料
として用いた場合、次のような利点がある。
として用いた場合、次のような利点がある。
【００２１】（１）ＧａＡｓx Ｓｂ1-x はｘが略０．５
のときＩｎＰ基板に格子整合する。現在、ＩｎＰを用い
た良質の高抵抗基板を実現することができる。
のときＩｎＰ基板に格子整合する。現在、ＩｎＰを用い
た良質の高抵抗基板を実現することができる。
【００２２】（２）ＧａＡｓx Ｓｂ1-x の正孔の移動度
はＧａＳｂよりも低いことが予想されるが、ＧａＡｓと
ＧａＳｂの平均になると考えると、約１０００ｃｍ2 ／
Ｖｓであり、ＧａＡｓの５倍である。
はＧａＳｂよりも低いことが予想されるが、ＧａＡｓと
ＧａＳｂの平均になると考えると、約１０００ｃｍ2 ／
Ｖｓであり、ＧａＡｓの５倍である。
【００２３】（３）正孔供給層としてはｐ型ＩｎＰ，ｐ
型ＩｎＡｌＡｓを使うことができ、特にｐ型ＩｎＰを用
いた場合、価電子帯不連続量は約０．６ｅＶと大きい。
これは、ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ／ＧａＡｓの接合の
０．２ｅＶの約３倍である。価電子帯の不連続量が大き
いため、二次元正孔濃度を従来よりも高くすることがで
きる。
型ＩｎＡｌＡｓを使うことができ、特にｐ型ＩｎＰを用
いた場合、価電子帯不連続量は約０．６ｅＶと大きい。
これは、ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ／ＧａＡｓの接合の
０．２ｅＶの約３倍である。価電子帯の不連続量が大き
いため、二次元正孔濃度を従来よりも高くすることがで
きる。
【００２４】（４）ｐ型ＩｎＰのショットキー障壁高さ
は０．８〜０．９ｅＶであり、ｐ型ＡｌＧａＡｓの０．
６ｅＶよりも高い。これはゲート電極からのもれ電流を
抑えるのに効果がある。ｐ型ＡｌＧａＡｓ／ＧａＡｓ
ＨＥＭＴを用いた相補型回路では、このもれ電流のため
消費電力が大きくなるという問題がある。
は０．８〜０．９ｅＶであり、ｐ型ＡｌＧａＡｓの０．
６ｅＶよりも高い。これはゲート電極からのもれ電流を
抑えるのに効果がある。ｐ型ＡｌＧａＡｓ／ＧａＡｓ
ＨＥＭＴを用いた相補型回路では、このもれ電流のため
消費電力が大きくなるという問題がある。
【００２５】（５）いわゆるＰｓｅｕｄｏｍｏｒｐｈｉ
ｃ構造にしてＳｂ組成を０．７程度まで高めることによ
り、さらに正孔の移動度をＧａＳｂでの値の近くまで高
めることができる。
ｃ構造にしてＳｂ組成を０．７程度まで高めることによ
り、さらに正孔の移動度をＧａＳｂでの値の近くまで高
めることができる。
【００２６】（６）ｎ型素子のチャネルとしては、Ｉｎ
0.53Ｇａ0.47ＡｓあるいはＧａＡｓxＳｂ1-x ，ＩｎＰ
が格子整合する。特に、Ｉｎ0.53Ｇａ0.47Ａｓをチャネ
ル、ｎ型Ｉｎ0.52Ａｌ0.48Ａｓを電子供給層としたＨＥ
ＭＴは電子移動度が１００００ｃｍ2 ／Ｖｓと高く、Ａ
ｌＧａＡｓ／ＧａＡｓ ＨＥＭＴよりも優れた性能を示
すことが知られている。
0.53Ｇａ0.47ＡｓあるいはＧａＡｓxＳｂ1-x ，ＩｎＰ
が格子整合する。特に、Ｉｎ0.53Ｇａ0.47Ａｓをチャネ
ル、ｎ型Ｉｎ0.52Ａｌ0.48Ａｓを電子供給層としたＨＥ
ＭＴは電子移動度が１００００ｃｍ2 ／Ｖｓと高く、Ａ
ｌＧａＡｓ／ＧａＡｓ ＨＥＭＴよりも優れた性能を示
すことが知られている。
【００２７】
【実施例】以下、本発明の実施例を詳細に説明する。 （第１実施例）図１は、第１実施例のｐチャネルＨＥＭ
Ｔの構成説明図である。この図において、１は半絶縁性
ＩｎＰ基板、２はＩｎＡｌＡｓバッファ層、３はＧａＡ
ｓＳｂチャネル層、４はｐ−ＩｎＰ正孔供給層、５はｐ
−ＩｎＧａＡｓコンタクト層、６はＡｕ／Ｚｎ／Ａｕソ
ース電極、７はＡｕ／Ｚｎ／Ａｕドレイン電極、８はＡ
ｌゲート電極である。
Ｔの構成説明図である。この図において、１は半絶縁性
ＩｎＰ基板、２はＩｎＡｌＡｓバッファ層、３はＧａＡ
ｓＳｂチャネル層、４はｐ−ＩｎＰ正孔供給層、５はｐ
−ＩｎＧａＡｓコンタクト層、６はＡｕ／Ｚｎ／Ａｕソ
ース電極、７はＡｕ／Ｚｎ／Ａｕドレイン電極、８はＡ
ｌゲート電極である。
【００２８】この実施例のｐチャネルＨＥＭＴにおいて
は、まず、半絶縁性ＩｎＰ基板１の上に、厚さ５００ｎ
ｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層２、厚さ５０ｎｍ
のＧａＡｓＳｂチャネル層３、厚さ３０ｎｍのｐ−Ｉｎ
Ｐ正孔供給層４、厚さ５０ｎｍのｐ−Ｉｎ0.53Ｇａ0.47
Ａｓコンタクト層５をＭＯＣＶＤ法等の結晶成長法によ
って成長する。
は、まず、半絶縁性ＩｎＰ基板１の上に、厚さ５００ｎ
ｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層２、厚さ５０ｎｍ
のＧａＡｓＳｂチャネル層３、厚さ３０ｎｍのｐ−Ｉｎ
Ｐ正孔供給層４、厚さ５０ｎｍのｐ−Ｉｎ0.53Ｇａ0.47
Ａｓコンタクト層５をＭＯＣＶＤ法等の結晶成長法によ
って成長する。
【００２９】次いで、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタ
クト層５、ｐ−ＩｎＰ正孔供給層４、ＧａＡｓＳｂチャ
ネル層３、Ｉｎ0.52Ａｌ0.48Ａｓバッファ層２をメサエ
ッチして、素子分離を行った後、ｐ−Ｉｎ0.53Ｇａ0.47
Ａｓコンタクト層５の上にＡｕ／Ｚｎ／Ａｕソース電極
６とＡｕ／Ｚｎ／Ａｕドレイン電極７を形成し、ゲート
領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層５をＨＦ
／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的に除去し
た後、露出したｐ−ＩｎＰ正孔供給層４の上にＡｌゲー
ト電極８を形成する。
クト層５、ｐ−ＩｎＰ正孔供給層４、ＧａＡｓＳｂチャ
ネル層３、Ｉｎ0.52Ａｌ0.48Ａｓバッファ層２をメサエ
ッチして、素子分離を行った後、ｐ−Ｉｎ0.53Ｇａ0.47
Ａｓコンタクト層５の上にＡｕ／Ｚｎ／Ａｕソース電極
６とＡｕ／Ｚｎ／Ａｕドレイン電極７を形成し、ゲート
領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層５をＨＦ
／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的に除去し
た後、露出したｐ−ＩｎＰ正孔供給層４の上にＡｌゲー
ト電極８を形成する。
【００３０】（第２実施例）図２は、第２実施例のｐチ
ャネル逆構造ＨＥＭＴの構成説明図である。この図にお
いて、１１は半絶縁性ＩｎＰ基板、１２はＩｎＡｌＡｓ
バッファ層、１３はｐ−ＩｎＰ正孔供給層、１４はＧａ
ＡｓＳｂチャネル層、１５はｐ−ＩｎＧａＡｓコンタク
ト層、１６はＡｕ／Ｚｎ／Ａｕソース電極、１７はＡｕ
／Ｚｎ／Ａｕドレイン電極、１８はＡｌゲート電極であ
る。
ャネル逆構造ＨＥＭＴの構成説明図である。この図にお
いて、１１は半絶縁性ＩｎＰ基板、１２はＩｎＡｌＡｓ
バッファ層、１３はｐ−ＩｎＰ正孔供給層、１４はＧａ
ＡｓＳｂチャネル層、１５はｐ−ＩｎＧａＡｓコンタク
ト層、１６はＡｕ／Ｚｎ／Ａｕソース電極、１７はＡｕ
／Ｚｎ／Ａｕドレイン電極、１８はＡｌゲート電極であ
る。
【００３１】この実施例のｐチャネルＨＥＭＴにおいて
は、まず、半絶縁性ＩｎＰ基板１１の上に、厚さ５００
ｎｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層１２、厚さ３０
ｎｍのｐ−ＩｎＰ正孔供給層１３、厚さ５０ｎｍのＧａ
0.5 Ａｓ0.5 Ｓｂチャネル層１４、厚さ５０ｎｍのｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層１５をＭＯＣＶＤ法
等の結晶成長法によって成長する。
は、まず、半絶縁性ＩｎＰ基板１１の上に、厚さ５００
ｎｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層１２、厚さ３０
ｎｍのｐ−ＩｎＰ正孔供給層１３、厚さ５０ｎｍのＧａ
0.5 Ａｓ0.5 Ｓｂチャネル層１４、厚さ５０ｎｍのｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層１５をＭＯＣＶＤ法
等の結晶成長法によって成長する。
【００３２】次いで、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタ
クト層１５、Ｇａ0.5 Ａｓ0.5 Ｓｂチャネル層１４、ｐ
−ＩｎＰ正孔供給層１３、Ｉｎ0.52Ａｌ0.48Ａｓバッフ
ァ層１２をメサエッチして、素子分離を行った後、ｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層１５の上にＡｕ／Ｚ
ｎ／Ａｕソース電極１６とＡｕ／Ｚｎ／Ａｕドレイン電
極１７を形成し、ゲート領域のｐ−Ｉｎ0.53Ｇａ0.47Ａ
ｓコンタクト層１５をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッ
チング液で選択的に除去した後、露出したＧａ 0.5 Ａｓ
0.5 Ｓｂチャネル層１４の上にＡｌゲート電極１８を形
成する。
クト層１５、Ｇａ0.5 Ａｓ0.5 Ｓｂチャネル層１４、ｐ
−ＩｎＰ正孔供給層１３、Ｉｎ0.52Ａｌ0.48Ａｓバッフ
ァ層１２をメサエッチして、素子分離を行った後、ｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層１５の上にＡｕ／Ｚ
ｎ／Ａｕソース電極１６とＡｕ／Ｚｎ／Ａｕドレイン電
極１７を形成し、ゲート領域のｐ−Ｉｎ0.53Ｇａ0.47Ａ
ｓコンタクト層１５をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッ
チング液で選択的に除去した後、露出したＧａ 0.5 Ａｓ
0.5 Ｓｂチャネル層１４の上にＡｌゲート電極１８を形
成する。
【００３３】（第３実施例）図３は、第３実施例のｐチ
ャネルＨＥＭＴの構成説明図である。この図において、
２１は半絶縁性ＩｎＰ基板、２２はＩｎＡｌＡｓバッフ
ァ層、２３はＧａＡｓＳｂチャネル層、２４はｐ−Ｉｎ
Ｐ正孔供給層、２５はｐ−ＩｎＧａＡｓコンタクト層、
２６はＡｕ／Ｚｎ／Ａｕソース電極、２７はＡｕ／Ｚｎ
／Ａｕドレイン電極、２８はＡｌゲート電極である。
ャネルＨＥＭＴの構成説明図である。この図において、
２１は半絶縁性ＩｎＰ基板、２２はＩｎＡｌＡｓバッフ
ァ層、２３はＧａＡｓＳｂチャネル層、２４はｐ−Ｉｎ
Ｐ正孔供給層、２５はｐ−ＩｎＧａＡｓコンタクト層、
２６はＡｕ／Ｚｎ／Ａｕソース電極、２７はＡｕ／Ｚｎ
／Ａｕドレイン電極、２８はＡｌゲート電極である。
【００３４】この実施例のｐチャネルＨＥＭＴにおいて
は、まず、半絶縁性ＩｎＰ基板２１の上に、厚さ５００
ｎｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層２２、厚さ１０
ｎｍのＧａＡｓ0.4 Ｓｂ0.6 チャネル層２３、厚さ３０
ｎｍのｐ−ＩｎＰ正孔供給層２４、厚さ５０ｎｍのｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層２５をＭＯＣＶＤ法
等の結晶成長法によって成長する。
は、まず、半絶縁性ＩｎＰ基板２１の上に、厚さ５００
ｎｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層２２、厚さ１０
ｎｍのＧａＡｓ0.4 Ｓｂ0.6 チャネル層２３、厚さ３０
ｎｍのｐ−ＩｎＰ正孔供給層２４、厚さ５０ｎｍのｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層２５をＭＯＣＶＤ法
等の結晶成長法によって成長する。
【００３５】次いで、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタ
クト層２５、ｐ−ＩｎＰ正孔供給層２４、ＧａＡｓ0.4
Ｓｂ0.6 チャネル層２３、Ｉｎ0.52Ａｌ0.48Ａｓバッフ
ァ層２２をメサエッチして、素子分離を行った後、ｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層２５の上にＡｕ／Ｚ
ｎ／Ａｕソース電極２６とＡｕ／Ｚｎ／Ａｕドレイン電
極２７を形成し、ゲート領域のｐ−Ｉｎ0.53Ｇａ0.47Ａ
ｓコンタクト層２５をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッ
チング液で選択的に除去した後、露出したｐ−ＩｎＰ正
孔供給層２４の上にＡｌゲート電極２８を形成する。
クト層２５、ｐ−ＩｎＰ正孔供給層２４、ＧａＡｓ0.4
Ｓｂ0.6 チャネル層２３、Ｉｎ0.52Ａｌ0.48Ａｓバッフ
ァ層２２をメサエッチして、素子分離を行った後、ｐ−
Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層２５の上にＡｕ／Ｚ
ｎ／Ａｕソース電極２６とＡｕ／Ｚｎ／Ａｕドレイン電
極２７を形成し、ゲート領域のｐ−Ｉｎ0.53Ｇａ0.47Ａ
ｓコンタクト層２５をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッ
チング液で選択的に除去した後、露出したｐ−ＩｎＰ正
孔供給層２４の上にＡｌゲート電極２８を形成する。
【００３６】この実施例のｐチャネルＨＥＭＴは、Ｇａ
Ａｓ0.4 Ｓｂ0.6 チャネル層２３が第１実施例、または
第２実施例のｐチャネルＨＥＭＴよりＧａＳｂに近いた
め、より高い正孔移動度を実現することができる。
Ａｓ0.4 Ｓｂ0.6 チャネル層２３が第１実施例、または
第２実施例のｐチャネルＨＥＭＴよりＧａＳｂに近いた
め、より高い正孔移動度を実現することができる。
【００３７】（第４実施例）第４図は、第４実施例のｐ
チャネル逆構造ＨＥＭＴの構成説明図である。この図に
おいて、３１は半絶縁性ＩｎＰ基板、３２はＩｎＡｌＡ
ｓバッファ層、３３はｐ−ＩｎＰ正孔供給層、３４はＧ
ａＡｓＳｂチャネル層、３５はＩｎＰゲート絶縁層、３
６はｐ−ＩｎＧａＡｓコンタクト層、３７はＡｕ／Ｚｎ
／Ａｕソース電極、３８はＡｕ／Ｚｎ／Ａｕドレイン電
極、３９はＡｌゲート電極である。
チャネル逆構造ＨＥＭＴの構成説明図である。この図に
おいて、３１は半絶縁性ＩｎＰ基板、３２はＩｎＡｌＡ
ｓバッファ層、３３はｐ−ＩｎＰ正孔供給層、３４はＧ
ａＡｓＳｂチャネル層、３５はＩｎＰゲート絶縁層、３
６はｐ−ＩｎＧａＡｓコンタクト層、３７はＡｕ／Ｚｎ
／Ａｕソース電極、３８はＡｕ／Ｚｎ／Ａｕドレイン電
極、３９はＡｌゲート電極である。
【００３８】この実施例のｐチャネルＨＥＭＴにおいて
は、まず、半絶縁性ＩｎＰ基板３１の上に、厚さ５００
ｎｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層３２、厚さ３０
ｎｍのｐ−ＩｎＰ正孔供給層３３、厚さ１０ｎｍのＧａ
0.4 Ａｓ0.6 Ｓｂチャネル層３４、厚さ３０ｎｍのノン
ドープＩｎＰゲート絶縁層３５、厚さ５０ｎｍのｐ−Ｉ
ｎ0.53Ｇａ0.47Ａｓコンタクト層３６をＭＯＣＶＤ法と
いった結晶成長法で成長する。
は、まず、半絶縁性ＩｎＰ基板３１の上に、厚さ５００
ｎｍのＩｎ0.52Ａｌ0.48Ａｓバッファ層３２、厚さ３０
ｎｍのｐ−ＩｎＰ正孔供給層３３、厚さ１０ｎｍのＧａ
0.4 Ａｓ0.6 Ｓｂチャネル層３４、厚さ３０ｎｍのノン
ドープＩｎＰゲート絶縁層３５、厚さ５０ｎｍのｐ−Ｉ
ｎ0.53Ｇａ0.47Ａｓコンタクト層３６をＭＯＣＶＤ法と
いった結晶成長法で成長する。
【００３９】次いで、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタ
クト層３６、ノンドープＩｎＰゲート絶縁層３５、Ｇａ
0.4 Ａｓ0.6 Ｓｂチャネル層３４、ｐ−ＩｎＰ正孔供給
層３３、Ｉｎ0.52Ａｌ0.48Ａｓバッファ層３２をメサエ
ッチして、素子分離を行った後、ｐ−Ｉｎ0.53Ｇａ0.47
Ａｓコンタクト層３６の上にＡｕ／Ｚｎ／Ａｕソース電
極３６とＡｕ／Ｚｎ／Ａｕドレイン電極３７を形成し、
ゲート領域のｐ−Ｉｎ 0.53Ｇａ0.47Ａｓコンタクト層３
６をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的
に除去した後、露出したノンドープＩｎＰゲート絶縁層
３５の上にＡｌゲート電極３９を形成する。
クト層３６、ノンドープＩｎＰゲート絶縁層３５、Ｇａ
0.4 Ａｓ0.6 Ｓｂチャネル層３４、ｐ−ＩｎＰ正孔供給
層３３、Ｉｎ0.52Ａｌ0.48Ａｓバッファ層３２をメサエ
ッチして、素子分離を行った後、ｐ−Ｉｎ0.53Ｇａ0.47
Ａｓコンタクト層３６の上にＡｕ／Ｚｎ／Ａｕソース電
極３６とＡｕ／Ｚｎ／Ａｕドレイン電極３７を形成し、
ゲート領域のｐ−Ｉｎ 0.53Ｇａ0.47Ａｓコンタクト層３
６をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的
に除去した後、露出したノンドープＩｎＰゲート絶縁層
３５の上にＡｌゲート電極３９を形成する。
【００４０】この実施例のｐチャネル逆構造ＨＥＭＴに
おいては、Ｇａ0.4 Ａｓ0.6 Ｓｂチャネル層３４が薄い
ため、直接Ａｌゲート電極３９を形成するとＧａ0.4 Ａ
ｓ0. 6 Ｓｂチャネル層３４全体が空乏化されてしまう。
これを防ぐために、Ｇａ0.4 Ａｓ0.6 Ｓｂチャネル層３
４の上にノンドープＩｎＰゲート絶縁層３５を形成し、
その上にＡｌゲート電極３９を形成する。
おいては、Ｇａ0.4 Ａｓ0.6 Ｓｂチャネル層３４が薄い
ため、直接Ａｌゲート電極３９を形成するとＧａ0.4 Ａ
ｓ0. 6 Ｓｂチャネル層３４全体が空乏化されてしまう。
これを防ぐために、Ｇａ0.4 Ａｓ0.6 Ｓｂチャネル層３
４の上にノンドープＩｎＰゲート絶縁層３５を形成し、
その上にＡｌゲート電極３９を形成する。
【００４１】（第５実施例）図５は、第５実施例の相補
型ＨＥＭＴの構成説明図である。この図において、４１
は半絶縁性ＩｎＰ基板、４２はＩｎＡｌＡｓ層、４３は
ＧａＡｓＳｂ層、４４はｐ−ＩｎＰ層、４５はｐ−Ｉｎ
ＧａＡｓ層、４６はＩｎＡｌＡｓ層、４７はＩｎＧａＡ
ｓ層、４８はｎ−ＩｎＡｌＡｓ層、４９はｎ−ＩｎＧａ
Ａｓ層、５０はＡｕ／Ｚｎ／Ａｕソース電極、５１はＡ
ｕ／Ｚｎ／Ａｕドレイン電極、５２はＡｕＧｅ／Ａｕド
レイン電極、５３はＡｕＧｅ／Ａｕソース電極、５４は
Ａｌゲート電極、５５はＰｔ／Ｔｉ／Ｐｔ／Ａｕゲート
電極、５６はＳｉＯ2 絶縁膜、５７はＴｉＡｕ配線であ
る。
型ＨＥＭＴの構成説明図である。この図において、４１
は半絶縁性ＩｎＰ基板、４２はＩｎＡｌＡｓ層、４３は
ＧａＡｓＳｂ層、４４はｐ−ＩｎＰ層、４５はｐ−Ｉｎ
ＧａＡｓ層、４６はＩｎＡｌＡｓ層、４７はＩｎＧａＡ
ｓ層、４８はｎ−ＩｎＡｌＡｓ層、４９はｎ−ＩｎＧａ
Ａｓ層、５０はＡｕ／Ｚｎ／Ａｕソース電極、５１はＡ
ｕ／Ｚｎ／Ａｕドレイン電極、５２はＡｕＧｅ／Ａｕド
レイン電極、５３はＡｕＧｅ／Ａｕソース電極、５４は
Ａｌゲート電極、５５はＰｔ／Ｔｉ／Ｐｔ／Ａｕゲート
電極、５６はＳｉＯ2 絶縁膜、５７はＴｉＡｕ配線であ
る。
【００４２】この実施例の相補型ＨＥＭＴにおいては、
半絶縁性ＩｎＰ基板４１の上に、厚さ５００ｎｍのＩｎ
0.52Ａｌ0.48Ａｓ層４２、厚さ５０ｎｍのＧａＡｓ0.5
Ｓｂ 0.5 層４３、厚さ３０ｎｍのｐ−ＩｎＰ層４４、厚
さ５０ｎｍのｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５、厚さ５
００ｎｍのＩｎ0.52Ａｌ0.48Ａｓ層４６、厚さ５０ｎｍ
のＩｎ0.53Ｇａ0.47Ａｓ層４７、厚さ２０ｎｍのｎ−Ｉ
ｎ0.52Ａｌ0.48Ａｓ層４８、厚さ２０ｎｍのｎ−Ｉｎ
0.53Ｇａ0.47Ａｓ層４９をＭＯＣＶＤ法等の結晶成長法
によって成長する。
半絶縁性ＩｎＰ基板４１の上に、厚さ５００ｎｍのＩｎ
0.52Ａｌ0.48Ａｓ層４２、厚さ５０ｎｍのＧａＡｓ0.5
Ｓｂ 0.5 層４３、厚さ３０ｎｍのｐ−ＩｎＰ層４４、厚
さ５０ｎｍのｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５、厚さ５
００ｎｍのＩｎ0.52Ａｌ0.48Ａｓ層４６、厚さ５０ｎｍ
のＩｎ0.53Ｇａ0.47Ａｓ層４７、厚さ２０ｎｍのｎ−Ｉ
ｎ0.52Ａｌ0.48Ａｓ層４８、厚さ２０ｎｍのｎ−Ｉｎ
0.53Ｇａ0.47Ａｓ層４９をＭＯＣＶＤ法等の結晶成長法
によって成長する。
【００４３】次いで、ｐ型ＨＥＭＴ形成領域のｎ−Ｉｎ
0.53Ｇａ0.47Ａｓ層４９、ｎ−Ｉｎ 0.52Ａｌ0.48Ａｓ層
４８、Ｉｎ0.53Ｇａ0.47Ａｓ層４７、Ｉｎ0.52Ａｌ0.48
Ａｓ層４６をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液
で選択的にエッチングしてｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層
４５の面を露出させた後、残存しているｎ−Ｉｎ0.53Ｇ
ａ0.47Ａｓ層４９、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層４８、
Ｉｎ0.53Ｇａ0.47Ａｓ層４７、Ｉｎ0.52Ａｌ0.48Ａｓ層
４６、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５、ｐ−ＩｎＰ層
４４、ＧａＡｓ0.5 Ｓｂ0.5 層４３、Ｉｎ0.52Ａｌ0.48
Ａｓ層４２をメサエッチングしてｐ型ＨＥＭＴ形成領域
とｎ型ＨＥＭＴ形成領域を分離する。
0.53Ｇａ0.47Ａｓ層４９、ｎ−Ｉｎ 0.52Ａｌ0.48Ａｓ層
４８、Ｉｎ0.53Ｇａ0.47Ａｓ層４７、Ｉｎ0.52Ａｌ0.48
Ａｓ層４６をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液
で選択的にエッチングしてｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層
４５の面を露出させた後、残存しているｎ−Ｉｎ0.53Ｇ
ａ0.47Ａｓ層４９、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層４８、
Ｉｎ0.53Ｇａ0.47Ａｓ層４７、Ｉｎ0.52Ａｌ0.48Ａｓ層
４６、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５、ｐ−ＩｎＰ層
４４、ＧａＡｓ0.5 Ｓｂ0.5 層４３、Ｉｎ0.52Ａｌ0.48
Ａｓ層４２をメサエッチングしてｐ型ＨＥＭＴ形成領域
とｎ型ＨＥＭＴ形成領域を分離する。
【００４４】このメサエッチによって、半絶縁性基板４
１の上に形成されたＩｎ0.52Ａｌ0. 48Ａｓ層４２をバッ
ファ層とし、ＧａＡｓ0.5 Ｓｂ0.5 層４３をチャネル層
とし、ｐ−ＩｎＰ層４４を正孔供給層とし、ｐ−Ｉｎ
0.53Ｇａ0.47Ａｓ層４５をコンタクト層とするｐ型ＨＥ
ＭＴ形成領域の結晶層と、Ｉｎ0.52Ａｌ0.48Ａｓ層４６
をバッファ層とし、Ｉｎ0.53Ｇａ0.47Ａｓ層４７をチャ
ネル層とし、ｎ−Ｉｎ0. 52Ａｌ0.48Ａｓ層４８を電子供
給層とし、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層４９をコンタク
ト層とするｎ型ＨＥＭＴ形成領域の結晶層を形成する。
このｎ型素子形成領域のＧａＡｓ0.5 Ｓｂ0.5 層４３、
ｐ−ＩｎＰ層４４、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５は
ｐ型ＨＥＭＴ形成領域の結晶層を形成するとき同時に形
成されたもので、ｎ型ＨＥＭＴ形成領域にとっては意味
をもたない。
１の上に形成されたＩｎ0.52Ａｌ0. 48Ａｓ層４２をバッ
ファ層とし、ＧａＡｓ0.5 Ｓｂ0.5 層４３をチャネル層
とし、ｐ−ＩｎＰ層４４を正孔供給層とし、ｐ−Ｉｎ
0.53Ｇａ0.47Ａｓ層４５をコンタクト層とするｐ型ＨＥ
ＭＴ形成領域の結晶層と、Ｉｎ0.52Ａｌ0.48Ａｓ層４６
をバッファ層とし、Ｉｎ0.53Ｇａ0.47Ａｓ層４７をチャ
ネル層とし、ｎ−Ｉｎ0. 52Ａｌ0.48Ａｓ層４８を電子供
給層とし、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層４９をコンタク
ト層とするｎ型ＨＥＭＴ形成領域の結晶層を形成する。
このｎ型素子形成領域のＧａＡｓ0.5 Ｓｂ0.5 層４３、
ｐ−ＩｎＰ層４４、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５は
ｐ型ＨＥＭＴ形成領域の結晶層を形成するとき同時に形
成されたもので、ｎ型ＨＥＭＴ形成領域にとっては意味
をもたない。
【００４５】ｐ型ＨＥＭＴ形成領域のｐ−Ｉｎ0.53Ｇａ
0.47Ａｓ層４５の上にＡｕ／Ｚｎ／Ａｕソース電極５０
とＡｕ／Ｚｎ／Ａｕドレイン電極５１を形成し、ゲート
領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５をＨＦ／Ｈ2 Ｏ
2 ／Ｈ2 Ｏ系のエッチング液で選択的に除去した後、露
出したｐ−ＩｎＰ層４４の上にＡｌゲート電極５４を形
成する。
0.47Ａｓ層４５の上にＡｕ／Ｚｎ／Ａｕソース電極５０
とＡｕ／Ｚｎ／Ａｕドレイン電極５１を形成し、ゲート
領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層４５をＨＦ／Ｈ2 Ｏ
2 ／Ｈ2 Ｏ系のエッチング液で選択的に除去した後、露
出したｐ−ＩｎＰ層４４の上にＡｌゲート電極５４を形
成する。
【００４６】また、ｎ型ＨＥＭＴ形成領域のｎ−Ｉｎ
0.53Ｇａ0.47Ａｓ層４９の上にＡｕＧｅ／Ａｕドレイン
電極５２とＡｕＧｅ／Ａｕソース電極５３を形成し、ゲ
ート領域のｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層４９をクエン酸
／Ｈ2 Ｏ2 系のエッチング液で選択的に除去した後、露
出したｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層４８の上にＰｔ／Ｔ
ｉ／Ｐｔ／Ａｕゲート電極５５を形成する。
0.53Ｇａ0.47Ａｓ層４９の上にＡｕＧｅ／Ａｕドレイン
電極５２とＡｕＧｅ／Ａｕソース電極５３を形成し、ゲ
ート領域のｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層４９をクエン酸
／Ｈ2 Ｏ2 系のエッチング液で選択的に除去した後、露
出したｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層４８の上にＰｔ／Ｔ
ｉ／Ｐｔ／Ａｕゲート電極５５を形成する。
【００４７】全面にＣＶＤ法等によってＳｉＯ2 絶縁膜
５６を形成し、コンタクトホールを通してＴｉＡｕ配線
５７を形成する。
５６を形成し、コンタクトホールを通してＴｉＡｕ配線
５７を形成する。
【００４８】（第６実施例）図６は、第６実施例の相補
型ＨＥＭＴの構成説明図である。この図において、６１
は半絶縁性ＩｎＰ基板、６２はＩｎＡｌＡｓ層、６３は
ＧａＡｓＳｂ層、６４はｐ−ＩｎＰ層、６５はｐ−Ｉｎ
ＧａＡｓ層、６６はＩｎＰ層、６７はＩｎＡｌＡｓ層、
６８はＩｎＧａＡｓ層、６９はｎ−ＩｎＡｌＡｓ層、７
０はｎ−ＩｎＧａＡｓ層、７１はＡｕ／Ｚｎ／Ａｕソー
ス電極、７２はＡｕ／Ｚｎ／Ａｕドレイン電極、７３は
ＡｕＧｅ／Ａｕドレイン電極、７４はＡｕＧｅ／Ａｕソ
ース電極、７５はＡｌゲート電極、７６はＰｔ／Ｔｉ／
Ｐｔ／Ａｕゲート電極、７７はＳｉＯ2 絶縁膜、７８は
ＴｉＡｕ配線である。
型ＨＥＭＴの構成説明図である。この図において、６１
は半絶縁性ＩｎＰ基板、６２はＩｎＡｌＡｓ層、６３は
ＧａＡｓＳｂ層、６４はｐ−ＩｎＰ層、６５はｐ−Ｉｎ
ＧａＡｓ層、６６はＩｎＰ層、６７はＩｎＡｌＡｓ層、
６８はＩｎＧａＡｓ層、６９はｎ−ＩｎＡｌＡｓ層、７
０はｎ−ＩｎＧａＡｓ層、７１はＡｕ／Ｚｎ／Ａｕソー
ス電極、７２はＡｕ／Ｚｎ／Ａｕドレイン電極、７３は
ＡｕＧｅ／Ａｕドレイン電極、７４はＡｕＧｅ／Ａｕソ
ース電極、７５はＡｌゲート電極、７６はＰｔ／Ｔｉ／
Ｐｔ／Ａｕゲート電極、７７はＳｉＯ2 絶縁膜、７８は
ＴｉＡｕ配線である。
【００４９】この実施例の相補型ＨＥＭＴにおいては、
半絶縁性ＩｎＰ基板６１の上に、厚さ５００ｎｍのＩｎ
0.52Ａｌ0.48Ａｓ層６２、厚さ５０ｎｍのＧａＡｓ0.5
Ｓｂ 0.5 層６３、厚さ３０ｎｍのｐ−ＩｎＰ層６４、厚
さ５０ｎｍのｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５、厚さ１
０ｎｍのＩｎＰ層６６、厚さ５００ｎｍのＩｎ0.52Ａｌ
0.48Ａｓ層６７、厚さ５０ｎｍのＩｎ0.53Ｇａ0.47Ａｓ
層６８、厚さ２０ｎｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層６
９、厚さ２０ｎｍのｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層７０を
ＭＯＣＶＤ法等の結晶成長法によって成長する。
半絶縁性ＩｎＰ基板６１の上に、厚さ５００ｎｍのＩｎ
0.52Ａｌ0.48Ａｓ層６２、厚さ５０ｎｍのＧａＡｓ0.5
Ｓｂ 0.5 層６３、厚さ３０ｎｍのｐ−ＩｎＰ層６４、厚
さ５０ｎｍのｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５、厚さ１
０ｎｍのＩｎＰ層６６、厚さ５００ｎｍのＩｎ0.52Ａｌ
0.48Ａｓ層６７、厚さ５０ｎｍのＩｎ0.53Ｇａ0.47Ａｓ
層６８、厚さ２０ｎｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層６
９、厚さ２０ｎｍのｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層７０を
ＭＯＣＶＤ法等の結晶成長法によって成長する。
【００５０】次いで、ｐ型ＨＥＭＴ形成領域のｎ−Ｉｎ
0.53Ｇａ0.47Ａｓ層７０、ｎ−Ｉｎ 0.52Ａｌ0.48Ａｓ層
６９、Ｉｎ0.53Ｇａ0.47Ａｓ層６８、Ｉｎ0.52Ａｌ0.48
Ａｓ層６７を、ＩｎＰ層６６をエッチングストップ層と
してＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的
にエッチングし、このＩｎＰ層６６をＨＣｌ／Ｈ2 Ｏに
よってエッチングしてｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５
の表面を露出させた後、残存しているｎ−Ｉｎ0.53Ｇａ
0.47Ａｓ層７０、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層６９、Ｉ
ｎ0.53Ｇａ0.47Ａｓ層６８、Ｉｎ0.52Ａｌ0.48Ａｓ層６
７、ＩｎＰ層６６、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５、
ｐ−ＩｎＰ層６４、ＧａＡｓ0.5 Ｓｂ0. 5 層６３、Ｉｎ
0.52Ａｌ0.48Ａｓ層６２をメサエッチングしてｐ型ＨＥ
ＭＴ形成領域とｎ型ＨＥＭＴ形成領域を分離する。
0.53Ｇａ0.47Ａｓ層７０、ｎ−Ｉｎ 0.52Ａｌ0.48Ａｓ層
６９、Ｉｎ0.53Ｇａ0.47Ａｓ層６８、Ｉｎ0.52Ａｌ0.48
Ａｓ層６７を、ＩｎＰ層６６をエッチングストップ層と
してＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的
にエッチングし、このＩｎＰ層６６をＨＣｌ／Ｈ2 Ｏに
よってエッチングしてｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５
の表面を露出させた後、残存しているｎ−Ｉｎ0.53Ｇａ
0.47Ａｓ層７０、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層６９、Ｉ
ｎ0.53Ｇａ0.47Ａｓ層６８、Ｉｎ0.52Ａｌ0.48Ａｓ層６
７、ＩｎＰ層６６、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５、
ｐ−ＩｎＰ層６４、ＧａＡｓ0.5 Ｓｂ0. 5 層６３、Ｉｎ
0.52Ａｌ0.48Ａｓ層６２をメサエッチングしてｐ型ＨＥ
ＭＴ形成領域とｎ型ＨＥＭＴ形成領域を分離する。
【００５１】このメサエッチによって、半絶縁性基板６
１の上に形成されたＩｎ0.52Ａｌ0. 48Ａｓ層６２をバッ
ファ層とし、ＧａＡｓ0.5 Ｓｂ0.5 層６３をチャネル層
とし、ｐ−ＩｎＰ層６４を正孔供給層とし、ｐ−Ｉｎ
0.53Ｇａ0.47Ａｓ層６５をコンタクト層とするｐ型ＨＥ
ＭＴ形成領域の結晶層と、Ｉｎ0.52Ａｌ0.48Ａｓ層６７
をバッファ層とし、Ｉｎ0.53Ｇａ0.47Ａｓ層６８をチャ
ネル層とし、ｎ−Ｉｎ0. 52Ａｌ0.48Ａｓ層６９を電子供
給層とし、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層７０をコンタク
ト層とするｎ型ＨＥＭＴ形成領域の結晶層を形成する。
このｎ型素子形成領域のＧａＡｓ0.5 Ｓｂ0.5 層６３、
ｐ−ＩｎＰ層６４、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５、
ＩｎＰ層６６はｐ型ＨＥＭＴ形成領域の結晶層を形成す
るとき同時に形成されたもので、ｎ型ＨＥＭＴ形成領域
にとっては特に意味をもたない。
１の上に形成されたＩｎ0.52Ａｌ0. 48Ａｓ層６２をバッ
ファ層とし、ＧａＡｓ0.5 Ｓｂ0.5 層６３をチャネル層
とし、ｐ−ＩｎＰ層６４を正孔供給層とし、ｐ−Ｉｎ
0.53Ｇａ0.47Ａｓ層６５をコンタクト層とするｐ型ＨＥ
ＭＴ形成領域の結晶層と、Ｉｎ0.52Ａｌ0.48Ａｓ層６７
をバッファ層とし、Ｉｎ0.53Ｇａ0.47Ａｓ層６８をチャ
ネル層とし、ｎ−Ｉｎ0. 52Ａｌ0.48Ａｓ層６９を電子供
給層とし、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層７０をコンタク
ト層とするｎ型ＨＥＭＴ形成領域の結晶層を形成する。
このｎ型素子形成領域のＧａＡｓ0.5 Ｓｂ0.5 層６３、
ｐ−ＩｎＰ層６４、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５、
ＩｎＰ層６６はｐ型ＨＥＭＴ形成領域の結晶層を形成す
るとき同時に形成されたもので、ｎ型ＨＥＭＴ形成領域
にとっては特に意味をもたない。
【００５２】ｐ型ＨＥＭＴ形成領域のｐ−Ｉｎ0.53Ｇａ
0.47Ａｓ層６５の上にＡｕ／Ｚｎ／Ａｕソース電極７１
とＡｕ／Ｚｎ／Ａｕドレイン電極７２を形成し、ゲート
領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５をＨＦ／Ｈ2 Ｏ
2 ／Ｈ2 Ｏ系のエッチング液で選択的に除去した後、露
出したｐ−ＩｎＰ層６４の上にＡｌゲート電極７５を形
成する。
0.47Ａｓ層６５の上にＡｕ／Ｚｎ／Ａｕソース電極７１
とＡｕ／Ｚｎ／Ａｕドレイン電極７２を形成し、ゲート
領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５をＨＦ／Ｈ2 Ｏ
2 ／Ｈ2 Ｏ系のエッチング液で選択的に除去した後、露
出したｐ−ＩｎＰ層６４の上にＡｌゲート電極７５を形
成する。
【００５３】また、ｎ型ＨＥＭＴ形成領域のｎ−Ｉｎ
0.53Ｇａ0.47Ａｓ層７０の上にＡｕＧｅ／Ａｕドレイン
電極７３とＡｕＧｅ／Ａｕソース電極７４を形成し、ゲ
ート領域のｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層７０をクエン酸
／Ｈ2 Ｏ2 系のエッチング液で選択的に除去した後、露
出したｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層６９の上にＰｔ／Ｔ
ｉ／Ｐｔ／Ａｕゲート電極７６を形成する。
0.53Ｇａ0.47Ａｓ層７０の上にＡｕＧｅ／Ａｕドレイン
電極７３とＡｕＧｅ／Ａｕソース電極７４を形成し、ゲ
ート領域のｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層７０をクエン酸
／Ｈ2 Ｏ2 系のエッチング液で選択的に除去した後、露
出したｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層６９の上にＰｔ／Ｔ
ｉ／Ｐｔ／Ａｕゲート電極７６を形成する。
【００５４】全面にＣＶＤ法等によってＳｉＯ2 絶縁膜
７７を形成し、コンタクトホールを通してＴｉＡｕ配線
７８を形成する。
７７を形成し、コンタクトホールを通してＴｉＡｕ配線
７８を形成する。
【００５５】この実施例の相補型ＨＥＭＴにおいては、
ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５とＩｎ0.52Ａｌ0.48Ａ
ｓ層６７の間にエッチングストップ層として機能するＩ
ｎＰ層６６を形成したため、ｐ型ＨＥＭＴ形成領域のｎ
−Ｉｎ0.53Ｇａ0.47Ａｓ層７０、ｎ−Ｉｎ0.52Ａｌ0.48
Ａｓ層６９、Ｉｎ0.53Ｇａ0.47Ａｓ層６８、Ｉｎ0.52Ａ
ｌ0.48Ａｓ層６７をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチ
ング液によってエッチングする際のエッチングの制御性
が向上する。
ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層６５とＩｎ0.52Ａｌ0.48Ａ
ｓ層６７の間にエッチングストップ層として機能するＩ
ｎＰ層６６を形成したため、ｐ型ＨＥＭＴ形成領域のｎ
−Ｉｎ0.53Ｇａ0.47Ａｓ層７０、ｎ−Ｉｎ0.52Ａｌ0.48
Ａｓ層６９、Ｉｎ0.53Ｇａ0.47Ａｓ層６８、Ｉｎ0.52Ａ
ｌ0.48Ａｓ層６７をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチ
ング液によってエッチングする際のエッチングの制御性
が向上する。
【００５６】（第７実施例）図７は、第７実施例の相補
型ＨＥＭＴの構成説明図である。この図において、８１
は半絶縁性ＩｎＰ基板、８２，８６はＩｎＡｌＡｓバッ
ファ層、８３はＧａＡｓＳｂチャネル層、８４はｐ−Ｉ
ｎＰ正孔供給層、８５はｐ−ＩｎＧａＡｓコンタクト
層、８７はＩｎＧａＡｓチャネル層、８８はｎ−ＩｎＡ
ｌＡｓ電子供給層、８９はｎ−ＩｎＧａＡｓコンタクト
層、９０はＡｕ／Ｚｎ／Ａｕソース電極、９１はＡｕ／
Ｚｎ／Ａｕドレイン電極、９２はＡｌゲート電極、９３
はＡｕＧｅ／Ａｕドレイン電極、９４はＡｕＧｅ／Ａｕ
ソース電極、９５はＰｔ／Ｔｉ／Ｐｔ／Ａｕゲート電
極、９６はＳｉＯ2 絶縁膜、９７はＴｉＡｕ配線であ
る。
型ＨＥＭＴの構成説明図である。この図において、８１
は半絶縁性ＩｎＰ基板、８２，８６はＩｎＡｌＡｓバッ
ファ層、８３はＧａＡｓＳｂチャネル層、８４はｐ−Ｉ
ｎＰ正孔供給層、８５はｐ−ＩｎＧａＡｓコンタクト
層、８７はＩｎＧａＡｓチャネル層、８８はｎ−ＩｎＡ
ｌＡｓ電子供給層、８９はｎ−ＩｎＧａＡｓコンタクト
層、９０はＡｕ／Ｚｎ／Ａｕソース電極、９１はＡｕ／
Ｚｎ／Ａｕドレイン電極、９２はＡｌゲート電極、９３
はＡｕＧｅ／Ａｕドレイン電極、９４はＡｕＧｅ／Ａｕ
ソース電極、９５はＰｔ／Ｔｉ／Ｐｔ／Ａｕゲート電
極、９６はＳｉＯ2 絶縁膜、９７はＴｉＡｕ配線であ
る。
【００５７】この実施例の相補型ＨＥＭＴにおいては、
半絶縁性ＩｎＰ基板８１の上に、厚さ５００ｎｍのＩｎ
0.52Ａｌ0.48Ａｓバッファ層８２、厚さ５０ｎｍのＧａ
Ａｓ 0.5 Ｓｂ0.5 チャネル層８３、厚さ３０ｎｍのｐ−
ＩｎＰ正孔供給層８４、厚さ５０ｎｍのｐ−Ｉｎ0.53Ｇ
ａ0.47Ａｓコンタクト層８５をＭＯＣＶＤ法等によって
形成し、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層８５の
ｐ型ＨＥＭＴ形成領域をＳｉＯ2 膜で覆った後、ｐ−Ｉ
ｎ0.53Ｇａ0.47Ａｓコンタクト層８５、ｐ−ＩｎＰ正孔
供給層８４、ＧａＡｓ0.5 Ｓｂ0.5 チャネル層８３、Ｉ
ｎ0.52Ａｌ0.48Ａｓバッファ層８２のｎ型ＨＥＭＴ形成
領域をエッチングする。
半絶縁性ＩｎＰ基板８１の上に、厚さ５００ｎｍのＩｎ
0.52Ａｌ0.48Ａｓバッファ層８２、厚さ５０ｎｍのＧａ
Ａｓ 0.5 Ｓｂ0.5 チャネル層８３、厚さ３０ｎｍのｐ−
ＩｎＰ正孔供給層８４、厚さ５０ｎｍのｐ−Ｉｎ0.53Ｇ
ａ0.47Ａｓコンタクト層８５をＭＯＣＶＤ法等によって
形成し、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層８５の
ｐ型ＨＥＭＴ形成領域をＳｉＯ2 膜で覆った後、ｐ−Ｉ
ｎ0.53Ｇａ0.47Ａｓコンタクト層８５、ｐ−ＩｎＰ正孔
供給層８４、ＧａＡｓ0.5 Ｓｂ0.5 チャネル層８３、Ｉ
ｎ0.52Ａｌ0.48Ａｓバッファ層８２のｎ型ＨＥＭＴ形成
領域をエッチングする。
【００５８】次いで、このｐ型ＨＥＭＴ形成領域をマス
クで覆った後、ガスソースＭＢＥ等によって、ｎ型ＨＥ
ＭＴ形成領域のみに厚さ５００ｎｍのＩｎ0.52Ａｌ0.48
Ａｓバッファ層８６、厚さ５０ｎｍのＩｎ0.53Ｇａ0.47
Ａｓチャネル層８７、厚さ２０ｎｍのｎ−Ｉｎ0.52Ａｌ
0.48Ａｓ電子供給層８８、厚さ２０ｎｍのｎ−Ｉｎ0. 53
Ｇａ0.47Ａｓコンタクト層８９を選択的に形成する。
クで覆った後、ガスソースＭＢＥ等によって、ｎ型ＨＥ
ＭＴ形成領域のみに厚さ５００ｎｍのＩｎ0.52Ａｌ0.48
Ａｓバッファ層８６、厚さ５０ｎｍのＩｎ0.53Ｇａ0.47
Ａｓチャネル層８７、厚さ２０ｎｍのｎ−Ｉｎ0.52Ａｌ
0.48Ａｓ電子供給層８８、厚さ２０ｎｍのｎ−Ｉｎ0. 53
Ｇａ0.47Ａｓコンタクト層８９を選択的に形成する。
【００５９】先にｐ−Ｉｎ0.53Ｇａ0.47Ａｓコンタクト
層８５のｐ型ＨＥＭＴ形成領域に形成したＳｉＯ2 膜を
取り除いた後に、ｐ型ＨＥＭＴ形成領域のｐ−Ｉｎ0.53
Ｇａ 0.47Ａｓコンタクト層８５の上にＡｕ／Ｚｎ／Ａｕ
ソース電極９０とＡｕ／Ｚｎ／Ａｕドレイン電極９１を
形成し、ゲート領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層８５
をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的に
除去した後、露出したｐ−ＩｎＰ正孔供給層８４の上に
Ａｌゲート電極９２を形成する。
層８５のｐ型ＨＥＭＴ形成領域に形成したＳｉＯ2 膜を
取り除いた後に、ｐ型ＨＥＭＴ形成領域のｐ−Ｉｎ0.53
Ｇａ 0.47Ａｓコンタクト層８５の上にＡｕ／Ｚｎ／Ａｕ
ソース電極９０とＡｕ／Ｚｎ／Ａｕドレイン電極９１を
形成し、ゲート領域のｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層８５
をＨＦ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ系のエッチング液で選択的に
除去した後、露出したｐ−ＩｎＰ正孔供給層８４の上に
Ａｌゲート電極９２を形成する。
【００６０】また、ｎ型ＨＥＭＴ形成領域のｎ−Ｉｎ
0.53Ｇａ0.47Ａｓコンタクト層８９の上にＡｕＧｅ／Ａ
ｕドレイン電極９３、ＡｕＧｅ／Ａｕソース電極９４を
形成し、ゲート領域のｎ−Ｉｎ0.53Ｇａ0.47Ａｓコンタ
クト層８９をクエン酸／Ｈ2 Ｏ 2 系のエッチング液で選
択的に除去した後、露出したｎ−Ｉｎ0.52Ａｌ0.48Ａｓ
電子供給層８８の上にＰｔ／Ｔｉ／Ｐｔ／Ａｕゲート電
極を形成する。全面にＣＶＤ法等によってＳｉＯ2 絶縁
膜９６を形成し、コンタクトホールを通してＴｉＡｕ配
線９７を形成する。
0.53Ｇａ0.47Ａｓコンタクト層８９の上にＡｕＧｅ／Ａ
ｕドレイン電極９３、ＡｕＧｅ／Ａｕソース電極９４を
形成し、ゲート領域のｎ−Ｉｎ0.53Ｇａ0.47Ａｓコンタ
クト層８９をクエン酸／Ｈ2 Ｏ 2 系のエッチング液で選
択的に除去した後、露出したｎ−Ｉｎ0.52Ａｌ0.48Ａｓ
電子供給層８８の上にＰｔ／Ｔｉ／Ｐｔ／Ａｕゲート電
極を形成する。全面にＣＶＤ法等によってＳｉＯ2 絶縁
膜９６を形成し、コンタクトホールを通してＴｉＡｕ配
線９７を形成する。
【００６１】この実施例の相補型ＨＥＭＴにおいては、
工程数が増えるが、ｐ型ＨＥＭＴとｎ型ＨＥＭＴの表面
の高さが等しくなるため、その上にＴｉＡｕ配線９７を
形成する場合のフォトリソグラフィー工程の精度を向上
することができ、ＴｉＡｕ配線９７の段切れ等の欠点を
除くことができる。
工程数が増えるが、ｐ型ＨＥＭＴとｎ型ＨＥＭＴの表面
の高さが等しくなるため、その上にＴｉＡｕ配線９７を
形成する場合のフォトリソグラフィー工程の精度を向上
することができ、ＴｉＡｕ配線９７の段切れ等の欠点を
除くことができる。
【００６２】前記の各実施例においては、本発明をＨＥ
ＭＴに適用した例を説明したが、本発明は、一般に、そ
の正孔の高速移動を用いる電界効果半導体装置に適用す
ることができる。
ＭＴに適用した例を説明したが、本発明は、一般に、そ
の正孔の高速移動を用いる電界効果半導体装置に適用す
ることができる。
【００６３】
【発明の効果】以上説明したように、本発明によると、
高速かつ低消費電力で動作する相補型ＨＥＭＴ等の電界
効果半導体装置を実現することができ、高速コンピュー
タ、高周波通信技術等への適用範囲の拡大に寄与すると
ころが大きい。
高速かつ低消費電力で動作する相補型ＨＥＭＴ等の電界
効果半導体装置を実現することができ、高速コンピュー
タ、高周波通信技術等への適用範囲の拡大に寄与すると
ころが大きい。
【図１】第１実施例のｐチャネルＨＥＭＴの構成説明図
である。
である。
【図２】第２実施例のｐチャネル逆構造ＨＥＭＴの構成
説明図である。
説明図である。
【図３】第３実施例のｐチャネルＨＥＭＴの構成説明図
である。
である。
【図４】第４実施例のｐチャネル逆構造ＨＥＭＴの構成
説明図である。
説明図である。
【図５】第５実施例の相補型ＨＥＭＴの構成説明図であ
る。
る。
【図６】第６実施例の相補型ＨＥＭＴの構成説明図であ
る。
る。
【図７】第７実施例の相補型ＨＥＭＴの構成説明図であ
る。
る。
【図８】従来の相補型ＨＥＭＴの構成説明図である。
１ 半絶縁性ＩｎＰ基板 ２ ＩｎＡｌＡｓバッファ層 ３ ＧａＡｓＳｂチャネル層 ４ ｐ−ＩｎＰ正孔供給層 ５ ｐ−ＩｎＧａＡｓコンタクト層 ６ Ａｕ／Ｚｎ／Ａｕソース電極 ７ Ａｕ／Ｚｎ／Ａｕドレイン電極 ８ Ａｌゲート電極 １１ 半絶縁性ＩｎＰ基板 １２ ＩｎＡｌＡｓバッファ層 １３ ｐ−ＩｎＰ正孔供給層 １４ ＧａＡｓＳｂチャネル層 １５ ｐ−ＩｎＧａＡｓコンタクト層 １６ Ａｕ／Ｚｎ／Ａｕソース電極 １７ Ａｕ／Ｚｎ／Ａｕドレイン電極 １８ Ａｌゲート電極 ２１ 半絶縁性ＩｎＰ基板 ２２ ＩｎＡｌＡｓバッファ層 ２３ ＧａＡｓＳｂチャネル層 ２４ ｐ−ＩｎＰ正孔供給層 ２５ ｐ−ＩｎＧａＡｓコンタクト層 ２６ Ａｕ／Ｚｎ／Ａｕソース電極 ２７ Ａｕ／Ｚｎ／Ａｕドレイン電極 ２８ Ａｌゲート電極 ３１ 半絶縁性ＩｎＰ基板 ３２ ＩｎＡｌＡｓバッファ層 ３３ ｐ−ＩｎＰ正孔供給層 ３４ ＧａＡｓＳｂチャネル層 ３５ ＩｎＰゲート絶縁層 ３６ ｐ−ＩｎＧａＡｓコンタクト層 ３７ Ａｕ／Ｚｎ／Ａｕソース電極 ３８ Ａｕ／Ｚｎ／Ａｕドレイン電極 ３９ Ａｌゲート電極 ４１ 半絶縁性ＩｎＰ基板 ４２ ＩｎＡｌＡｓ層 ４３ ＧａＡｓＳｂ層 ４４ ｐ−ＩｎＰ層 ４５ ｐ−ＩｎＧａＡｓ層 ４６ ＩｎＡｌＡｓ層 ４７ ＩｎＧａＡｓ層 ４８ ｎ−ＩｎＡｌＡｓ層 ４９ ｎ−ＩｎＧａＡｓ層 ５０ Ａｕ／Ｚｎ／Ａｕソース電極 ５１ Ａｕ／Ｚｎ／Ａｕドレイン電極 ５２ ＡｕＧｅ／Ａｕドレイン電極 ５３ ＡｕＧｅ／Ａｕソース電極 ５４ Ａｌゲート電極 ５５ Ｐｔ／Ｔｉ／Ｐｔ／Ａｕゲート電極 ５６ ＳｉＯ2 絶縁膜 ５７ ＴｉＡｕ配線 ６１ 半絶縁性ＩｎＰ基板 ６２ ＩｎＡｌＡｓ層 ６３ ＧａＡｓＳｂ層 ６４ ｐ−ＩｎＰ層 ６５ ｐ−ＩｎＧａＡｓ層 ６６ ＩｎＰ層 ６７ ＩｎＡｌＡｓ層 ６８ ＩｎＧａＡｓ層 ６９ ｎ−ＩｎＡｌＡｓ層 ７０ ｎ−ＩｎＧａＡｓ層 ７１ Ａｕ／Ｚｎ／Ａｕソース電極 ７２ Ａｕ／Ｚｎ／Ａｕドレイン電極 ７３ ＡｕＧｅ／Ａｕドレイン電極 ７４ ＡｕＧｅ／Ａｕソース電極 ７５ Ａｌゲート電極 ７６ Ｐｔ／Ｔｉ／Ｐｔ／Ａｕゲート電極 ７７ ＳｉＯ2 絶縁膜 ７８ ＴｉＡｕ配線 ８１ 半絶縁性ＩｎＰ基板 ８２，８６ ＩｎＡｌＡｓバッファ層 ８３ ＧａＡｓＳｂチャネル層 ８４ ｐ−ＩｎＰ正孔供給層 ８５ ｐ−ＩｎＧａＡｓコンタクト層 ８７ ＩｎＧａＡｓチャネル層 ８８ ｎ−ＩｎＡｌＡｓ電子供給層 ８９ ｎ−ＩｎＧａＡｓコンタクト層 ９０ Ａｕ／Ｚｎ／Ａｕソース電極 ９１ Ａｕ／Ｚｎ／Ａｕドレイン電極 ９２ Ａｌゲート電極 ９３ ＡｕＧｅ／Ａｕドレイン電極 ９４ ＡｕＧｅ／Ａｕソース電極 ９５ Ｐｔ／Ｔｉ／Ｐｔ／Ａｕゲート電極 ９６ ＳｉＯ2 絶縁膜 ９７ ＴｉＡｕ配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/338 29/812 21/337 29/808 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｈ 7376−4Ｍ Ｃ
Claims (11)
- 【請求項１】 ＧａＡｓx Ｓｂ1-x 層と、価電子帯の上
端がＧａＡｓx Ｓｂ 1-x 層の価電子帯の上端よりも低い
第２のｐ型半導体層からなるヘテロ接合と、該第２の半
導体層よりも表面側に形成されたショットキー電極を備
え、該ショットキー電極に電圧を印加して空乏層の厚さ
を変化させることによって、該ヘテロ接合のＧａＡｓx
Ｓｂ1-x 層側に蓄積される二次元正孔ガス濃度を変化さ
せることを特徴とするｐ型電界効果半導体装置。 - 【請求項２】 ＧａＡｓx Ｓｂ1-x 層と、価電子帯の上
端がＧａＡｓx Ｓｂ 1-x 層の価電子帯の上端よりも低い
第２のｐ型半導体層からなるヘテロ接合と、該ＧａＡｓ
x Ｓｂ1-x 層の表面側に形成されたショットキー電極を
備え、該ショットキー電極に電圧を印加して空乏層の厚
さを変化させることによって、該ヘテロ接合のＧａＡｓ
x Ｓｂ1-x 層側に蓄積される二次元正孔ガス濃度を変化
させることを特徴とするｐ型電界効果半導体装置。 - 【請求項３】 第２のｐ型半導体としてｐ型ＩｎＰを用
いたことを特徴とする請求項１または請求項２に記載さ
れたｐ型電界効果半導体装置。 - 【請求項４】 基板としてＩｎＰを用い、かつ、ＧａＡ
ｓx Ｓｂ1-x 層の組成がＩｎＰに格子整合するように選
択されたことを特徴とする請求項１または請求項２に記
載されたｐ型電界効果半導体装置。 - 【請求項５】 基板としてＩｎＰを用い、ＧａＡｓx Ｓ
ｂ1-x 層の厚さを格子不整合による転位が発生する臨界
膜厚よりも薄くしたことを特徴とする請求項１または請
求項２に記載されたｐ型電界効果半導体装置。 - 【請求項６】 請求項１から請求項５までのいずれか１
項に記載されたｐ型電界効果半導体装置と、チャネル材
料としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡ
ｓＰのいずれか一つ、電子供給層としてｎ型ＩｎＡｌＡ
ｓまたはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを用い
たｎ型電界効果半導体装置が同一基板上に集積されてい
ることを特徴とする相補型電界効果半導体装置。 - 【請求項７】 基板の上に、請求項１から請求項５に記
載されたｐ型電界効果半導体装置の形成に必要な第１の
半導体層群を成長し、その上にバッファ層を成長し、そ
の上に、チャネル材料としてＩｎＧａＡｓ，ＩｎＰ，Ｇ
ａＡｓＳｂ，ＩｎＡｓＰのいずれか一つ、電子供給層と
してｎ型ＩｎＡｌＡｓまたはｎ型ＩｎＡｌＧａＡｓまた
はｎ型ＩｎＰを用いたｎ型電界効果半導体装置の形成に
必要な第２の半導体層群を成長し、ｐ型電界効果半導体
装置を形成すべき領域の第２の半導体層群とバッファ層
を選択的に除去して第１の半導体層群を露出させ、その
露出した第１の半導体層群によってｐ型電界効果半導体
装置を形成し、第２の半導体層群によってｎ型電界効果
半導体装置を形成する工程を含むことを特徴とする相補
型電界効果半導体装置の製造方法。 - 【請求項８】 基板の上に、チャネル材料としてＩｎＧ
ａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡｓＰのいずれか
一つ、電子供給層としてｎ型ＩｎＡｌＡｓまたはｎ型Ｉ
ｎＡｌＧａＡｓまたはｎ型ＩｎＰを用いたｎ型電界効果
半導体装置の形成に必要な第２の半導体層群を成長し、
その上にバッファ層を成長し、その上に、請求項１から
請求項５に記載されたｐ型電界効果半導体装置の形成に
必要な第１の半導体層群を成長し、ｎ型電界効果半導体
装置を形成すべき領域の第１の半導体層群とバッファ層
を選択的に除去して第２の半導体層群を露出させ、第１
の半導体層群によってｐ型電界効果半導体装置を形成
し、第２の半導体層群によってｎ型電界効果半導体装置
を形成する工程を含むことを特徴とする相補型電界効果
半導体装置の製造方法。 - 【請求項９】 基板の上に、請求項１から請求項５に記
載されたｐ型電界効果半導体装置の形成に必要な第１の
半導体層群を成長し、その上にＩｎＰエッチングストッ
パー層を成長し、その上にバッファ層を成長し、その上
に、チャネル材料としてＩｎＧａＡｓ，ＧａＡｓＳｂ，
ＩｎＡｓＰのいずれか一つ、電子供給層としてｎ型Ｉｎ
ＡｌＡｓまたはｎ型ＩｎＡｌＧａＡｓを用いたｎ型電界
効果半導体装置の形成に必要な第２の半導体層群を成長
し、ｐ型電界効果半導体装置を形成すべき領域の第２の
半導体層群とバッファ層をＩｎＰエッチングストッパー
層を用いて選択的に除去し、ＩｎＰエッチングストッパ
ー層を除去して第１の半導体層群を露出させ、第１の半
導体層群によってｐ型電界効果半導体装置を形成し、第
２の半導体層群によってｎ型電界効果半導体装置を形成
する工程を含むことを特徴とする相補型電界効果半導体
装置の製造方法。 - 【請求項１０】 基板の上に、請求項１から請求項５に
記載されたｐ型電界効果半導体装置の形成に必要な第１
の半導体層群を成長し、ｎ型電界効果半導体装置を形成
すべき領域の第１の半導体層群を選択的に除去し、第１
の半導体層群を選択的に除去した領域に、チャネル材料
としてＩｎＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡｓ
Ｐのいずれか一つ、電子供給層としてｎ型ＩｎＡｌＡｓ
またはｎ型ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを用いた
ｎ型電界効果半導体装置の形成に必要な第２の半導体層
群を選択的に成長し、第１の半導体層群によってｐ型電
界効果半導体装置を形成し、選択的に成長した第２の半
導体層群によってｎ型電界効果半導体装置を形成する工
程を含むことを特徴とする相補型電界効果半導体装置の
製造方法。 - 【請求項１１】 基板の上に、チャネル材料としてＩｎ
ＧａＡｓ，ＩｎＰ，ＧａＡｓＳｂ，ＩｎＡｓＰのいずれ
か一つ、電子供給層としてｎ型ＩｎＡｌＡｓまたはｎ型
ＩｎＡｌＧａＡｓまたはｎ型ＩｎＰを用いたｎ型電界効
果半導体装置の形成に必要な第２の半導体層群を成長
し、ｐ型電界効果半導体装置を形成すべき領域の第２の
半導体層群を選択的に除去し、第２の半導体層群を選択
的に除去した領域に、請求項１から請求項５に記載され
たｐ型電界効果半導体装置の形成に必要な第１の半導体
層群を選択的に成長し、第１の半導体層群によってｐ型
電界効果半導体装置を形成し、第２の半導体層群によっ
てｎ型電界効果半導体装置を形成する工程を含むことを
特徴とする相補型電界効果半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016594A JPH08213559A (ja) | 1995-02-03 | 1995-02-03 | ｐ型電界効果半導体装置および相補型電界効果半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016594A JPH08213559A (ja) | 1995-02-03 | 1995-02-03 | ｐ型電界効果半導体装置および相補型電界効果半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213559A true JPH08213559A (ja) | 1996-08-20 |
Family
ID=11920618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7016594A Withdrawn JPH08213559A (ja) | 1995-02-03 | 1995-02-03 | ｐ型電界効果半導体装置および相補型電界効果半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144108A (ja) * | 1999-11-10 | 2001-05-25 | Furukawa Electric Co Ltd:The | 電界効果トランジスタの製造方法 |
-
1995
- 1995-02-03 JP JP7016594A patent/JPH08213559A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144108A (ja) * | 1999-11-10 | 2001-05-25 | Furukawa Electric Co Ltd:The | 電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0519830B1 (en) | Hemt type semiconductor device | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JP2581355B2 (ja) | Ｐチャンネル・デバイス用の異方型ｎ＋ゲートをもつ相補型ヘテロ接合電界効果トランジスタ | |
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| US11824110B2 (en) | Field effect transistor and method for manufacturing same | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| KR100254005B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08213559A (ja) | ｐ型電界効果半導体装置および相補型電界効果半導体装置とその製造方法 | |
| EP0558011B1 (en) | High electron mobility transistor | |
| JP3588988B2 (ja) | 半導体装置 | |
| JP3137032B2 (ja) | 相補型半導体装置とその製造方法 | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3255973B2 (ja) | 半導体装置 | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2000174256A (ja) | トンネルトランジスタとその製造方法 | |
| JP2002184787A (ja) | 半導体装置およびその製造方法 | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| JPH07142511A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |