JPH08213477A - 薄膜半導体集積回路 - Google Patents

薄膜半導体集積回路

Info

Publication number
JPH08213477A
JPH08213477A JP7043409A JP4340995A JPH08213477A JP H08213477 A JPH08213477 A JP H08213477A JP 7043409 A JP7043409 A JP 7043409A JP 4340995 A JP4340995 A JP 4340995A JP H08213477 A JPH08213477 A JP H08213477A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
channel
tft
channel type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7043409A
Other languages
English (en)
Other versions
JP3768260B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP04340995A priority Critical patent/JP3768260B2/ja
Priority to KR1019960003280A priority patent/KR100306830B1/ko
Publication of JPH08213477A publication Critical patent/JPH08213477A/ja
Priority to US08/967,295 priority patent/US5912474A/en
Application granted granted Critical
Publication of JP3768260B2 publication Critical patent/JP3768260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

(57)【要約】 【目的】 Nチャネル型の薄膜トランジスタとPチャネ
ル型の薄膜トランジスタで構成されたCMOS構成の回
路のPチャネル型薄膜トランジスタのリーク電流に起因
する消費電力を低減する。 【構成】 Pチャネル型の薄膜トランジスタ101とN
チャネル型の薄膜トランジスタ103で構成されるCM
OS回路において、Pチャンネル型の薄膜トランジスタ
102を追加する。この、Pチャネル型の薄膜トランジ
スタ102での電圧降下を利用することにより、Pチャ
ネル型の薄膜トランジスタ101のドレイン近傍におけ
る電界の強さを緩和することができ、薄膜トランジスタ
101のリーク電流を低減することができる。そして、
CMOS回路全体の消費電力を抑制することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクティブマトリクス
表示装置を駆動する薄膜半導体集積回路において、Pチ
ャネル型薄膜トランジスタのOFF時のリーク電流を低
減することにより、従来よりも低消費電力の薄膜半導体
集積回路に関する。また、薄膜半導体集積回路を構成す
る薄膜トランジスタ(以下TFTと記す)の活性層がア
モルファスシリコンの結晶化を促進する触媒元素を用い
て結晶化を行ったシリコン半導体によって構成させるも
のに関する。
【0002】
【従来の技術】アクティブマトリクス表示装置は、各画
素毎にスイッチング素子を設け、画像信号線より供給さ
れる信号を前記スイッチング素子によって画素に供給す
る装置である。従来、スイッチング素子としてはアモル
ファスシリコン半導体を用いたTFTが使用されていた
が、近年動作速度が大きい結晶性シリコン半導体を用い
たTFTが開発されている。
【0003】結晶性シリコン半導体を製造するには、以
下に述べる問題点がある。第1の問題はシリコンの結晶
化の問題である。結晶性シリコンはアモルファスシリコ
ンを結晶化することで得られる。結晶化には2つの方法
が知られている。1つはレーザー等の強光を照射して瞬
間的に結晶化する方法で光アニールと称される。この方
法の欠点は安定した大エネルギーのレーザー発振器が得
られないために量産性に乏しい事である。もう1つの方
法は熱アニール法もしくは固相成長法と呼ばれるもの
で、通常600℃以上の温度で熱アニールを行うこと
で、アモルファスシリコンを固相成長させて結晶化する
ものである。この方法の欠点は、熱アニールの温度が1
000℃の場合、使用可能な基板は石英以外になく、基
板コストが増大し、尚かつ得られるシリコン膜の結晶性
も好ましくない事である。また、熱アニールの温度が6
00℃の場合、コストの低い硼珪酸ガラスが基板として
使用可能となるが、結晶化に24時間以上必要になる。
【0004】第2の問題は結晶性シリコンを用いたTF
Tでは、ゲイト電極に逆バイアス電圧を印加した際のリ
ーク電流が大きい事である。これは結晶粒界に起因する
と考えられており、結晶性シリコンを用いてアクティブ
マトリクス表示装置を構成する回路の特性および消費電
力を左右し、最大の問題となっている。Nチャネル型T
FTの場合、VGSを負にバイアスした時のリーク電流
は、半導体薄膜の表面に誘起されるP型層と、ソース領
域およびドレイン領域のN型層との間に形成されるPN
接合を流れる電流により規定される。そして、半導体薄
膜中(特に粒界)には多くのトラップが存在するため、
このPN接合は不完全であり、接合リーク電流が流れや
すい。ゲイト電極を負にバイアスするほどリーク電流が
増加するのは半導体薄膜の表面に形成されるP型層のキ
ャリア濃度が増加してPN接合のエネルギー障壁の幅が
狭くなるため、電界の集中が起こり接合リーク電流が増
加することによるものである。
【0005】このようにして生ずるリーク電流は、ソー
ス/ドレイン電圧に大きく依存する。例えば、TFTの
ソース/ドレイン間に印加される電圧が大きくなるに従
い、リーク電流が飛躍的に増大することが知られてい
る。すなわち、ソース/ドレイン間に5Vの電圧を加え
た場合と10Vの電圧を加えた場合とでは、後者のリー
ク電流は前者の2倍ではなく、10倍以上になる場合が
ある。また、このような非線型性はゲイト電圧にも依存
する。一般にゲイト電極の逆バイアスの値が大きい場合
(Nチャネル型では、大きなマイナス電圧)には、両者
の差が著しくなる。
【0006】
【発明が解決しようとする課題】上記の第1の問題に関
しては、ニッケル(Ni)、白金(Pt)、鉄(F
e)、コバルト(Co)、パラジウム(Pd)等を微量
添加することによりアモルファスシリコンの結晶化を促
進できることが知られている(特開平6−24410
4)。これらの添加すべき元素を触媒元素と言うが、こ
の結果、典型的には550℃で4時間、あるいはより低
温・短時間の熱アニールで結晶化を成就することが可能
となる。加えて、従来の熱アニール法では、アモルファ
スシリコンは1000Å以上の厚いものでないとほとん
ど結晶化しなかったのだが、触媒元素を用いると、10
00Å以下、典型的には300〜800Åの厚さでも十
分な結晶化が起こることがわかった。
【0007】また、研究の結果、これらの触媒元素を使
用して結晶化したシリコンを用いてTFTを作製する場
合には、結晶化工程の観点から、また、特性・信頼性の
観点から、触媒元素のシリコン中への残留濃度は1×1
15〜5×1019原子/cm3 とすることが好ましいこ
とが明らかになった。
【0008】このように、第1の問題は解決されたので
あるが、第2の問題は未解決のままであった。逆に触媒
元素を用いて結晶化したシリコン膜は結晶成長が針状に
進行する(従来の熱アニール法では粒状に成長する)こ
とと、結晶の長径が数μm以上(従来の熱アニール法で
は1μm以下)と大きいことのため、TFT特性が結晶
粒界の影響を大きく受け、リーク電流のバラツキが大き
いことが新たな問題として浮かび上がった。図13に従
来のPチャネル型TFTのリーク電流のばらつきを示
す。図13から明らかなように、リーク電流は2桁変動
している。
【0009】上記に述べたように、アクティブマトリク
ス表示装置の駆動回路をCMOS(Complement Metal O
xicide Semiconductor)のTFTで構成した場合でも、
Pチャネル型TFTが、OFF状態にもかかわらずかな
り大きなリーク電流を流すため、回路全体としての消費
電力が増大している。アクティブマトリクス表示装置を
有する製品として、ノートパソコンや携帯用情報端末等
が挙げられ、現状ではアクティブマトリクス表示装置が
消費電力の大半を占め、バッテリによる長時間駆動の要
求からアクティブマトリクス表示装置の低消費電力化が
望まれている。また、地球規模で省資源すべきという流
れがあり、次世代のディスプレイとしての期待がかかる
アクティブマトリクス表示装置の低消費電力化は必要不
可欠なものとなっている。
【0010】
【課題を解決するための手段】Pチャネル型TFTのリ
ーク電流を減少させるには、前述のようにソース/ドレ
インの電圧を減少させればよい。従って、Pチャネル型
TFTとNチャネル型TFTのドレイン電極が接続して
いる点にPチャネル型TFTに挿入すれば、Pチャネル
型TFT全体として、ソース/ドレイン電圧は一定であ
るため、個々のPチャネル型TFTのソース/ドレイン
電圧は、挿入したPチャネル型TFTの数に反比例す
る。具体的な手法は以下に示す。
【0011】図1に示すように、TFTで構成されるイ
ンバータ回路について、Pチャネル型TFT(101)
とNチャネル型TFT(103)の間に、Pチャネル型
TFT(102)を挿入して、挿入した前記Pチャネル
型TFT(102)により電圧降下させて、前記Pチャ
ネル型TFT(101)のドレイン近傍の電界を弱め
て、リーク電流を低減させる。
【0012】図3に示すように、TFTで構成されるN
AND回路について、Pチャネル型TFT(301、3
05)とNチャネル型TFT(303)の間に、Pチャ
ネル型TFT(302、306)を挿入して、挿入した
前記Pチャネル型TFT(302、306)により電圧
降下させて、前記Pチャネル型TFT(301、30
5)のドレイン近傍の電界を弱めて、リーク電流を低減
させる。
【0013】図6に示すように、TFTで構成されるト
ランスファゲイト回路について、Pチャネル型TFT
(602)を追加して、追加した前記Pチャネル型TF
T(602)により電圧降下させて、Pチャネル型TF
T(601)のドレイン近傍の電界を弱めて、リーク電
流を低減させる。
【0014】本明細書で開示する発明は、TFTとし
て、その活性層をシリコンの結晶化を助長する触媒元素
を利用して結晶化されたシリコン膜を用いた場合に顕著
な効果を得ることができる。これは、上記触媒元素を用
いて結晶化された結晶性シリコン膜を用いてTFTを構
成した場合、触媒元素に起因するトラップ準位によっ
て、本質的にOFF電流特性が悪化するためである。
【0015】シリコンの結晶化を助長する金属元素とし
ては、Fe、Co、Ni、Ru、Rh、Pd、Os、I
r、Pt、Cu、Auから選ばれた一種または複数種類
のものを用いることができる。特にNiを用いた場合に
顕著な効果と実用性の高い再現性を得ることができる。
【0016】これらの触媒元素(これらの触媒元素は全
て金属元素である)をアモルファスシリコンに導入する
には、 ・これらの触媒元素でなる電極を有するプラズマ処理装
置を用い、水素プラズマ処理を行う方法 ・スパッタ法や蒸着法やCVD法により、これら触媒元
素の薄膜、またはこれら触媒元素を含む薄膜をアモルフ
ァスシリコン膜の表面に形成する方法 ・これら触媒元素を含む溶液をモルファスシリコン膜上
に塗布する方法 等がある。特に最後の溶液を用いる方法は、予め導入さ
れる元素の濃度を溶液中の元素の濃度を調整すること
で、容易に制御することが可能であるので、再現性の高
い結果を得ることができる。
【0017】
【実施例】
〔実施例1〕図1に示すのは、TFTで構成されるイン
バータ回路において、Pチャネル型TFT(102)を
入力と接続し、Pチャネル型TFT(101)とNチャ
ネル型TFT(103)の間に挿入した例である。この
時、前記Pチャネル型TFT(102)による電圧降下
があるため、Pチャネル型TFT(101)のドレイン
近傍の電界を弱める効果がある。よって、リーク電流を
低減することができる。尚、前記Pチャネル型TFT
(102)の数は複数個でも構わない。
【0018】図11に本実施例で使用するPチャネル型
TFTとNチャネル型TFTの作製工程(その1)の断
面図を示す。まず、基板(コーニング7059)(11
01)上にスパッタリング法によって厚さ2000Åの
酸化珪素の下地膜(1102)を形成した。基板は、下
地膜の成膜の前もしくは後に、歪み温度よりも高い温度
でアニールをおこなった後、0.1〜1.0℃/分で歪
み温度以下まで徐冷すると、その後の温度上昇を伴う工
程(本発明の赤外光照射を含む)での基板の収縮が少な
く、マスク合わせが用意となる。コーニング7059基
板では、620〜660℃で1〜4時間アニールした
後、0.1〜1.0℃/分、好ましくは、0.1〜0.
3℃/分で徐冷し、450〜590℃まで温度が低下し
た段階で取り出すとよい。
【0019】さて、下地膜成膜後、窒化珪素膜等によっ
て形成されたマスク(1103)を設けた。このマスク
(1103)は、スリット状に下地膜(1102)を露
呈させる。こうして図11(A)に示す状態を得る。図
11(A)の状態を上面から見ると、スリット状に下地
膜(1102)は露呈しており、他の部分はマスクされ
ている状態となっている。上記マスク(1103)を設
けた後、スパッタリング法によって、厚さ5〜200
Å、例えば20Åの珪化ニッケル膜(化学式NiS
x 、0.4≦x≦2.5、例えば、x=2.0)を
(1100)の領域にスパッタリング法によって選択的
に成膜した。この状態で、ニッケルが(1100)の領
域に選択的に導入されることになる。(図11(A))
【0020】つぎに、マスク(1103)を取り除き、
プラズマCVD法によって、厚さ300〜1500Å、
例えば500Åの真性(I型)の非晶質珪素膜(110
4)を成膜した。そして、不活性雰囲気下(窒素もしく
はアルゴン、大気圧),550℃、で4〜8時間アニー
ルして結晶化させた。この際、珪化ニッケル膜が選択的
に成膜された(1100)の領域においては、基板(1
101)に対して垂直方向に結晶性珪素膜(1104)
の結晶化が進行した。そして、領域(1100)以外の
領域では、矢印(1105)で示すように、領域(11
00)から横方向(基板と平行な方向)に結晶成長が進
行した。(図11(B))
【0021】本実施例に示すように、珪素の結晶化を助
長する触媒元素を用いて結晶化させれた結晶性珪素膜
は、単結晶ウエハーと同じような結晶構造を有している
わけではないので、内部に不対結合手を中和するための
水素(またはハロゲン元素)が0.001 原子%〜5原子%
の濃度で含まれている。
【0022】図11(B)に示す結晶化工程が終了した
ら、珪素膜をパターニングして、TFTの島状の活性層
(1104’)を形成した。この際、チャネル形成領域
となる部分に結晶成長の先端部(すなわち、結晶珪素領
域と非晶質珪素領域の境界で、ニッケルの濃度が大き
い)が存在しないようにすることが重要である。こうす
ることで、ソース/ドレイン間を移動するキャリアがチ
ャネル形成領域において、ニッケル元素の影響を受けな
いようにすることができる。活性層(1104’)の大
きさはTFTのチャネル長とチャネル幅を考慮して決定
される。小さなものでは、50μm×20μm、大きな
ものでは100μm×1000μmであった。
【0023】このような活性層を基板上に必要する数で
もって、また所定のパターンでもって形成した。そし
て、0.5〜4μmここでは0.8〜1.4μmにピー
クをもつ赤外光を30〜180秒照射し、活性層の結晶
化をさらに助長させた。温度は800〜1300℃、代
表的には900〜1200℃、例えば1100℃とし
た。活性層の表面の状態を良くするために、照射はH2
雰囲気中でおこなった。本工程は、活性層を選択的に加
熱することになるので、ガラス基板への加熱を最小限に
抑えることができる。そして、活性層中の欠陥や不体結
合手を減少させるのに非常に効果がある。(図11
(C))
【0024】つぎにプラズマCVD法によって厚さ10
00Åの酸化珪素膜(1106)をゲイト絶縁膜として
成膜した。CVDの原料ガスとしてはTEOS(テトラ
・エトキシ・シラン、Si(OC254 )と酸素を
用い、成膜時の基板温度は300〜550℃、例えば4
00℃とした。
【0025】このゲイト絶縁膜となる酸化珪素膜(11
06)の成膜後に、可視・近赤外光の照射による光アニ
ールを再度行なった。このアニールによって、主に酸化
珪素膜(1106)と活性層(1104’)との界面及
びその近傍における準位を効果的に消滅させることがで
きた。これは、ゲイト絶縁膜とチャネル形成領域との界
面特性が極めて重要である絶縁ゲイト型電界効果半導体
装置にとっては極めて有用なことである。
【0026】引き続いて、スパッタリング法によって、
厚さ6000〜8000Å、例えば6000Åのアルミ
ニウム(0.01〜0.2%のスカンジウムを含む)を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極(1107、1109)を形成した。さ
らに、このアルミニウムの電極の表面を陽極酸化して、
表面に酸化物層(1108、1110)を形成した。こ
の陽極酸化は、酒石酸が1〜5%含まれたエチレングリ
コール溶液中で行った。得られた酸化物層(1108、
1110)の厚さは2000Åであった。なお、この酸
化物(1108、1110)とは、後のイオンドーピン
グ工程において、オフセットゲイト領域を形成する厚さ
となるので、オフセットゲイト領域の長さを上記陽極酸
化工程で決めることができる。
【0027】次に、イオンドーピング法(またはプラズ
マドーピング法)によって、活性層領域(ソース/ドレ
イン、チャネルを構成する)にゲイト電極部、すなわち
ゲイト電極(1107)とその周囲の酸化層(110
8)、ゲイト電極(1109)とその周囲の酸化層(1
110)をマスクとして、自己整合的にPもしくはN導
電型を付与する不純物を添加した。ドーピングガスとし
て、フォスフィン(PH3 )およびジボラン(B2
6 )を用い、前者の場合は、加速電圧を60〜90k
V、例えば80kV、後者の場合は、40〜80kV、
例えば65kVとする。ドース量は1×1015〜8×1
15cm-2、例えば、燐を2×1015cm-2、ホウ素を
5×1015cm-2とした。ドーピングに際しては、一方
の領域をフォトレジストで覆うことによって、それぞれ
の元素を選択的にドーピングした。この結果、N型の不
純物領域(1114、1116)、P型の不純物領域
(1111、1113)が形成され、Pチャネル型TF
T(PTFT)の領域とNチャネル型TFT(NTF
T)との領域を形成することができた。
【0028】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、KrFエキシマレーザ
ー(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
によって、効果を増大せしめてもよい。(図11
(D))
【0029】また、この工程は、可視・近赤外光による
ランプアニールによる方法でもよい。可視・近赤外線は
結晶化した珪素、または燐またはホウ素が1019〜10
21cm-3添加された非晶質珪素へは吸収されやすく、1
000℃以上の熱アニールにも匹敵する効果的なアニー
ルを行うことができる。燐またはホウ素が添加されてい
ると、その不純物散乱により、近赤外線でも十分光が吸
収される。このことは肉眼による観察でも黒色であるこ
とから十分に推測がつく。その反面、ガラス基板へは吸
収されにくいので、ガラス基板を高温に加熱することが
なく、また短時間の処理ですむので、ガラス基板の縮み
が問題となる工程においては最適な方法であるといえ
る。
【0030】続いて、厚さ6000Åの酸化珪素膜(1
118)を層間絶縁物としてプラズマCVD法によって
形成した。この層間絶縁物としてはポリイミドまたは酸
化珪素とポリイミドの2層膜を利用してもよい。さらに
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの多層膜によってTFTの電極・
配線(1117、1120、1119)を形成した。最
後に、1気圧の水素雰囲気で350℃、30分のアニー
ルを行い、TFTを相補型に構成した半導体回路を完成
した。(図11(E))ここで示したTFTの作製工程
においては、各工程で生じた不対結合手を、その後の工
程で、水素雰囲気において、250〜400℃で加熱す
ることによって中和することが重要である。
【0031】本実施例においては、Niを導入する方法
として、非晶質珪素膜(1104)下の下地膜(110
2)上に選択的にNiを薄膜(極めて薄いので、膜とし
て観察することは困難である)として形成し、この部分
から結晶成長を行わす方法を採用したが、非晶質珪素膜
(1104)を形成後に、選択的に珪化ニッケル膜を成
膜する方法でもよい。即ち、結晶成長は非晶質珪素膜の
上面から行ってもよいし、下面から行ってもよい。ま
た、予め非晶質珪素膜を成膜し、さらにイオンドーピン
グ法を用いて、ニッケルイオンをこの非晶質珪素膜(1
104)中に選択的に注入する方法を採用してもよい。
この場合は、ニッケル元素の濃度を細かく制御すること
ができるという特徴を有する。またプラズマ処理やCV
D法による方法でもよい。
【0032】図11に示したTFTは、膜の平面方向に
結晶成長が行われており、その方向にキャリアが移動す
る構成となっていることが特徴である。この結晶成長
は、柱状あるいは針状に進行するもので、その方向に対
して移動するキャリアは、結晶粒界の影響を受けにくい
ものとなる。従って、移動度の高いTFTを得ることが
できる。
【0033】図12に本実施例で使用する他の形式のP
チャネル型TFTとNチャネル型TFTの作製工程(そ
の2)の断面図を示す。まず、基板(コーニング705
9)(1201)上にスパッタリング法によって厚さ2
000Åの酸化珪素の下地膜(1202)を形成した。
基板は、下地膜の成膜の前もしくは後に、歪み温度より
も高い温度でアニールをおこなった後、0.1〜1.0
℃/分で歪み温度以下まで徐冷すると、その後の温度上
昇を伴う工程(本発明の赤外光照射を含む)での基板の
収縮が少なく、マスク合わせが用意となる。コーニング
7059基板では、620〜660℃で1〜4時間アニ
ールした後、0.1〜1.0℃/分、好ましくは、0.
03〜0.3℃/分で徐冷し、400〜500℃まで温
度が低下した段階で取り出すとよい。
【0034】そして、プラズマCVD法によって、厚さ
300〜1500Å、例えば800Åの真性(I型)の
非晶質珪素膜(1203)を成膜した。さらに、その上
にプラズマCVD法によって厚さ100〜800Å、例
えば200Åの酸化珪素膜(1204)を堆積した。こ
えは、以下の熱アニール工程において保護膜となり、膜
表面の荒れを防止する。
【0035】次に、窒素雰囲気下(大気圧)、600℃
で4時間、熱アニールした。この熱アニールによって、
珪素膜中の余剰の水素は放出され、膜は低度の結晶性を
有することとなった。ただし、珪素膜をラマン散乱分光
法によって分析しても、90%以上が結晶化している多
結晶珪素被膜のように、明確に珪素結晶に起因するピー
クを認めることはできなかった。このときの膜の結晶性
は、結晶成長用の核発生が少なくともおこなわれ、結晶
化した面積が50%以下、代表的には1〜10%の面積
しか結晶化していない状態である。TEM(透過型電子
顕微鏡)による観察では1000Å以下、典型的には2
0〜100Åの微細な結晶が観察された。この結晶化を
3〜30倍程度に核成長させるには、この珪素膜に、予
めイオン注入法によって1×1014〜1×1016cm-2
のドーズ量で珪素イオンを注入しておくと有効であっ
た。(図12(A))
【0036】この工程の後に、珪素膜をパターニングし
て、TFTの島状の活性層(1205)を形成した。活
性層(1205)の大きさはTFTのチャネル長とチャ
ネル幅を考慮して決定される。小さなものでは、50μ
m×20μm、大きなものでは100μm×1000μ
mであった。このような活性層を基板上に多く形成し
た。
【0037】そして、0.6〜4μm、ここでは0.8
〜1.4μmにピークをもつ赤外光を30〜180秒照
射し、活性層の結晶化をおこなった。温度は800〜1
300℃、代表的には900〜1200℃、例えば11
00℃とした。活性層の表面の状態を良くするために、
照射はH2 雰囲気中でおこなった。本工程は、活性層を
選択的に加熱することになるので、ガラス基板への加熱
を最小限に抑えることができる。そして、活性層中の欠
陥や不体結合手を減少させるのに非常に効果がある。
(図12(B))
【0038】赤外線の光源としてはハロゲンランプを用
いた。可視・近赤外光の強度は、モニターの単結晶シリ
コンウェハー上の温度が800〜1300℃、代表的に
は900〜1200℃の間にあるように調整した。具体
的には、シリコンウェハーに埋め込んだ熱電対の温度を
モニターして、これを赤外線の光源にフィードバックさ
せた。
【0039】なお、赤外光照射の際、その表面に保護膜
として酸化珪素または窒化珪素膜を形成してくことが好
ましい。これは、珪素膜(1205)の表面の状態を良
くするためである。本実施例では、珪素膜(1205)
の表面の状態を良くするために、H2 雰囲気中にておこ
なったが、H2 雰囲気に0.1〜10容量%のHCl、
その他ハロゲン化水素やフッ素や塩素、臭素の化合物を
混入してもよい。
【0040】この可視・近赤外光照射は、結晶化した珪
素膜を選択的に加熱することになるので、ガラス基板へ
の加熱を最小限に抑えることができる。そして、珪素膜
中の欠陥や不体結合手を減少させるのに非常に効果があ
る。また、RTA工程が終了したのちに、200〜50
0℃、代表的には350℃で水素アニールをおこなうこ
とも、欠陥を減少させる上で有効である。これは1×1
13〜1×1015cm-2の量の水素のイオンドープをお
こない、さらに200〜300℃の熱処理によっても同
じ効果が得られる。
【0041】RTA工程後に、プラズマCVD法によっ
て厚さ1000Åの酸化珪素膜(1206)をゲイト絶
縁膜として成膜した。CVDの原料ガスとしてはTEO
S(テトラ・エトキシ・シラン、Si(OC25
4 )と酸素を用い、成膜時の基板温度は300〜550
℃、例えば400℃とした。
【0042】このゲイト絶縁膜となる酸化珪素膜(12
06)の成膜後に、前記RTA工程と同じ条件で可視・
近赤外線の照射による光アニールを再度行なった。この
アニールによって、主に酸化珪素膜(1206)と珪素
膜(1205)との界面及びその近傍における準位を消
滅させることができた。これは、ゲイト絶縁膜とチャネ
ル形成領域との界面特性が極めて重要である絶縁ゲイト
型電界効果半導体装置にとっては極めて有用である。
【0043】引き続いて、スパッタリング法によって、
厚さ6000〜8000Å、例えば6000Åのアルミ
ニウム(0.01〜0.25%の周期律表III aの希土
類元素を含む)を成膜した。そしてアルミニウム膜をパ
ターニングして、ゲイト電極(1207、1209)を
形成した。さらに、このアルミニウムの電極の表面を陽
極酸化して、表面に酸化物層(1208、1210)を
形成した。この陽極酸化は、酒石酸が1〜5%含まれた
エチレングリコール溶液中で行った。得られた酸化物層
(1208、1210)の厚さは2000Åであった。
なお、この酸化物(1208、1210)とは、後のイ
オンドーピング工程において、オフセットゲイト領域を
形成する厚さとなるので、オフセットゲイト領域の長さ
を上記陽極酸化工程で決めることができる。
【0044】次に、イオンドーピング法(プラズマドー
ピング法とも言う)によって、ゲイト電極部(すなわち
ゲイト電極(1207)とその周囲の酸化層(120
8)、ゲイト電極(1209)とその周囲の酸化層(1
210))をマスクとして、自己整合的にPもしくはN
導電型を付与する不純物を珪素膜(1205)に添加し
た。ドーピングガスとして、フォスフィン(PH3 )お
よびジボラン(B26)を用い、前者の場合は、加速
電圧を60〜90kV、例えば80kV、後者の場合
は、40〜80kV、例えば65kVとする。ドース量
は1×1015〜8×1015cm-2、例えば、燐を2×1
15cm-2、ホウ素を5×1015とした。ドーピングに
際しては、一方の領域をフォトレジストで覆うことによ
って、それぞれの元素を選択的にドーピングした。この
結果、N型の不純物領域(1214、1216)、P型
の不純物領域(1211、1213)が形成され、Pチ
ャネル型TFT(PTFT)の領域とNチャネル型TF
T(NTFT)との領域を形成することができた。
【0045】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、KrFエキシマレーザ
ー(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
によって、効果を増大せしめてもよい。(図12
(C))
【0046】また、この工程は、可視・近赤外光による
ランプアニールによる方法でもよい。可視・近赤外線は
結晶化した珪素、または燐またはホウ素が1017〜10
21cm-3添加された非晶質珪素へは吸収されやすく、1
000℃以上の熱アニールにも匹敵する効果的なアニー
ルを行うことができる。燐またはホウ素が添加されてい
ると、その不純物散乱により、近赤外線でも十分光が吸
収される。このことは肉眼による観察でも黒色であるこ
とから十分に推測がつく。その反面、ガラス基板へは吸
収されにくいので、ガラス基板を高温に加熱することが
なく、また短時間の処理ですむので、ガラス基板の縮み
が問題となる工程においては最適な方法であるといえ
る。
【0047】続いて、厚さ6000Åの酸化珪素膜(1
217)を層間絶縁物としてプラズマCVD法によって
形成した。この層間絶縁物としてはポリイミドまたは酸
化珪素とポリイミドの2層膜を利用してもよい。さらに
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの多層膜によってTFTの電極・
配線(1218、1220、1219)を形成した。最
後に、1気圧の水素雰囲気で350℃、30分のアニー
ルを行い、TFTを相補型に構成した半導体回路を完成
した。(図12(D))
【0048】特に本発明では、可視・近赤外光による光
アニールの工程で生じた不対結合手を、その後の工程
で、水素雰囲気において、250〜400℃で加熱する
ことによって水素を添加し、中和することが重要であ
る。このように本発明により、量産性が向上し、かつ、
ゲイト電極が0Vまたはゲイト電極に逆バイアス電圧
(NTFTの場合には負)が印加された状態のリーク電
流のばらつきを、従来の方法に比べて1〜2桁下げるこ
とができるようになった。
【0049】図15に、本実施例によるインバータ回路
のパターン例を示す。配線(1501)はドレイン電圧
を供給するドレイン配線、配線(1502)は接地電位
を供給する接地配線である。ゲイト電極(1503)は
櫛状の形状をとる。ゲイト電極の2本の櫛状の部分を横
断してP型半導体領域対(1504)が設けられ、2個
のPチャネル型TFTが形成される。またゲイト電極の
1本の櫛状の部分を横断してN型半導体領域対(150
5)が設けられ、1個のNチャネル型TFTが形成され
る。P型半導体領域対(1504)の一方はドレイン配
線に接続され、P型半導体領域対(1504)の他方は
出力配線(1506)に接続する。そして、N型半導体
領域対(1505)の一方は接地配線に接続され、N型
半導体領域対(1505)の他方は出力配線に接続す
る。
【0050】〔実施例2〕図2に示すのは、TFTで構
成されるインバータ回路において、Pチャネル型TFT
(202)を常時ON状態にし、Pチャネル型TFT
(201)とNチャネル型TFT(203)の間に挿入
した例である。この時前記Pチャネル型TFT(20
2)による電圧降下があるため、Pチャネル型TFT
(201)のドレイン近傍の電界を弱める効果がある。
よって、リーク電流を低減することができる。尚、前記
Pチャネル型TFT(202)の数は複数個でも構わな
い。
【0051】〔実施例3〕図3に示すのは、TFTで構
成されるNAND回路において、Pチャネル型TFT
(302、306)を入力と接続し、Pチャネル型TF
T(301、305)とNチャネル型TFT(303)
の間に挿入した例である。この時前記Pチャネル型TF
T(302、306)による電圧降下があるため、Pチ
ャネル型TFT(301、305)のドレイン近傍の電
界を弱める効果がある。よって、リーク電流を低減する
ことができる。尚、前記Pチャネル型TFT(302、
306)の数は複数個でも構わない。
【0052】〔実施例4〕図4に示すのは、TFTで構
成されるNAND回路において、Pチャネル型TFT
(402、406)を常時ON状態にし、Pチャネル型
TFT(401、405)とNチャネル型TFT(40
3)の間に挿入した例である。この時前記Pチャネル型
TFT(402、406)による電圧降下があるため、
Pチャネル型TFT(401、405)のドレイン近傍
の電界を弱める効果がある。よって、リーク電流を低減
することができる。尚、前記Pチャネル型TFT(40
2、406)の数は複数個でも構わない。
【0053】〔実施例5〕図5に示すのは、TFTで構
成されるNAND回路において、Pチャネル型TFT
(502)を入力と接続し、尚かつPチャネル型TFT
(506)を常時ON状態にし、Pチャネル型TFT
(501、505)とNチャネル型TFT(503)の
間に挿入した例である。この時前記Pチャネル型TFT
(502、506)による電圧降下があるため、Pチャ
ネル型TFT(501、505)のドレイン近傍の電界
を弱める効果がある。よって、リーク電流を低減するこ
とができる。尚、前記Pチャネル型TFT(502、5
06)の数は複数個でも構わない。
【0054】〔実施例6〕図6に示すのは、TFTで構
成されるトランスファゲイト回路において、Pチャネル
型TFT(603)をPチャネル型TFT(602)と
入力を接続し、Pチャネル型TFT(602)とNチャ
ネル型TFT(601)の間に挿入した例である。この
時前記Pチャネル型TFT(603)による電圧降下が
あるため、Pチャネル型TFT(602)のドレイン近
傍の電界を弱める効果がある。よって、リーク電流を低
減することができる。尚、前記Pチャネル型TFT(6
03)の数は複数個でも構わない。
【0055】〔実施例7〕図7に示すのは、TFTで構
成されるトランスファゲイト回路において、Pチャネル
型TFT(703)を常時ON状態にし、Pチャネル型
TFT(702)とNチャネル型TFT(701)の間
に挿入した例である。この時前記Pチャネル型TFT
(703)による電圧降下があるため、Pチャネル型T
FT(702)のドレイン近傍の電界を弱める効果があ
る。よって、リーク電流を低減することができる。尚、
前記Pチャネル型TFT(703)の数は複数個でも構
わない。
【0056】〔実施例8〕図8に示すのは、TFTで構
成されるシフトレジスタ回路の内、1段の回路図であ
る。クロックトインバータ(801、803、804、
806)とインバータ(802、805)を構成するP
チャネル型TFTとNチャネル型TFTの間にはPチャ
ネル型TFTを挿入する。この時前記挿入したPチャネ
ル型TFTによる電圧降下があるため、Pチャネル型T
FTのドレイン近傍の電界を弱める効果がある。よっ
て、リーク電流を低減することができる。この例では、
前記挿入したPチャネル型TFTのゲイト電極に入力信
号が接続されているが、実施例(その2)で示すよう
に、常時ON状態にしたPチャネル型TFTを挿入して
も構わない。また、挿入するPチャネル型TFTの数は
複数個でも構わない。
【0057】〔実施例9〕図9に示すのは、TFTで構
成されるシフトレジスタ回路の内、1段の回路図であ
る。クロックトインバータ(901、903、904、
906)とインバータ(902、905、908)とN
AND(907)を構成するPチャネル型TFTとNチ
ャネル型TFTの間にはPチャネル型TFTを挿入す
る。この時前記挿入したPチャネル型TFTによる電圧
降下があるため、Pチャネル型TFTのドレイン近傍の
電界を弱める効果がある。よって、リーク電流を低減す
ることができる。この例では、前記挿入したPチャネル
型TFTのゲイト電極に入力信号が接続されているが、
実施例(その2、その4)で示すように、常時ON状態
にしたPチャネル型TFTを挿入しても構わない。ま
た、挿入するPチャネル型TFTの数は複数個でも構わ
ない。
【0058】〔実施例10〕図10に示すのは、TFT
で構成されるシフトレジスタ回路の内、1段の回路図で
ある。トランスファゲイト(1001、1004)とイ
ンバータ(1002、1003、1005、1006)
を構成するPチャネル型TFTとNチャネル型TFTの
間にはPチャネル型TFTを挿入する。この時前記挿入
したPチャネル型TFTによる電圧降下があるため、P
チャネル型TFTのドレイン近傍の電界を弱める効果が
ある。よって、リーク電流を低減することができる。こ
の例では、前記挿入したPチャネル型TFTのゲイト電
極に入力信号が接続されているが、実施例(その2、そ
の7)で示すように、常時ON状態にしたPチャネル型
TFTを挿入しても構わない。また、挿入するPチャネ
ル型TFTの数は複数個でも構わない。
【0059】〔実施例11〕本実施例は、図12(A)
に示す工程において、シリコンの結晶化を助長する触媒
元素であるニッケル元素を溶液を用いて導入する方法に
関する。本実施例においては、図12(A)に示す状態
において、酸化珪素膜1204を極薄い酸化膜(厚さ数
十Å程度)を形成する。この酸化膜の形成は、酸化性雰
囲気中におけるUV光の照射で行えばよい。
【0060】この酸化膜1204は、後の溶液塗布工程
において、溶液が弾かれないようにするためのものであ
る。次にニッケル酢酸塩溶液をスピナーを用いてスピン
コートすることにより、ニッケル元素をアモルファスシ
リコン膜1101の表面に極薄い酸化膜1204を介し
て接触させた状態とする。後は、図12の工程の説明に
おいて記載した方法により、結晶化工程を行えばよい。
【0061】〔実施例12〕本実施例は、図11(A)
に示す工程において、ニッケル酢酸塩溶液を塗布し、ニ
ッケル元素を導入するものである。図11(A)に示す
工程において、ニッケル酢酸塩溶液をスピナーを用いて
スピンコートした後、アモルファスシリコン膜を成膜
し、さらに加熱処理を施すことにより、結晶性珪素膜を
得ればよい。
【0062】〔実施例13〕本実施例は、シリコンの結
晶化を助長する触媒元素として、Pdを用いた場合の例
である。PdはNiに比較して、その効果や再現性の点
で劣るが、実用性という点においては利用できる元素で
ある。本実施例では、パラジウム塩として知られている
材料である塩化パラジウム(PdCl2 2H2 O)溶液
を用いて、パラジウムの導入を行う。
【0063】ここでは、Pdを用いる例を示したが、他
に触媒元素としてFe(鉄)を用いる場合には、その化
合物として鉄塩として知られている材料、例えば臭化第
1鉄(FeBr2 6H2 O)、臭化第2鉄(FeBr3
6H2 O)、酢酸第2鉄(Fe(C232)3xH2
O)、塩化第1鉄(FeCl2 4H2 O)、塩化第2鉄
(FeCl3 6H2 O)、フッ化第2鉄(FeF3 3H
2 O)、硝酸第2鉄(Fe(NO3)3 9H2 O)、リン
酸第1鉄(Fe3 (PO4)2 8H2 O)、リン酸第2鉄
(FePO4 2H2 O)から選ばれたものを用いること
ができる。
【0064】また、触媒元素としてCo(コバルト)を
用いる場合には、その化合物としてコバルト塩として知
られている材料、例えば臭化コバルト(CoBr6H2
O)、酢酸コバルト(Co(C232)2 4H2
O)、塩化コバルト(CoCl26H2 O)、フッ化コ
バルト(CoF2 xH2 O)、硝酸コバルト(Co(N
3)2 6H2 O)から選ばれたものを用いることができ
る。
【0065】また、触媒元素としてRu(ルテニウム)
を用いる場合には、その化合物としてルテニウム塩とし
て知られている材料、例えば塩化ルテニウム(RuCl
32 O)を用いることができる。
【0066】また、触媒元素してRh(ロジウム)を用
いる場合には、その化合物としてロジウム塩として知ら
れている材料、例えば塩化ロジウム(RhCl3 3H2
O)を用いることができる。
【0067】また、触媒元素としてOs(オスニウム)
を用いる場合には、その化合物としてオスニウム塩とし
て知られている材料、例えば塩化オスニウム(OsCl
3 )を用いることができる。
【0068】また、触媒元素としてIr(イリジウム)
を用いる場合には、その化合物としてイリジウム塩とし
て知られている材料、例えば三塩化イリジウム(IrC
33H2 O)、四塩化イリジウム(IrCl4 )から
選ばれた材料を用いることができる。
【0069】また、触媒元素としてPt(白金)を用い
る場合には、その化合物として白金塩として知られてい
る材料、例えば塩化第二白金(PtCl4 5H2 O)を
用いることができる。
【0070】また、触媒元素としてCu(銅)を用いる
場合には、その化合物として酢酸第二銅(Cu(CH3
COO)2 )、塩化第二銅(CuCl2 2H2 O)、硝
酸第二銅(Cu(NO3)2 3H2 O)から選ばれた材料
を用いることができる。
【0071】また、触媒元素として金を用いる場合に
は、その化合物として三塩化金(AuCl3 xH2
O)、塩化金塩(AuHCl4 4H2 O)から選ばれた
材料を用いることができる。
【0072】
【発明の効果】本発明に示されるように、Pチャネル型
TFTとNチャネル型TFTの間にPチャネル型TFT
を挿入することにより、電圧降下を生じさせ、Pチャネ
ル型TFTのドレイン近傍の電界が弱め、リーク電流を
低減することが可能になる。図14にPチャネル型TF
Tを2個直列接続した場合のリーク電流のばらつきを示
す。図14から、リーク電流のばらつきは1桁の範囲に
収まっていることが分かる。図13と図14を比較する
と本発明の効果は明白である。従って、薄膜半導体集積
回路の消費電力も低減することが可能になる。
【図面の簡単な説明】
【図1】 本発明によるTFTで構成されるインバータ
回路の例を示す。
【図2】 本発明によるTFTで構成されるインバータ
回路の例を示す。
【図3】 本発明によるTFTで構成されるNAND回
路の例を示す。
【図4】 本発明によるTFTで構成されるNAND回
路の例を示す。
【図5】 本発明によるTFTで構成されるNAND回
路の例を示す。
【図6】 本発明によるTFTで構成されるトランスフ
ァゲイト回路の例を示す。
【図7】 本発明によるTFTで構成されるトランスフ
ァゲイト回路の例を示す。
【図8】 本発明によるTFTで構成されるシフトレジ
スタ回路の一部の例を示す。
【図9】 本発明によるTFTで構成されるシフトレジ
スタ回路の一部の例を示す。
【図10】本発明によるTFTで構成されるシフトレジ
スタ回路の一部の例を示す。
【図11】本発明によるTFTの作製工程(その1)の
断面図を示す。
【図12】本発明によるTFTの作製工程(その2)の
断面図を示す。
【図13】従来のPチャネル型TFTのリーク電流のば
らつきを示す。
【図14】本発明によるPチャネル型TFTのリーク電
流のばらつきを示す。
【図15】本発明によるインバータ回路のパターンの例
を示す。
【符号の説明】
101、102、201、202、・・・Pチャネル型
TFT 301、302、305、306、405、406、5
05、506、601、602、701、70210
3、203、303、304、・・・Nチャネル型TF
T 403、404、503、504801、803、80
4、806、・・・クロックトインバータ 901、903、904、906802、805、90
2、905、・・・インバータ 908、1002、1003、1005、1006 907 ・・・NAND 1001、1004 ・・・トランスファ
ゲイト 1101、1201 ・・・ガラス基板 1102、1202 ・・・下地膜(酸化
珪素膜) 1103 ・・・マスク 1104、1203 ・・・珪素膜 1104’、1205 ・・・島状珪素膜
(活性層) 1105 ・・・結晶化の方向 1106、1206 ・・・ゲイト絶縁膜
(酸化珪素膜) 1107、1207 ・・・ゲイト電極
(アルミニウム) 1108、1208 ・・・陽極酸化層
(酸化アルミニウム) 1109、1209 ・・・ゲイト電極 1110、1210 ・・・陽極酸化層 1111、1211 ・・・ソース(ドレ
イン)領域 1112、1212 ・・・チャネル形成
領域 1113、1213 ・・・ドレイン(ソ
ース)領域 1114、1214 ・・・ソース(ドレ
イン)領域 1115、1215 ・・・チャネル形成
領域 1116、1216 ・・・ドレイン(ソ
ース)領域 1117、1218 ・・・電極 1118、1217 ・・・層間絶縁物 1119、1219 ・・・電極 1120、1220 ・・・電極 1204 ・・・酸化珪素膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/786 21/336 H01L 29/78 617 A 627 G

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1個のPチャネル型薄膜トラ
    ンジスタで構成され、信号入力端子と、出力信号を供給
    する出力端子を備えた第1の薄膜トランジスタ回路と、
    また少なくとも1個のNチャネル型薄膜トランジスタで
    構成され、信号入力端子は前記第1の薄膜トランジスタ
    回路と入力を共有し、出力信号を供給する出力端子を備
    えた第2の薄膜トランジスタ回路とを有し、前記第1・
    第2の薄膜トランジスタ回路の出力端子の間に少なくと
    も1個のPチャネル型薄膜トランジスタを挿入して接続
    したことを特徴とする薄膜半導体集積回路。
  2. 【請求項2】 請求項1において、第1・第2の薄膜ト
    ランジスタ回路に入力される入力信号が、前記第1・第
    2の薄膜トランジスタ回路の間に挿入されるPチャネル
    型薄膜トランジスタのゲイト電極に入力されることを特
    徴とする薄膜半導体集積回路。
  3. 【請求項3】 請求項1において、第2の薄膜トランジ
    スタ回路の構成において、少なくとも1個のNチャネル
    型薄膜トランジスタの他に、常時ON状態にされた少な
    くとも1個のPチャネル型薄膜トランジスタを接続した
    ことを特徴とする薄膜半導体集積回路。
  4. 【請求項4】 請求項1において、第1の薄膜トランジ
    スタ回路の構成において、少なくとも1個のPチャネル
    型薄膜トランジスタの他に、常時ON状態にされた少な
    くとも1個のPチャネル型薄膜トランジスタを接続した
    ことを特徴とする薄膜半導体集積回路。
  5. 【請求項5】 請求項1において、薄膜トランジスタの
    活性層は結晶性シリコンによって構成され、1×1015
    〜5×1019原子/cm3 のシリコンの結晶化を促進す
    る触媒元素が含有されていることを特徴とする薄膜半導
    体集積回路。
  6. 【請求項6】 請求項5において、触媒元素として、F
    e、Co、Ni、Ru、Rh、Pd、Os、Ir、P
    t、Cu、Auから選ばれた一種または複数種類のもの
    が用いられていることを特徴とする薄膜半導体集積回
    路。
  7. 【請求項7】 請求項5において、結晶性シリコン中に
    は、水素またはハロゲン元素が0.001 原子%〜5原子%
    の濃度で含まれていることを特徴とする薄膜半導体集積
    回路。
JP04340995A 1995-02-07 1995-02-07 トランスファゲイト回路 Expired - Fee Related JP3768260B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04340995A JP3768260B2 (ja) 1995-02-07 1995-02-07 トランスファゲイト回路
KR1019960003280A KR100306830B1 (ko) 1995-02-07 1996-02-07 박막반도체집적회로
US08/967,295 US5912474A (en) 1995-02-07 1997-11-07 Thin film integrated circuit including at least two P-type transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04340995A JP3768260B2 (ja) 1995-02-07 1995-02-07 トランスファゲイト回路

Publications (2)

Publication Number Publication Date
JPH08213477A true JPH08213477A (ja) 1996-08-20
JP3768260B2 JP3768260B2 (ja) 2006-04-19

Family

ID=12662952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04340995A Expired - Fee Related JP3768260B2 (ja) 1995-02-07 1995-02-07 トランスファゲイト回路

Country Status (3)

Country Link
US (1) US5912474A (ja)
JP (1) JP3768260B2 (ja)
KR (1) KR100306830B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076135A (ja) * 2000-09-01 2002-03-15 Texas Instr Japan Ltd Mosトランジスタ、インバータ、レシオ回路及びラッチ回路
JP2006066484A (ja) * 2004-08-25 2006-03-09 Mitsubishi Heavy Ind Ltd 半導体回路
JP2011097075A (ja) * 2010-12-22 2011-05-12 Semiconductor Energy Lab Co Ltd 半導体装置、イメージセンサ及び撮影機器
WO2016031014A1 (ja) * 2014-08-28 2016-03-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び、半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置
KR102302275B1 (ko) * 2015-02-28 2021-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69128876T2 (de) * 1990-11-30 1998-08-06 Sharp Kk Dünnfilm-Halbleitervorrichtung
JPH04241466A (ja) * 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076135A (ja) * 2000-09-01 2002-03-15 Texas Instr Japan Ltd Mosトランジスタ、インバータ、レシオ回路及びラッチ回路
JP2006066484A (ja) * 2004-08-25 2006-03-09 Mitsubishi Heavy Ind Ltd 半導体回路
JP2011097075A (ja) * 2010-12-22 2011-05-12 Semiconductor Energy Lab Co Ltd 半導体装置、イメージセンサ及び撮影機器
WO2016031014A1 (ja) * 2014-08-28 2016-03-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び、半導体装置の製造方法
JP5989238B2 (ja) * 2014-08-28 2016-09-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置、及び、半導体装置の製造方法
JPWO2016031014A1 (ja) * 2014-08-28 2017-04-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置、及び、半導体装置の製造方法
US10217665B2 (en) 2014-08-28 2019-02-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device and method for producing semiconductor device
US10340184B2 (en) 2014-08-28 2019-07-02 Unisantis Electronics Singapore Pte. Ltd. Method for producing a semiconductor device

Also Published As

Publication number Publication date
KR100306830B1 (ko) 2001-12-17
JP3768260B2 (ja) 2006-04-19
KR960032770A (ko) 1996-09-17
US5912474A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
JP3442500B2 (ja) 半導体回路の作製方法
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
KR100310407B1 (ko) 반도체장치및그제조방법
JP3344072B2 (ja) 薄膜トランジスタの製造方法
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
JP3067949B2 (ja) 電子装置および液晶表示装置
KR100291970B1 (ko) 반도체디바이스및그제조방법
JPH0758339A (ja) 半導体装置およびその作製方法
JP4376331B2 (ja) 半導体装置の作製方法
US6300659B1 (en) Thin-film transistor and fabrication method for same
JPH06268212A (ja) 半導体回路およびその作製方法
US6627486B1 (en) Method for manufacturing semiconductor and method for manufacturing semiconductor device
JP3431682B2 (ja) 半導体回路の作製方法
JP3359690B2 (ja) 半導体回路の作製方法
KR100369918B1 (ko) 반도체장치제조방법
JPH08213477A (ja) 薄膜半導体集積回路
JP3514891B2 (ja) 半導体装置およびその作製方法
JP3431681B2 (ja) 半導体回路の作製方法
JP4024341B2 (ja) 半導体装置の作製方法
JP4090533B2 (ja) 半導体装置の作製方法
JP3269734B2 (ja) 半導体装置及びその製造方法
JPH0878690A (ja) 半導体回路
JP3431903B2 (ja) 半導体回路及び半導体装置
JP2000114173A (ja) 半導体装置の作製方法
JPH07183536A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040714

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees