JPH082097B2 - 巡回型雑音低減装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ノイズリデューサにタイムベースコレク
タ機能を併せ持たせた巡回型雑音低減装置に関する。

［従来の技術］ 第４図に示す従来の巡回型雑音低減装置１は、AD変換
器２にてディジタル信号に変換した映像信号から、信号
相関の違いを利用して雑音成分を除去するため、１フィ
ールド分の記憶容量をもつ画像メモリ３を用いるもので
あり、入力映像信号を画像メモリ３に供給する前に、前
段の加算器４において、画像メモリ３から読み出された
過去の映像信号を加算し、そのさいにフィールド相関を
もたない雑音信号を除去する構成とされている。画像メ
モリ３から読み出された映像信号は、再び加算に供され
る一方、DA変換器５を介して外部に出力される。

なお、画像メモリ３は、アドレス発生回路６が発生す
るアドレス信号に従ってデータの書き込みと読み出しを
行い、第５図に示したように、このときのリードモディ
ファイライトサイクルが１サイクルを構成する。また、
アドレス発生回路６が発生するアドレス信号には、同期
分離回路７が入力映像信号から分離した水平同期信号
を、位相ロックドループ回路を用いた倍周回路８にて倍
周したものが用いられる。

［発明が解決しようとする問題点］ 上記従来の巡回型雑音低減装置１は、その目的とする
フィールド相関利用の巡回型雑音低減に関しては、入力
映像信号に同期したアドレス信号をもって巡回加算を実
行することで、相関のもっとも高い映像信号どうしの加
算ができるよう構成されているが、ビデオテープレコー
ダの再生映像信号のごとくジッタ成分を多分に含む映像
信号に対しては、再生映像信号に含まれるジッタ成分
が、そのまま映像信号とともに出力されてしまう結果、
モニタ受像機によって再生画像に横ずれが生ずる等の問
題点があった。

［問題点を解決するための手段］ この発明は、上記問題点を解決したものであり、１フ
イールド又はこれを越える記憶容量をもつ画像メモリを
用い、入力映像信号と過去の映像信号を巡回加算し、フ
ィールド相関或はフレーム相関をもたない雑音成分を低
減する巡回型雑音低減装置であって、前記画像メモリの
１サイクルを、入力映像信号から分離した同期信号にも
とづく読み出し・書き込みアドレスによるリードモディ
ファイライトサイクルと、前記同期信号とは異なる基準
クロック信号にもとづいて生成した読み出しアドレスに
従うリードサイクルに分割し、前記リードモディファイ
ライトサイクル期間中に巡回加算した映像信号を、リー
ドサイクル期間中に外部に読み出す制御手段を設けて構
成したことを特徴とするものである。

［作用］ この発明は、巡回型雑音低減に用いる画像メモリの１
サイクルを、入力映像信号から分離した同期信号にもと
づく読み出し・書き込みアドレスによるリードモディフ
ァイライトサイクルと、前記同期信号とは異なる基準ク
ロック信号にもとづいて生成した読み出しアドレスに従
うリードサイクルに分割し、リードモディファイライト
サイクル期間中に巡回加算した映像信号を、リードサイ
クル期間中に外部に読み出すことにより、入力映像信号
に関する時間軸補正を巡回型雑音低減とともに実行す
る。

［実施例］ 以下、この発明の実施例について、第１図ないし第３
図を参照して説明する。第1,2図は、それぞれこの発明
の巡回型雑音低減装置の一実施例を示す回路構成図及び
画像メモリの１サイクルを説明するためのタイムチャー
トである。

第１図中、巡回型雑音低減装置11は、画像メモリ３の
出力線路とアドレス線路とに、それぞれ切り替えスイッ
チ12,13を設け、この２個の切り替えスイッチ12,13を切
り替え制御回路14により切り替えることで、巡回型雑音
低減と時間軸補正を逐次実行する構成としてある。切り
替えスイッチ12は、画像メモリ３の出力を加算器４又は
DA変換器５のいずれか一方に選択的に供給するためのも
のであり、巡回型雑音低減処理期間中は加算器４側に、
また時間軸補正期間中はDA変換器５側に切り替えられ
る。切り替えスイッチ13は、アドレス発生回路６と新た
に設けたアドレス発生回路15の一方のアドレス信号を画
像メモリ３に供給するためのものであり、巡回型雑音低
減処理期間中はアドレス発生回路６側に、また時間軸補
正期間中はアドレス発生回路15側に切り替えられる。

新たに設けたアドレス発生回路15は、水晶振動子付き
の基準発振器16が生成する基準クロック信号にもとづく
アドレス信号を発生するものであり、アドレス発生回路
６の時間軸基準が入力映像信号のジッタ成分により変動
するのとは対照的に、水晶振動子の発振精度に近い正確
な時間軸基準を有する。

ところで、切り替えスイッチ12,13とともに制御手段
を構成する切り替え制御回路14は、画像メモリ３の１サ
イクルが、入力映像信号から分離した同期信号にもとづ
く読み出し・書き込みアドレスによるリードモディファ
イライトサイクルと、前記基準クロック信号にもとづい
て生成した読み出しアドレスに従うリードサイクルに分
割されるよう、切り替えスイッチ12,13を切り替える。
従って、第２図に示したように、リードモディファイラ
イトサイクル期間が完了したあと、切り替えスイッチ1
2,13を切り替え、１サイクルの残りの期間をリードサイ
クルに割り当てることができる。

すなわち、１サイクルを実行するつど、リードモディ
ファィライトサイクル期間中に巡回型雑音低減処理を施
した映像信号を、それまでとは異なる基準時間軸を使っ
て読み出し、ジッタ成分となって現れる時間軸変動を補
正することができる。また、巡回型雑音低減処理は、従
来通り入力映像信号に同期して実行されるため、フィー
ルド遅延を受けた過去の映像信号と現在の映像信号を、
もっとも高い相関が得られる状態で巡回加算することが
できる。

このように、上記巡回型雑音低減装置11は、巡回型雑
音低減に用いる画像メモリ３の１サイクルを、入力映像
信号から分離した同期信号にもとづく読み出し・書き込
みアドレスによるリードモディファイライトサイクル
と、前記同期信号とは異なる基準クロック信号にもとづ
いて生成した読み出しアドレスに従うリードサイクルに
分割し、リードモディファイライトサイクル期間中に巡
回加算した映像信号を、新たに設けたアドレス発生回路
15が発生するアドレス信号を用いるリードサイクル期間
中に外部に読み出すことにより、入力映像信号に関する
時間軸補正を巡回型雑音低減とともに実行し、単一の画
像メモリ３を用いてフィールド相関又はフレーム相関を
もたない雑音成分とジッタ成分を除去することができ、
これによりノイズリデューサとタイムベースコレクタを
一体化した装置を提供することができる。

なお、第３図に示した巡回型雑音低減装置21のごと
く、加算器４をこれと等価な一対の減算器22,23に置き
換え、AD変換器２の出力はともに減算器22,23の被減算
入力とし、画像メモリ３の出力を減算入力とする減算器
22の減算出力を、振幅制限用のリミッタ回路24を介して
減算器23の減算入力とする構成としてもよい。切り替え
スイッチ12は、画像メモリ３の出力を減算器22又はDA変
換器５のいずれか一方に選択的に供給することになる
が、画像メモリ３の出力が減算器22の減算入力とされる
リードモディファイライトサイクル期間中、減算器22か
ら得られる過大なフィールド差信号が、リミッタ回路24
にて振幅制限されるため、動きの激しい画像に対して発
生しやすい残像を効果的に抑制することができる。

また、上記各実施例において、画像メモリ３は、フィ
ールドメモリに限らず、フレームメモリを用いて構成し
てもよい。

［発明の効果］ 以上説明したように、この発明は、巡回型雑音低減に
用いる画像メモリの１サイクルを、入力映像信号から分
離した同期信号にもとづく読み出し・書き込みアドレス
によるリードモディファイライトサイクルと、前記同期
信号とは異なる基準クロック信号にもとづいて生成した
読み出しアドレスに従うリードサイクルに分割し、リー
ドモディファイライトサイクル期間中に巡回加算した映
像信号を、リードサイクル期間中に外部に読み出す構成
としたから、入力映像信号に関する時間軸補正を巡回型
雑音低減とともに実行し、単一の画像メモリを用いてフ
ィールド相関又はフレーム相関をもたない雑音成分及び
ジッタ成分を除去することができ、これによりノイズリ
デューサとタイムベースコレクタを一体化した装置を提
供することができる等の優れた効果を奏する。

【図面の簡単な説明】

第1,2図は、それぞれこの発明の巡回型雑音低減装置の
一実施例を示す回路構成図及び画像メモリの１サイクル
を説明するためのタイムチャート、第３図は、この発明
の巡回型雑音低減装置の他の実施例を示す回路構成図、
第4,5図は、それぞれ従来の巡回型雑音低減装置の一例
を示す回路構成図及び画像メモリの１サイクルを説明す
るためのタイムチャートである。 ３……画像メモリ,4……加算器,6……アドレス発生回
路,11,21……巡回型雑音低減装置,12,13……切り替えス
イッチ,14……切り替え制御回路,15……アドレス発生回
路,16……基準発振器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】フイールド又はこれを越える記憶容量をも
   つ画像メモリを用い、入力映像信号と過去の映像信号を
   巡回加算し、フィールド相関或はフレーム相関をもたな
   い雑音成分を低減する巡回型雑音低減装置であって、前
   記画像メモリの１サイクルを、入力映像信号から分離し
   た同期信号にもとづく読み出し・書き込みアドレスによ
   るリードモディファイライトサイクルと、前記同期信号
   とは異なる基準クロック信号にもとづいて生成した読み
   出しアドレスに従うリードサイクルに分割し、前記リー
   ドモディファイライトサイクル期間中に巡回加算した映
   像信号を、リードサイクル期間中に外部に読み出す制御
   手段を設けてなる巡回型雑音低減装置。