JPH0817762A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0817762A
JPH0817762A JP15090894A JP15090894A JPH0817762A JP H0817762 A JPH0817762 A JP H0817762A JP 15090894 A JP15090894 A JP 15090894A JP 15090894 A JP15090894 A JP 15090894A JP H0817762 A JPH0817762 A JP H0817762A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
refractory metal
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15090894A
Other languages
English (en)
Inventor
Hidekazu Goshima
秀和 五嶋
Nobuyoshi Kobayashi
伸好 小林
Yoshitaka Nakamura
吉孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15090894A priority Critical patent/JPH0817762A/ja
Publication of JPH0817762A publication Critical patent/JPH0817762A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】CVD法により形成される高融点金属膜の応力
を低減し、膜の剥離を防止した半導体装置の製造方法を
提供すること。 【構成】化学気相成長法によりW膜16、17等の高融
点金属膜を形成する際に、この高融点金属膜の形成を複
数回の成膜ステップと、成膜ステップ間の成膜休止期と
に分けて行ない、各成膜ステップで形成される高融点金
属膜の厚さを、膜の平均応力がゼロとなる際の膜厚に実
質的に等しい膜厚とし、かつ、各成膜休止期に、成膜室
内にO2等の酸化ガス、NH3等の窒化ガスを導入して高
融点金属膜の表面を酸化、窒化又は酸窒化するようにし
た半導体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高融点金属を電極配線
材料として用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の配線材料には、従来、アル
ミニウム又はアルミニウム合金(以下Alと記す)が用
いられてきた。しかし、半導体装置の微細化に伴って、
Alでは信頼性の高い配線を形成することが困難になっ
てきている。この問題を解決するため、タングステン
(以下Wと記す)等の高融点金属が配線の一部に用いら
れている。また、高融点金属は化学気相成長法(以下C
VD法と記す)によって形成することが可能であるた
め、スパッタ法では埋め込むことができない微細な溝や
孔の内部にも高融点金属を埋め込むことができる。高融
点金属による配線は、この点からも微細化に有利であ
る。
【0003】高融点金属のCVD法としては、高融点金
属のハロゲン化物やカルボニル化合物を水素(以下H2
と記す)やモノシラン(以下SiH4と記す)、二フッ
化シラン(以下SiH22と記す)によって還元する方
法(以下H2還元法、SiH4還元法及びSiH22還元
法と呼ぶ)がある。このうちH2還元法及びSiH22
還元法は、ブランケット成長に主に用いられ、スパッタ
法によって形成したW膜や窒化チタン膜等を接着層とし
て、その接着層上に高融点金属層を形成するのに適用さ
れている。また、SiH4還元法は選択成長に用いら
れ、コンタクト孔やヴィア孔内へのプラグ形成に適用さ
れている。
【0004】しかし、このCVD法によって形成した高
融点金属膜は、応力が高いため膜の剥離が生じやすい。
そこで、高融点金属膜を形成する工程を数回の成膜ステ
ップに分割することにより応力を低減することが検討さ
れている(第40回応用物理学関係連合講演会 講演予
稿集第2分冊 782頁上段(1993年))。この方
法は、SiH4還元法による核形成と、H2還元法による
W膜の形成とを繰り返し行なっている。
【0005】
【発明が解決しようとする課題】上記従来のCVD法に
よって形成した高融点金属膜は、上述のように、応力が
高いため膜の剥離を生じやすいという問題があった。例
えばブランケット成長によって高融点金属配線を形成し
た場合、配線形状に加工後、応力により配線が剥離又は
湾曲して断線することがある。また、選択成長によりプ
ラグ形成を行なった場合、接続孔周辺部でWプラグが下
地から剥離し、接触抵抗を増大させたり信頼性を低下さ
せたりする。
【0006】高融点金属膜を形成する際の温度を高くす
ると応力は低減されるが、珪素(以下Siと記す)基板
への侵食(エンクローチメント)やAl配線への熱ダメ
ージが増大してしまうため、形成温度を高くすることは
できない。また、上記従来の成膜ステップを分割する方
法は、応力が2割程度しか低減されないので、配線の剥
離を防ぐには、なお十分でない。
【0007】本発明の目的は、CVD法により形成され
る高融点金属膜の応力を低減し、膜の剥離を防止できる
半導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置の製造方法は、化学気相成長法に
より高融点金属膜を形成する工程を有し、この高融点金
属膜の形成を複数回の成膜ステップと、成膜ステップ間
の原料ガス供給を停止している期間(成膜休止期)とに
分けて行ない、各成膜ステップで形成される高融点金属
膜の厚さを、膜の平均応力がゼロとなる際の膜厚に実質
的に等しい膜厚とし、かつ、各成膜休止期に、成膜室内
に酸素(以下O2と記す)等の酸化ガス、アンモニア
(以下NH3と記す)等の窒化ガス又はこれらの混合ガ
スを導入して高融点金属膜の表面を酸化、窒化又は酸窒
化するようにしたものである。これらのガスは、アルゴ
ン等の不活性ガスで希釈して導入してもよい。
【0009】化学気相成長法は、高融点金属、例えば、
タングステンのハロゲン化物と、水素、モノシラン及び
二フッ化シランからなる群から選ばれた少なくとも一種
のガスとを用いて行なうことが好ましい。タングステン
のハロゲン化物は、モリブデンのハロゲン化物やこれら
の混合物を用いてもよい。また、成膜ステップは、2回
以上20回以下の複数回行なうことが好ましい。
【0010】
【作用】以下、本発明の作用を説明する。高融点金属の
一つであるWの成長中の応力は図1(a)のように変化
することがジャーナル・オブ・アプライドフィジクス7
4巻(1993年)3899〜3910頁(Journal of
Applied Physics vol.74 pp3899〜3910(1993))に報
告されている。ここでは、電子ビーム蒸着法によって形
成したW膜上に、H2還元法によってW膜を形成してい
る。図中の実線は、W膜の成長による基板の曲率の変化
量(ρ(t)−ρ0)である。ここで、基板表面を内側
にするように反った場合(即ち引っ張り応力の場合)の
曲率を正とする。W膜の応力は式1に示すように曲率の
変化量の微分から求められ、図中の破線のようになる。
【0011】
【数1】
【0012】そして、W膜の平均応力は、微分を膜厚t
による割算に置き換えた式2によって与えられる。
【0013】
【数2】
【0014】この図から分かるように、W膜の応力は膜
厚に対して一定ではない。膜形成の初期には強い引っ張
り応力の膜が成長するが(A−B間)、その後圧縮応力
に変わり、曲率の変化量も反転する(B−C間)。C点
以後、応力は再び引っ張り応力となり、曲率の変化量も
D点以後正になり、膜厚に対して直線的に増加する。通
常形成するWの膜厚はD点での膜厚の数倍となっている
ため、式2で与えられる平均の応力は膜厚に依存せずほ
ぼ一定の値となる。
【0015】今D点までW膜を成長させた場合を考える
と、曲率の変化量はゼロであるからこの膜の平均応力は
ゼロとなる。そこで、A−D間の膜形成を1ステップと
し、これを数回繰り返すことによって所望の膜厚のWを
形成できれば、応力がゼロの膜を形成できると考えられ
る。しかし、単にW膜形成中に原料ガスの供給を止めて
成長を一旦停止した後再開させただけでは、曲率の変化
量は「成長の停止・再開」を行なわない場合と同様のカ
ーブを描き、応力は変化しない。また、上記従来技術の
ように成長再開時にSiH4還元法による核形成を行な
っても、応力は大きく変化しない。
【0016】これらの結果は、成長中断中の表面の状態
がW膜形成前の表面の状態とは異なっていることを考慮
していないために生じたものである。即ち、応力を低減
するためには成長中断中に、表面状態をW膜形成前の表
面状態と同等にすることが極めて重要である。種々の検
討を行なったところ、W膜形成前には下地の接着層の表
面に自然酸化膜が存在していることが大きな影響を及ぼ
していることが分かった。そこで、成膜休止期にO2
の酸化ガスを成膜室内に導入し表面に薄い酸化膜を形成
すると、従来技術の場合と異なり、図1(b)に示すよ
うに基板の曲率の変化量は成長再開後に再びA−D間と
同様の挙動(D−E間)を示した。この方法によって形
成した膜の応力は、一括して膜を形成する通常の方法に
よった場合に比して応力は著しく減少した。また、薄い
窒化膜も自然酸化膜と同等な効果を持ち、NH3等の窒
化ガスを導入することによっても応力を低減できる。
【0017】即ち、成膜休止期にO2等の酸化ガスやN
3等の窒化ガスによって表面に薄い酸化膜、窒化膜又
は酸窒化膜を形成して膜表面を膜形成前と同等の状態に
することにより、応力の低減が達成される。
【0018】
【実施例】
〈実施例1〉高融点金属としてWを選び本発明による応
力の低減効果を調べた第一の実施例について説明する。
図2は本実施例に使用したCVD装置の概要図である。
本装置は成膜室上部に備えた応力モニター機構によっ
て、W膜成長中の基板の曲率の変化を「その場」観察す
ることができる。
【0019】p型抵抗率10Ωcm基板面方位(10
0)のSi基板1上に、厚さ100nmの熱酸化膜2を
形成した後、スパッタ法により厚さ50nmのW膜3を
堆積して試料基板4を作成した(図3)。この試料基板
4上に種々のCVD条件によりW膜を形成し、曲率の変
化量が負から正に変わる際(図1のD点に相当)の膜厚
を調べた。その結果を表1のD点膜厚の欄に示す。ここ
でH2還元法のCVD条件は基板温度=400〜500
℃、WF6流量=80sccm、H2流量=4000sc
cm、Ar流量=120sccm、全圧=650mTo
rrであった。また、SiH22還元法のCVD条件
は、基板温度=400〜450℃、WF6流量=100
sccm、SiH22流量=400sccm、Ar流量
=300sccm、全圧=500mTorrであった。
ここで得られた値を1成膜ステップで形成する厚さとし
て本発明によりW膜を形成した場合と、一括して成膜す
る従来法によりW膜を形成した場合について、W膜の応
力を比較した結果を表1の応力の欄に示す。ここで、W
膜の厚さは380〜420nmとした。
【0020】
【表1】
【0021】ここで成膜休止期に成膜室にO2を流す時
間は30秒、O2流量=100sccm、圧力=100
mTorrであった。また、W膜形成のステップ数は、
2還元法の400℃、450℃及び500℃において
それぞれ5、4及び3回とし、SiH22還元法の40
0℃及び450℃においてそれぞれ5及び4回とした。
【0022】表1より、本発明の方法によって形成した
W膜は、従来法で形成したW膜に比して応力が約1/1
0に低減されることが分かる。本実施例ではO2を流す
時間を30秒としたが、3秒以上O2を流せば応力を低
減させる効果があった。ここで、3秒間O2を流した場
合にW膜表面に形成された酸化膜の厚さは0.1nmで
あった。一方3分を越えてO2を流すと、その後のW膜
成長が均一に起こらず、W膜厚の基板面内分布が著しく
劣化した。また、3分間O2を流した場合にW膜表面に
形成された酸化膜の厚さは10nmであった。これらの
ことから、W膜厚の分布を劣化させずに応力を低減する
ためには、W膜表面の酸化膜の厚さは0.1nm以上1
0nm以下であればよいことが分かる。そのためには、
2を流す時間は3秒以上3分以下であればよい。同様
の理由により、O2流量は1〜1000sccm、圧力
は1mTorr〜10Torrの範囲にあれば応力を低
減させる効果があった。酸化膜の組成は、WOx(x=
1.8〜3.5)であった。また、1成膜ステップで形
成する膜厚が表1に与えられているD点膜厚に対して±
10nmの範囲であれば、応力は20%程度増加するだ
けであり、本発明による応力低減の効果が認められた。
【0023】次に、試料基板4上にW膜を形成した際、
剥離が生じ始めるW膜厚を調べた。その結果、H2及び
SiH22還元法いずれにおいても従来法では、400
℃では550nm、450℃では700nmにおいて剥
離が生じ始めることが分かった。一方、本発明の方法で
は1500nmの膜(成膜ステップ:11〜20回)を
形成しても剥離が生じなかった。このように、本発明に
よってW膜を形成すると従来法によって形成した場合に
比して、応力を1/10に低減でき、W膜の剥離を防止
することができる。
【0024】〈実施例2〉ここでは、種々のガスを成膜
休止期に成膜室に導入し、応力を比較した実施例につい
て述べる。検討したガスは、O2、水(H2O)、亜酸化
窒素(N2O)、アンモニア(NH3)、ヒドラジン(N
24)、SiH4、ジシラン(Si26)、四弗化珪素
(SiF4)、三弗化シラン(SiHF3)及び一酸化炭
素(CO)である。W膜はH2還元法によって基板温度
=450℃、WF6流量=80sccm、H2流量=40
00sccm、Ar流量=120sccm、全圧=65
0mTorrの条件で400nm形成した。全体を4つ
の成膜ステップに分け、1成膜ステップで100nmの
W膜を形成した。応力を測定した結果を表2に示す。
【0025】
【表2】
【0026】H2O及びN2Oでは、O2の場合と同じ応
力が得られた。これはH2O及びN2OはO2と同じく酸
化性のガスであり、W膜表面に薄い酸化膜を形成するた
めである。NH3及びH42では、O2の場合よりは応力
が高いものの、大きな応力低減効果があった。これは、
NH3或はN24によってW膜表面に窒化膜が形成さ
れ、この窒化膜が酸化膜と同様の効果を持つためであ
る。応力を低減するために必要な窒化膜の厚さを調べた
ところ、0.1nm以上20nm以下の範囲であればよ
いことが分かった。また、窒化膜の組成はW2x(x=
0.75〜1.5)であった。一方、SiH4及びSi2
6は、W膜上で分解してSiを生じるが、SiではW
膜の応力は低減されなかった。またSiF4、SiHF3
及びCOは表面に吸着するがW膜とは反応しないため、
応力はほとんど低減されなかった。
【0027】本実施例では酸化ガスとしてO2、H2O及
びN2Oを用いたが、オゾン(O3)等の他の酸化ガスで
も同様の効果が得られる。また、窒化ガスとしてNH3
及びN24を用いたが、モノメチルヒドラジン((CH
3)HN22)やジメチルヒドラジン((CH322
2)等の他の窒化ガスを用いて窒化膜を形成しても同様
の効果が得られる。また、O2とNH3を同時に加えたと
き、応力は80であり、O2の場合よりは応力がやや高
いものの、大きな応力低減効果があった。これは、O2
とNH3によってW膜表面に酸窒化膜が形成されたため
である。
【0028】〈実施例3〉次に、高融点金属としてWを
電極配線材料に用いてMOS−FET(金属酸化物半導
体電界効果トランジスタ)集積回路を作成した実施例に
ついて述べる。図4から図9は、本実施例で作成したM
OS−FET集積回路の製造工程図である。まず、図4
に示すように、p型(100)Si基板1上に、フィー
ルド酸化膜2、厚さ6nmのゲート酸化膜6を形成し
た。その後、スパッタ法及びH2還元CVD法により厚
さ180nmのW膜7(スパッタ法:30nm、CVD
法:150nm)を堆積した。ここで、CVD条件は基
板温度=400℃、WF6流量=80sccm、H2流量
=4000sccm、Ar流量=120sccm、全圧
=650mTorr、成膜ステップ=2回であった。ま
た、成膜休止期にH2Oを30秒間、流量=30scc
m、圧力=500mTorrの条件で成膜室内に導入し
た。
【0029】次いで、PSG(リン入りシリケート ガ
ラス)膜8を30nm堆積した後、W膜7及びPSG膜
8を通常のホトリソグラフィー技術を用いてゲート電極
形状にパターニングした。次いで、ゲート電極であるW
膜7、PSG膜8をマスクとして、Asイオンをドーズ
量1×1015cm-2の条件で打込んだ後、アニールを行
ない、ソース・ドレイン領域9を形成した。接合深さは
70nmであった。その後、HLD(高温低圧熱分解)
によるCVD法でSi酸化膜10を堆積させた後、全面
ドライエッチングにより、ゲート周辺部にのみSi酸化
膜10を残し、いわゆるLDD(ライトリー ドープド
ドレイン)構造を形成した。
【0030】その後、図5に示すように、厚さ500n
mのBPSG(ボロン ドープドPSG)膜11をCV
D法で堆積させた後、N2雰囲気中でアニールを行な
い、BPSG膜11の緻密化を行なった後、通常のホト
リソグラフィー技術を用いて直径0.2μmの接続孔1
2を形成した。
【0031】次に、図6に示すように、SiH22還元
CVD法により厚さ450nmのW/タングステンシリ
サイド(以下WSixと記す)積層膜13を堆積した。
CVD条件は温度を350℃とし、最初の1分間は、W
6、SiH22及びArの流量をそれぞれ8、80
0、300sccm、全圧は500mTorrとしてW
Sixを形成した。その後、WF6、SiH22及びAr
の流量をそれぞれ100、400、300sccmとし
てWを形成した。この際、1成膜ステップで形成したW
膜厚は70nmであり、成膜休止期にH2Oを20秒
間、流量=30sccm、圧力=500mTorrの条
件で成膜室内に導入した。
【0032】続いて、通常のホトリソグラフィー技術を
用いてW/WSix積層膜13を配線形状に加工した。
配線の幅は最小で0.2μmであった。この際従来法に
よってWを形成すると、幅0.3μm以下の配線の一部
が応力により剥離し断線した。一方、本発明を用いた場
合、幅0.2μmの配線でも剥離は生じなかった。本実
施例によれば、W膜の形成前にWSix膜を基板全面に
形成することにより、スパッタ法による接着層の形成を
行なわなくてもW膜をBPSG膜上に形成できるため、
製造工程を簡略化でき、コストを抑制する効果がある。
【0033】その後、プラズマSiO/SOG(塗布型
ガラス)/プラズマSiO積層絶縁膜14(厚さ、それ
ぞれ300nm/400nm/300nm、合計1μ
m)を堆積した後、通常のホトリソグラフィー技術を用
いて、プラズマSiO/SOG/プラズマSiO積層絶
縁膜14にW/WSix積層膜13に達する直径0.3
μmのヴィア孔15を形成した。
【0034】その後、図7に示すように、スパッタ法及
びH2還元W−CVD法により、それぞれ厚さ30n
m、450nmのW膜16、17を基板全面に堆積し
た。CVD条件は、WF6、H2及びArの流量をそれぞ
れ100、4000、300sccm、全圧は500m
Torrとし、温度は450℃であった。また、1ステ
ップで形成した膜厚は90nmであり、ステップ間にN
3を時間=30秒、流量=50sccm、圧力=20
0mTorrの条件で成膜室に流した。その後、W膜1
6、17を全面エッチングし、図8に示すようにヴィア
孔15内のみにW膜16、17を残した。
【0035】その後、図9に示すように、タングステン
/チタン合金膜(以下TiW膜と記す)18(厚さ15
0nm)、Al膜19(厚さ800nm)をスパッタ法
により順次堆積し、通常のホトリソグラフィー技術を用
いて、第2層の配線を形成して、MOS−FET集積回
路を完成した。
【0036】ここで、第2層のAl/TiW積層配線と
第1層のW/WSix積層配線との導通歩留まりを評価
した。従来法を用いてW膜17を形成した場合、歩留ま
りは30%であったが、本発明を用いた場合には100
%導通していた。スパッタ法は段差被覆性が悪いため、
ヴィア孔15の側壁でW膜16は非常に薄く3nm以下
になる。そのためW膜16は連続膜ではなく、島状の膜
になり、接着層の面積が低下する。その結果応力の高い
従来法を用いてW膜17を形成した場合、ヴィア孔側壁
からW膜が剥離し、導通歩留まりが低下する。一方、本
発明を用いた場合、応力が低いため接着層の面積が少な
くても剥離が起こらず、100%の導通が得られる。
【0037】本実施例ではゲート電極であるW膜7の応
力が低いため、従来法を用いてWゲート電極を形成した
場合に比べて、ホットキャリア耐性やゲート酸化膜6の
絶縁耐圧が向上する等のMOS−FETの特性向上が見
られた。本実施例では層間絶縁膜として、第1層目にB
PSG膜11、第2層目にプラズマSiO/SOG/プ
ラズマSiO積層膜14を用いたが、代わりにPSG、
ポリイミド系の耐熱性有機高分子絶縁膜等を用いても同
様の構造が得られる。
【0038】また、本実施例では、第1層配線をW/W
Six積層膜で形成したが、W/WSix積層膜13の厚
さを170nmとし、さらにスパッタ法によりAl膜を
300nm堆積して、Al/W/WSixの積層配線と
することもできる。この場合、第1層配線の抵抗が低く
なるため、MOS−FET集積回路の動作速度を速くす
ることができた。また、Al膜の代わりに、Alの中に
珪素、ゲルマニウム等の半導体、銅、パラジウム等の貴
金属、チタン、タンタル、ハフニウム等高融点金属の内
の少なくとも一種類の元素を添加したAl合金を用いて
積層配線を形成してもよい。さらに、Al膜の代わり
に、銅膜又は銅の中にニッケル等の耐食性金属、パラジ
ウム等の貴金属、チタン、タンタル等高融点金属及び燐
の内の少なくとも一種類の元素を添加した銅合金を用い
て積層配線を形成してもよい。
【0039】また、本実施例はゲート電極であるW膜7
を原料としてWF6を用いて形成したが、WCl6を用い
ても同様の結果が得られた。さらに、MoF6やMoC
6を用いてMo膜を形成しても、これらの混合物用い
てWMo膜を形成しても、ほぼ同様の結果が得られた。
なお、成膜ステップ間の成膜休止期に、成膜室内に導入
する物質として、H2OやNH3に変えて、実施例2に記
載した各種の物質やこれらの混合物を用いても同様な結
果が得られることは明らかである。
【0040】
【発明の効果】本発明によれば、応力が極めて低い高融
点金属膜をCVD法によって形成することができ、それ
によって高融点金属膜の剥離を防止した半導体装置を製
造することができた。その結果、半導体装置の高融点金
属配線の断線を防止したり、接続孔の導通不良を低減す
ることができた。
【図面の簡単な説明】
【図1】W膜厚と曲率の変化量、応力との関係を示す概
念図。
【図2】本発明の実施例に使用したCVD装置の概要
図。
【図3】本発明の実施例1で用いた試料基板の断面図。
【図4】本発明の実施例3の製造工程を示す概略図。
【図5】本発明の実施例3の製造工程を示す概略図。
【図6】本発明の実施例3の製造工程を示す概略図。
【図7】本発明の実施例3の製造工程を示す概略図。
【図8】本発明の実施例3の製造工程を示す概略図。
【図9】本発明の実施例3の製造工程を示す概略図。
【符号の説明】
1…Si基板 2…酸化膜 3、7、16、17…W膜 4…試料基板 6…ゲート酸化膜 8…PSG膜 9…ソース・ドレイン領域 10…Si酸化膜 11…BPSG膜 12…接続孔 13…W/WSix積層膜 14…プラズマSiO/SOG/プラズマSiO積層絶
縁膜 15…ヴィア孔 18…TiW膜 19…Al膜。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】化学気相成長法により高融点金属膜を形成
    する工程を有する半導体装置の製造方法において、上記
    高融点金属膜の形成は、複数回の成膜ステップと成膜ス
    テップ間の成膜休止期とからなり、各成膜ステップで形
    成される上記高融点金属膜の厚さは、膜の平均応力がゼ
    ロとなる際の膜厚に実質的に等しい膜厚であり、かつ、
    各成膜休止期に、成膜室内に酸化ガス、窒化ガス又はこ
    れらの混合ガスを導入して上記高融点金属膜の表面を酸
    化、窒化又は酸窒化することを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】上記化学気相成長法は、高融点金属のハロ
    ゲン化物と、水素、モノシラン及び二フッ化シランから
    なる群から選ばれた少なくとも一種のガスとを用いて行
    なうことを特徴とする請求項1記載の半導体装置の製造
    方法。
  3. 【請求項3】上記高融点金属は、タングステン及びモリ
    ブデンからなる群から選ばれた少なくとも一種の金属で
    あることを特徴とする請求項1又は2記載の半導体装置
    の製造方法。
  4. 【請求項4】上記高融点金属のハロゲン化物は、六弗化
    タングステン、六塩化タングステン、六弗化モリブデン
    及び六塩化モリブデンからなる群から選ばれた少なくと
    も一種の化合物であることを特徴とする請求項2記載の
    半導体装置の製造方法。
  5. 【請求項5】上記酸化ガスは、酸素、水、亜酸化窒素及
    びオゾンからなる群から選ばれた少なくとも一種のガス
    であることを特徴とする請求項1から4のいずれか一に
    記載の半導体装置の製造方法。
  6. 【請求項6】上記窒化ガスは、アンモニア、ヒドラジ
    ン、モノメチルヒドラジン及びジメチチルヒドラジンか
    らなる群から選ばれた少なくとも一種のガスであること
    を特徴とする請求項1から5のいずれか一に記載の半導
    体装置の製造方法。
  7. 【請求項7】上記複数回の成膜ステップは、2回以上2
    0回以下の成膜ステップであることを特徴とする請求項
    1から6のいずれか一に記載の半導体装置の製造方法。
  8. 【請求項8】上記酸化ガス、窒化ガス又はこれらの混合
    ガスの導入は、3秒以上3分以下の時間、流量1から1
    000sccmの範囲、圧力1mTorrから10To
    rrの範囲の条件で行なうことを特徴とする請求項1か
    ら7のいずれか一に記載の半導体装置の製造方法。
  9. 【請求項9】上記高融点金属膜の少なくとも一部の上
    に、電極配線用薄膜がさらに形成されることを特徴とす
    る請求項1から8のいずれか一に記載の半導体装置の製
    造方法。
  10. 【請求項10】上記電極配線用薄膜は、アルミニウム、
    アルミニウ合金、銅又は銅合金であることを特徴とする
    請求項9記載の半導体装置の製造方法。
JP15090894A 1994-07-01 1994-07-01 半導体装置の製造方法 Pending JPH0817762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15090894A JPH0817762A (ja) 1994-07-01 1994-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15090894A JPH0817762A (ja) 1994-07-01 1994-07-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0817762A true JPH0817762A (ja) 1996-01-19

Family

ID=15507021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15090894A Pending JPH0817762A (ja) 1994-07-01 1994-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0817762A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US11004804B2 (en) 2018-09-18 2021-05-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US11004804B2 (en) 2018-09-18 2021-05-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US11705404B2 (en) 2018-09-18 2023-07-18 Kioxia Corporation Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5420072A (en) Method for forming a conductive interconnect in an integrated circuit
JP2978748B2 (ja) 半導体装置の製造方法
US5877074A (en) Method for improving the electrical property of gate in polycide structure
JPH11260759A (ja) 半導体装置の製造方法
KR900008387B1 (ko) 반도체장치 제조방법
JP3175721B2 (ja) 半導体装置の製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JP2664757B2 (ja) 半導体装置の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2000252278A (ja) 半導体装置およびその製造方法
JP2592844B2 (ja) 高融点金属膜の形成方法
JPH05129231A (ja) 電極配線
JPH0817762A (ja) 半導体装置の製造方法
JP3628570B2 (ja) タングステン薄膜の形成方法、半導体装置の製造方法
JP2705621B2 (ja) 半導体装置の製造方法
JP2001210606A (ja) 半導体装置の製造方法
JP2972687B2 (ja) 半導体装置の製造方法
JP3102555B2 (ja) 半導体装置の製造方法
JPH0529470A (ja) 配線の形成方法
JPH0393223A (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH0529316A (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
US6893913B2 (en) Method for forming capacitor of semiconductor device