JPH0817203B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0817203B2 JPH0817203B2 JP21351889A JP21351889A JPH0817203B2 JP H0817203 B2 JPH0817203 B2 JP H0817203B2 JP 21351889 A JP21351889 A JP 21351889A JP 21351889 A JP21351889 A JP 21351889A JP H0817203 B2 JPH0817203 B2 JP H0817203B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- semiconductor substrate
- field shield
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 162
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 81
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 description 24
- 239000011247 coating layer Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 14
- 239000000872 buffer Substances 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000016796 Euonymus japonicus Nutrition 0.000 description 1
- 240000006570 Euonymus japonicus Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
によって絶縁分離されてなる半導体装置に関するもので
あり、特に、パッド部分にストレスがかかっても、ボン
ディングパッドの入力電位とフィールドシールドの固定
電位とが短絡しないように改良された半導体装置に関す
るものである。この発明は、さらにそのような半導体装
置を製造する方法に関する。
イと、入出力に必要な周辺回路から構成されており、そ
れらは同一半導体基板上に形成されている場合が多い。
(DRAM)の構成を示す図である。半導体基板31には、ボ
ンディングパッド20および多数のトランジスタ(図示せ
ず)およびメモリセル(図示せず)が形成されている。
このように構成された半導体装置は、第11図に示すよう
に、マウント材36によって支持され、プラスチックパッ
ケージ33の中に封じ込められる。
あるデータ入出力用信号(DQ1,DQ2)は、ボンディング
パッド20を介して、半導体装置内に導入される。データ
入出力用信号(DQ1,DQ2)は、半導体基板31の周辺に設
置されたリードフレーム34から与えられる。リードフレ
ーム34とボンディングパッド20とは、ボンディングワイ
ヤ35によって接続される。
▼)、ニュートラル信号(NC)、アドレス信号(A0,
A1,A2,A3,A4,A5,A6,A7,A8)、電源電位
(Vcc)、出力制御信号(▲▼)、コラムアドレス
制御信号(▲▼)、データ入出力信号(DQ3,DQ
4)、接地電位(Vss)等の外部信号も、同じように、ボ
ンディングパッド20を介して、半導体装置内に導入され
る。
接続の様子を、断面図を用いて、さらに詳細に説明す
る。
導体装置の、ボンディングパッド部周辺の断面図であ
り、第13図はその平面図である。これらの図を参照し
て、半導体基板31の主表面には、P型不純物拡散領域38
が形成されている。また、半導体基板31の主表面には、
素子を分離するためのLOCOS酸化膜37が形成されてい
る。素子領域には、Nチャネル型MOSトランジスタ1,3が
形成されている。Nチャネル型MOSトランジスタ1,3は、
半導体基板31の主表面に形成されたN型不純物高濃度領
域11(ソースまたはドレイン)と、半導体基板31の表面
上に形成されたゲート酸化膜10と、ゲート酸化膜10の上
に形成されたゲート電極9とから構成される。アルミニ
ウム配線15は、層間絶縁膜19に設けられたコンタクトホ
ール19aを介して、N型不純物高濃度領域11に接続され
ている。ボンディングパッド領域4における層間絶縁膜
19上には、ボンディングパッド20が形成されている。ボ
ンディングパッド20および配線15を含む半導体基板31の
全面に、ガラスコーティング層21が形成されている。ガ
ラスコーティング層21には、ボンディングパッド20を露
出させるためのコンタクトホール21aが設けられてい
る。このコンタクトホール21aを介して、ボンディング
ワイヤ35がボンディングパッド20に接続されている。
来の半導体装置の、ボンディングパッド部周辺の断面図
であり、第15図はその平面図である。
S酸化膜を用いた半導体装置の問題点、すなわちバーズ
ビークの発生による高集積化の困難性を解決するために
提案されているものである。(文献IEEE CIRCUITS AND
DEVICES Magazine P.P.6〜12,Nov.1985参照)。
半導体装置は、以下の点を除いて、第12図および第13図
に示す半導体装置と同様であり、相当する部分には同一
の参照番号を付し、その説明を省略する。
半導体装置が、第12図および第13図に示す半導体装置と
異なる点は、素子を分離するために、LOCOS酸化膜の代
わりにフィールドシールド6が半導体基板31上に設けら
れている点である。フィールドシールド6は、半導体基
板31の表面上に順次形成された、フィールドシールド用
ゲート酸化膜8とフィールドシールド用ゲート電極7と
から構成される。フィールドシールド用ゲート電極7に
は、層間絶縁膜19に形成されたコンタクトホール19bを
介して、接地電位線39が接続されている。
分離の動作を簡単に説明しておく。
接地した場合、N型MOSトランジスタのソースとドレイ
ンは電気的に分離される。同様に、P型MOSトランジス
タのゲート電極にしきい値以上の電位を加えた場合、P
型MOSトランジスタのソースとドレインは電気的に分離
される。同じ考えで、MOS・ICにおいて、MOSトランジス
タのゲート電極と同様の構造を持つ、フィールドシール
ド用ゲート電極7と呼ばれる導電性物質の層を、能動素
子領域(MOSトランジスタなどの能動素子やキャパシタ
などを配置する領域)以外の領域に形成し、そのフィー
ルドシールド用ゲート電極7に接地電位線39よりの電位
を加えることによって、MOS・IC上の各素子の電気的分
離が行なわれる。
と、LOCOS酸化膜の場合に見られたような問題点、すな
わち、バーズビークの発生による高集積化の困難性が解
決される。
ド20にアルミ配線等のボンディングパワイヤ35をボンデ
ィングする際に、ボンディングパッド20にかかるストレ
スによって、ボンディングパッド部が破壊することがあ
る。このボンディングパッド部の破壊によって、第16図
に示すように、ボンディングパッド20とフィールドシー
ルド用ゲート電位7とが短絡したり、また、第17図に示
すように、フィールドシールド用ゲート電極7と半導体
基板31とが短絡することがある。これは、フィールドシ
ールド6の膜厚(フィールドシールド用ゲート電極7の
膜厚1000Åにフィールドシールド用ゲート酸化膜8の膜
厚300Åを加えたもの)が、LOCOS酸化膜の膜厚5000〜60
00Åに比べて著しく厚いことに帰因する。
ドシールド用ゲート電極7が短絡すると、ボンディング
パッド20の入力電位とフィールドシールド6の固定電位
が短絡し、電位が不安定になるという問題点があった。
ート電極7と半導体基板31とが短絡すると、フィールド
シールド用ゲート電極7をバイアスする接地電位と基板
電位とが短絡し、電位が不安定になるという問題点があ
った。
れたもので、パッド部分にストレスがかかっても、電位
が不安定にならないように改良された、フィールドシー
ルド構造を有する半導体装置および製造方法を提供する
ことを目的とする。
ングパッドを介して、外部信号が導入されるようにされ
た半導体装置に係るものである。当該装置は、主表面を
有する半導体基板を備える。上記半導体基板の上記主表
面に、複数の素子領域が形成されている。上記半導体基
板の上に、上記素子領域以外の部分を全面的に覆うよう
に、上記複数の素子領域を互いに絶縁分離するフィール
ドシールドが設けられている。上記フィールドシールド
の一部分であって、かつ上記ボンディングパッドが設け
られる領域の直下に位置する部分は、選択的に取除かれ
ている。当該装置は、さらに、上記フィールドシールド
の上記取除かれた部分を埋めるように、上記半導体基板
の上に絶縁膜が設けられている。上記絶縁膜の上であっ
て、かつ上記フィールドシールドの上記取除かれた部分
の上に、ボンディングパッドが設けられている。
ングパッドを介して外部信号が与えられるようにされた
半導体装置に係るものである。当該装置は、主表面を有
する半導体基板を備える。上記半導体基板の主表面に、
複数の素子領域が形成されている。上記半導体基板の上
に、上記素子領域以外の部分を全面的に覆うように、上
記複数の素子領域を互いに絶縁分離するフィールドシー
ルドが設けられている。上記フィールドシールドには、
上記ボンディングパッドが設けられる領域の直下の部分
に開口部が設けられている。当該装置は、さらに、上記
フィールドシールドの上記開口部を埋めるように、上記
半導体基板の上に設けられた絶縁膜を備える。上記絶縁
膜の上であって、かつ上記フィールドシールドの上記開
口部の上に、ボンディングパッドが設けられている。
ングパッドを介して外部信号が導入されるようにされた
半導体装置に係るものである。当該装置は、主表面を有
する半導体基板を備える。上記半導体基板の主表面に複
数の素子領域が形成されている。上記半導体基板の周辺
部および上記素子領域以外の部分を全面的に覆うよう
に、上記複数の素子領域を互いに絶縁分離するフィール
ドシールドが、上記半導体基板の上に設けられている。
上記半導体基板の上記周辺部にボンディングパッドが設
けられている。
グパッドを介して素子に外部信号が導入されるようにさ
れた半導体装置の製造方法に係るものである。半導体基
板の上に、フィールドシールド用のプレートを形成す
る。上記フィールドシールド用のプレート中に、上記素
子が形成される上記半導体基板の主表面を露出させるた
めの開口部を形成する。上記フィールドシールド用のプ
レートの上記ボンディングパッドの直下部分を取除く。
露出した上記半導体基板の主表面に、上記素子を形成す
る。上記フィールドシールド用のプレートの上記取除か
れた部分を埋めるように、上記半導体基板の上に絶縁膜
を形成する。上記絶縁膜の上であって、かつ、上記フィ
ールドシールド用のプレートの上記取除かれた部分の上
に、上記ボンディングパッドを形成する。
グパッドを介して素子に外部信号が導入されるようにさ
れた半導体装置の製造方法に係るものである。半導体基
板の上に、フィールドシールド用のプレートを形成す
る。上記フィールドシールド用のプレート中に、上記素
子が形成される上記半導体基板の主表面を露出させるた
めの第1の開口部と、上記ボンディングパッドの直下部
分の上記半導体基板の主表面を露出させるための第2の
開口部とを形成する。上記第1の開口部によって露出し
た上記半導体基板の主表面に素子を形成する。上記第2
の開口部を埋めるように、上記半導体基板の上に絶縁膜
を形成する。上記絶縁膜の上であって、かつ、上記第2
の開口部の上に上記ボンディングパッドを形成する。
ィールドシールドの一部分であって、かつボンディング
パッドが設けられる領域の直下に位置する部分が選択的
に取除かれている。それゆえに、ボンディングパッドに
かかるストレスによって、ボンディングパッド部が破壊
しても、ボンディングパッドとフィールドシールド用ゲ
ート電極が短絡することはない。また、ボンディングパ
ッドの直下のフィールドシールド用ゲート電極が半導体
基板と短絡するという、従来観察された事態は生じなく
なる。
ィールドシールドには、上記ボンディングパッドが設け
られる領域の直下の部分に開口部が設けられている。そ
れゆえに、ボンディングパッド部にかかるストレスによ
って、ボンディングパッド部が破壊しても、ボンディン
グパッドとフィールドシールド用ゲート電極が短絡する
ことはない。
ンディングパッドを、フィールドシールドが存在しない
周辺部に設けているので、ボンディングパッド部にスト
レスがかかっても、ボンディングパッドとフィールドシ
ールド用ゲート電極が短絡することはない。
よれば、フィールドシールド用のプレートのボンディン
グパッドの直下部分が除去された半導体装置が得られ
る。
よれば、第2の開口部の上にボンディングパッドを形成
するので、フィールドシールドの、ボンディングパッド
の直下に位置する部分が除去された半導体装置が得られ
る。得られた半導体装置においては、ボンディングパッ
ド部にかかるストレスによってボンディングパッド部が
破壊されても、ボンディングパッドとフィールドシール
ド用ゲート電極が短絡するという事態等は生じない。
ールドを素子分離に用いた半導体装置の、ボンディング
パッド部周辺の断面図であり、第2図はその平面図であ
る。
除いて、第14図および第15図に示す従来の半導体装置と
同様であり、相当する部分には同一の参照番号を付し、
その説明を省略する。
有する半導体装置が、第14図および第15図に示す従来の
フィールドシールド構造の半導体装置と異なる点は、フ
ィールドシールド6の、ボンディングパッド20の直下に
位置する部分が選択的に除去され、(ボンディングパッ
ド20よりも広い面積になるように除去されている。)そ
してその除去された部分に代替物として絶縁体層19が形
成されている点である。
ィングパッド20にアルミニウム等から形成されるボンデ
ィングワイヤ35をボンディングする際に、ボンディング
パッド20にストレスがかかっても、ボンディングパッド
20とフィールドシールド用ゲート電極7が短絡すること
はない。その結果、電位が常に安定に維持されるという
効果を奏する。
おいては、LOCOS酸化膜で素子間を分離した半導体装置
におけるよりも、より高集積化が可能となる。それゆ
え、本発明を256KDRAMに適用することも可能となる。
半導体装置の製造方法を説明する。
構造を有する半導体装置の製造方法を、断面図で示した
ものである。
コン基板)の上に酸化膜8およびフィールドシールド用
ゲート電極7となるべき導電膜40を順に形成する。これ
により、フィールドシールド6が形成される。
パッド領域4、および素子領域たとえばNチャネル型MO
Sトランジスタ1,3の領域に開口部ができるように、フィ
ールドシールド6をパターニングする。
に絶縁膜41(酸化膜)を形成し、その後、サイドウォー
ル42を形成する。
るべき酸化膜およびゲート電極となるべき導電膜を形成
し(図示せず)、これらをパターニングし、素子領域に
ゲート酸化膜10とゲート電極9を形成する。
ることにより、ソースおよびドレイン領域となるN型不
純物高濃度領域11を形成する。
(BPSG等)を形成する。この層間絶縁膜19には、メモリ
セル等を形成する際にできる層間絶縁膜等のすべてが含
まれる。
一部を露出させるために、層間絶縁膜19にコンタクトホ
ール19bが形成される。コンタクトホール19bの形成と同
時に、NチャネルMOSトランジスタ1,3のソース・ドレイ
ン領域の一部を露出させるために、層間絶縁膜19にコン
タクトホール19aが形成される。
高濃度領域11に電気的接続されるアルミニウム等の配線
15と、フィールドシールド用ゲート電極7に電気的接続
されるアルミニウム等からなる接地電位線39とが形成さ
れる。このとき同時に、ボンディングパッド領域4にあ
る層間絶縁膜19の上に、アルミニウム等の導電体で形成
されるボンディングパッド20が形成される。
ング層21が形成される。次いで、ボンディングパッド20
の一部を露出させるコンタクトホール21aが、ガラスコ
ーティング層21に形成される。こうして、第1図に示す
半導体装置が完成する。
シールド構造を有する半導体装置の、ボンディングパッ
ド部周辺の断面図であり、第5図はその平面図である。
び第2図に示す半導体装置と異なる点は、ボンディング
パッド領域4にある層間絶縁膜19の中に、応力を緩衝す
るための緩衝膜29が形成されている点である。緩衝膜の
材質は応力を緩衝するものであればいずれのものも使用
でき、特に限定されない。
ィングパッド20にアルミ配線等のボンディングワイヤ35
をボンディングする際に、ボンディングパッド20にスト
レスがかかっても、そのストレスは緩衝膜29によって緩
衝され、ボンディングパッド20と半導体基板31とが短絡
することがなくなる。その結果、電位が常に安定に維持
されるという効果を与える。
半導体装置の製造方法を説明する。
構造を有する半導体装置の製造方法を断面図で示したも
のである。
コン基板)の上に酸化膜8およびフィールドシールド用
ゲート電極7となるべき導電膜40を順次形成する。これ
により、フィールドシールド6が形成される。
パッド領域4およびNチャネル型MOSトランジスタ1,3の
領域に開口部ができるように、フィールドシールド6を
パターニングする。次に、第6C図を参照して、フィール
ドシールド6の上に絶縁膜41(酸化膜)を形成し、その
後サイドウォール42を形成する。
ト酸化膜となるべき酸化膜およびゲート電極用導電膜を
形成し(図示せず)、これらをパターニングすることに
よって、素子領域にゲート酸化膜10とゲート電極9を形
成する。
ることにより、ソースおよびドレイン領域を形成するN
型不純物高濃度領域11を形成する。次に、第6F図を参照
して、全面に、メモリセルを作る工程前に形成されるべ
き層間絶縁膜43(BPSG等)を形成する。
成する(図示せず)。次に、第4図および第6G図を参照
して、上記導電膜をボンディングパッド領域4に残るよ
うにパターニングすると、緩衝膜29(ここではセルプレ
ート)が、ボンディングパッド領域4に位置する層間絶
縁膜43上に形成される。
成されるべき層間絶縁膜44を形成する。なお、便宜上、
層間絶縁膜43と層間絶縁膜44とを合わせて、以下、層間
絶縁膜19と呼ぶことにする。
ールド6の一部を露出させるために、層間絶縁膜19にコ
ンタクトホール19bが形成される。コンタクトホール19b
の形成と同時に、NチャネルMOSトランジスタ1,3のソー
ス・ドレイン領域の一部を露出させるために、層間絶縁
膜19にコンタクトホール19aが形成される。
に電気的接続されるアルミニウム等で形成される配線15
と、フィールドシールド用ゲート電極7に接続されるア
ルミニウム等で形成される接地電位線39とが形成され
る。このとき同時に、ボンディングパッド領域4にある
層間絶縁膜19の上に、ボンディングパッド20(アルミニ
ウム等の導電体で形成される)が形成される。
ング層21が形成される。次いで、ボンディングパッド20
の一部を露出させるコンタクトホール21aが、ガラスコ
ーティング層21に形成される。こうして、第4図に示す
フィールドシールド構造を有する半導体装置が完成す
る。
ルプレートで形成した。これにより、何ら工程数を増や
すことなく、緩衝膜29が形成されるという効果を奏す
る。しかし、緩衝膜はポリシリコン(セルプレート)だ
けでなく、他の材料で作製してもよい。
である。この実施例では、ボンディングパッド20が半導
体基板31の外周部に沿ってまとめて設けられている。そ
して、半導体基板31の外周部に位置するフィールドシー
ルド6が選択的に除去されている。このような構成であ
っても、上記実施例と同様の効果を実現する。
施するにあたっては、以下に述べる態様がある。
記ボンディングパッドを含む前記半導体基板の表面全面
に形成されたガラスコーティング層をさらに備え、前記
ガラスコーティング層には前記ボンディングパッドを露
出させる開口部が設けられていることを特徴とする半導
体装置。
て、前記ボンディングパッドと前記半導体基板との間に
位置する前記絶縁膜中に設けられ、応力を緩衝するため
の緩衝膜と、をさらに備えることを特徴とする半導体装
置。
緩衝膜はポリシリコンで形成されることを特徴とする半
導体装置。
ンディングパッドを含む前記半導体基板の表面全面に形
成されたガラスコーティング層をさらに備え、前記ガラ
スコーティング層には前記ボンディングパッドを露出さ
せるための開口部が設けられていることを特徴とする半
導体装置。
て、前記フィールドシールドは前記半導体基板上に順次
形成された酸化膜と導電膜を含むことを特徴とする半導
体装置。
て、前記ボンディングパッドは前記半導体基板の外周部
に沿って設けられることを特徴とする半導体装置。
半導体基板の外周部に位置する前記フィールドシールド
が選択的に除去されていることを特徴とする半導体装
置。
記ボンディングパッドを含む前記半導体基板の表面全面
にガラスコーティング層を形成する工程と、前記ガラス
コーティング層に前記ボンディングパッドを露出させる
ための開口部を形成する工程と、をさらに備えることを
特徴とする方法。
記フィールドシールドを形成する工程は、前記半導体基
板の上に酸化膜を形成する工程と、前記酸化膜の上に導
電膜を形成する工程と、を含むことを特徴とする方法。
フィールドシールドによって絶縁分離されてなる半導体
装置の製造方法であって、 半導体基板の上に前記フィールドシールドを形成する
工程と、 前記ボンディングパッドを形成すべき部分に開口部が
できるように前記フィールドシールドをパターニングす
る工程と、 前記開口部を含む前記フィールドシールド上に第1の
層間絶縁膜を形成する工程と、 前記開口部の上であり、かつ前記第1の層間絶縁膜の
上に、応力を緩衝する緩衝膜を形成する工程と、 前記緩衝膜を含む前記半導体基板の表面全面に第2の
層間絶縁膜を形成する工程と、 前記開口部の上であり、かつ前記第2の層間絶縁膜の
上に、ボンディングパッドを形成する工程と、を備える
半導体装置の製造方法。
全面にガラスコーティング層を形成する工程と、 前記ガラスコーティング層に前記ボンディングパッド
を露出させるための開口部を形成する工程と、をさらに
備える、半導体装置の製造方法。
ポリシリコンで形成される、半導体装置の製造方法。
ば、フィールドシールドの、ボンディングパッドの直下
に位置する部分が選択的に除去されている。それゆえ
に、ボンディングパッド部にかかるストレスによって、
ボンディングパッド部が破壊しても、ボンディングパッ
ドとフィールドシールド用ゲート電極が短絡することは
ない。また、ボンディングパッドの直下のフィールドシ
ールド用ゲート電極が半導体基板と短絡するという事態
も生じなくなる。これによって、電位が、常に安定に維
持されるという効果を奏する。
ば、フィールドシールドの、ボンディングパッドの直下
に位置する部分が選択的に除去された半導体装置が得ら
れる。得られた半導体装置は、ボンディングパッド部に
かかるストレスによってボンディングパッド部が破壊さ
れても、ボンディングパッドとフィールドシールド用ゲ
ート電極が短絡するという事態等は生じない。
ド構造を有する半導体装置の、ボンディングパッド部周
辺の断面図である。 第2図は、第1図に示す半導体装置の平面図である。 第3A図〜第3I図は、第1図に示すフィールドシールド構
造を有する半導体装置の製造方法を断面図で示したもの
である。 第4図は、この発明の他の実施例に係る、フィールドシ
ールド構造を有する半導体装置の、ボンディングパッド
部周辺の断面図である。 第5図は、第4図に示す半導体装置の平面図である。 第6A図〜第6K図は、第4図に示す、フィールドシールド
構造を有する半導体装置の製造方法を断面図で示したも
のである。 第7図は、第1図に示す半導体装置にワイヤボンディン
グを施したときの様子を示す断面図である。 第8図は、第4図に示す半導体装置にワイヤボンディン
グを施したときの様子を示す断面図である。 第9図は、この発明のさらに他の実施例を示す平面図で
ある。 第10図は、256Kダイナミックランダムアクセスメモリの
構成を示す図である。 第11図は、プラスチックデバイスの構造を示す図であ
る。 第12図は、LOCOS酸化膜を素子分離に用いた、従来の半
導体装置のボンディングパッド部周辺の断面図である。 第13図は、第12図に示す半導体装置の平面図である。 第14図は、フィールドシールドを素子分離に用いた、従
来の半導体装置のボンディングパッド部周辺の断面図で
ある。 第15図は、第14図に示す半導体装置の平面図である。 第16図および第17図は、第14図に示す半導体装置にワイ
ヤボンディングを施したときの様子を示す断面図であ
る。 図において、1,3はNチャネル型MOSトランジスタ、6は
フィールドシールド、19は層間絶縁膜、20はボンディン
グパッド、31は半導体基板である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (5)
- 【請求項1】ボンディングパッドを介して、外部信号が
導入されるようにされた半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の前記主表面に形成された複数の素子領
域と、 前記半導体基板の上に、前記素子領域以外の部分を全面
的に覆うように設けられ、前記複数の素子領域を互いに
絶縁分離するフィールドシールドと、を備え、 前記フィールドシールドの一部分であって、前記ボンデ
ィングパッドが設けられる領域の直下に位置する部分
は、選択的に取除かれており、 当該装置は、さらに、 前記フィールドシールドの前記取除かれた部分を埋める
ように、前記半導体基板の上に設けられた絶縁膜と、 前記絶縁膜の上であって、かつ前記フィールドシールド
の前記取除かれた部分の上に設けられたボンディングパ
ッドと、 を備えた半導体装置。 - 【請求項2】ボンディングパッドを介して外部信号が与
えられるようにされた半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の前記主表面に形成された複数の素子領
域と、 前記半導体基板の上に、前記素子領域以外の部分を全面
的に覆うように設けられ、前記複数の素子領域を互いに
絶縁分離するフィールドシールドと、を備え、 前記フィールドシールドには、前記ボンディングパッド
が設けられる領域の直下の部分に開口部が設けられてお
り、 当該装置は、さらに、 前記フィールドシールドの前記開口部を埋めるように、
前記半導体基板の上に設けられた絶縁膜と、 前記絶縁膜の上であって、かつ前記フィールドシールド
の前記開口部の上に設けられたボンディングパッドと、 を備えた半導体装置。 - 【請求項3】ボンディングパッドを介して外部信号が導
入されるようにされた半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の前記主表面に形成された複数の素子領
域と、 前記半導体基板の周辺部および前記素子領域以外の部分
を全面的に覆うように、前記半導体基板の上に設けら
れ、前記複数の素子領域を互いに絶縁分離するフィール
ドシールドと、 前記半導体基板の前記周辺部に設けられたボンディング
パッドと、 を備えた半導体装置。 - 【請求項4】ボンディングパッドを介して素子に外部信
号が導入されるようにされた半導体装置の製造方法であ
って、 半導体基板の上にフィールドシールド用のプレートを形
成する工程と、 前記フィールドシールド用のプレート中に、前記素子が
形成される前記半導体基板の主表面を露出させるための
開口部を形成する工程と、 前記フィールドシールド用のプレートの前記ボンディン
グパッドの直下部分を取除く工程と、 露出した前記半導体基板の主表面に前記素子を形成する
工程と、 前記フィールドシールド用のプレートの前記取除かれた
部分を埋めるように、前記半導体基板の上に絶縁膜を形
成する工程と、 前記絶縁膜の上であって、かつ、前記フィールドシール
ド用のプレートの前記取除かれた部分の上に前記ボンデ
ィングパッドを形成する工程と、 を備えた半導体装置の製造方法。 - 【請求項5】ボンディングパッドを介して素子に外部信
号が導入されるようにされた半導体装置の製造方法であ
って、 半導体基板の上にフィールドシールド用のプレートを形
成する工程と、 前記フィールドシールド用のプレート中に、前記素子が
形成される前記半導体基板の主表面を露出させるための
第1の開口部と、前記ボンディングパッドの直下部分の
前記半導体基板の主表面を露出させるための第2の開口
部とを形成する工程と、 前記第1の開口部によって露出した前記半導体基板の主
表面に前記素子を形成する工程と、 前記第2の開口部を埋めるように、前記半導体基板の上
に絶縁膜を形成する工程と、 前記絶縁膜の上であって、かつ、前記第2の開口部の上
に前記ボンディングパッドを形成する工程と、 を備えた半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21351889A JPH0817203B2 (ja) | 1989-08-18 | 1989-08-18 | 半導体装置およびその製造方法 |
DE19904011957 DE4011957C2 (de) | 1989-08-18 | 1990-04-12 | Halbleitereinrichtung mit einer Mehrzahl von durch eine Feldabschirmung voneinander isolierten Halbleiterbauelementen und Verfahren zu deren Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21351889A JPH0817203B2 (ja) | 1989-08-18 | 1989-08-18 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0376250A JPH0376250A (ja) | 1991-04-02 |
JPH0817203B2 true JPH0817203B2 (ja) | 1996-02-21 |
Family
ID=16640516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21351889A Expired - Lifetime JPH0817203B2 (ja) | 1989-08-18 | 1989-08-18 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0817203B2 (ja) |
DE (1) | DE4011957C2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005094023A (ja) * | 2004-10-01 | 2005-04-07 | Renesas Technology Corp | 半導体装置 |
JP7055087B2 (ja) | 2018-11-07 | 2022-04-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4167804A (en) * | 1976-12-13 | 1979-09-18 | General Motors Corporation | Integrated circuit process compatible surge protection resistor |
JPS5928370A (ja) * | 1982-08-09 | 1984-02-15 | Toshiba Corp | 半導体装置 |
JPS60247940A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4900693A (en) * | 1987-12-21 | 1990-02-13 | United Technologies | Process for making polysilicon field plate with improved suppression of parasitic transistors |
US4849366A (en) * | 1988-01-15 | 1989-07-18 | Industrial Technology Research Institute | Method of making a gated isolated structure |
-
1989
- 1989-08-18 JP JP21351889A patent/JPH0817203B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-12 DE DE19904011957 patent/DE4011957C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0376250A (ja) | 1991-04-02 |
DE4011957A1 (de) | 1991-02-21 |
DE4011957C2 (de) | 1994-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3251778B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2827675B2 (ja) | 半導体記憶装置 | |
JP3957013B2 (ja) | スタティックランダムアクセスメモリ装置 | |
JPH0770623B2 (ja) | スタティックランダムアクセスメモリ装置 | |
JPH0936252A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0658947B2 (ja) | 半導体メモリ装置の製法 | |
JPS6321351B2 (ja) | ||
JP2818964B2 (ja) | 積層構造の電荷蓄積部を有する半導体記憶装置の製造方法 | |
JPH0799255A (ja) | 半導体集積回路装置 | |
JP2570100B2 (ja) | 半導体記憶装置 | |
JPH07202017A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH0576785B2 (ja) | ||
JPH0817203B2 (ja) | 半導体装置およびその製造方法 | |
JP3098786B2 (ja) | 半導体集積回路装置 | |
US5153699A (en) | Semiconductor device | |
JP3147144B2 (ja) | 半導体装置及びその製造方法 | |
JP2969876B2 (ja) | 半導体装置およびその製造方法 | |
JPH0499375A (ja) | 半導体記憶装置 | |
JPS58140151A (ja) | 半導体集積回路装置 | |
JPH0691216B2 (ja) | 半導体記憶装置 | |
JP2913750B2 (ja) | 半導体メモリ集積回路装置及びその製造方法 | |
JPS6223152A (ja) | 半導体集積回路装置 | |
JP2830726B2 (ja) | 半導体記憶装置 | |
JPH0834299B2 (ja) | 半導体記憶装置 | |
JP2672810B2 (ja) | 半導体集積回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |