DE4011957A1 - Halbleitereinrichtung mit einer mehrzahl von durch ein feldschild voneinander isolierten und getrennten halbleiterbauelementen und verfahren zu deren herstellung - Google Patents

Halbleitereinrichtung mit einer mehrzahl von durch ein feldschild voneinander isolierten und getrennten halbleiterbauelementen und verfahren zu deren herstellung

Info

Publication number
DE4011957A1
DE4011957A1 DE19904011957 DE4011957A DE4011957A1 DE 4011957 A1 DE4011957 A1 DE 4011957A1 DE 19904011957 DE19904011957 DE 19904011957 DE 4011957 A DE4011957 A DE 4011957A DE 4011957 A1 DE4011957 A1 DE 4011957A1
Authority
DE
Germany
Prior art keywords
field shield
semiconductor
semiconductor device
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19904011957
Other languages
English (en)
Other versions
DE4011957C2 (de
Inventor
Tsukasa Ooishi
Yoshio Matsuda
Kazutami Arimoto
Masaki Tsukude
Kazuyasu Fujishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4011957A1 publication Critical patent/DE4011957A1/de
Application granted granted Critical
Publication of DE4011957C2 publication Critical patent/DE4011957C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung, bei der eine Mehrzahl von Halbleiterbauelementen durch ein Feldschild isoliert und getrennt sind. Die Erfindung bezieht sich insbesondere auf eine Halbleitereinrichtung, die dahingehend verbessert ist, daß ein Kurzschluß zwischen dem Eingangspotential einer Anschluß­ fläche (bonding pad) und dem festen Potential eines Feldschildes selbst dann verhindert wird, wenn Druck auf den Anschlußflächen­ bereich ausgeübt wird. Die Erfindung bezieht sich ferner auf ein Verfahren zur Herstellung solcher Halbleitereinrichtungen.
Ein IC-Speicher umfaßt ein Speicherzellenfeld, das aus einer Mehr­ zahl von Speicherelementen und den zur Ein/Ausgabe erforderlichen peripheren Schaltkreisen, die in den meisten Fällen auf demselben Halbleitersubstrat gebildet sind, besteht.
Die Fig. 10 zeigt die Struktur eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM) mit 256K Speicherkapazität. Es sind Anschlußflächen 20, eine gewisse Anzahl von (nicht gezeigten) Transistoren und (nicht gezeigten) Speicherzellen auf einem Halb­ leitersubstrat 31 geschaffen. Die auf diese Weise aufgebaute Halbleitereinrichtung wird von einem Befestigungsbauteil 36 gehalten, um von einem Kunststoffkörper 33 umgeben zu werden, wie in Fig. 11 dargestellt.
Bezüglich dieser Figuren werden externe Signale zur Datenein/ausgabe (DQ1, DQ2) über die Anschlußflächen 20 in die Halbleitereinrichtung eingegeben. Die Signale zur Datenein/ausgabe (DQ1, DQ2) werden von einem Führungsrahmen 34, der um das Halbleitersubstrat gebildet ist, angelegt. Der Führungsrahmen 34 und die Anschlußflächen 20 sind über Anschlußdrähte (bonding wires) 35 miteinander verbunden.
Es werden auch externe Signale wie Schreibsteuersignal (W), Zeilenadress-Steuersignal (RAS), Neutralsignal (NC), Adressignale (A0, A1, A2, A3, A4, A5, A6, A7, A8), Versorgungspotential (Vcc), Ausgabesteuersignal (OE), Spaltenadress-Steuersignal (CS), Datenein/ausgabesignale (DQ3, DQ4) und Massepotential (Vss) über die Anschlußflächen 20 in die Halbleitereinrichtung eingegeben.
Die Verbindung zwischen einer Anschlußfläche und dem Anschlußdraht wird nun unter Bezugnahme auf eine Querschnittsdarstellung detailliert beschrieben.
Die Fig. 12 stellt einen Querschnitt des Anschlußflächenbereiches in einer herkömmlichen Halbleitereinrichtung, die einen LOCOS- Oxidfilm zur Isolation der Bauelemente verwendet, und die Fig. 13 eine Draufsicht desselben dar. Bezüglich dieser Figuren ist ein P-Störstellenbereich 38 auf der Hauptoberfläche des Halb­ leitersubstrates 31 geschaffen. Es sind LOCOS-Filme 37 zur Iso­ lierung von Bauelementen auf der Hauptoberfläche des Halbleiter­ substrates 31 gebildet. Ferner sind N-Kanal MOS-Transistoren 1 und 3 in Bauelementbereichen geschaffen. Die N-Kanal Transistoren 1 und 3 umfassen auf der Hauptoberfläche des Halbleitersubstrates 31 gebildete N-Störstellenbereiche 11 (Source oder Drain) mit hoher Störstellenkonzentration, auf der Oberfläche des Halbleitersub­ strates 31 gebildete Gateoxidfilme 10 und auf diesen geschaffene Gateelektroden 9. Es sind Aluminiumverdrahtungen 15 mit den N-Störstellenbereichen 11 hoher Störstellenkonzentration über Kontaktlöcher 19a, die in den Zwischenschichtisolierfilmen 19 gebildet sind, verbunden. In einem Anschlußflächenbereich 4 ist eine Anschlußfläche 20 auf dem Zwischenschichtisolierfilm 19 geschaffen. Auf der gesamten Oberfläche des Halbleitersubstrates 31, einschließlich der Anschlußfläche 20 und den Aluminiumver­ drahtungen 15, ist eine Glasschutzschicht 21 gebildet. Ferner ist ein Kontaktloch 21a in der Glasschutzschicht 21 zum Freilegen der Anschlußfläche 20 geschaffen. Der Anschlußdraht 35 ist mit der Anschlußfläche 20 über dieses Kontaktloch 21a verbunden.
Die Fig. 14 zeigt einen Querschnitt des Anschlußflächenbereiches in einer herkömmlichen Halbleitereinrichtung mit einer Feldab­ schirmung (Feldschild) zur Isolierung der Bauelemente und die Fig. 15 eine Draufsicht auf dieselbe.
Die Halbleitereinrichtung mit Feldschildstruktur ist vorgeschlagen worden, um die Probleme in Halbleitereinrichtungen, die LOCOS- Oxidfilme verwenden, d.h., die Schwierigkeiten bei der Erhöhung des Integrationsgrades aufgrund der Erzeugung von "Vogelschnäbeln" (bird′s beak) (vgl. IEEE CIRCUITS AND DEVICES MAGAZINE PP. 6-12, Nov. 1985), zu lösen.
Die in den Fig. 14 und 15 gezeigte Halbleitereinrichtung mit Feld­ schildstruktur ist mit folgenden Ausnahmen dieselbe wie die in den Fig. 12 und 13 gezeigte. Die einander entsprechenden Bereiche sind mit denselben Bezugszeichen versehen und deren Beschreibung wird nicht mehr wiederholt.
Die in den Fig. 14 und 15 gezeigte Halbleitereinrichtung unter­ scheidet sich von der in den Fig. 12 und 13 gezeigten dahingehend, daß zur Isolation der Bauelemente ein Feldschild 6 anstelle des LOCOS-Oxidfilmes auf dem Halbleitersubstrat 31 gebildet ist. Das Feldschild 6 umfaßt einen Feldschild-Gateoxidfilm 8 und eine Feldschild-Gateelektrode 7, die in dieser Reihenfolge auf der Oberfläche des Halbleitersubstrates 31 geschaffen sind. Es ist eine Masseleitung 39 über ein im Zwischenschichtisolierfilm 19 gebildetes Kontaktloch 19b mit der Feldschildelektrode 7 verbunden.
Im folgenden wird kurz die Isolierung der Bauelemente in der Halb­ leitereinrichtung mit Feldschildstruktur beschrieben.
Wenn in einem NMOS-Transistor die Gateelektrode geerdet wird, werden die Source und Drain des Transistors voneinander elektrisch isoliert. Wenn ein Potential, das höher als das Schwellenpotential ist, an die Gateelektrode eines PMOS-Transistors angelegt wird, werden in derselben Weise auch hier die Source und Drain des PMOS-Transistors voneinander elektrisch isoliert. Wenn mit dem­ selben Hintergrund eine Schicht eines leitenden Materials, die als Feldschild-Gateelektrode 7 bezeichnet wird, mit derselben Struktur wie die Gateelektrode eines MOS-Transistors in einem Bereich auf dem MOS-IC gebildet wird, der von den Bereichen der aktiven Bauelemente (Bereiche, in denen Kondensatoren und aktive Bauelemente wie MOS-Transistoren gebildet sind) verschieden ist, und das Potential einer Masseleitung 39 an die Feldschild-Gate­ elektrode 7 angelegt wird, werden die Bauelemente auf dem MOS-IC voneinander elektrisch isoliert.
Das beim LOCOS-Oxidfilm auftretende Problem, d.h., die Schwierig­ keit der Erhöhung des Integrationsgrades durch Erzeugung von Vogelschnäbeln, kann gelöst werden, falls ein derartiges Feld­ schild 6 zur Isolierung von Bauelementen verwendet wird.
Wie in Fig. 16 gezeigt ist, kann der Anschlußflächenbereich durch Ausübung von Druck auf die Anschlußfläche 20 jedoch zerstört werden, wenn ein Anschlußdraht 35, wie z.B. ein Aluminiumdraht, mit der Anschlußfläche verbunden wird. Wenn der Anschlußflächenbereich zerstört ist, kann ein Kurzschluß zwischen der Anschlußfläche 20 und der Feldschild-Gateelektrode 7 auftreten, wie in Fig. 16 gezeigt ist, oder es kann ein Kurzschluß zwischen der Feldschild- Gateelektrode 7 und dem Halbleitersubstrat 31 auftreten, wie in Fig. 17 dargestellt ist. Die Ursache hierfür ist, daß die Dicke des Feldschildes 6 (die Dicke der Feldschild-Gateelektrode 7 mit 1000A plus die Dicke des Feldschild-Gateoxidfilm 8 mit 700A) erheblich kleiner ist als die Dicke des LOCOS-Oxidfilmes mit 5000 bis 6000A.
Wenn ein Kurzschluß zwischen der Anschlußfläche 20 und der Feld­ schild-Gateelektrode 7, wie in Fig. 16 dargestellt ist, auftritt, werden das Eingangspotential der Anschlußfläche 20 und das feste Potential des Feldschildes 6 kurzgeschlossen, wodurch das Potential instabil wird.
Wenn ein Kurzschluß zwischen der Feldschild-Gateelektrode 7 und dem Halbleitersubstrat 31, wie in Fig. 17 gezeigt ist, auftritt, werden das Massepotential, das die Feldschild-Gateelektrode 7 vorspannt, und das Substratpotential kurzgeschlossen, wodurch das Potential instabil wird.
Es ist daher Aufgabe der Erfindung, eine Halbleitereinrichtung mit einer Feldschildstruktur (bzw. Feldabschirmungsstruktur) zu schaffen, die einen höheren Integrationsgrad ermöglicht. Ferner soll eine Halbleitereinrichtung gebildet werden, die eine ver­ besserte Feldschildstruktur aufweist, so daß das Potential stabil gehalten wird, selbst wenn Druck auf den Anschlußflächenbereich ausgeübt wird. Weiterhin ist es Aufgabe der Erfindung, eine Halb­ leitereinrichtung zu schaffen, deren Feldschildstruktur dahingehend verbessert ist, daß ein Kurzschluß zwischen der Anschlußfläche und der Feldschild-Gateelektrode verhindert wird, selbst wenn Druck auf den Anschlußflächenbereich ausgeübt wird, so daß das Potential stabil bleibt. Ferner soll eine Halbleitereinrichtung geschaffen werden, deren Feldschildstruktur dahingehend verbessert ist, daß ein Kurzschluß zwischen der Feldschild-Gateelektrode und dem Halbleitersubstrat verhindert wird, selbst wenn Druck auf den Anschlußflächenbereich ausgeübt wird, so daß das Potential stabil gehalten wird. Weiterhin ist es Aufgabe der Erfindung, einen dynamischen Speicher mit wahlfreiem Zugriff mit Feldschildstruktur zu schaffen, der einen höheren Integrationsgrad ermöglicht. Ferner soll ein 256K DRAM mit Feldschildstruktur gebildet werden. Aufgabe der Erfindung ist außerdem die Bereitstellung eines Verfahrens zur Herstellung einer Halbleitereinrichtung mit dahingehend verbesser­ ter Feldschildstruktur, daß das Potential stabil gehalten wird, selbst wenn Druck auf den Anschlußflächenbereich ausgeübt wird.
Die Erfindung bezieht sich auf eine Halbleitereinrichtung, bei der eine Mehrzahl von Halbleiterbauelementen durch eine Feldschildein­ richtung voneinander isoliert und getrennt sind. Die Halbleiterein­ richtung umfaßt ein Halbleitersubstrat, eine Mehrzahl von auf dem Halbleitersubstrat gebildeten Halbleiterbauelementen und auf dem Halbleitersubstrat geschaffene Feldschilde zur Isolierung und Trennung der Mehrzahl von Halbleiterbauelementen. Auf dem Feld­ schild ist ein Isolierfilm gebildet. Es ist eine Anschlußfläche zum Anlegen eines externen Signales an die Halbleitereinrichtung auf dem Isolierfilm gebildet. Der sich direkt unter der Anschluß­ fläche befindende Teil des Feldschildes ist selektiv entfernt.
Die erfindungsgemäße Halbleitereinrichtung umfaßt bevorzugterweise ferner eine Glasschutzschicht, die auf der gesamten Oberfläche des Halbleitersubstrates, einschließlich der Anschlußfläche, aufge­ bracht ist, wobei zum Freilegen der Anschlußflächen Öffnungen in der Glasschutzschicht gebildet sind. Die Glasschutzschicht schützt die Oberfläche der Halbleitereinrichtung.
Bei der erfindungsgemäßen Halbleitereinrichtung ist bevorzugter­ maßen im Isolierfilm zwischen der Anschlußfläche und dem Halblei­ tersubstrat ein Pufferfilm zum Abfedern von Druckkräften geschaffen.
Beim erfindungsgemäßen Verfahren zur Herstellung der Halbleiterein­ richtung mit Anschlußflächen und einer Mehrzahl von voneinander durch Feldschilde isolierten und getrennten Halbleiterbauelementen wird zuerst ein Feldschild auf einem Halbleitersubstrat gebildet. Anschließend wird dem Feldschild ein Muster aufgeprägt, um eine Öffnung in demjenigen Bereich zu schaffen, in dem die Anschluß­ fläche gebildet werden soll. Dann wird ein Isolierfilm auf dem Feldschild, einschließlich der Öffnungen, geschaffen. Anschließend wird die Anschlußfläche zum Anlegen eines externen Signales an die Halbleitereinrichtung auf dem Isolierfilm über den Öffnungen im Feldschild gebildet.
Bei der Halbleitereinrichtung in Übereinstimmung mit der Erfindung wird derjenige Bereich des Feldschildes, der sich direkt unter der Anschlußfläche befindet, selektiv entfernt. Selbst wenn der Anschlußflächenbereich durch das Ausüben von Druck auf diesen zerstört wird, gibt es daher keinen Kurzschluß zwischen der Anschlußfläche und der Feldschild-Gateelektrode. Das herkömmliche Problem eines Kurzschlusses zwischen der Feldschild-Gateelektrode und dem Halbleitersubstrat direkt unter der Anschlußfläche kann damit verhindert werden.
Entsprechend dem erfindungsgemäßen Verfahren zur Herstellung der Halbleitereinrichtung wird eine Halbleitereinrichtung gebildet, bei der der sich direkt unter der Anschlußfläche befindende Bereich des Feldschildes selektiv entfernt wird. Bei der durch dieses Verfahren geschaffenen Halbleitereinrichtung kann ein Kurzschluß zwischen der Anschlußfläche und der Feldschild-Gateelektrode selbst dann verhindert werden, wenn der Anschlußflächenbereich durch Ausüben von Druck auf diesen zerstört wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen Querschnitt der Bereiche in der Nähe der Anschlußfläche einer Halbleitereinrichtung mit Feld­ schildstruktur in Übereinstimmung mit einer ersten Ausführung der Erfindung;
Fig. 2 eine Draufsicht auf die in Fig. 1 gezeigte Halbleiter­ einrichtung;
Fig. 3A bis 3I Querschnitte eines Herstellungsverfahrens für die in Fig. 1 gezeigte Halbleitereinrichtung mit Feld­ schildstruktur;
Fig. 4 einen Querschnitt der Bereiche in der Nähe der Anschluß­ fläche einer Halbleitereinrichtung mit Feldschildstruktur in Übereinstimmung mit einer zweiten Ausführung der Erfindung;
Fig. 5 eine Draufsicht auf die in Fig. 4 gezeigte Halbleiter­ einrichtung;
Fig. 6A bis 6K Querschnitte eines Herstellungsverfahrens für die in Fig. 4 gezeigte Halbleitereinrichtung mit Feld­ schildstruktur;
Fig. 7 einen Querschnitt, der das Anschließen (Bonden) der in Fig. 1 gezeigten Halbleitereinrichtung zeigt;
Fig. 8 eine Querschnitt, der das Anschließen (Bonden) der in Fig. 4 gezeigten Halbleitereinrichtung zeigt;
Fig. 9 eine Draufsicht auf eine dritte Ausführungsform der Erfindung;
Fig. 10 die Struktur eines 256K dynamischen Speichers mit wahl­ freiem Zugriff (DRAM);
Fig. 11 die Struktur einer Kunststoffeinrichtung;
Fig. 12 einen Querschnitt der Bereiche in der Nähe der Anschluß­ fläche einer herkömmlichen Halbleitereinrichtung mit LOCOS-Oxidfilm zur Isolierung der Bauelemente;
Fig. 13 eine Draufsicht auf die in Fig. 12 gezeigte Halbleiter­ einrichtung;
Fig. 14 einen Querschnitt der Bereiche in der Nähe der Anschluß­ fläche einer herkömmlichen Halbleitereinrichtung mit Feldschildstruktur zur Isolierung der Bauelemente;
Fig. 15 eine Draufsicht auf die in Fig. 14 gezeigte Halbleiter­ einrichtung;
Fig. 16 und 17 Querschnitte, die das Anschließen (Bonden) der in Fig. 14 gezeigten Halbleitereinrichtung zeigt.
Die in den Fig. 1 und 2 gezeigte Halbleitereinrichtung stimmt mit der in den Fig. 14 und 15 gezeigten herkömmlichen Halbleiterein­ richtung bis auf die nachfolgenden Punkte überein, so daß die einander entsprechenden Bereiche mit denselben Bezugszeichen versehen sind und deren Beschreibung nicht wiederholt wird.
Die in den Fig. 1 und 2 gezeigte Halbleitereinrichtung mit Feld­ schildstruktur unterscheidet sich von der in den Fig. 14 und 15 gezeigten Halbleitereinrichtung mit Feldstruktur dahingehend, daß derjenige Bereich des Feldschildes 6, der sich direkt unterhalb der Anschlußfläche 20 befindet, selektiv entfernt ist (um breiter als die Anschlußfläche 20 zu sein), und daß anstelle des entfernten Bereiches eine isolierende Schicht 19 gebildet ist.
Bezüglich der Fig. 7 gibt es bei einer derartigen Struktur selbst dann keinen Kurzschluß zwischen der Anschlußfläche 20 und der Feldschild-Gateelektrode 7, wenn während des Bondens mit einem Anschlußdraht 35 aus Aluminium o.ä. Druck auf die Anschlußfläche 20 ausgeübt wird. Folglich bleibt das Potential stets stabil.
Der Integrationsgrad kann bei der Halbleitereinrichtung mit Feld­ schildstruktur größer gemacht werden als bei der Halbleiterein­ richtung mit LOCOS-Oxidfilmen zur Isolierung von Bauelementen. Daher kann die Erfindung auf 256K DRAMs angewendet werden.
Das Verfahren zur Herstellung der in Fig. 1 gezeigten Halbleiter­ einrichtung mit Feldschildstruktur wird nun im weiteren beschrieben.
Bezüglich der Fig. 1 und 3A werden ein Oxidfilm 8 und ein leitender Film 40, die eine Feldschild-Gateelektrode 7 bilden sollen, in dieser Reihenfolge auf einem Halbleitersubstrat 31 (Siliziumsub­ strat) geschaffen. Damit wird das Feldschild 6 gebildet.
Bezüglich der Fig. 1 und 3B wird anschließend dem Feldschild 6 ein Muster aufgeprägt, um Öffnungen im Anschlußflächenbereich 4 und den Bauelementbereichen, wie z.B. den Bereichen für die N-Kanal MOS- Transistoren 1 und 3, zu schaffen.
Nun werden ein Isolierfilm 41 (Oxidfilm) auf dem Feldschild 6 und anschließend Seitenwände 42 gebildet, wie in Fig. 3C dargestellt.
Bezüglich der Fig. 3D werden dann ein Oxidfilm, der den Gateoxid­ film bilden soll, und ein leitender Film, der die (nicht gezeigte) Gateelektrode werden soll, auf der gesamten Oberfläche geschaffen und derart geformt, daß diese Gateoxidfilme 10 und Gateelek­ troden 9 in den Bauelementbereichen bilden.
Nun werden hochdotierte N-Störstellenbereiche 11, die die Source- und Drain-Bereiche bilden sollen, durch Einlagerung von Stör­ stellenionen geschaffen, wie in Fig. 3E dargestellt.
Bezüglich der Fig. 3F wird nun ein Zwischenschichtisolierfilm 19 (z.B. ein BPSG-Film) auf der gesamten Oberfläche des Substrates abgeschieden. Der Zwischenschichtisolierfilm 19 umfaßt alle Zwischenschichtisolierfilme und ähnliches, die geschaffen werden, wenn Speicherzellen o.ä. gebildet werden.
Anschließend werden, wie in Fig. 3G dargestellt, Kontaktlöcher 19b im Zwischenschichtisolierfilm 19 geschaffen, um gewisse Bereiche des Feldschildes 6 freizulegen. Gleichzeitig mit der Bildung der Kontaktlöcher 19b werden auch Kontaktlöcher 19a im Zwischenschicht­ isolierfilm 19 geschaffen, um gewisse Bereiche der Source/Drain- Bereiche der N-Kanal MOS-Transistoren 1 und 3 freizulegen.
Bezüglich der Fig. 1 und 3H werden dann Verdrahtungen 15 aus Aluminium oder ähnlichem, die elektrisch mit den N-Störstellenbe­ reichen 11 hoher Konzentration verbunden sind, und aus Aluminium oder ähnlichem bestehende und elektrisch mit den Feldschild-Gate­ elektroden 7 verbundene Masseleitungen 39 gebildet. Gleichzeitig wird eine Anschlußfläche aus einem leitenden Material wie Aluminium auf dem Zwischenschichtisolierfilm 19 im Anschlußflächenbereich 4 geschaffen.
Anschließend erfolgt die Bildung einer Glasschutzschicht 21 auf der gesamten Oberfläche des Substrates, wie dies in Fig. 3I darge­ stellt ist. Dann wird in der Glasschutzschicht 21 ein Kontaktloch 21a geschaffen, um einen Bereich der Anschlußfläche 20 freizulegen. Auf diese Weise wird die Halbleitereinrichtung der Fig. 1 fertig­ gestellt.
Die in den Fig. 4 und 5 dargestellte Halbleitereinrichtung unter­ scheidet sich von der in den Fig. 1 und 2 gezeigten Halbleiter­ einrichtung dahingehend, daß ein Pufferfilm 29 zum Abfedern von Druckkräften im Zwischenschichtisolierfilm 19 im Bereich der Anschlußfläche 4 gebildet ist. Für den Pufferfilm kann ein beliebiges Material verwendet werden, vorausgesetzt, es federt die Druckkräfte ab.
Bei einer derartigen Struktur wird selbst beim Einwirken von Druck­ kräften auf die Anschlußfläche 20 während des Bondens mit dem Anschlußdraht 35 aus Aluminium der Druck durch den Pufferfilm 29 abgefedert, wodurch ein Kurzschluß zwischen der Anschlußfläche 20 und dem Halbleitersubstrat 31 verhindert wird. Folglich bleibt das Potential stets stabil.
Das Verfahren zur Herstellung der in Fig. 4 gezeigten Halbleiter­ einrichtung mit Feldschildstruktur wird im weiteren beschrieben.
Bezüglich der Fig. 4 und 6A werden ein Oxidfilm 8 und ein leitender Film 40, die eine Feldschild-Gateelektrode 7 bilden sollen, in dieser Reihenfolge auf einem Halbleitersubstrat 31 (Siliziumsub­ strat) geschaffen. Damit wird das Feldschild 6 gebildet.
Bezüglich der Fig. 4 und 6B wird anschließend dem Feldschild 6 ein Muster aufgeprägt, um Öffnungen im Anschlußflächenbereich 4 und den Bereichen für die N-Kanal MOS-Transistoren 1 und 3 zu schaffen. Nun werden ein Isolierfilm 41 (Oxidfilm) auf dem Feldschild 6 und anschließend Seitenwände 42 gebildet, wie in Fig. 6C dargestellt.
Bezüglich der Fig. 4 und 6D werden dann Oxidfilme, die die Gate­ oxidfilme bilden sollen, und leitende Filme, die die (nicht gezeigten) Gateelektroden werden sollen, auf der gesamten Ober­ fläche geschaffen und derart geformt, daß diese Gateoxidfilme 10 und Gateelektroden 9 in den Bauelementbereichen bilden.
Nun werden hochdotierte N-Störstellenbereiche 11, die die Source- und Drain-Bereiche bilden sollen, durch Einlagerung von Stör­ stellenionen geschaffen, wie in Fig. 6E dargestellt. Bezüglich der Fig. 6F wird nun ein Zwischenschichtisolierfilm 43 (z.B. ein BPSG- Film) vor Schaffung der Speicherzellen auf der gesamten Oberfläche des Substrates abgeschieden.
Anschließend wird ein leitender Film (z.B. eine Zellenelektrode) auf der gesamten Oberfläche gebildet (nicht dargestellt). Dann wird dem leitenden Film, wie in den Fig. 4 und 6G dargestellt, ein Muster aufgeprägt, so daß dieser im Anschlußflächenbereich 4 erhalten bleibt, um einen Pufferfilm 29 (in diesem Fall zusammen mit einer Zellenelektrode) auf dem Zwischenschichtisolierfilm 43 zu bilden, der auf dem Anschlußflächenbereich 4 vorhanden ist.
Bezüglich der Fig. 6H wird ein Zwischenschichtisolierfilm 44, der vor der Erzeugung der Verdrahtungen gebildet werden muß, auf der gesamten Oberfläche des Substrates geschaffen. Zur Vereinfachung werden die Zwischenschichtisolierfilme 43 und 44 im weiteren als Zwischenschichtisolierfilm 19 bezeichnet.
Anschließend werden, wie in den Fig. 4 und 6I dargestellt, Kontakt­ löcher 19b im Zwischenschichtisolierfilm 19 geschaffen, um gewisse Bereiche des Feldschildes 6 freizulegen. Gleichzeitig mit der Bildung der Kontaktlöcher 19b werden auch Kontaktlöcher 19a im Zwischenschichtisolierfilm 19 geschaffen, um gewisse Bereiche der Source/Drain-Bereiche der N-Kanal MOS-Transistoren 1 und 3 frei­ zulegen.
Bezüglich der Fig. 6J werden dann Verdrahtungen 15 aus Aluminium oder ähnlichem, die elektrisch mit den N-Störstellenbereichen 11 hoher Konzentration verbunden sind, und aus Aluminium oder ähn­ lichem bestehende und elektrisch mit den Feldschild-Gateelektroden 7 verbundene Masseleitungen 39 gebildet. Gleichzeitig wird die Anschlußfläche 4 (aus einem leitenden Material wie Aluminium) auf dem Zwischenschichtisolierfilm 19 im Anschlußflächenbereich 4 geschaffen.
Anschließend erfolgt die Bildung einer Glasschutzschicht 21 auf der gesamten Oberfläche des Substrates, wie dies in Fig. 6K dar­ gestellt ist. Dann wird in der Glasschutzschicht 21 ein Kontakt­ loch 21a geschaffen, um einen Bereich der Anschlußfläche 20 freizulegen. Auf diese Weise wird die in Fig. 4 dargestellte Halbleitereinrichtung mit Feldschildstruktur fertiggestellt.
Bezüglich der Fig. 6G wird bei dieser Ausführung der Pufferfilm 29 aus einer Zellenelektrode geschaffen. Dadurch kann der Pufferfilm 29 gebildet werden, ohne die Anzahl der Verfahrensschritte zu erhöhen. Es kann jedoch nicht nur Polysilizium (Zellenelektrode) verwendet werden, sondern auch andere Materialien, um den Puffer­ film zu schaffen.
Die Fig. 9 stellt eine weitere Ausführung der Erfindung dar. Bei dieser Ausführungsform sind Anschlußflächen 20 kollektiv entlang des äußeren Randes des Halbleitersubstrates 31 gebildet. Das Feld­ schild 6 am äußeren Rand des Halbleitersubstrates 31 ist selektiv entfernt. Auch mit dieser Struktur kann derselbe Effekt wie bei den oben beschriebenen Ausführungen erzielt werden.
Wie oben beschrieben worden ist, ist bei der erfindungsgemäßen Halbleitereinrichtung derjenige Bereich des Feldschildes, der sich direkt unterhalb der Anschlußfläche befindet, selektiv entfernt worden. Selbst wenn der Anschlußflächenbereich durch Ausübung von Druck auf diesen zerstört worden ist, ergibt sich kein Kurzschluß zwischen der Anschlußfläche und der Feldschild-Gateelektrode. Ferner kann ein Kurzschluß zwischen der Feldschild-Gateelektrode direkt unter der Anschlußfläche und dem Halbleitersubstrat ver­ hindert werden. Folglich bleibt das Potential stets stabil.
Entsprechend dem erfindungsgemäßen Herstellungsverfahren wird eine Halbleitereinrichtung geschaffen, bei der derjenige Bereich des Feldschildes selektiv entfernt ist, der sich direkt unterhalb der Anschlußfläche befindet. Bei der so geschaffenen Halbleiterein­ richtung kann ein Kurzschluß zwischen der Anschlußfläche und der Feldschild-Gateelektrode selbst dann verhindert werden, wenn der Anschlußflächenbereich durch auf diesen ausgeübten Druck zerstört worden ist.

Claims (13)

1. Halbleitereinrichtung mit einer Mehrzahl von Halbleiterbau­ elementen (1, 3), die voneinander durch ein Feldschild bzw. eine Feldabschirmung (6) isoliert und abgetrennt sind, umfassend ein Halbleitersubstrat (31), eine Mehrzahl von auf dem Substrat (31) gebildeten Halbleiterbauelementen (1, 3), einem auf dem Halb­ leitersubstrat (31) gebildeten Feldschild (6) zum Isolieren und Abtrennen der Mehrzahl von Halbleiterbauelementen (1, 3), einem auf dem Feldschild (6) geschaffenen Isolierfilm (19), und einer auf dem Isolierfilm (19) gebildeten Anschlußfläche (20) zum Anlegen eines externen Signales an die Halbleitereinrichtung (1, 3), wobei der direkt unter der Anschlußfläche (20) liegende Bereich des Feldschildes (6) selektiv entfernt ist.
2. Halbleitereinrichtung nach Anspruch 1, gekennzeichnet durch eine auf der gesamten Oberfläche des Halbleitersubstrates (31), einschließlich der Anschlußfläche (20), gebildete Glasschutz­ schicht (21), wobei ein Öffnungsbereich (21a) zum Freilegen der Anschlußfläche (20) in der Glasschutzschicht (21) geschaffen ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, gekennzeichnet durch einen Pufferfilm (29) zum Abfedern von Druckkräften, der im Isolierfilm (19) zwischen der Anschlußfläche (20) und dem Halbleitersubstrat (31) gebildet ist.
4. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Pufferfilm (29) aus polykristallinem Silizium gebildet ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Feldschild (6) einen Oxidfilm (8) und einen leitenden Film (7), die aufeinanderfolgend auf dem Halb­ leitersubstrat (31) gebildet sind, umfaßt.
6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Anschlußfläche (20) entlang des äußeren Randbereiches des Halbleitersubstrates (31) gebildet ist.
7. Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß das im äußeren Randbereich des Halbleitersubstrates (31) gebildete Feldschild (6) selektiv entfernt ist.
8. Verfahren zur Herstellung einer Halbleitereinrichtung mit einer Anschlußfläche (20) und einer Mehrzahl von Halbleiterbauelementen (1, 3), die voneinander durch ein Feldschild bzw. eine Feldab­ schirmung (6) isoliert und abgetrennt sind, umfassend die Schritte:
Bilden eines Feldschildes (6) auf einem Halbleitersubstrat (31),
Modellieren des Feldschildes (6) derart, daß eine Öffnung in einem Bereich (4) geschaffen wird, in dem die Anschlußfläche gebildet werden soll, Bilden eines Isolierfilmes (19) auf dem Feldschild (6) einschließlich des Öffnungsbereiches, und Bilden einer Anschluß­ fläche (20) im Öffnungsbereich des Feldschildes (6) über dem Isolierfilm (19), um ein externes Signal an die Halbleiterein­ richtung anzulegen.
9. Verfahren nach Anspruch 8, gekennzeichnet durch die weiteren Schritte:
Bilden einer Glasschutzschicht (21) auf der gesamten Oberfläche des Halbleitersubstrates (31) einschließlich der Anschlußfläche (20) und Bilden einer Öffnung (21a) in der Glas­ schutzschicht (21) zum Freilegen der Anschlußfläche (20).
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Schritt zum Bilden des Feldschildes (6) die Schritte:
Bilden eines Oxidfilmes (8) auf dem Halbleitersubstrat (31) und Bilden eines leitenden Filmes (7) auf dem Oxidfilm (8) umfaßt.
11. Verfahren zur Herstellung einer Halbleitereinrichtung mit einer Anschlußfläche (20) und einer Mehrzahl von Halbleiterbau­ elementen (1, 3), die voneinander durch ein Feldschild bzw. eine Feldabschirmung (6) isoliert und abgetrennt sind, umfassend die Schritte:
Bilden eines Feldschildes (6) auf einem Halbleiter­ substrat (31), Modellieren des Feldschildes (6) derart, daß eine Öffnung in einem Bereich (4) geschaffen wird, in dem die Anschluß­ fläche gebildet werden soll, Bilden eines ersten Zwischenschicht­ isolierfilmes (43) auf dem Feldschild (6) einschließlich des Öffnungsbereiches, Bilden eines Pufferfilmes (29) zum Abfedern von Druckkräften in der Öffnung auf dem ersten Zwischenschichtisolier­ film (43), Bilden eines zweiten Zwischenschichtisolierfilmes (44) auf der gesamten Oberfläche des Halbleitersubstrates (31) ein­ schließlich dem Pufferfilm (29), und Bilden einer Anschlußfläche (20) in der Öffnung auf dem zweiten Zwischenschichtisolierfilm (44).
12. Verfahren nach Anspruch 11, gekennzeichnet durch die weiteren Schritte:
Bilden einer Glasschutzschicht (21) auf der gesamten Oberfläche des Halbleitersubstrates (31) einschließlich der Anschlußfläche (20) und Bilden einer Öffnung (21a) in der Glas­ schutzschicht (21) zum Freilegen der Anschlußfläche (20).
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Pufferfilm (29) aus polykristallinem Silizium geschaffen ist.
DE19904011957 1989-08-18 1990-04-12 Halbleitereinrichtung mit einer Mehrzahl von durch eine Feldabschirmung voneinander isolierten Halbleiterbauelementen und Verfahren zu deren Herstellung Expired - Fee Related DE4011957C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21351889A JPH0817203B2 (ja) 1989-08-18 1989-08-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4011957A1 true DE4011957A1 (de) 1991-02-21
DE4011957C2 DE4011957C2 (de) 1994-05-19

Family

ID=16640516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904011957 Expired - Fee Related DE4011957C2 (de) 1989-08-18 1990-04-12 Halbleitereinrichtung mit einer Mehrzahl von durch eine Feldabschirmung voneinander isolierten Halbleiterbauelementen und Verfahren zu deren Herstellung

Country Status (2)

Country Link
JP (1) JPH0817203B2 (de)
DE (1) DE4011957C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094023A (ja) * 2004-10-01 2005-04-07 Renesas Technology Corp 半導体装置
JP7055087B2 (ja) 2018-11-07 2022-04-15 三菱電機株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167804A (en) * 1976-12-13 1979-09-18 General Motors Corporation Integrated circuit process compatible surge protection resistor
US4730208A (en) * 1982-08-09 1988-03-08 Tokyo Sahbaura Denki Kabushiki Kaisha Semiconductor device
US4803541A (en) * 1984-05-23 1989-02-07 Hitachi, Ltd. Semiconductor device
DE3842749A1 (de) * 1987-12-21 1989-07-06 United Technologies Corp Verfahren zum herstellen einer integrierten schaltung
EP0324225A2 (de) * 1988-01-15 1989-07-19 Industrial Technology Research Institute Struktur der Gitterisolierung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167804A (en) * 1976-12-13 1979-09-18 General Motors Corporation Integrated circuit process compatible surge protection resistor
US4730208A (en) * 1982-08-09 1988-03-08 Tokyo Sahbaura Denki Kabushiki Kaisha Semiconductor device
US4803541A (en) * 1984-05-23 1989-02-07 Hitachi, Ltd. Semiconductor device
DE3842749A1 (de) * 1987-12-21 1989-07-06 United Technologies Corp Verfahren zum herstellen einer integrierten schaltung
EP0324225A2 (de) * 1988-01-15 1989-07-19 Industrial Technology Research Institute Struktur der Gitterisolierung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Circuits and Devices Magazine, S. 6-12, November 1985 *

Also Published As

Publication number Publication date
DE4011957C2 (de) 1994-05-19
JPH0376250A (ja) 1991-04-02
JPH0817203B2 (ja) 1996-02-21

Similar Documents

Publication Publication Date Title
DE4113233C2 (de) Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung
DE3856543T2 (de) Dynamische Spreicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür
EP0024311B1 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE4434040C2 (de) Halbleiterspeichervorrichtung mit einer SOI-Struktur und Verfahren zur Herstellung derselben
DE3508996C2 (de)
DE2741152A1 (de) Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
DE4019848A1 (de) Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE2832388A1 (de) Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE19638684A1 (de) Halbleitervorrichtung mit einem Kontaktloch
DE3447722A1 (de) Halbleiterschaltungsvorrichtung
DE3224287C2 (de)
DE3837761A1 (de) Verfahren zum herstellen einer halbleitereinrichtung vom p-typ unter verwendung der diffusion von borglas
DE4135826A1 (de) Halbleitereinrichtung und verfahren zur herstellung derselben
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4312651C2 (de) Dram
DE4109299A1 (de) Halbleiterspeichereinrichtung mit einem kondensator mit stapelstruktur und herstellungsverfahren hierfuer
DE3543937C2 (de)
DE69229386T2 (de) Verfahren zur Herstellung einer DRAM-Zelle und Logik-Schaltung
DE3840559A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren
DE3046524A1 (de) "halbleitervorrichtung und verfahren zu ihrer herstellung"
DE19740950B4 (de) Halbleiterspeicher und Verfahren zum Herstellen desselben
DE69623440T2 (de) Verfahren zur herstellung von transistoren in einem peripheren schaltkreis
DE4011957C2 (de) Halbleitereinrichtung mit einer Mehrzahl von durch eine Feldabschirmung voneinander isolierten Halbleiterbauelementen und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee